JPH11261227A - 多層回路板、製造方法および調節剤 - Google Patents

多層回路板、製造方法および調節剤

Info

Publication number
JPH11261227A
JPH11261227A JP36178198A JP36178198A JPH11261227A JP H11261227 A JPH11261227 A JP H11261227A JP 36178198 A JP36178198 A JP 36178198A JP 36178198 A JP36178198 A JP 36178198A JP H11261227 A JPH11261227 A JP H11261227A
Authority
JP
Japan
Prior art keywords
substrate
layer
dielectric
circuit board
tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP36178198A
Other languages
English (en)
Inventor
Terry R Bloom
テリー・アール・ブルーム
Cathy Stamm
キャシー・スタム
Mark Roberts
マーク・ロバーツ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CTS Corp
Original Assignee
CTS Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CTS Corp filed Critical CTS Corp
Publication of JPH11261227A publication Critical patent/JPH11261227A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857Multilayer substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass

Abstract

(57)【要約】 【課題】 多層回路板、その製造方法および調節剤を提
供することである。 【解決手段】 多層回路板は、基板;パターン化された
導電材料の少なくとも1つの層;および、導電材料層お
よび基板と結合される抵抗性の誘電材料の少なくとも1
つの層を含む。このような回路板を製造するための方法
は、導電材料を間にして、誘電材料を基板に対して並置
し、アセンブリを1回のみの積層に賦し、アセンブリを
同時燃焼することを含む。調節剤は、誘電材料を軟化
し、平滑化して、基板への結合においてそれを補助する
ことのできる材料を含む。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、回路板の分野に関す
る。さらに詳しくは、本発明は、多層回路板、多層回路
板を製造するための方法および調節剤に関する。
【0002】
【従来の技術】エレクトロニクス工業において、電子部
品のコストを低下させるために、需要競争の増大が存在
する。しかし、コストの低下は、典型的には、部品の質
の低下または欠陥部品の量の増大を生ずる製造方法をも
たらすことはできない。さらに、より大きな装置密度を
許容する部品の寸法を減少させる付随的な需要も存在す
る。本質的に、回路板は、絶縁材料およびパターン化さ
れた導電材料の交互層を含み、導電層は、絶縁層を介し
て形成されたバイアスによって結合されている。時によ
っては、交互層の組み合わせは、支持基板、例えば、金
属、セラミックまたはこのような材料の若干の組み合わ
せからなる基板に順次結合されている。回路板は、主と
して、他の電子部品との間に導電性結合を生ずるように
設計されるが、また、誘導子、コンデンサ、抵抗器等の
ようなその他の装置を直接回路板に集積することも可能
である。すなわち、回路板は、1つの完全な電子部品で
あってもよく、または、複数の異なった電子部品が回路
板に取り付けられ、単一のユニットを形成してもよい。
【0003】回路板は、かく広く製造されかつ使用され
ているので、比較的小さなコスト、収率または信頼性の
改良でさえ、鍵となる競争上の利点となりうる。1つの
有益な改良は、回路板における誘電テープの使用であ
る。誘電テープは、テープ部分に形成されたバイアスを
含む絶縁層として使用される。パターン化された導電材
料層がテープ上にスクリーン印刷される。数個のこのよ
うなテープを積層し、それらを有機化合物に焼き付くよ
うに燃焼することによって、硬質のセラミック多層回路
が形成され、これは、また、LTCCまたは低温同時燃
焼セラミックスとして公知である。テープ層を合わせる
ためには、現在、多数の方法が存在するが、各々、限度
および欠点を有する。いくつかのこのような方法は、Pr
abhu et al.,に発行された米国特許No. 5,581,876、Pra
bhuに発行された米国特許No. 5,227,724、Olenck et a
l.,に発行された米国特許No. 5,041,695、Steinbergに
発行された米国特許No. 4,654,に095およびRellickに発
行された米国特許No. 4,655,864に開示されており、そ
れらの各々は、それらの適当および示唆する教示を参照
することによって本明細書に組み込む。
【0004】誘電テープ回路を形成するための1つの一
般的な方法は、硬質の基板の頂部に、テープ担持基板プ
ロセスとしても公知の反復テープ担持基板(TOS)プ
ロセスで一時に1つの層を形成することである。アセン
ブリにおいて、テープ担持基板プロセスは、第1に、支
持基板、例えば、96%アルミナ基板内に形成されたバ
イアスを有し、導電材料を充填し、乾燥し、燃焼され
る。第2に、典型的には、スクリーン印刷によって、基
板にパターン化された導電層を塗装して、痕跡または不
動態で電子部品を形成する。導電層を乾燥し、したがっ
て、燃焼させる。第3に、その上に形成されたバイア
ス、痕跡および/または不動態部品を有する単一の誘電
テープ層を基板に積層して、同時燃焼する。テープは、
通常、積層および/または燃焼の間に収縮するが、テー
プと基板との間の適当な結合が所望される位置および寸
法に合致する誘電層を生成する。最後に、本プロセスを
繰り返し、バイアスを充填、乾燥、燃焼、第2の導電層
の第2のテープへの塗装、乾燥、燃焼によって第2の誘
電テープを付加することを繰り返し、それによって、第
2の誘電層を基板上の第1の層に積層し、同時燃焼させ
る。所望される多層回路板が得られるまで、テープ担持
基板(TOS)アプローチを使用して、工程の逐次繰り
返しを継続する。これが多数の乾燥、燃焼および積層工
程を必要とすることがTOSプロセスの欠点であり、比
較的長い加工時間およびコストを生ずる。
【0005】アルミナセラミックのような硬質の基板に
積み重ねるためのテープについては、それは、テープと
基板との間に結合を形成するために適当量の可塑剤を含
有する必要がある。遺憾ながら、最良のテープの多く
は、十分な量のこれら成分を含有しない。したがって、
このようなテープは、慣用的なテープ担持基板プロセス
に使用することができない。1つのこのような誘電テー
プは、E. I. Du Pont deNemours and Co. in Wilmingto
n, DEから入手可能なGREEN TAPETM951ATとして公知であ
る。
【0006】回路を形成するもう1つの方法としては、
LTCCまたは低温同時燃焼セラミック回路が挙げられ
る。これは、テープ層が基板なしで積層され、燃焼され
る点で、TOSとは異なる。例えば、第1に、各誘電テ
ープ層のいずれのバイアスも導電材料を充填され、乾燥
される。第2に、パターン化された導電層が各テープ層
に塗装され、乾燥される。最後に、層が積み重ねられ、
(圧力を加え、低温で)積層され、LTCC回路を形成
するために高温に燃焼される。しかし、約5層より少な
い誘電テープ層または15ミルないし25ミルより薄い
厚さが回路アセンブリに使用される場合、それは、回路
の容易な破断を防止するには、概して、薄すぎる。特
に、層を曲げると、アセンブリに亀裂が入るか、また
は、回路における電気的な連続性が破断される。この最
小厚さの問題を回避するために、さらなるダミーテープ
層が付加され、全体の厚さを増し、生ずる強度を強くさ
れる。しかし、5層またはそれより少ないテープ層が全
て必要とされ、ダミーテープ層が必要とされる場合にさ
え、これは、回路アセンブリを製造するコストを高く
し、時間を長引かせる。
【0007】
【発明が解決しようとする課題】かくして、典型的なL
TCCダミー層を必要とせず、TOS回路の繰り返し燃
焼および積層工程を必要としない回路についての需要が
存在する。このような改良なしでは、回路板は、装置密
度の増加およびコストの低廉化のために試みがなされて
も、欠陥および欠点がなお残るであろう。
【0008】
【課題を解決するための手段】したがって、本発明の好
ましい実施態様は、典型的なLTCCダミー層を必要と
せず、TOS回路の繰り返し燃焼および積層工程を必要
としない回路を提供することである。
【0009】特に、LTCCおよびTOSに含まれる上
記問題に対する1つの解決は、基板;その上のパターン
化された導電材料の少なくとも1つの層;および、導電
材料層および基板に結合された誘電材料またはテープの
少なくとも1つの層を含む多層回路板である。その間に
導電性材料を含む基板に対して誘電材料を並置させ、そ
のアセンブリを1回のみの積層に賦し、アセンブリ全体
を同時燃焼させることを含むこのような回路板を製造す
るための方法もまた提供される。アセンブリを積層させ
る前に、基板へのその結合を補助するための誘電材料を
軟化し、平滑化することのできる調節剤が基板に塗装さ
れる。
【0010】一例として、平行して実施される2つのプ
ロセスを使用して、上記方法は完了させることができ
る。第1のプロセスにおいて、適当な基板、例えば、金
属、セラミックまたはこのような材料の若干の組み合わ
せよりなる基板、具体的には、アルミナが使用される。
基板は、その上に形成されたパターン化された導電材料
の1つの層を選択的に有し、続いて、調節剤、例えば、
パイン油の塗膜を有する。第2の同時プロセスにおい
て、誘電材料、例えば、DupontのGREEN TAPERを含む少
なくとも1つのグリーンテープ層が基板と組み合わせて
製造される。各グリーンテープ層は、導電材料を充填さ
れるその中に形成されたバイアスを有し、バイアスを介
して他のいずれかの導電層に接続されるパターン化され
た導電材料の少なくとも1つの層を選択的に有してもよ
い。誘電テープ層は、基板上の塗膜材料に対して並置さ
れ、アセンブリ全体が一緒に積層される。積層は、適当
な温度および圧力を加え、これら条件を適当な時間維持
することによって行われる。最後に、合わされたアセン
ブリは、同時燃焼として公知のように燃焼され、実質的
に位置および寸法が予め決定されたパターンと合致する
導電性パターンおよびバイアスを有する回路板を形成す
る。
【0011】このような方法のこれとは別の実施態様に
おいては、さらに適した調節剤は、例えば、魚油、エタ
ノール、アセトン、MEKまたはオレンジリモラインか
らなる。また、5つまたはそれより少ない誘電テープ層
が未燃焼またはグリーンアセンブリに含まれるが、いず
れの数のテープ層も基板の一方の側または両側に並置さ
れることが予想される。
【0012】要約すれば、多層回路板は、それがその設
計に合致し、十分な機械的強度のためにダミー層の使用
を必要としないように形成される。このような方法によ
り製造される回路板は、平行テープ担持基板(PTO
S)ユニットと称される。
【0013】本発明の前述およびその他の特徴ならびに
利点は、添付の図面に示したように、本発明の好ましい
実施態様の以下のさらに詳しい説明より明らかとなるで
あろう。
【0014】
【発明の実施の形態】本発明の好ましい実施態様は、以
降、添付の図面と関連しつつ説明する。図面において、
同じ数字は、同一の素子を表す。
【0015】図1は、本発明の好ましい実施態様に従う
平行テープ担持基板(PTOS)プロセスの概略図であ
り;図2は、図1の概略図の続きであり;図3は、図1
および図2のプロセスに従い製造される平行テープ担持
基板の分解図である。
【0016】本発明の好ましい実施態様に従えば、多層
回路板および平行テープ担持基板(PTOS)回路板を
製造するための方法が提供される。本質的に、本方法
は、抵抗性誘電テープのグリーン層を製造するのと平行
して支持基板を製造し、全ての誘電層の基板への1回の
積層を行い、1回のみ同時燃焼することを含む。本方法
は、調節剤;または、軟化し、平滑化し、抵抗性の誘電
テープの基板への接着を補助する接着促進手段によって
促進される。
【0017】図3を参照すると、例としてのPTOSグ
リーンアセンブリ300が3つの誘電テープ層330と
1つの基板310とを有する分解図で示されている。誘
電層330は、3つの誘電テープ332、334および
335を含み、各々は、好ましくは、適当な誘電テー
プ、すなわち、積層および/または燃焼の間の不均一な
収縮に対して抵抗性のテープより形成される。これとは
別に、誘電テープは、以下に記載するプロセスに従い製
造され、組み立てることのできるいずれの誘電テープか
ら形成することもできる。誘電テープは、最も好ましく
は、E. I. Du Pont Nemours and Co. in Wilmington, D
Eから入手可能なDuPont GREEN TAPETM951ATを含む。各
誘電テープは、全体に形成されたバイアス350を有す
ることができ、これらは、適当な導電材料を充填されて
いる。基板310およびテープ層330は、バイアス3
50によって接続しうるパターン化された導電層320
および340を有することができる。
【0018】図1および図2を参照すると、好ましい方
法の概略図が示されている。特に、平行して行われる基
板製造プロセス100およびテープ製造プロセス200
が示されている。各プロセスよりの製造物は、アセンブ
リプロセス250で合わされ、本発明に従うPTOS回
路板の好ましい実施態様を生ずる。
【0019】基板製造プロセス100は、工程105−
135を含み、図3に示したと同様の製造用の基板31
0を得る工程105で始まる。基板310は、多種多様
な物理的寸法、構造および組成を有する基板を含むこと
ができる。個々の基板の選択は、PTOS回路板が製造
される用途のタイプに大きく依存する。例えば、基板3
10の厚さおよびその組成は、完成回路板の機械的な強
度に有意に影響を及ぼす。
【0020】LTCC回路について既に考察した問題の
1つは、約5層より少ない誘電テープまたは15−25
ミルが十分な機械的強度を生じないことである。かくし
て、付加強度のために、ダミーテープ層の必要性が存在
した。新規なPTOS回路板については、ダミー層は必
要ではなく、むしろ、基板310が接続および装置用に
必要とされる誘電層の数を上回って必要とされる機械的
強度を付与する。したがって、基板の最小厚さおよび組
成を決定するのに、全体の所望される強度とともに、誘
電層およぼ導体層の厚さおよび強度特性を考えることが
必要となる。苛酷な加熱および冷却サイクルまたは振動
に賦される3つの誘電層330の回路板については、よ
り温和な環境で使用される同様な3つの誘電層330を
有する回路板よりもより厚い基板が必要とされ得る。好
ましい基板310は、それが大部分の用途に適し、容易
に入手可能である工業的な標準組成であるので、96%
アルミナである。適した厚さは、以下の実施例で考察す
る。基板310の熱膨張係数を考慮することも重要であ
る。基板310の係数が誘電層330の係数よりあまり
離れている場合には、以下に記載する燃焼工程の後の冷
却の際に、亀裂を生ずるかも知れない。
【0021】誘電層330を基板310の両側に置くべ
き場合、典型的には、工程110の間に両側に導電層3
20を接続するために、基板310にバイアスが設けら
れる。また、PTOS回路板または外部接続に形成され
るべき一定の装置は、基板310に充填されたバイアス
を必要とする。必要とされるバイアスが一度充填される
と、導電材料は、充填組成物およびその量に応じて、必
要とされるプロセス条件で、乾燥される。典型的には、
乾燥は、ほぼ50−150℃で約5−30分間行う。そ
の後、基板を燃焼する工程115が完了し、典型的には
導電性インキかなにかの変換を生じさせて、バイアスを
介する導体を形成する。典型的には、厚いフィルムを8
50℃で10分間そのピーク温度で燃焼させる。
【0022】次に、パターン化された導電層320が、
必要とされる場合には、基板310上に形成される。層
320は、いずれの慣用的なアプローチのよっても形成
することができるが、好ましくは、工程125における
ように、燃焼後、完成した導電層を形成することのでき
る慣用的な導電材料をスクリーン印刷することによって
形成する。燃焼後、さらなる構造物(図示しない)、例
えば、基板の反対側の底部導電層、または、例えば、抵
抗器等の特性器用の抵抗層のような不動態部品が、必要
に応じて、工程130で形成され、これらは、一度、テ
ープ層330がその上に置かれると埋設装置となる。
【0023】最後に、工程135で基板310に調節剤
が塗装され、誘電テープ層332に取り付けるためにそ
れを製造する。好ましい調節剤は、軟化し、平滑化し、
誘電テープ332の基板310への接着を補助する。し
かし、さらに好ましい調節剤は、また、粘性とスピン塗
装に導電性の表面特性を有する。現在、スピン塗装は、
調節剤の薄い層を均一な厚さで誘電テープ330と接触
する基板310の表面全体に塗装するための最も適した
方法であるようである。万一調節剤を塗装するための噴
霧のようなもう1つの方法が使用される場合には、粘性
および表面特性は、スピン塗装に対して導電性であって
もよく、または、導電性である必要もない。
【0024】別の実施態様においては、パターン化の方
法に応じて、導電層340が誘電テープ層332、33
4および336上に形成され、導電層320は、基板3
10上にある必要がないと考えられる。例えば、導電層
340は、誘電テープ332上に形成してもよく、この
時、テープ層330は、テープ336上の導電層340
を基板310に対してに並置するためにフリッパーをつ
けられる。次に、アセンブリは、テープ層332を介す
るバイアスが、恐らくは、ボールグリッドアレイ(ball
grid array)によって結合させることができ、回路板上
の所望される位置でパッドと結合するようにフリッパー
をつけられる。
【0025】図1および図2に示したように、テープ層
330製造プロセス200は、基板製造プロセス100
と平行して行われ、工程205−220を含む。工程2
05は、誘電テープ層332、334および336を寸
法に切断し、予めパンチされたテープのようにバイアス
が既に存在しない限り、それを通してバイアスを生ず
る。誘電テープ330の寸法およびバイアス350の位
置について収縮を考慮するために、若干の許容性が示さ
れる。誘電テープ330を基板310より幾分長めに切
断し、後の工程で、過剰材料のバリ取りをすることもま
た望ましい。誘電310を切断するとともに、シリコー
ン塗膜を有するMYLARR(ポリエステルフィルム)
シート(図示せず)が、グリーンテープの強靭性を増す
ためにテープの一方の側に置かれることが多い。かくし
て、ポリエステルフィルムは、誘電テープ層を保護する
ための寸法に切断されることが多く、以下に記載するよ
うに、欠陥を少なくするのを補助するために、積層の
間、頂部層336上に置かれたままでよい。次に、工程
210は、誘電テープ層332、334および336内
のバイアス350を導電材料で充填し、基板310の製
造について上記考察した工程110と同様に乾燥するこ
とを含む。最後に、工程220は、必要とあらば、パタ
ーン化された導電層320を各誘電テープ層に、基板3
10の製造について上記考察した工程120と同様に塗
装することを含む。導電層340は、個々の誘電テープ
層上に必要としないと考えられる。例えば、頂部テープ
層336上にバイアスを必要とするのみの回路が存在す
る。
【0026】図2に示したように、基板310および誘
電テープ330が一度製造されると、アセンブリプロセ
ス250は、PTOSユニットの完成へと進行すること
ができる。工程260において、例えば、MYLARR
(図示せず)、誘電テープ層330および基板に塗装さ
れた調節剤は、積層の準備としてスチール板間に積み重
ねられ、組み立てられる。MYLASRR上のシリコー
ン塗膜は、頂部誘電テープ層330に対して並置され、
スチール板は、頂部層用の保護として、MYLARR
対して順次並置される。工程270において、低温(5
0℃前後)で適当な時間適当な圧力を加えることによっ
て、アセンブリは積層され、アセンブリは、所望される
寸法、典型的には、基板310と同じ寸法にバリ取りさ
れる。工程270の目的は、各層を基板310とその他
の層に関して正確な位置に登録または配列することであ
り、低い熱および圧力を加えることにより、層330と
基板310との間に結合を少なくとも一部形成すること
である。最後に、積層したグリーンアセンブリ300
は、工程280で同時燃焼し、このような結合を十分に
形成し、グリーンアセンブリ300形成材料から有機化
合物を追い出すかまたは蒸発させて、PTOSユニット
を形成する。同時燃焼工程は、数個の部品が共に燃焼さ
れる、すなわち、基板310およびテープ層330が同
時に燃焼される以外は、先の燃焼工程とほぼ同じであ
る。工程280に続き、PTOSユニットを回路板、例
えば、他の電子部品の付加および/または接続のような
実際的な用途のためのPTOSユニットを製造するため
に、他の工程(図示せず)を採用し得る。
【0027】慣用的なTOSプロセスにおいて、可塑
剤、結合剤、または、テープと基板との間に結合を形成
するのに十分なその他の成分を含む誘電テープが使用さ
れる。慣用的なTOSにおいては、テープは、一時に1
つの層を適用されるので、パターン化された導電層は、
誘電体の燃焼後に適用される。しかし、一時に1つの層
を適用するのは、比較的長い加工時間および高いコスト
を必要とする。慣用的なTOSプロセスに使用される誘
電テープは、上記平行テープ担持基板(PTOS)プロ
セスに使用することができる。遺憾ながら、このような
テープの揮発性成分は、主として乾燥の間の収縮により
配置ずれを起こすことが多いが、恐らくは、積層の間に
も配置ずれを起こす。したがって、本発明の好ましい実
施態様は、積層および同時燃焼の間に誘電テープの使用
を補助する調節剤を提供する。特に、DupontのGREEN TA
PETM951ATは、このようなテープに適した最良の方式で
ある。
【0028】LTCC用途に使用するために設計された
DupontのGREEN TAPETM951ATおよびその導電材料の添付
システムは、LTCCの問題点を克服するために設計さ
れた。GREEN TAPETMは、TOSプロセスにおけるよう
に、基板に接着しないので、約11%−12%収縮す
る。遺憾ながら、揮発性化合物の副作用は、GREEN TAPE
TMにおけるように、このような誘電テープが若干の材料
に接着する能力を失わせることである。多層セラミック
がLTCCにおいて所望されので、各誘電層が隣接する
誘電層に接着するための要件と揮発性組成を均衡させる
ことが重要である。十分な可塑剤および/または結合剤
がLTCCにおける誘電層の間に結合が形成されるのに
十分な揮発性化合物とともに存在する必要がある。層が
十分に結合しない場合には、LTCC回路は、適切な層
−層結合の欠如のために不合格となるであろう。揮発性
組成物のこのような均衡は、LTCC用の若干の誘電テ
ープ、例えば、GREEN TAPETMにおいて得られるが、しか
し、そのようなテープは、PTOSに使用する時、アル
ミナのような金属セラミック基板に適切に接着しないで
あろう。
【0029】好ましい実施態様に従うPTOSプロセス
は、セラミック基体基板に容易に接着しない誘電テープ
層を使用するので、このような誘電テープ層332およ
び基板310の間に結合が形成されるのを補助するため
に、調節剤が必要とされる。可塑剤および/または結合
剤中に基板310と接着するために丁度十分な揮発性化
合物を有するようにテープ層332について誘電材料を
設定することが可能である。しかし、GREEN TAPETMがL
TCC用途に広く使用されており、慣用的なテープと非
常にコスト的に競争している。したがって、GREEN TAPE
TMまたは類似の誘電テープが、そのコスト上の利点、広
い許容性および最小の示差収縮性ゆえに、本発明におい
て好ましい。にもかかわらず、GREEN TAPETMまたは類似
の誘電テープは、適切に基板310に接着するために、
同様に、好ましい実施態様に従い、調節剤の補助を必要
とする。
【0030】適した調節剤は、誘電テープ層330を軟
化し、平滑化することを許容する化学的および/または
物理的性質を有する。テープ層330が上記工程260
におけるように、基板310上に調節剤の均一な塗膜に
対して並置される時に、効果が生ずることが好ましい。
調節剤は、幾分、溶剤として作用するということが言え
る。この意味において、調節剤は、テープ層330が基
板310の表面によりよく合致し、それらの間の結合を
改良するように、誘電テープ層330の表面近くの可塑
剤および/または結合剤を改質する。かくして、テープ
層330は、結合能力の点で、慣用的なテープ担持基板
誘電材料よりもよりよく挙動する。テープ層330の組
成に応じて、調節剤として種々の物質を選択することが
できる。GREEN TAPETMについては、パイン油が好ましい
調節剤である。パイン油は、最も好ましくは、主として
基板310にスピン塗装可能とするために、トルエンと
等量部混合される。GREEN TAPETMに対する他の適当な調
節剤は、魚油、エタノール、アセトン、MEK(メチル
エチルケトン)またはオレンジリモラインであり、当業
者公知のその他多くのものが、所望される結果を達成す
るために、本開示より理解されよう。このような化合物
は、接着剤または結合層材料と考えられるよりもむしろ
調節剤とのみ考えられる。何故ならば、これらは、PT
OS加工の間に消散するかまたは燃焼し、最終回路基板
に現れないからである。対照的に、接着剤または結合層
は、事実、回路板内に新たな材料層を形成し、その性能
に影響を及ぼす。
【0031】積層および続く同時燃焼の間に誘電テープ
層330が基板310に一度結合すると、少しの収縮
が、テープ層330と非収縮基板310との間の結合に
おける表面張力の結果として、概して、x−y次元で生
ずる。しかし、z次元の収縮のみが生ずる代わりに、ユ
ニットの誘電層330の数に依存する残留応力レベルが
完了PTOSユニットに存在する。残留応力は、テープ
基板結合によって防止される収縮を補償するために曲げ
ることによって片側のPTOS回路板で少なくとも一部
緩和される。したがって、基板とテープとの間の熱膨張
差の高い係数を有するPTOSユニットについて、曲げ
がより顕著である。典型的には、5つまたはそれより少
ない層は、有意な曲げを生ぜず、誘電層330を基板3
10の両側に置くことによって曲げを相殺することもで
きる。
【0032】
【実施例】実施例 1 本発明の好ましい実施態様に従う平行テープ担持基板法
によって回路板を製造した。厚さ0.64mm(25ミ
ル)を有する96%アルミナの10.2cm×10.2cm
(4インチ×4インチ)基板をスピン塗装機内に置い
た。50/50パイン油/トルエン混合物を手動で基板
表面に拡げ、ついで、1400rpmで10秒間スピンし
た。得られた塗膜は、約0.05gの重量および約7μm
の湿潤フィルム厚さを有した。基板を製造するのと平行
して、厚さ0.11mm(4.5ミル)を有するDupontの
GREEN TAPETMを120℃で30分間硬化させ、ついで、
室温に12時間置くことによって予め調整した。MYL
ARRの一片をシリコーンで片側に塗装し、GREEN TAPE
TMの2つの片を基板より幾分大きい寸法に切断した。製
造した基板を15.2cm×15.2cm(6インチ×6イ
ンチ)スチール板の上の塗装された側に置いた。GREEN
TAPETMの第1の片を基板上磨いた側に置き、基板に対し
て緩くプレスした。GREEN TAPETMの第2の片を、つい
で、第1の片上の磨いた側に置き、第1の片に対して緩
くプレスした。MYLARRの片をGREEN TAPETMの第2
の片上シリコーン側に置いた。MYLARRの頂部に第
2のスチール板を置き、アセンブリを27,600kPa
(400psi)および50℃で1分間積層プレス内で積層
し、ついで、180°回転し、再度、同一条件で1分間
積層した。スチール板より積層板を取り出し、基板の縁
の周りの過剰のGREEN TAPETMをバリ取りした。ついで、
製造者の指示プロフィール、すなわち、850℃で30
分間ピーク温度で積層板を燃焼させた。
【0033】したがって、好ましいPTOSプロセス
は、基板310および誘電テープ層330を平行して製
造し、全ての誘電層を基板に1回で積層し、1回だけ同
時燃焼することによって有効に実行される。好ましいP
TOSプロセスは、また、その基板の使用で約5つより
少ない誘電テープ層330についてさえ、機械的に強力
な回路板を生成する。さらに、好ましいPTOSは、ま
た、必用とされる時、誘電テープ層332の基板310
への接着を補助するための調節剤を提供する。
【0034】その好ましい実施態様を参照して本発明を
具体的に示し、かつ、説明したので、当業者であれば、
本発明の精神および範囲を逸脱することなく、形状およ
び詳細の種々の変更をその中でなすことができることは
理解されるであろう。したがって、特に断らない限り
は、図面および本明細書に示した装置の寸法または工程
の順序は、例として示したものであり、制限を課すもの
ではない。
【図面の簡単な説明】
【図1】本発明の好ましい実施態様に従う平行テープ担
持基板(PTOS)プロセスの概略図である。
【図2】図1の概略図の続きである。
【図3】図1および図2のプロセスに従い製造される平
行テープ担持基板の分解図である。
【符号の説明】
100 基板製造プロセス 200 テープ製造プロセス 300 PTOSグリーンアセンブリ 310 基板 320,340 導電層 330 3つの誘電テープ層 332,334,336 誘電テープ 350 バイアス
フロントページの続き (72)発明者 キャシー・スタム アメリカ合衆国インディアナ州46514,エ ルクハート,ブライトン・ドライブ 51969 (72)発明者 マーク・ロバーツ アメリカ合衆国インディアナ州46514,エ ルクハート,マートル・ストリート 415

Claims (33)

    【特許請求の範囲】
  1. 【請求項1】 (a) セラミック基体基板; (b) 前記セラミック基板上に積み重ねられた少なく
    とも1つの誘電テープ材料;および、 (c) 基板と誘電材料少なくとも1つの層との間の接
    着を促進するために、セラミック基体基板上かつ積み重
    ねられたテープ材料の下に位置決めされた接着促進手
    段;を含む多層回路板。
  2. 【請求項2】 基板、導電材料および誘電材料が1回の
    同時積層プロセスに賦された、請求項1に記載の回路
    板。
  3. 【請求項3】 1層より多い誘電材料層を有し、各層が
    その上に置かれたパターン化された導電材料の1つの層
    を有する、請求項1に記載の回路板。
  4. 【請求項4】 接着促進手段が調節剤である、請求項1
    に記載の回路板。
  5. 【請求項5】 調節剤がパイン油を含む、請求項4に記
    載の回路板。
  6. 【請求項6】 調節剤がパイン油とトルエンとの50/
    50混合物を含む、請求項4に記載の回路板。
  7. 【請求項7】 調節剤がスピン塗装によって基板に塗装
    された、請求項4に記載の回路板。
  8. 【請求項8】 (a) セラミックまたはセラミック担
    持金属基板; (b) パターン化された導電材料の少なくとも1層;
    および、 (c) 基板、導電材料および誘電材料が1回の同時積
    層に賦され、少なくとも1つの誘電層の基板への接着が
    基板に塗装された調節剤によって補助される1層〜5層
    の誘電材料;を含む多層回路板。
  9. 【請求項9】 調節剤がパイン油を含む、請求項8に記
    載の回路板。
  10. 【請求項10】 調節剤がパイン油とトルエンとの50
    /50混合物を含む、請求項8に記載の回路板。
  11. 【請求項11】 調節剤が、スピン塗装技術を使用して
    塗装された、請求項8に記載の回路板。
  12. 【請求項12】 多層回路板を製造するための方法であ
    って、 (a) 基板を用意し; (b) その上に置かれたパターン化された導電材料の
    少なくとも1層を選択的に有する誘電材料の少なくとも
    1層を用意し; (c) 少なくとも1つの誘電層を基板に並置させて、
    アセンブリを形成し; (d) そのアセンブリを唯一の積層に賦し; (e) そのアセンブリを同時燃焼させて、回路板を生
    成させる;各工程を含む方法。
  13. 【請求項13】 基板を用意する工程および誘電材料の
    少なくとも1層を用意する工程が平行して行われる、請
    求項12に記載の方法。
  14. 【請求項14】 基板がセラミックおよびセラミック担
    持金属物質から選択される、請求項12に記載の方法。
  15. 【請求項15】 誘電材料を用意する工程が、各層がそ
    の上にパターン化された導電材料の1層を有する誘電材
    料の1層〜5層を用意することを含む、請求項12に記
    載の方法。
  16. 【請求項16】 少なくとも1つの誘電層の基板への接
    着が調節剤によって補助される、請求項12に記載の方
    法。
  17. 【請求項17】 調節剤がスピン塗装によって基板に塗
    装され、少なくとも1つの誘電層が調節剤に対して並置
    されて、アセンブリを形成する、請求項17に記載の方
    法。
  18. 【請求項18】 調節剤がパイン油を含む、請求項17
    に記載の方法。
  19. 【請求項19】 調節剤がパイン油とトルエンとの50
    /50混合物を含む、請求項17の方法。
  20. 【請求項20】 多層回路板を製造するための方法であ
    って、 (a) その上に置かれた調節剤を有するセラミック基
    板を用意し; (b) 各層がその上にパターン化された導電材料の1
    層を有する1層より多い誘電材料を用意し; (c) 誘電層と基板とを組み立て、少なくとも1つの
    誘電層が基板上調節剤に対して並置されて、アセンブリ
    を形成し; (d) アセンブリに圧力を印加し; (e) アセンブリを同時燃焼させて、回路板を生成さ
    せる;各工程を含む方法。
  21. 【請求項21】 基板を用意する工程および誘電材料の
    層を用意する工程が平行して行われる、請求項21に記
    載の方法。
  22. 【請求項22】 調節剤がパイン油を含む、請求項21
    に記載の方法。
  23. 【請求項23】 調節剤がパイン油とトルエンとの50
    /50混合物を含む、請求項21の方法。
  24. 【請求項24】 誘電テープが基板に接着するのを補助
    するために、誘電テープを軟化し、平滑化することので
    きる材料を含む回路板調節剤。
  25. 【請求項25】 基板がセラミックおよびセラミック担
    持金属基板より選択される、請求項24に記載の薬剤。
  26. 【請求項26】 材料がパイン油を含む、請求項24に
    記載の薬剤。
  27. 【請求項27】 材料がパイン油とトルエンとの50/
    50混合物を含む、請求項24の薬剤。
  28. 【請求項28】 材料がスピン塗装によって基板に塗装
    される、請求項24に記載の薬剤。
  29. 【請求項29】 材料が魚油を含む、請求項24に記載
    の薬剤。
  30. 【請求項30】 材料がエタノールを含む、請求項24
    に記載の薬剤。
  31. 【請求項31】 材料がアセトンを含む、請求項24に
    記載の薬剤。
  32. 【請求項32】 材料がメチルエチルケトンを含む、請
    求項24に記載の薬剤。
  33. 【請求項33】 材料がオレンジリモラインを含む、請
    求項24に記載の薬剤。
JP36178198A 1997-12-19 1998-12-21 多層回路板、製造方法および調節剤 Pending JPH11261227A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US99423797A 1997-12-19 1997-12-19
US994237 1997-12-19

Publications (1)

Publication Number Publication Date
JPH11261227A true JPH11261227A (ja) 1999-09-24

Family

ID=25540443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36178198A Pending JPH11261227A (ja) 1997-12-19 1998-12-21 多層回路板、製造方法および調節剤

Country Status (2)

Country Link
EP (1) EP0924755A3 (ja)
JP (1) JPH11261227A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6194979B1 (en) * 1999-03-18 2001-02-27 Cts Corporation Ball grid array R-C network with high density
US7180186B2 (en) 2003-07-31 2007-02-20 Cts Corporation Ball grid array package
US6946733B2 (en) 2003-08-13 2005-09-20 Cts Corporation Ball grid array package having testing capability after mounting

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4770897A (en) * 1987-05-05 1988-09-13 Digital Equipment Corporation Multilayer interconnection system for multichip high performance semiconductor packaging
US4799983A (en) * 1987-07-20 1989-01-24 International Business Machines Corporation Multilayer ceramic substrate and process for forming therefor
US5199163A (en) * 1992-06-01 1993-04-06 International Business Machines Corporation Metal transfer layers for parallel processing
DE4309005A1 (de) * 1992-07-23 1994-01-27 Bosch Gmbh Robert Verfahren zur Herstellung von Mehrlagen-Hybriden
US5581876A (en) * 1995-01-27 1996-12-10 David Sarnoff Research Center, Inc. Method of adhering green tape to a metal support substrate with a bonding glass

Also Published As

Publication number Publication date
EP0924755A2 (en) 1999-06-23
EP0924755A3 (en) 1999-12-29

Similar Documents

Publication Publication Date Title
JPH04152693A (ja) 多層配線基板および多層配線基板の製造方法
CA1323750C (en) Method of manufacturing ceramic laminate
JPH07176864A (ja) 多層セラミック基板の製造方法
JP2002064270A (ja) 回路基板とその製造方法
JPH01179407A (ja) セラミック生シートの積層方法
JPH06326438A (ja) 単層配線ユニットおよび多層回路配線板ならびにその製法
JPH11261227A (ja) 多層回路板、製造方法および調節剤
JPH11333975A (ja) 樹脂付き導体箔およびそれを用いた積層板およびそれらの製造方法
JPH0821765B2 (ja) 印刷回路板を製造する方法および装置
JP3209304B2 (ja) 積層型電子部品及びその製造方法
JPH0669652A (ja) ポリイミド多層配線基板およびその製造方法
JPH07297522A (ja) 配線板の製造方法
JP2000216047A (ja) 積層セラミック電子部品の製造方法
JPH06152135A (ja) セラミックス多層基板の製造方法
JP2884721B2 (ja) ガラスセラミック多層配線基板
JPH08316687A (ja) 多層プリント配線板
JPH0453297A (ja) 絶縁層の形成方法
JP2981515B2 (ja) 電子部品の製造方法
JPH02254790A (ja) 多層回路基板の製造方法
JP2682093B2 (ja) 多層印刷配線板の製造方法
JPH034364B2 (ja)
JP2546307B2 (ja) 多層回路基板の製造方法
JP2001267742A (ja) セラミック多層基板の製造方法およびそれに用いられる導体ペースト
JPH0629666A (ja) セラミック多層基板におけるヴィア形成方法
JP2005277394A (ja) 配線基板の製造方法