JPH11252372A

JPH11252372A - データ変換回路及び画像読取装置

Info

Publication number: JPH11252372A
Application number: JP10052039A
Authority: JP
Inventors: Takeshi Ogoshi; 武司尾越; Toshio Maruchi; 敏夫丸地; Toru Ishii; 徹石井; Takumi Fukuda; 拓己福田; Takeshi Ono; 剛小野
Original assignee: Minolta Co Ltd
Current assignee: Minolta Co Ltd
Priority date: 1998-03-04
Filing date: 1998-03-04
Publication date: 1999-09-17

Abstract

(57)【要約】【課題】 γ補正等のデータ変換を施すルックアップテ
ーブルのメモリ容量を低減し、小型化と低廉化を図る。【解決手段】１２ビット入力データＤｉｎの上記１０
ビットのデータＡと値１をＩＮＣ２５１で加算したデー
タ（Ａ＋１）を得る。ＬＵＴ２６はγ補正を施すための
１０ビットのアドレスを持つメモリで、データＡ，Ａ＋
１をアドレスとしてＬＵＴ２６からγ補正データＤＡ，
ＤＢ（Ｂ＝Ａ＋１）を出力する。データＤＡ，ＤＢと１
２ビット入力データＤｉｎの下位２ビットが内挿演算回
路２５５に導かれ、下位２ビットのデータに応じた内挿
比Ｐを求めて、Ｄｏｕｔ＝ＤＡ＋（ＤＢ−ＤＡ）×Ｐの
演算を実行し、出力データＤｏｕｔを得る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ｋビットの入力デ
ータをｍビットの出力データに変換するデータ変換回路
及びこのデータ変換回路を用いた画像読取装置に関す
る。

【０００２】

【従来の技術】従来、コンピュータの周辺装置として、
現像済みカラーフィルムのフィルム画像を撮像し、この
撮像した画像信号に所定の信号処理を施した後、コンピ
ュータに転送するフィルムスキャナ（画像読取装置）が
知られている。

【０００３】上記フィルムスキャナは、撮像素子とし
て、例えばＲＧＢのフィルタが前面に付されたＣＣＤ
（Charge Coupled Device）からなる各色のラインセン
サを備え、このラインセンサをスライド若しくはストリ
ップフィルムに対して相対的に副走査方向（フィルムの
長手方向）にスキャンしてフィルム画像をライン単位で
撮像するように構成されている。ラインセンサによって
取り込まれた各ラインの画像信号はＡ／Ｄ変換され、さ
らにγ補正等のデータ変換を施された後、コンピュータ
側に導かれて所定のデータ処理を施されて表示メモリに
取り込まれる。そして、必要に応じて例えばインデック
ス表示や各コマ順の再生等を行うべくカラーモニタやカ
ラープリンタなどの出力装置に出力されるようになって
いる。すなわち、ラインセンサで読み取られた画像信号
は所定の階調度（ビット数）を有するＡ／Ｄ変換回路で
デジタルデータに変換された後、γ補正を施されて例え
ば８ビットで稼動するコンピュータ側に伝送可能なビッ
トデータに変換されて出力されるようにしている。

【０００４】この種のフィルムスキャナでは、γ補正の
汎用性や種々のγ特性に容易に対応し得るようにルック
アップテーブルにその特性を書き込ませるようにしてい
る。また、デジタル回路の殆どは小型化、低価格化に応
えるべくＩＣチップ内に構成されるようにしている。

【０００５】

【発明が解決しようとする課題】ところで、近年、Ａ／
Ｄ変換に対する高階調化の要求に伴ってγ補正用のルッ
クアップテーブルもＩＣで構成する要請がある。例えば
１２ビット階調でＡ／Ｄ変換された画像データをγ補正
するべく、１２ビットに対応したアドレス容量を持たせ
る必要がある。しかしながら、１２ビット分のアドレス
を有し、かつ各アドレスに８ビットのγ補正データを持
つルックアップテーブルをＩＣ内に構成することはＩＣ
の容量及びコストともに無理があり、一方、別途メモリ
を持たせるようにすると実装面積が増大する結果、やは
り大型化とコストアップを招来するという問題がある。

【０００６】本発明は、上記に鑑みてなされたもので、
入力データに対して例えばγ補正等のデータ変換を施す
ために用いられるルックアップテーブルのメモリ容量を
低減し、小型化と低廉化を可能にするデータ変換回路及
び画像読取装置を提供することを目的とするものであ
る。

【０００７】

【課題を解決するための手段】本発明は、ｋビットの入
力データをｍビットの出力データに変換するデータ変換
回路において、２のｎ（＜ｋ）乗分の各アドレスを有
し、各アドレスにｍビットのデータが書込まれたルック
アップテーブルと、ｋビットの入力データを上位ｎビッ
トと下位（ｋ−ｎ）ビットに分離するビット分離手段
と、分離された上位ｎビットのデータに１を加算する加
算手段と、上記上位ｎビットのデータと上記加算手段の
出力データとの間を上記下位（ｋ−ｎ）ビットを用いて
補間する補間手段とを備えてなるものである。

【０００８】この回路構成によれば、ビット分離手段に
よりｋビットの入力データのうちの上位ｎビットと下位
（ｋ−ｎ）ビットとが分離され、上位ｎビットのデー
タ、例えばＡと、それに１が加算されたデータ、例えば
Ａ＋１とが、すなわち上位ｎビットのデータであって連
続する２つ値（Ａ，Ａ＋１）がルックアップテーブルに
導かれ、アドレス指定として用いられる。この結果、ル
ックアップテーブルからは連続する２つアドレスに書き
込まれているデータＤＡ，ＤＢ（Ｂ＝Ａ＋１）が読み出
され、補間手段に入力される。補間手段にはルックアッ
プテーブルから読み出された２つのデータＤＡ，ＤＢ
と、ｋビットの入力データのうちの下位（ｋ−ｎ）ビッ
トのデータが入力される。そして、値ＤＡと値ＤＢ間が
下位（ｋ−ｎ）ビットのデータに対応して補間される。
このようにすると、ルックアップテーブルの記憶容量
は、ｋビットよりも（ｋ−ｎ）ビット分だけ少いもので
済む。

【０００９】上記において、補間手段は内挿演算を行う
ようにすることが好ましく、この場合、下位（ｋ−ｎ）
ビットのデータは内挿比Ｐを決定する値として用いられ
る。出力Ｄｏｕｔは、Ｄｏｕｔ＝ＤＡ＋（ＤＢ−ＤＡ）
×Ｐとして求められれる。

【００１０】また、上位ｎビットのデータと加算手段の
出力データとを同期して上記補間手段に入力する同期手
段を設けることが好ましく、これによれば、補間手段は
時間的に重複してデータＤＡ，ＤＢを受け取れるので演
算処理が迅速に行える。

【００１１】なお、ｋを１２、ｎを１０、ｍを２に設定
することで、１２ビットの入力データを８ビットで出力
して８ビット稼動のコンピュータに伝送するに際し、ル
ックアップテーブルを２ビット分、すなわち４０９６個
のアドレスが必要であったものを１０２４個のアドレス
で済ませることが可能となる。

【００１２】また、本発明は、撮像手段より取り込まれ
た画像データをＡ／Ｄ変換するＡ／Ｄ変換回路と、Ａ／
Ｄ変換された画像にデータ変換を施して画像再生装置へ
出力する請求項１〜５のいずれかに記載のデータ変換回
路とを備えてなり、前記ルックアップテーブルは、γ補
正のための入出特性データが書き込まれていることを特
徴とする画像読取装置である。この画像読取装置によれ
ば、Ａ／Ｄ変換回路として高精度のものが採用された場
合であっても、小容量のルックアップテーブルの使用が
可能となり、しかも精度低下を招くこともない。

【００１３】

【発明の実施の形態】図１は、本発明に係る画像読取装
置の一実施形態を示す外観図である。画像読取装置１
は、前面下部に電源スイッチ２と焦点調整用操作ボタン
３とを備え、焦点調整用操作ボタン３の上部にフィルム
挿入口４が設けられている。焦点調整用操作ボタン３は
現像済のフィルム５の光像をＣＣＤラインセンサからな
る撮像素子１２の撮像面に結像するレンズ系１３（図３
参照）の焦点調節を行うものである。また、フィルム挿
入口４はフィルム５の各コマに撮影されたフィルム画像
を読み取るべくフィルム５をセットするためのもので、
ごみ等の侵入を防止するためシャッタ４１が開閉可能に
設けられている。

【００１４】画像読取装置１は、図２に示すようにスラ
イド（マウントされたポジフィルム）５１及び専用のネ
ガキャリアに装着されたネガフィルム５２のフィルム画
像の読取が可能で、フィルム挿入口４にはスライド５１
又はネガフィルム５２のいずれもセット可能になってい
る。

【００１５】画像読取装置１はホストコンピュータ６に
おける画像処理をサポートする周辺装置として機能する
ものである。ホストコンピュータ６は例えば８ビットで
稼動するもので、制御本体６１、ディスプレイ６２及び
キーボード６３からなり、画像読取装置１はＳＣＳＩケ
ーブル７を介して制御本体６１に接続され、このホスト
コンピュータ６からの制御コマンドに従って画像読取動
作が行われる。

【００１６】すなわち、ホストコンピュータ６は、フィ
ルム画像が必要になると、後述するコントロールソフト
を起動し、このコントロールソフトに基づく所定のコマ
ンドを画像読取装置１に送信してフィルム画像の撮像を
行わせる。画像読取装置１はホストコンピュータ６から
送信されるコマンドに従って装置の初期化を行うととも
に、ＣＣＤラインセンサ１２をフィルム５のコマに対し
て相対的にスキャンして画像データを取り込み、かつ所
定の画像処理を施した後、８ビットパラレルラインのＳ
ＣＳＩケーブル７を介して順次ホストコンピュータ６に
転送する。ホストコンピュータ６は転送された８ビット
の画像データをディスプレイ６２に表示するとともに、
制御本体６１内の画像メモリに記憶する。そして、ライ
ン単位でフィルム画像の撮像及び画像データのホストコ
ンピュータ６への転送が繰り返され、１コマ分の画像デ
ータの転送が終了すると、画像読取装置１は画像読取動
作を終了する。

【００１７】図３は画像読取装置内の画像読み取り部分
の構成を示す斜視図である。画像読取装置１内のフィル
ム挿入口４を臨む位置には、このフィルム挿入口４から
挿入されたフィルム５が装填されるキャリッジ８及びこ
のキャリッジ８をフィルム挿入口４に対して接離する方
向（図中、Ｓ方向）に往復動させるパルスモータ９から
なるフィルム給送系が設けられている。

【００１８】キャリッジ８はその下部にナット部８Ａを
有し、このナット部８Ａは上記Ｓ方向と平行に配置され
たパルスモータ９のネジ棒からなる駆動軸９Ａに螺合さ
れている。そして、駆動軸（ネジ棒）９Ａを正方向回転
又は逆方向回転させることによりナット部８Ａが駆動軸
９Ａ上を直進運動してキャリッジ８はＳ方向に往復動す
る。

【００１９】また、ナット部８Ａの下面には遮光板８Ｂ
が下方向に突設されている。この遮光板８Ｂはキャリッ
ジ８がホームポジションＨＰに位置していることを検出
する光電スイッチ１８の遮光板を構成するものである。
光電スイッチ１８は内側面に発光部と受光部とが相対向
して配置されたＵ字型の溝を有し、駆動軸９Ａ先端部の
下方位置の適所に配置されている。そして、キャリッジ
８がホームポジションＨＰに移動すると、光電スイッチ
１８のＵ字溝に遮光板８Ｂが挿入して発光部からの発光
光が遮光され、これによりキャリッジ８がホームポジシ
ョンＨＰに達したことが検出されるようになっている。

【００２０】キャリッジ８の往動方向（フィルム５がフ
ィルム挿入口４から離れる方向）に対して左側適所に
は、キャリッジ８にセットされたフィルム５を照明す
る、例えば蛍光灯からなるランプ１０及びこのランプ１
０の発光をフィルム５側に反射する半円筒状の反射板１
１からなる照明系が設けられている。また、キャリッジ
８の往動方向に対して右側適所には、フィルム画像の光
像を撮像するＣＣＤラインセンサからなる撮像素子１２
（以下、ＣＣＤ１２という。）、このＣＣＤ１２にフィ
ルム画像の光像を結像させるレンズ系１３及びフィルム
画像の光像をＣＣＤ１２に導くミラー１４からなる撮像
系が設けられている。この撮像系はフィルム給送系と撮
像系間に設けられた遮光板１５により遮光されている。

【００２１】遮光板１５にはスリット状の露光窓１５Ａ
が穿設され、この露光窓１５Ａによりランプ１０により
照明されたフィルム５の光像がスリット光像に分割され
て撮像系に導かれるようになっている。

【００２２】また、遮光板１５の適所には、キャリッジ
８がホームポジションＨＰに移動したときに露光窓１５
Ａを閉塞するためのＬ字状のシャッタ部材１６が設けら
れている。シャッタ部材１６の基端部は遮光板１５に回
動可能に支持され、キャリッジ８にはこのキャリッジ８
の移動に連動してシャッタ部材１６の開閉動作を行わせ
るレバー１７が突設されている。

【００２３】キャリッジ８がフィルム挿入口４側に移動
すると、レバー１７がシャッタ部材１６の遮光部１６Ａ
に当接し、キャリッジ８の移動に応じてシャッタ部材１
６はレバー１７により露光窓１５Ａ側に押し出される。
そして、キャリッジ８がホームポジションＨＰに達する
と、シャッタ部材１６の遮光部１６Ａが露光窓１５Ａを
完全に閉塞し、撮像系は完全に遮光される。一方、キャ
リッジ８がホームポジションＨＰからパルスモータ９側
に移動すると、このキャリッジ８の移動に伴うレバー１
７の移動に応じてシャッタ部材１６は自重により閉成時
と逆に回動する。そして、レバー１７のシャッタ部材１
６への当接状態が解除されると、シャッタ部材１６の遮
光部１６Ａが露光窓１５Ａから完全に退避し、撮像系へ
の光像の投影が可能になる。

【００２４】ＣＣＤ１２は、複数個の光電変換素子（以
下、画素という。）がライン上に１次元配列された３本
のラインセンサを並列に配列してなるカラーラインセン
サである。各ラインセンサにはそれぞれＲ，Ｇ，Ｂの色
フィルタが設けられ、ＣＣＤ１２は、フィルム画像をラ
イン単位でＲ，Ｇ，Ｂの各色成分に分離して撮像する。
そして、Ｒ，Ｇ，Ｂの３個の対応する光電変換素子によ
ってフィルム画像の読み取り単位領域毎の各色の画素信
号が読み取られる。

【００２５】フィルム画像の取込は、フィルム５がセッ
トされたキャリッジ８を所定の撮像位置に給送し、露光
窓１５Ａを通過したスリット画像をＣＣＤ１２に投影す
る。そして、ホストコンピュータ６から設定された露光
時間でＣＣＤ１２の電荷蓄積部に電荷を蓄積するととも
に、この蓄積電荷を転送部を介して外部に読み出すこと
により行われる。各画素の蓄積電荷の読出は主走査方向
に行われる。

【００２６】ＣＣＤ１２から読み出された蓄積電荷から
なる各色の画像信号は所定の信号処理が施され、得られ
た画像データがホストコンピュータ６に転送されてフィ
ルム画像の１ライン分の画像データの読取が終了する。
以下、１ライン分の画像データの読取処理が終了する毎
にフィルム５を１ライン分だけ往動方向に給送し、上記
と同様の撮像、信号処理及び画像データの伝送を繰り返
して１コマのフィルム画像の読取が行われる。

【００２７】図４は、本画像読取装置の画像読取制御部
分のブロック図である。同図において、図３に示す部材
と同一の部材には同一番号を付している。アナログ信号
処理回路２０はＣＣＤ１２から読み出された各色の画像
信号（アナログ信号）にゲイン調整、クランプレベル調
整等の所定の信号処理を施すものである。Ａ／Ｄコンバ
ータ２１はアナログ信号をデジタル信号に変換するもの
で、例えば入力信号を１２ビットのデジタルデータに変
換して出力する。マルチプレクサ２２は読み取り単位領
域の順に各色毎の時系列化された画像データを出力する
ものである。

【００２８】デジタル信号処理回路２３は、内部にタイ
ミングジェネレータ２４（以下、Ｔ．Ｇ２４とい
う。）、γ補正処理を実行するγ補正回路２５、及びγ
補正回路２５内に設けられてγ補正用のデータが記憶さ
れたメモリ２６（図中、γ−ＬＵＴ（Look-Up Table）
で示す。）を有する。Ｔ．Ｇ２４は、発生した同期用ク
ロックや各種パルス信号をＣＣＤ１２、アナログ信号処
理回路２０及びＡ／Ｄコンバータ２１，マルチプレクサ
２２に出力して画像データを構成する各画素信号に所定
の信号処理を施すためのものである。γ補正回路２５
は、デジタル化されたＲ，Ｇ，Ｂの各色成分の画像デー
タに対してそれぞれγ補正を施すもので、詳細は後述す
る。

【００２９】そして、デジタル信号処理回路２３で所定
の信号処理が施された画像データは出力バッファ２７に
一旦格納され、ＳＣＳＩ制御部２８の制御信号に基づき
ＳＣＳＩケーブル７を介してホストコンピュータ６に伝
送される。

【００３０】Ｄ／Ａコンバータ２９はＣＰＵ３０から出
力されるアナログ信号処理回路２０のゲイン及びクラン
プレベルをデジタル信号からアナログ信号に変換してア
ナログ信号処理回路２０に入力するものである。ランプ
電源３１はランプ１０に供給される電源を生成するもの
で、ＣＰＵ３０からの制御信号に基づき電源供給及び供
給電圧を制御することによりランプ１０の点灯／消灯制
御を行う。モータドライバ３２はパルスモータ９の駆動
を制御するもので、ＣＰＵ３０からの制御信号に基づき
パルスモータ９を所定の回転速度で正転駆動若しくは逆
転駆動させる。

【００３１】ＣＰＵ３０は画像読取処理を統括制御する
もので、ランプ電源３１、モータドライバ３２、デジタ
ル信号処理回路２３の動作を制御してフィルム５の画像
を読み取る処理、読み取った画像に対する所定の画像処
理、ＳＣＳＩ制御部２８を介して読み取られたフィルム
画像のデータを順次、ホストコンピュータ６に転送する
処理を実行させる。

【００３２】ＳＣＳＩ制御部２８はホストコンピュータ
６とのデータ交信を制御するもので、ホストコンピュー
タ６からの画像データの要求コマンドをＣＰＵ３０に出
力して画像読取処理を行わせるとともに、ホストコンピ
ュータ６と交信しつつ読み取られた画像データを順次、
ホストコンピュータ６に伝送する。

【００３３】図５は、データ変換回路の一実施形態とし
てのγ補正回路２５のブロック図である。図５におい
て、Ｄｉｎは入力データを示し、Ｄｏｕｔは出力データ
を示す。なお、各データバスは所要本数のパラレルライ
ンで構成され、例えば（１１：０）は０ビット目から１
１ビット目までの１２ビットのデータのラインを備えて
いることを示す。

【００３４】ＩＮＣ２５１は入力データＤｉｎの１２ビ
ットラインのうちの上位１０ビット分のラインから分岐
する構成とされて（ビット分離手段）、上位１０ビット
のデータを分離抽出して取り込み、取り込んだデータに
値１を加算（インクリメント）する加算回路である。Ｍ
ＵＸ２５２は加算回路２５１の出力と入力データの１２
ビットラインのうちの上位１０ビットラインからの出力
データとを切換えて出力するマルチプレクサである。Ｌ
ＵＴ２６Ｒ，ＬＵＴ２６Ｇ，ＬＵＴ２６ＢはＲ，Ｇ，Ｂ
各色に対するγ特性に基づく補正データが書き込まれた
ルックアップテーブルである。

【００３５】入力データＤｉｎはＲＧＢ３色のデータが
読み取り単位領域の順に入力される態様の他、各色毎に
それぞれ入力される態様のいずれでもよく、ＭＵＸ２５
３は上記態様に応じて、いずれの色成分の入力データか
に対応させてＬＵＴ２６Ｒ，ＬＵＴ２６Ｇ，ＬＵＴ２６
Ｂを順次切換えて選択する色選択用のマルチプレクサで
ある。すなわち、ＭＵＸ２５３は入力データがＲ色のも
のであればＬＵＴ２６Ｒの出力ラインを選択し、入力デ
ータがＧ色のものであればＬＵＴ２６Ｇの出力ラインを
選択し、入力データがＢ色のものであればＬＵＴ２６Ｂ
を選択する。ＭＵＸ２５３を通過したデータはそのま
ま、及びラッチ回路２５４を経て補間手段としての内挿
演算回路２５５に入力される。内挿演算回路２５５はＭ
ＵＸ２５３により選択されたＬＵＴ２６からの２個のデ
ータとともに、入力データＤｉｎの１２ビットラインの
うちの下位２ビット（すなわち、１２「ビット」−１０
「上位ビット」）分のラインから分岐する構成とされて
（ビット分離手段）、この下位２ビットのデータを分離
抽出して取り込んで、後述する内挿演算を実行するもの
である。

【００３６】図６は、入力データと出力データの関係を
示すタイミングチャートである。図６において、クロッ
クＣＬＫの周期に同期して入力データＤｉｎが入力され
る。ＭＵＸ２５２はセレクト信号Ｓ１により切換わり上
位１０ビットのデータＡと、ＩＮＣ２５１でデータＡに
値１が加算されたデータ（Ａ＋１）を時系列化して（信
号Ｃ参照）、ＬＵＴ２６Ｒ，ＬＵＴ２６Ｇ，ＬＵＴ２６
Ｂに導く。

【００３７】今、入力データがＲ色であるタイミングに
あるとすると、ＭＵＸ２５３によりＬＵＴ２６Ｒの出力
ラインが選択状態にあり、ＬＵＴ２６Ｒよりγ補正デー
タであるデータＤＡが出力され、次いで、このデータＤ
Ａはラッチパルスによりラッチ回路２５４でラッチされ
る。さらにこの後、ＬＵＴ２６Ｒからデータ（Ａ＋１）
に対応するγ補正データであるデータＤＢ（Ｂ＝Ａ＋
１）が出力される。ラッチ回路２５４は、このデータＤ
Ｂに対してはラッチ動作を行わないので、内挿演算回路
２５５にはデータＤＡとデータＤＢが同期して、すなわ
ち時間的に重複して取り込まれる。なお、出力データＤ
ｏｕｔのうち、ハッチングが施されたデータはダミーデ
ータとして処理される。

【００３８】内挿演算回路２５５は、入力データの下位
２ビットのデータが入力され、そのデータが（０，
０）、（０，１）、（１，０）、（１，１）の何れであ
るかにより内挿比Ｐを決定する。データが（０，０）の
ときはＰ＝０、（０，１）のときはＰ＝１／４、（１，
０）のときはＰ＝２／４、（１，１）のときはＰ＝３／
４とされる。そして、出力データＤｏｕｔとして、Ｄｏｕｔ＝ＤＡ＋（ＤＢ−ＤＡ）×Ｐ…（数１）なる内挿演算を実行する。

【００３９】図７は、内挿演算の説明図で、曲線Ｌはγ
特性線を示し、横軸はＬＵＴ入力データで１０ビット、
縦軸はＬＵＴ出力データで８ビットに取ってある。

【００４０】数１を実行することによって、値ＤＡと値
ＤＢとの間を直線近似するとともに、４分割しておい
て、Ａ／Ｄ変換回路２０からの入力データであって下位
２ビットのデータが上記４分割点のいずれの点に該当す
るかで、直線補間値を求めている。なお、本発明は、
以下の態様にも適用可能である。

【００４１】（１）本発明は、γ補正に適用される他、
ビット数の変換に関わりなく、入力データに対し、ある
特性等に従って出力データを得るべくデータ変換用とし
てのテーブルメモリ（ルックアップテーブル）にも適用
可能である。

【００４２】（２）本実施形態では、１２ビットの画像
入力データを８ビットの出力データに変換するに際し
て、上位１０ビットと下位２ビットに分けて１０ビット
のＬＵＴを採用し得るようにしたが、これに限定され
ず、ＬＵＴのアドレスビット数が元の入力データのビッ
ト数より小さければ、例えば、１２ビットに対して１１
ビットのＬＵＴでもよく（この場合、内挿比Ｐ＝０か１
／２である）、また１２ビットに対して９ビットのＬＵ
Ｔ（この場合、内挿比Ｐ＝０，１／８，２／８，…，７
／８となる）であってもよい。また、入出力ビット数に
ついては１２ビットから８ビットというように小さくす
る場合に限定されず、例えば同一ビット数であってもよ
い。

【００４３】（３）本実施形態では、内挿演算回路２５
５に入力されるデータＤＡ，ＤＢを時間的に重複させる
ために時間的に先行するデータ、つまりデータＤＡにつ
いてのみラッチ処理したが、内挿演算回路２５５にデー
タＤＡ，ＤＢをそのまま時系列的に入力し、回路内部で
順次入力されるデータＤＡ，ＤＢを保存する等して演算
に利用するようにしてもよい。

【００４４】（４）補間演算手段として内挿演算回路２
５５を用いた例で説明したが、本発明は、内挿処理に限
定されず、要するにデータＤＡ，ＤＢ間を下位ビットの
データに応じて補間して出力データＤｏｕｔが得られる
処理であればよい。

【００４５】（５）また、本実施形態では、点ＤＡ，Ｄ
Ｂ間を直線近似して演算したが、γ特性曲線（通常は、
非線形である）に沿った曲線式を利用してもよい。この
ことは、本発明が他の用途における特性変換（データ変
換）に採用される場合についても同様であって、当該特
性を考慮して行えばよい。

【００４６】

【発明の効果】本発明によれば、入力データのビット数
に対して小容量のルックアップテーブルを採用すること
ができ、これによって、メモリとして小型のものが採用
でき、実装面積を抑制して回路、装置の小型化が図れる
とともに、コストアップの防止が図れる。

【００４７】請求項３記載の発明によれば、同期手段を
採用することで補間手段による演算処理を迅速化でき
る。

【００４８】請求項４記載の発明によれば、メモリ容量
が１／４で済むとともに、本回路、装置により処理され
た出力データを８ビット稼動のコンピュータに伝送で
き、コンピュータ側で所要の処理に供することができる
等、実用性が高い。

【００４９】請求項５記載の発明によれば、画像信号を
デジタルデータに変換するＡ／Ｄ変換回路に高階調のも
のを採用した場合であっても、γ補整用のルックアップ
テーブルのメモリ容量をそれに対応して増大させる必要
がなく、所要ビット数分だけ小容量のものが画像精度の
低下を招くことなく採用することが可能となる。

【図面の簡単な説明】

【図１】画像読取装置の外観図である。

【図２】画像読取装置の使用状態を示す図である。

【図３】画像読取装置内の画像読み取り部分の斜視図で
ある。

【図４】画像読取装置の画像読取制御部分のブロック図
である。

【図５】データ変換回路の一実施形態としてのγ補正回
路のブロック図である。

【図６】入力データと出力データの関係を示すタイミン
グチャートである。

【図７】内挿演算の説明図である。

【符号の説明】

１画像読取装置５フィルム６ホストコンピュータ１２ＣＣＤ２０アナログ信号処理回路２１Ａ／Ｄコンバータ２２マルチプレクサ２３デジタル信号処理回路２４タイミングジェネレータ２５ γ補整回路（データ変換回路）２５１ＩＮＣ（加算手段）２５２，２５３ＭＵＸ２５４ラッチ回路（同期手段）２５５内挿演算回路（補間手段）２６，２６Ｒ，２６Ｇ，２６ＢＬＵＴ（ルックアップ
テーブル）３０ＣＰＵ

───────────────────────────────────────────────────── フロントページの続き (72)発明者石井徹大阪市中央区安土町二丁目３番13号大阪国際ビルミノルタ株式会社内 (72)発明者福田拓己大阪市中央区安土町二丁目３番13号大阪国際ビルミノルタ株式会社内 (72)発明者小野剛大阪市中央区安土町二丁目３番13号大阪国際ビルミノルタ株式会社内

Claims

【特許請求の範囲】

【請求項１】ｋビットの入力データをｍビットの出力
データに変換するデータ変換回路において、２のｎ（＜
ｋ）乗分の各アドレスを有し、各アドレスにｍビットの
データが書込まれたルックアップテーブルと、ｋビット
の入力データを上位ｎビットと下位（ｋ−ｎ）ビットに
分離するビット分離手段と、分離された上位ｎビットの
データに１を加算する加算手段と、上記上位ｎビットの
データと上記加算手段の出力データとの間を上記下位
（ｋ−ｎ）ビットを用いて補間する補間手段とを備えて
なるデータ変換回路。
【請求項２】上記補間手段は、内挿演算を行うもので
あることを特徴とする請求項１記載のデータ変換回路。
【請求項３】請求項１記載のデータ変換回路におい
て、上記上位ｎビットのデータと上記加算手段の出力デ
ータとを同期して上記補間手段に入力する同期手段を設
けたことを特徴とする請求項１又は２記載のデータ変換
回路。
【請求項４】ｋは１２であり、ｎは１０であり、ｍは
８であることを特徴とする請求項１〜３のいずれかに記
載のデータ変換回路。
【請求項５】撮像手段より取り込まれた画像データを
Ａ／Ｄ変換するＡ／Ｄ変換回路と、Ａ／Ｄ変換された画
像にデータ変換を施して画像再生装置へ出力する請求項
１〜４のいずれかに記載のデータ変換回路とを備えてな
り、前記ルックアップテーブルは、γ補正のための入出
特性データが書き込まれていることを特徴とする画像読
取装置。