JP4196029B2 - 撮像回路および撮像装置 - Google Patents
撮像回路および撮像装置 Download PDFInfo
- Publication number
- JP4196029B2 JP4196029B2 JP11626898A JP11626898A JP4196029B2 JP 4196029 B2 JP4196029 B2 JP 4196029B2 JP 11626898 A JP11626898 A JP 11626898A JP 11626898 A JP11626898 A JP 11626898A JP 4196029 B2 JP4196029 B2 JP 4196029B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- sample
- pixels
- signal charges
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Color Television Image Signal Generators (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ビデオカメラや電子スチルカメラ等の撮像素子からの撮像信号を処理する撮像回路および撮像装置に関する。
【０００２】
【従来の技術】
従来から、ＣＣＤ等の電荷転送手段を用いた２次元固体撮像素子は、放送用あるいは家庭用ビデオカメラや電子スチルカメラ等の広く使用されている。これらの２次元固体撮像素子には、一種の相関二重サンプリング（ＣＤＳ）回路等が接続され、２次元固体撮像素子からの出力信号に含まれる該２次元固体撮像素子ののリセット雑音や出力アンプ雑音等を低減している。
【０００３】
図９は、従来のＣＤＳ回路の構成を示しており、撮像素子１０１で光電変換され転送された電荷は撮像信号として、バッファアンプ１０２を介してクランプ回路１０６に出力される。クランプ回路１０６は、バッファアンプ１０２からの出力をカップリングコンデンサ１０３を介して出力するとともに、直流電圧源１０５からの電圧をカップリングコンデンサ１０３の出力側にタイミングパルスφｐをスイッチ１０４で印加することによって、カップリングコンデンサ１０３からの撮像信号をフィールドスルーレベルにクランプし、上述したリセット雑音や出力アンプ雑音等を除去している。
【０００４】
クランプ回路１０６から出力された撮像信号は、バッファアンプ１０７を介してサンプルホールド回路１１０に出力される。サンプルホールド回路１１０は、バッファアンプ１０７からの撮像信号をスイッチ１０８に入力されるクランプパルスφｓでサンプリングし、ホールディングコンデンサ１０９にホールドされた信号レベルを撮像信号として出力する。そして、サンプルホールド回路１１０から出力された信号レベルの撮像信号は、バッファアンプ１１１を介して出力され、その後図示しないＡ／Ｄ変換器でディジタル信号に変換され、各種の信号処理が施された所望の画像データが出力される。
【０００５】
さらに、図１０のタイミングチャートを参照して、図１０のＣＤＳ回路の動作を説明する。バッファアンプ１０２を介して撮像素子１０１から出力された撮像信号は、図１０（ａ）に示す撮像素子出力の波形のように、撮像素子１０１の各光電変換素子によって変換された電荷信号が順次転送出力されてくる。撮像素子出力は、画素単位で、撮像素子１０１のリセットＲ後、電子電荷量の増大し、信号レベルＬＬで安定する。クランプパルスφｐは、リセットＲ後、時点ｔｔ１からｔｔ２に印加され、撮像素子出力は、印加されたフィールドスルーレベルＬＳにクランプされ、雑音が除去された基準レベルに合わされる。その後、時点ｔｔ３からｔｔ４の間、タイミングパルスφｓによって、クランプ後の信号レベルＬＬがサンプリングされ、ホールドされた信号レベルＬＬが撮像信号として出力される。すなわち、フィールドスルーレベルＬＳに対する信号レベルＬＬが出力される。
【０００６】
【発明が解決しようとする課題】
ところで、撮像素子の出力は、電荷信号の感度向上等のため、撮像素子の最終段としてのフローティングディフュージョンアンプ（ＦＤＡ）で電荷信号を加算しつつ出力される場合がある。
【０００７】
この場合、図２に示すように、１つのリセットで２種類の信号出力が出力されるが、従来のＣＤＳ回路であれば、加算された（または加算されない）電荷の１つしかサンプリングできず、有効に２種類の出力電荷を活用できないという問題点があった。
【０００８】
そこで、本発明はかかる問題点を除去し、１度に２種類の信号電荷を効率的に取り出し有効に処理することが出来る撮像装置及び信号処理することが出来る撮像回路、及び撮像装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
第１の発明は、マトリクス状に配置された複数の画素を有する画素マトリクスを備え、該画素マトリクスからの信号電荷を垂直転送および水平転送して読み出すと共に、水平転送出力において水平方向に隣接する複数の画素の信号電荷を加算して読み出す固体撮像素子と、前記固体撮像素子の出力信号のフィードスルーレベルを一定電位にクランプするクランプ回路と、前記クランプ回路の出力信号をおのおの所定の異なる期間にわたりサンプルしかつホールドする複数のサンプルホールド回路と、を具備し、前記複数のサンプルホールド回路は共に前記クランプ回路の出力に接続され、互いに異なる期間に前記クランプ回路の出力をサンプルして、隣接する複数の画素の信号電荷を加算して得た信号と加算しないで得た信号とを並列的に出力することを特徴とする。
【００１０】
第１の発明では、複数のサンプルホールド回路のそれぞれが、フィールドスルーレベルにクランプした後、加算されない信号電荷と加算された信号電荷とを並列的に出力するようにしているので、高感度の画像および高解像度の画像に対する処理を同時に処理することが可能となる。
【００１１】
第２の発明は、撮像光学系と、マトリクス状に配置され前記撮像光学系を介して被写体の画像光を受け入れる複数の画素を有する画素マトリクスを備え、該画素マトリクスからの信号電荷を垂直転送および水平転送して読み出すと共に、水平転送出力において水平方向に隣接する複数の画素の信号電荷を加算して読み出す固体撮像素子と、前記固体撮像素子の出力信号のフィードスルーレベルを一定電位にクランプするクランプ回路と、前記クランプ回路の出力信号をおのおの所定の異なる期間にわたりサンプルしかつホールドする複数のサンプルホールド回路と、前記クランプ回路および前記サンプルホールド回路に駆動信号を供給する駆動回路と、を具備し、前記複数のサンプルホールド回路は共に前記クランプ回路の出力に接続され、互いに異なる期間に前記クランプ回路の出力をサンプルして、隣接する複数の画素の信号電荷を加算して得た信号と加算しないで得た信号とを並列的に出力することを特徴とする。
【００１２】
第２の発明でも、フィールドスルーレベルにクランプした後、加算されない信号電荷と加算された信号電荷とを並列的に出力するようにしているので、高感度の画像および高解像度の画像に対する処理を同時に処理することが可能となる。
【００１３】
第３の発明は、第２の発明において、前記画素マトリクスは上下左右に隣接する４画素ごとに同色のカラーフィルタを搭載し、前記固体撮像素子は水平方向に隣接する２画素の内一方の画素の信号電荷および水平方向に隣接する２画素の信号電荷を加算した信号電荷を順次出力すると共に、前記複数のサンプルホールド回路は前記一方の画素の信号電荷をサンプルホールドするサンプルホールド回路と前記２画素の信号電荷を加算した信号電荷をサンプルホールドする２個のサンプルホールド回路とを含むことを特徴とする。
これにより、高感度の画像と高解像度の画像とを簡単な構成で得ることができる。
【００１６】
第４の発明は、第３の発明において、水平方向に隣接する２画素の内一方の画素の信号電荷を出力するモードと水平方向に隣接する２画素の信号電荷を加算した信号電荷を出力するモードとを切り換えるための操作手段を具備することを特徴とする。
これにより、簡単な構成で、水平方向に隣接する２画素を分離して出力することができ、かつ同時に処理することが可能となる。
【００１７】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態について説明する。
図１は、本発明の第１の実施形態に係わるＣＤＳ回路の構成を示す説明図である。図１に示すＣＤＳ回路は、基本的には図９に示すＣＤＳ回路におけるサンプルホールド回路１１０を複数備えたＣＤＳ回路である。図１において、このＣＤＳ回路は、撮像素子１で光電変換され転送された電荷は撮像信号として、バッファアンプ２を介してクランプ回路６に出力される。
【００１８】
クランプ回路６は、バッファアンプ２からの出力をカップリングコンデンサ３を介して出力するとともに、直流電圧源５からの電圧をカップリングコンデンサ３の出力側にタイミングパルスφｐをスイッチ４で印加することによって、カップリングコンデンサ３からの撮像信号をフィールドスルーレベルＬＳにクランプし、撮像素子１内で発生したリセット雑音や出力アンプ雑音等を除去している。
【００１９】
クランプ回路６から出力された撮像信号は、バッファアンプ７を介して少なくともサンプルホールド回路１０に出力される。また、スイッチ１５を介して、スイッチ１５がオンのとき、クランプ回路６から出力された撮像信号は、バッファアンプ７を介してサンプルホールド回路１４にも出力される。すなわち、スイッチ１５がオンのとき、撮像信号のサンプルホールド回路１０，１４への並列入力を可能とし、スイッチ１５がオフのとき、撮像信号は、サンプルホールド回路１０のみに入力される。
【００２０】
サンプルホールド回路１０は、バッファアンプ７からの撮像信号をスイッチ８に入力されるクランプパルスφｓ１でサンプリングし、ホールディングコンデンサ９にホールドされた信号レベルを撮像信号として出力する。そして、サンプルホールド回路１０から出力された信号レベルＬ１の撮像信号は、バッファアンプ１１を介して出力され、その後図示しないＡ／Ｄ変換器でディジタル信号に変換され、各種の信号処理が施された所望の画像データが出力される。
【００２１】
一方、サンプルホールド回路１４は、バッファアンプ７からの撮像信号をスイッチ１２に入力されるクランプパルスφｓ２でサンプリングし、ホールディングコンデンサ１３にホールドされた信号レベルを撮像信号として出力する。そして、サンプルホールド回路１４から出力された信号レベルＬ２の撮像信号も、信号レベルＬ１の撮像信号と同様に、バッファアンプ１１を介して出力され、その後図示しないＡ／Ｄ変換器でディジタル信号に変換され、各種の信号処理が施された所望の画像データが出力される。
【００２２】
次に、図１に示すＣＤＳ回路の動作を、図２のタイミングチャートを参照して説明する。
図２（ａ）に示すように、バッファアンプ２を介して撮像素子１から出力された撮像信号は、撮像素子１の各光電変換素子によって変換された信号レベルＬ１とこの信号レベルＬ１に次に転送される画素の電荷の信号レベルが加算された加算信号レベルＬ２をもった撮像信号として順次転送出力されてくる。すなわち、撮像素子出力は、加算されない信号レベルＬ１と加算された加算信号レベルＬ２とを含む撮像信号が組み合わされ、この組み合わせ毎にリセットＲが行われる。
【００２３】
図２（ｂ）に示すクランプパルスφｐは、リセットＲ後、時点ｔ１からｔ２の間に印加され、撮像素子出力は、印加されたフィールドスルーレベルＬＳにクランプされ、雑音が除去された基準レベルに合わされる。
【００２４】
その後、図２（ｃ）に示すタイミングパルスφｓ１が、時点ｔ３からｔ４の間にサンプルホールド回路１０に加えられ、このタイミングパルスφｓ１によって、クランプ後の信号レベルＬ１がサンプリングされ、ホールドされる。このホールドされた信号レベルＬ１が撮像信号として出力される。すなわち、フィールドスルーレベルＬＳに対する信号レベルＬ１が出力される。
【００２５】
さらに、図２（ｄ）に示すタイミングパルスφｓ２が、時点ｔ５からｔ６の間にサンプルホールド回路１４に加えられ、このタイミングパルスφｓ２によって、クランプ後の加算信号レベルＬ２がサンプリングされ、ホールドされる。このホールドされた加算信号レベルＬ２が撮像信号として出力される。すなわち、フィールドスルーレベルＬＳに対する加算信号レベルＬ２が出力される。
【００２６】
この場合、加算信号レベルＬ２の取り出しのために新たなリセットＲとフィールドスルーレベルＬＳにクランプするための処理は行われなわれず、リセットＲとクランプ処理とが有効利用される。
【００２７】
また、スイッチ１５がオンのときは、順次サンプルホールド回路１０，１４に加えられるサンプリングパルスφｓ１，φｓ２によって信号レベルＬ１と加算信号レベルＬ２とがサンプリングされ、ともにバッファアンプ１１を介して順次出力される。一方、スイッチがオフのときは、信号レベルＬ１のみがバッファアンプ１１を介して出力される。
【００２８】
なお、加算された電荷がさらに連続してＦＤＡから出力される場合には、その連続加算の数に応じて、複数のサンプルホールド回路を設け、各加算された信号レベルをサンプルするサンプルパルスを各サンプルホールド回路に加え、サンプルホールドすればよい。また、スイッチ１５を、複数のサンプルホールド回路の接続を切り換えるスイッチする切換用スイッチとすればよい。
【００２９】
ここで、各画素の電荷がＦＤＡによって加算されつつ出力される撮像素子１について説明する。
図３は、撮像素子１の構成を示す説明図ある。図３において、撮像素子１は、水平方向（行方向）の２ｍ個および垂直方向（列方向）２ｎ個の複数の画素３１が配列されたカラー画素マトリクスを構成しており、このカラー画素マトリクスは、上下左右の隣接する２×２の４つの画素からなるカラー画素群３６内の全ての画素の色成分が同一である、ｍ×ｎのカラー画素群３６で構成されている。
【００３０】
カラー画素マトリクスを、このｍ×ｎのカラー画素群３６単位でみると、ＲＧＢベイヤー配列となっている。例えば、２ｍ×２ｎのカラー画素マトリクスＭにおけるＭ（１，１）、Ｍ（１，２）、Ｍ（２，１）、Ｍ（２，２）の４つの各画素は、色成分Ｇのカラーフィルタをもつ画素として配列され、Ｍ（１，３）、Ｍ（１，４）、Ｍ（２，３）、Ｍ（２，４）の４つの各画素は、色成分Ｒのカラーフィルタをもつ画素として配列され、Ｍ（３，１）、Ｍ（３，２）、Ｍ（４，１）、Ｍ（４，２）の４つの各画素は、色成分Ｂのカラーフィルタをもつ画素として配列され、さらにＭ（３，３）、Ｍ（３，４）、Ｍ（４，３）、Ｍ（４，４）の４つの各画素は、色成分Ｇのカラーフィルタをもつ画素として配列されている。
【００３１】
フォトダイオード等の光電変換素子としてのこれらの画素３１は、それぞれＲ，Ｇ，Ｂの色成分の画素として機能し、この機能は、各画素３１の上面に各Ｒ，Ｇ，Ｂの色成分の光を透過させる上述したカラーフィルタが施されている。したがって、例えばカラー画素マトリクスＭ（１，１）の画素３１は、Ｇ（緑）の色成分のみの光を透過させ、受光し、光電変換することになる。なお、ｍ，ｎは自然数である。
【００３２】
各カラー画素群３６内の４つの各画素に蓄積された電荷は、撮像素子１上で加算され、この加算された電荷が順次並んで転送される形態の出力信号５として出力される。
【００３３】
すなわち、各画素３１は、同期して垂直転送回路３２上に出力され、各カラー画素群３６内の上下の画素は、その後垂直転送回路３２で加算され、水平転送回路３３に出力される。水平転送回路３３は、垂直転送回路３２から順次１段づつ転送された加算画素をフローティングディフュージョンアンプ（ＦＤＡ）３４に転送する。
【００３４】
ＦＤＡ３４は、各カラー画素群３６内の加算された左右の加算画素をさらに加算し、カラー画素群３６内の全ての画素の電荷を加算した加算画素３８を生成する。但し、加算画素の生成過程においては、最初の画素の信号レベルに次の画素の信号レベルを加算する際、最初の画素の信号レベルが保持され、この保持された信号レベルに次の画素の信号レベルが加算されることになるが、最初の画素の信号レベルは信号レベルの保持と同時に出力信号Ｓ１の一部として図２（ａ）に示す撮像信号出力のようにＣＤＳ回路に出力される。したがって、図２に示す信号レベルＬ１は、カラー画素群３６内の上下の画素の加算電荷レベルであり、加算信号レベルＬ２は、カラー画素群３６内の全ての画素の加算電荷レベルとなる。
【００３５】
なお、このような撮像素子１０上の加算は、撮像素子１０に対する電荷転送の駆動を制御することによって容易に達成することができる。
【００３６】
次に第２の実施形態について説明する。第２の実施形態は、図５に示すように、図１に示すＣＤＳ回路からスイッチ１５を取り除き、各サンプルホールド回路１０，１４からそれぞれバッファアンプ１１，１６が独立に並列出力できる構成としている。
【００３７】
したがって、サンプリングパルスφｓ１，φｓ２の生成によって常時加算されない信号レベルＬ１と加算された信号レベルＬ２とがそれぞれバッファアンプ１１，１６から出力されることになる。
【００３８】
次に、第３の実施形態について説明する。第３の実施形態は、図６に示すように、図５に示すＣＤＳ回路にさらに減算器１７を追加した構成となっている。図６において、バッファアンプ１６を介して出力された加算信号レベルＬ２から、バッファアンプ１１を介して出力された信号レベルＬ１を減算した信号レベルＬ３、すなわち、信号レベルＬ１の次に転送され、加算されない信号レベルＬ３を求めることができる。また、バッファアンプ１１を介して出力された信号レベルＬ１はそのまま出力される。したがって、信号レベルＬ１と信号レベルＬ３とを並列出力することができる。
【００３９】
したがって、第１から第３の実施形態では、信号レベルＬ１のレベル値を「Ａ」、信号レベルＬ３のレベル値を「Ｂ」とすると、第１の実施形態では、「Ａ」と「Ａ＋Ｂ」とを交互に直列出力することができ、第２の実施形態では、「Ａ」と「Ａ＋Ｂ」とを並列出力することができ、第３の実施形態では、「Ａ」と「Ｂ」とを並列出力することができる。
【００４０】
なお、上述した撮像素子１内のカラー画像マトリクスにおける各カラー画素群６は、２×２の４画素としたが、これに限らず、１×２の２画素、３×３の９画素、３×２の６画素等の任意の数、任意の配列態様の構成とすることもできる。
【００４１】
また、上述した撮像素子１は、ＣＣＤ固体撮像素子を前提として説明したが、これに限らず、各画素１をスイッチング処理により各画素１内に蓄積した電荷を掃き出す増幅型固体撮像素子であっても適用できるのは明らかである。
【００４２】
次に、上述した第１から第３の実施形態であるＣＤＳ回路のいずれかを用いた撮像装置としての電子カメラについて説明する。
図７は、撮像素子１および上述したＣＤＳ回路を用いた電子カメラの構成を示すブロック図である。図７において、撮像素子１は、光学系４１を介して入力された被写体５８の像を電気信号に変換する。この光学系４１は、赤外カットフィルタ及び光学フィルタを有する。
【００４３】
ＣＤＳ／ＡＧＣ回路４２は、撮像素子１０からの出力信号に対して、相関二重サンプリング等によってノイズ成分を低減するＣＤＳ作用と感度に応じた自動増幅を行うＡＧＣ作用とを施してＡ／Ｄ変換器４３に出力する。上述した第１から第３の実施の形態のいずれかのＣＤＳ回路が含まれる。
【００４４】
Ａ／Ｄ変換器４３は、ＣＤＳ／ＡＧＣ回路４２からのアナログ信号を１０ビットのディジタル信号に変換して、ディジタル信号処理部（ＤＳＰ）４４に出力する。
【００４５】
ＤＳＰ４４は、例えば入力された１０ビットのディジタルデータに対し、画像の補間処理、黒レベル調整、ガンマ補正、ニー補正等を処理を行い、１０ビットから８ビットに変換したディジタルデータに対してマトリクス、輪郭補正等の処理を施し、８ビットの輝度成分と８ビットの色差成分からなる１６ビットのディジタルデータの生成等の処理を行う信号処理回路であり、ディジタル信号処理用のワンチップＬＳＩである。また、ＤＳＰ４４は、撮像素子１０の駆動用タイミングパルス生成処理も行っている。
【００４６】
圧縮／伸長部４５は、静止画に対する国際規格であるＪＰＥＧ規格に基づく圧縮／伸長処理を行い、具体的には、離散コサイン変換（ＤＣＴ）、逆ＤＣＴ、ハフマン符号化／復号化等の論理処理を行うワンチップデコーダである。また、圧縮／伸長部４５は、バッファメモリ４６へのデータ取り込み、データアクセスを行い、ＤＲＡＭで構成されるバッファメモリ４６に対するリフレッシュをも行う。
【００４７】
バッファメモリ４６は、圧縮／伸長部４５によって圧縮する前の１フレームの画像データを一時保持するメモリであり、上述したようにＤＲＡＭで構成される。
【００４８】
ＳＲＡＭ５２は、圧縮／伸長部４５によって圧縮された画像データに対して、ＪＰＥＧファイルとしてのヘッダ情報を付加し、フラッシュメモリ５６への記憶前のバッファメモリとしての機能を有する。
【００４９】
フラッシュメモリ５６は、ヘッダ情報が付加されたＪＰＥＧファイルである画像ファイルを最終格納する不揮発性メモリである。
【００５０】
外部インターフェース５７は、パーソナルコンピュータ等の外部処理装置とこの電子カメラ本体との間のデータ転送等を行うためのインターフェースである。
【００５１】
ディジタルエンコーダ４７は、ディジタルデータをアナログのビデオ信号に変調するチップである。
【００５２】
表示器４８は、ＬＣＤ等で実現され、ディジタルエンコーダ４７が生成したビデオ信号を表示出力する。
【００５３】
スピードライト部５４は、単独で外部調光制御する機能を有する。すなわち、スピードライト部５４は、後述するＣＰＵ５１によって発光、チャージ等が制御され、発光量制御は、このスピードライト部単独で外部調光が行われる。
【００５４】
ＬＣＤ５３は、各種撮影モード、残コマ、イレーズ（消去）、バッテリー検出等の状態を液晶表示する。
【００５５】
ＣＰＵ５１は、例えばマイクロプロセッサで構成され上述した各部を全体制御する。
【００５６】
タイミング生成器５０は、撮像素子１０を駆動する各種パルスおよび上述した各部の各種タイミングパルスを生成する。
【００５７】
撮像素子１０は、上述したＤＳＰ４４からの駆動用タイミングパルスによって制御される。撮像素子１０の水平電荷転送のための水平転送パルスは、ＤＳＰ４４からタイミング生成器５０を介して直接撮像素子１０を駆動し、垂直電荷転送のための垂直転送パルスは、タイミング生成器５０に入力され、駆動部４９を介して電圧変換された信号によって撮像素子１０を駆動する。
【００５８】
ここで、操作部５５は、各種の撮影モードを切り換える撮影モード切換スイッチと各種のコマンドを設定するコマンドダイヤルとを含む。
【００５９】
すなわち、この操作部５５の撮影モード切換スイッチによって、カラー画素マトリクスの各画素３１のカラー画像の出力を行う高解像度モードと、カラー画素群３６単位のカラー画像の出力を行う高感度モードと、高解像度モードと高感度モードとを輝度等の撮影環境によって自動的に切り換えるオートモードとが切換指示される。
【００６０】
高解像度モードが指示された場合、ＣＰＵ５１は、ＤＳＰ４４に高解像度モードが設定されたことを指示し、ＤＳＰ４４は、各カラー画素群３６内の上下２つの画素の電荷を加算して転送出力させる駆動用タイミングパルスを生成して、撮像素子１を駆動させるとともに、Ａ／Ｄ変換器４３を介して入力された出力信号をカラー画像出力に対応する信号処理を施す。ここで、ＣＤＳ／ＡＧＣ回路４２内のＣＤＳ回路は、サンプルホールド回路１０によってサンプルホールドされた信号レベルＬ１のみを出力する。また、ＣＰＵ５１は、高解像度モードに対応したその他の各部に対する指示制御も行う。
【００６１】
高感度モードが指示された場合、ＣＰＵ５１は、ＤＳＰ４４に高感度モードが設定されたことを指示し、ＤＳＰ４４は、各カラー画素群６内の４つの画素を加算させる駆動用タイミングパルスを生成し、撮像素子を駆動させるとともに、Ａ／Ｄ変換器４３を介して入力された出力信号に対する信号処理を施す。ここで、ＣＤＳ／ＡＧＣ回路４２内のＣＤＳ回路は、サンプルホールド回路１４によってサンプルホールドされた加算信号レベルＬ２のみを出力する。また、ＣＰＵ５１は、高感度モードに対応したその他の各部に対する指示制御も行う。
【００６２】
オートモードが指示された場合、ＣＰＵ５１は、ＤＳＰ４４にオートモードが設定されたことを指示し、ＤＳＰ４４は、例えば高解像度モードをデフォルトモードとして撮像素子１０に駆動用タイミングパルスを生成し、撮像素子１０からの出力信号をもとに輝度成分をモニタし、その輝度成分が所定値以下か否かを判断し、その判断結果が所定値以下である場合に高感度モードに切り換え、所定値以下でない場合はそのまま高解像度モードを維持する。
【００６３】
ここで、図８は、上述した電子カメラの平面図を示している。電子カメラ本体６１には、撮影モード切換スイッチ６２、コマンドダイヤル６３、ＬＣＤ６４、およびレリーズスイッチ６５を有している。撮影モード切換スイッチ６２、コマンドダイヤル６３、およびレリーズスイッチ６５は、図１１における操作部５５の一部であり、ＬＣＤ６４は、図１１におけるＬＣＤ５３に相当する。撮影モード切換スイッチ６２は、高解像度モードと高感度モードとオートモードとを切り換えるスイッチであり、そのモード状態はＬＣＤ６４内に表示される。また、コマンドダイヤル６３は、シャッタスピード、絞り値等の設定操作に用いられるダイヤルであり、その設定結果等はＬＣＤ６４内に表示される。
【００６４】
このようにして、図７に示す電子カメラでは、ＣＤＳ／ＡＧＣ回路４２内の効率的なＣＤＳ回路の出力結果を用いて、高解像度モード、高感度モード、あるいは撮影環境に応じた高解像度と高感度とを自動切換するオートモードを選択することによって所望のカラー画像を得ることができる。
【００６５】
【発明の効果】
以上詳細に説明したように、第１から第６の発明では、複数のサンプルホールド回路を有しているので、簡単な構成で加算されない信号電荷と加算された信号電荷との信号レベルを連続して抽出することができるとともに、これらの信号レベルの出力を任意に出力することができ、その結果、高感度の画像あるいは高解像度の画像とを出力することができるという効果を有する。
【００６６】
また、これらの信号レベルを並列出力することができるので、同時平行的な処理も可能となるという効果を有する。
【００６７】
さらに、ここの信号電荷を分離して並列出力することもできるという効果を有する。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係わるＣＤＳ回路の構成を示す説明図である。
【図２】図１のＣＤＳ回路の動作を示すタイミングチャートである。
【図３】撮像素子１の構成を示す説明図である。
【図４】カラー画素群の各画素の配置態様と加算画素の結果を示す説明図である。
【図５】本発明の第２の実施形態に係わるＣＤＳ回路の構成を示す説明図である。
【図６】本発明の第３の実施形態に係わるＣＤＳ回路の構成を示す説明図である。
【図７】第１から第３の実施形態に係わるＣＤＳ回路のいずれかを用いた電子カメラの構成を示す説明図である。
【図８】図７の電子カメラの平面図である。
【図９】従来のＣＤＳ回路の構成を示す説明図である。
【図１０】従来のＣＤＳ回路の動作タイミングチャートである。
【符号の説明】
１ 撮像素子
２，７，１１，１６ バッファアンプ
３ カップリングコンデンサ
４，８，１２，１５ スイッチ
５ 直流電圧源
６ クランプ回路
８ 加算画素
９，１３ ホールディングコンデンサ
１０，１４ サンプルホールド回路
１７ 減算器
φｐ タイミングパルス
φｓ１，φｓ２ クランプパルス
ＬＳ フィールドスルーレベル
Ｌ１ 信号レベル
Ｌ２ 加算信号レベル
【発明の属する技術分野】
本発明は、ビデオカメラや電子スチルカメラ等の撮像素子からの撮像信号を処理する撮像回路および撮像装置に関する。
【０００２】
【従来の技術】
従来から、ＣＣＤ等の電荷転送手段を用いた２次元固体撮像素子は、放送用あるいは家庭用ビデオカメラや電子スチルカメラ等の広く使用されている。これらの２次元固体撮像素子には、一種の相関二重サンプリング（ＣＤＳ）回路等が接続され、２次元固体撮像素子からの出力信号に含まれる該２次元固体撮像素子ののリセット雑音や出力アンプ雑音等を低減している。
【０００３】
図９は、従来のＣＤＳ回路の構成を示しており、撮像素子１０１で光電変換され転送された電荷は撮像信号として、バッファアンプ１０２を介してクランプ回路１０６に出力される。クランプ回路１０６は、バッファアンプ１０２からの出力をカップリングコンデンサ１０３を介して出力するとともに、直流電圧源１０５からの電圧をカップリングコンデンサ１０３の出力側にタイミングパルスφｐをスイッチ１０４で印加することによって、カップリングコンデンサ１０３からの撮像信号をフィールドスルーレベルにクランプし、上述したリセット雑音や出力アンプ雑音等を除去している。
【０００４】
クランプ回路１０６から出力された撮像信号は、バッファアンプ１０７を介してサンプルホールド回路１１０に出力される。サンプルホールド回路１１０は、バッファアンプ１０７からの撮像信号をスイッチ１０８に入力されるクランプパルスφｓでサンプリングし、ホールディングコンデンサ１０９にホールドされた信号レベルを撮像信号として出力する。そして、サンプルホールド回路１１０から出力された信号レベルの撮像信号は、バッファアンプ１１１を介して出力され、その後図示しないＡ／Ｄ変換器でディジタル信号に変換され、各種の信号処理が施された所望の画像データが出力される。
【０００５】
さらに、図１０のタイミングチャートを参照して、図１０のＣＤＳ回路の動作を説明する。バッファアンプ１０２を介して撮像素子１０１から出力された撮像信号は、図１０（ａ）に示す撮像素子出力の波形のように、撮像素子１０１の各光電変換素子によって変換された電荷信号が順次転送出力されてくる。撮像素子出力は、画素単位で、撮像素子１０１のリセットＲ後、電子電荷量の増大し、信号レベルＬＬで安定する。クランプパルスφｐは、リセットＲ後、時点ｔｔ１からｔｔ２に印加され、撮像素子出力は、印加されたフィールドスルーレベルＬＳにクランプされ、雑音が除去された基準レベルに合わされる。その後、時点ｔｔ３からｔｔ４の間、タイミングパルスφｓによって、クランプ後の信号レベルＬＬがサンプリングされ、ホールドされた信号レベルＬＬが撮像信号として出力される。すなわち、フィールドスルーレベルＬＳに対する信号レベルＬＬが出力される。
【０００６】
【発明が解決しようとする課題】
ところで、撮像素子の出力は、電荷信号の感度向上等のため、撮像素子の最終段としてのフローティングディフュージョンアンプ（ＦＤＡ）で電荷信号を加算しつつ出力される場合がある。
【０００７】
この場合、図２に示すように、１つのリセットで２種類の信号出力が出力されるが、従来のＣＤＳ回路であれば、加算された（または加算されない）電荷の１つしかサンプリングできず、有効に２種類の出力電荷を活用できないという問題点があった。
【０００８】
そこで、本発明はかかる問題点を除去し、１度に２種類の信号電荷を効率的に取り出し有効に処理することが出来る撮像装置及び信号処理することが出来る撮像回路、及び撮像装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
第１の発明は、マトリクス状に配置された複数の画素を有する画素マトリクスを備え、該画素マトリクスからの信号電荷を垂直転送および水平転送して読み出すと共に、水平転送出力において水平方向に隣接する複数の画素の信号電荷を加算して読み出す固体撮像素子と、前記固体撮像素子の出力信号のフィードスルーレベルを一定電位にクランプするクランプ回路と、前記クランプ回路の出力信号をおのおの所定の異なる期間にわたりサンプルしかつホールドする複数のサンプルホールド回路と、を具備し、前記複数のサンプルホールド回路は共に前記クランプ回路の出力に接続され、互いに異なる期間に前記クランプ回路の出力をサンプルして、隣接する複数の画素の信号電荷を加算して得た信号と加算しないで得た信号とを並列的に出力することを特徴とする。
【００１０】
第１の発明では、複数のサンプルホールド回路のそれぞれが、フィールドスルーレベルにクランプした後、加算されない信号電荷と加算された信号電荷とを並列的に出力するようにしているので、高感度の画像および高解像度の画像に対する処理を同時に処理することが可能となる。
【００１１】
第２の発明は、撮像光学系と、マトリクス状に配置され前記撮像光学系を介して被写体の画像光を受け入れる複数の画素を有する画素マトリクスを備え、該画素マトリクスからの信号電荷を垂直転送および水平転送して読み出すと共に、水平転送出力において水平方向に隣接する複数の画素の信号電荷を加算して読み出す固体撮像素子と、前記固体撮像素子の出力信号のフィードスルーレベルを一定電位にクランプするクランプ回路と、前記クランプ回路の出力信号をおのおの所定の異なる期間にわたりサンプルしかつホールドする複数のサンプルホールド回路と、前記クランプ回路および前記サンプルホールド回路に駆動信号を供給する駆動回路と、を具備し、前記複数のサンプルホールド回路は共に前記クランプ回路の出力に接続され、互いに異なる期間に前記クランプ回路の出力をサンプルして、隣接する複数の画素の信号電荷を加算して得た信号と加算しないで得た信号とを並列的に出力することを特徴とする。
【００１２】
第２の発明でも、フィールドスルーレベルにクランプした後、加算されない信号電荷と加算された信号電荷とを並列的に出力するようにしているので、高感度の画像および高解像度の画像に対する処理を同時に処理することが可能となる。
【００１３】
第３の発明は、第２の発明において、前記画素マトリクスは上下左右に隣接する４画素ごとに同色のカラーフィルタを搭載し、前記固体撮像素子は水平方向に隣接する２画素の内一方の画素の信号電荷および水平方向に隣接する２画素の信号電荷を加算した信号電荷を順次出力すると共に、前記複数のサンプルホールド回路は前記一方の画素の信号電荷をサンプルホールドするサンプルホールド回路と前記２画素の信号電荷を加算した信号電荷をサンプルホールドする２個のサンプルホールド回路とを含むことを特徴とする。
これにより、高感度の画像と高解像度の画像とを簡単な構成で得ることができる。
【００１６】
第４の発明は、第３の発明において、水平方向に隣接する２画素の内一方の画素の信号電荷を出力するモードと水平方向に隣接する２画素の信号電荷を加算した信号電荷を出力するモードとを切り換えるための操作手段を具備することを特徴とする。
これにより、簡単な構成で、水平方向に隣接する２画素を分離して出力することができ、かつ同時に処理することが可能となる。
【００１７】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態について説明する。
図１は、本発明の第１の実施形態に係わるＣＤＳ回路の構成を示す説明図である。図１に示すＣＤＳ回路は、基本的には図９に示すＣＤＳ回路におけるサンプルホールド回路１１０を複数備えたＣＤＳ回路である。図１において、このＣＤＳ回路は、撮像素子１で光電変換され転送された電荷は撮像信号として、バッファアンプ２を介してクランプ回路６に出力される。
【００１８】
クランプ回路６は、バッファアンプ２からの出力をカップリングコンデンサ３を介して出力するとともに、直流電圧源５からの電圧をカップリングコンデンサ３の出力側にタイミングパルスφｐをスイッチ４で印加することによって、カップリングコンデンサ３からの撮像信号をフィールドスルーレベルＬＳにクランプし、撮像素子１内で発生したリセット雑音や出力アンプ雑音等を除去している。
【００１９】
クランプ回路６から出力された撮像信号は、バッファアンプ７を介して少なくともサンプルホールド回路１０に出力される。また、スイッチ１５を介して、スイッチ１５がオンのとき、クランプ回路６から出力された撮像信号は、バッファアンプ７を介してサンプルホールド回路１４にも出力される。すなわち、スイッチ１５がオンのとき、撮像信号のサンプルホールド回路１０，１４への並列入力を可能とし、スイッチ１５がオフのとき、撮像信号は、サンプルホールド回路１０のみに入力される。
【００２０】
サンプルホールド回路１０は、バッファアンプ７からの撮像信号をスイッチ８に入力されるクランプパルスφｓ１でサンプリングし、ホールディングコンデンサ９にホールドされた信号レベルを撮像信号として出力する。そして、サンプルホールド回路１０から出力された信号レベルＬ１の撮像信号は、バッファアンプ１１を介して出力され、その後図示しないＡ／Ｄ変換器でディジタル信号に変換され、各種の信号処理が施された所望の画像データが出力される。
【００２１】
一方、サンプルホールド回路１４は、バッファアンプ７からの撮像信号をスイッチ１２に入力されるクランプパルスφｓ２でサンプリングし、ホールディングコンデンサ１３にホールドされた信号レベルを撮像信号として出力する。そして、サンプルホールド回路１４から出力された信号レベルＬ２の撮像信号も、信号レベルＬ１の撮像信号と同様に、バッファアンプ１１を介して出力され、その後図示しないＡ／Ｄ変換器でディジタル信号に変換され、各種の信号処理が施された所望の画像データが出力される。
【００２２】
次に、図１に示すＣＤＳ回路の動作を、図２のタイミングチャートを参照して説明する。
図２（ａ）に示すように、バッファアンプ２を介して撮像素子１から出力された撮像信号は、撮像素子１の各光電変換素子によって変換された信号レベルＬ１とこの信号レベルＬ１に次に転送される画素の電荷の信号レベルが加算された加算信号レベルＬ２をもった撮像信号として順次転送出力されてくる。すなわち、撮像素子出力は、加算されない信号レベルＬ１と加算された加算信号レベルＬ２とを含む撮像信号が組み合わされ、この組み合わせ毎にリセットＲが行われる。
【００２３】
図２（ｂ）に示すクランプパルスφｐは、リセットＲ後、時点ｔ１からｔ２の間に印加され、撮像素子出力は、印加されたフィールドスルーレベルＬＳにクランプされ、雑音が除去された基準レベルに合わされる。
【００２４】
その後、図２（ｃ）に示すタイミングパルスφｓ１が、時点ｔ３からｔ４の間にサンプルホールド回路１０に加えられ、このタイミングパルスφｓ１によって、クランプ後の信号レベルＬ１がサンプリングされ、ホールドされる。このホールドされた信号レベルＬ１が撮像信号として出力される。すなわち、フィールドスルーレベルＬＳに対する信号レベルＬ１が出力される。
【００２５】
さらに、図２（ｄ）に示すタイミングパルスφｓ２が、時点ｔ５からｔ６の間にサンプルホールド回路１４に加えられ、このタイミングパルスφｓ２によって、クランプ後の加算信号レベルＬ２がサンプリングされ、ホールドされる。このホールドされた加算信号レベルＬ２が撮像信号として出力される。すなわち、フィールドスルーレベルＬＳに対する加算信号レベルＬ２が出力される。
【００２６】
この場合、加算信号レベルＬ２の取り出しのために新たなリセットＲとフィールドスルーレベルＬＳにクランプするための処理は行われなわれず、リセットＲとクランプ処理とが有効利用される。
【００２７】
また、スイッチ１５がオンのときは、順次サンプルホールド回路１０，１４に加えられるサンプリングパルスφｓ１，φｓ２によって信号レベルＬ１と加算信号レベルＬ２とがサンプリングされ、ともにバッファアンプ１１を介して順次出力される。一方、スイッチがオフのときは、信号レベルＬ１のみがバッファアンプ１１を介して出力される。
【００２８】
なお、加算された電荷がさらに連続してＦＤＡから出力される場合には、その連続加算の数に応じて、複数のサンプルホールド回路を設け、各加算された信号レベルをサンプルするサンプルパルスを各サンプルホールド回路に加え、サンプルホールドすればよい。また、スイッチ１５を、複数のサンプルホールド回路の接続を切り換えるスイッチする切換用スイッチとすればよい。
【００２９】
ここで、各画素の電荷がＦＤＡによって加算されつつ出力される撮像素子１について説明する。
図３は、撮像素子１の構成を示す説明図ある。図３において、撮像素子１は、水平方向（行方向）の２ｍ個および垂直方向（列方向）２ｎ個の複数の画素３１が配列されたカラー画素マトリクスを構成しており、このカラー画素マトリクスは、上下左右の隣接する２×２の４つの画素からなるカラー画素群３６内の全ての画素の色成分が同一である、ｍ×ｎのカラー画素群３６で構成されている。
【００３０】
カラー画素マトリクスを、このｍ×ｎのカラー画素群３６単位でみると、ＲＧＢベイヤー配列となっている。例えば、２ｍ×２ｎのカラー画素マトリクスＭにおけるＭ（１，１）、Ｍ（１，２）、Ｍ（２，１）、Ｍ（２，２）の４つの各画素は、色成分Ｇのカラーフィルタをもつ画素として配列され、Ｍ（１，３）、Ｍ（１，４）、Ｍ（２，３）、Ｍ（２，４）の４つの各画素は、色成分Ｒのカラーフィルタをもつ画素として配列され、Ｍ（３，１）、Ｍ（３，２）、Ｍ（４，１）、Ｍ（４，２）の４つの各画素は、色成分Ｂのカラーフィルタをもつ画素として配列され、さらにＭ（３，３）、Ｍ（３，４）、Ｍ（４，３）、Ｍ（４，４）の４つの各画素は、色成分Ｇのカラーフィルタをもつ画素として配列されている。
【００３１】
フォトダイオード等の光電変換素子としてのこれらの画素３１は、それぞれＲ，Ｇ，Ｂの色成分の画素として機能し、この機能は、各画素３１の上面に各Ｒ，Ｇ，Ｂの色成分の光を透過させる上述したカラーフィルタが施されている。したがって、例えばカラー画素マトリクスＭ（１，１）の画素３１は、Ｇ（緑）の色成分のみの光を透過させ、受光し、光電変換することになる。なお、ｍ，ｎは自然数である。
【００３２】
各カラー画素群３６内の４つの各画素に蓄積された電荷は、撮像素子１上で加算され、この加算された電荷が順次並んで転送される形態の出力信号５として出力される。
【００３３】
すなわち、各画素３１は、同期して垂直転送回路３２上に出力され、各カラー画素群３６内の上下の画素は、その後垂直転送回路３２で加算され、水平転送回路３３に出力される。水平転送回路３３は、垂直転送回路３２から順次１段づつ転送された加算画素をフローティングディフュージョンアンプ（ＦＤＡ）３４に転送する。
【００３４】
ＦＤＡ３４は、各カラー画素群３６内の加算された左右の加算画素をさらに加算し、カラー画素群３６内の全ての画素の電荷を加算した加算画素３８を生成する。但し、加算画素の生成過程においては、最初の画素の信号レベルに次の画素の信号レベルを加算する際、最初の画素の信号レベルが保持され、この保持された信号レベルに次の画素の信号レベルが加算されることになるが、最初の画素の信号レベルは信号レベルの保持と同時に出力信号Ｓ１の一部として図２（ａ）に示す撮像信号出力のようにＣＤＳ回路に出力される。したがって、図２に示す信号レベルＬ１は、カラー画素群３６内の上下の画素の加算電荷レベルであり、加算信号レベルＬ２は、カラー画素群３６内の全ての画素の加算電荷レベルとなる。
【００３５】
なお、このような撮像素子１０上の加算は、撮像素子１０に対する電荷転送の駆動を制御することによって容易に達成することができる。
【００３６】
次に第２の実施形態について説明する。第２の実施形態は、図５に示すように、図１に示すＣＤＳ回路からスイッチ１５を取り除き、各サンプルホールド回路１０，１４からそれぞれバッファアンプ１１，１６が独立に並列出力できる構成としている。
【００３７】
したがって、サンプリングパルスφｓ１，φｓ２の生成によって常時加算されない信号レベルＬ１と加算された信号レベルＬ２とがそれぞれバッファアンプ１１，１６から出力されることになる。
【００３８】
次に、第３の実施形態について説明する。第３の実施形態は、図６に示すように、図５に示すＣＤＳ回路にさらに減算器１７を追加した構成となっている。図６において、バッファアンプ１６を介して出力された加算信号レベルＬ２から、バッファアンプ１１を介して出力された信号レベルＬ１を減算した信号レベルＬ３、すなわち、信号レベルＬ１の次に転送され、加算されない信号レベルＬ３を求めることができる。また、バッファアンプ１１を介して出力された信号レベルＬ１はそのまま出力される。したがって、信号レベルＬ１と信号レベルＬ３とを並列出力することができる。
【００３９】
したがって、第１から第３の実施形態では、信号レベルＬ１のレベル値を「Ａ」、信号レベルＬ３のレベル値を「Ｂ」とすると、第１の実施形態では、「Ａ」と「Ａ＋Ｂ」とを交互に直列出力することができ、第２の実施形態では、「Ａ」と「Ａ＋Ｂ」とを並列出力することができ、第３の実施形態では、「Ａ」と「Ｂ」とを並列出力することができる。
【００４０】
なお、上述した撮像素子１内のカラー画像マトリクスにおける各カラー画素群６は、２×２の４画素としたが、これに限らず、１×２の２画素、３×３の９画素、３×２の６画素等の任意の数、任意の配列態様の構成とすることもできる。
【００４１】
また、上述した撮像素子１は、ＣＣＤ固体撮像素子を前提として説明したが、これに限らず、各画素１をスイッチング処理により各画素１内に蓄積した電荷を掃き出す増幅型固体撮像素子であっても適用できるのは明らかである。
【００４２】
次に、上述した第１から第３の実施形態であるＣＤＳ回路のいずれかを用いた撮像装置としての電子カメラについて説明する。
図７は、撮像素子１および上述したＣＤＳ回路を用いた電子カメラの構成を示すブロック図である。図７において、撮像素子１は、光学系４１を介して入力された被写体５８の像を電気信号に変換する。この光学系４１は、赤外カットフィルタ及び光学フィルタを有する。
【００４３】
ＣＤＳ／ＡＧＣ回路４２は、撮像素子１０からの出力信号に対して、相関二重サンプリング等によってノイズ成分を低減するＣＤＳ作用と感度に応じた自動増幅を行うＡＧＣ作用とを施してＡ／Ｄ変換器４３に出力する。上述した第１から第３の実施の形態のいずれかのＣＤＳ回路が含まれる。
【００４４】
Ａ／Ｄ変換器４３は、ＣＤＳ／ＡＧＣ回路４２からのアナログ信号を１０ビットのディジタル信号に変換して、ディジタル信号処理部（ＤＳＰ）４４に出力する。
【００４５】
ＤＳＰ４４は、例えば入力された１０ビットのディジタルデータに対し、画像の補間処理、黒レベル調整、ガンマ補正、ニー補正等を処理を行い、１０ビットから８ビットに変換したディジタルデータに対してマトリクス、輪郭補正等の処理を施し、８ビットの輝度成分と８ビットの色差成分からなる１６ビットのディジタルデータの生成等の処理を行う信号処理回路であり、ディジタル信号処理用のワンチップＬＳＩである。また、ＤＳＰ４４は、撮像素子１０の駆動用タイミングパルス生成処理も行っている。
【００４６】
圧縮／伸長部４５は、静止画に対する国際規格であるＪＰＥＧ規格に基づく圧縮／伸長処理を行い、具体的には、離散コサイン変換（ＤＣＴ）、逆ＤＣＴ、ハフマン符号化／復号化等の論理処理を行うワンチップデコーダである。また、圧縮／伸長部４５は、バッファメモリ４６へのデータ取り込み、データアクセスを行い、ＤＲＡＭで構成されるバッファメモリ４６に対するリフレッシュをも行う。
【００４７】
バッファメモリ４６は、圧縮／伸長部４５によって圧縮する前の１フレームの画像データを一時保持するメモリであり、上述したようにＤＲＡＭで構成される。
【００４８】
ＳＲＡＭ５２は、圧縮／伸長部４５によって圧縮された画像データに対して、ＪＰＥＧファイルとしてのヘッダ情報を付加し、フラッシュメモリ５６への記憶前のバッファメモリとしての機能を有する。
【００４９】
フラッシュメモリ５６は、ヘッダ情報が付加されたＪＰＥＧファイルである画像ファイルを最終格納する不揮発性メモリである。
【００５０】
外部インターフェース５７は、パーソナルコンピュータ等の外部処理装置とこの電子カメラ本体との間のデータ転送等を行うためのインターフェースである。
【００５１】
ディジタルエンコーダ４７は、ディジタルデータをアナログのビデオ信号に変調するチップである。
【００５２】
表示器４８は、ＬＣＤ等で実現され、ディジタルエンコーダ４７が生成したビデオ信号を表示出力する。
【００５３】
スピードライト部５４は、単独で外部調光制御する機能を有する。すなわち、スピードライト部５４は、後述するＣＰＵ５１によって発光、チャージ等が制御され、発光量制御は、このスピードライト部単独で外部調光が行われる。
【００５４】
ＬＣＤ５３は、各種撮影モード、残コマ、イレーズ（消去）、バッテリー検出等の状態を液晶表示する。
【００５５】
ＣＰＵ５１は、例えばマイクロプロセッサで構成され上述した各部を全体制御する。
【００５６】
タイミング生成器５０は、撮像素子１０を駆動する各種パルスおよび上述した各部の各種タイミングパルスを生成する。
【００５７】
撮像素子１０は、上述したＤＳＰ４４からの駆動用タイミングパルスによって制御される。撮像素子１０の水平電荷転送のための水平転送パルスは、ＤＳＰ４４からタイミング生成器５０を介して直接撮像素子１０を駆動し、垂直電荷転送のための垂直転送パルスは、タイミング生成器５０に入力され、駆動部４９を介して電圧変換された信号によって撮像素子１０を駆動する。
【００５８】
ここで、操作部５５は、各種の撮影モードを切り換える撮影モード切換スイッチと各種のコマンドを設定するコマンドダイヤルとを含む。
【００５９】
すなわち、この操作部５５の撮影モード切換スイッチによって、カラー画素マトリクスの各画素３１のカラー画像の出力を行う高解像度モードと、カラー画素群３６単位のカラー画像の出力を行う高感度モードと、高解像度モードと高感度モードとを輝度等の撮影環境によって自動的に切り換えるオートモードとが切換指示される。
【００６０】
高解像度モードが指示された場合、ＣＰＵ５１は、ＤＳＰ４４に高解像度モードが設定されたことを指示し、ＤＳＰ４４は、各カラー画素群３６内の上下２つの画素の電荷を加算して転送出力させる駆動用タイミングパルスを生成して、撮像素子１を駆動させるとともに、Ａ／Ｄ変換器４３を介して入力された出力信号をカラー画像出力に対応する信号処理を施す。ここで、ＣＤＳ／ＡＧＣ回路４２内のＣＤＳ回路は、サンプルホールド回路１０によってサンプルホールドされた信号レベルＬ１のみを出力する。また、ＣＰＵ５１は、高解像度モードに対応したその他の各部に対する指示制御も行う。
【００６１】
高感度モードが指示された場合、ＣＰＵ５１は、ＤＳＰ４４に高感度モードが設定されたことを指示し、ＤＳＰ４４は、各カラー画素群６内の４つの画素を加算させる駆動用タイミングパルスを生成し、撮像素子を駆動させるとともに、Ａ／Ｄ変換器４３を介して入力された出力信号に対する信号処理を施す。ここで、ＣＤＳ／ＡＧＣ回路４２内のＣＤＳ回路は、サンプルホールド回路１４によってサンプルホールドされた加算信号レベルＬ２のみを出力する。また、ＣＰＵ５１は、高感度モードに対応したその他の各部に対する指示制御も行う。
【００６２】
オートモードが指示された場合、ＣＰＵ５１は、ＤＳＰ４４にオートモードが設定されたことを指示し、ＤＳＰ４４は、例えば高解像度モードをデフォルトモードとして撮像素子１０に駆動用タイミングパルスを生成し、撮像素子１０からの出力信号をもとに輝度成分をモニタし、その輝度成分が所定値以下か否かを判断し、その判断結果が所定値以下である場合に高感度モードに切り換え、所定値以下でない場合はそのまま高解像度モードを維持する。
【００６３】
ここで、図８は、上述した電子カメラの平面図を示している。電子カメラ本体６１には、撮影モード切換スイッチ６２、コマンドダイヤル６３、ＬＣＤ６４、およびレリーズスイッチ６５を有している。撮影モード切換スイッチ６２、コマンドダイヤル６３、およびレリーズスイッチ６５は、図１１における操作部５５の一部であり、ＬＣＤ６４は、図１１におけるＬＣＤ５３に相当する。撮影モード切換スイッチ６２は、高解像度モードと高感度モードとオートモードとを切り換えるスイッチであり、そのモード状態はＬＣＤ６４内に表示される。また、コマンドダイヤル６３は、シャッタスピード、絞り値等の設定操作に用いられるダイヤルであり、その設定結果等はＬＣＤ６４内に表示される。
【００６４】
このようにして、図７に示す電子カメラでは、ＣＤＳ／ＡＧＣ回路４２内の効率的なＣＤＳ回路の出力結果を用いて、高解像度モード、高感度モード、あるいは撮影環境に応じた高解像度と高感度とを自動切換するオートモードを選択することによって所望のカラー画像を得ることができる。
【００６５】
【発明の効果】
以上詳細に説明したように、第１から第６の発明では、複数のサンプルホールド回路を有しているので、簡単な構成で加算されない信号電荷と加算された信号電荷との信号レベルを連続して抽出することができるとともに、これらの信号レベルの出力を任意に出力することができ、その結果、高感度の画像あるいは高解像度の画像とを出力することができるという効果を有する。
【００６６】
また、これらの信号レベルを並列出力することができるので、同時平行的な処理も可能となるという効果を有する。
【００６７】
さらに、ここの信号電荷を分離して並列出力することもできるという効果を有する。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係わるＣＤＳ回路の構成を示す説明図である。
【図２】図１のＣＤＳ回路の動作を示すタイミングチャートである。
【図３】撮像素子１の構成を示す説明図である。
【図４】カラー画素群の各画素の配置態様と加算画素の結果を示す説明図である。
【図５】本発明の第２の実施形態に係わるＣＤＳ回路の構成を示す説明図である。
【図６】本発明の第３の実施形態に係わるＣＤＳ回路の構成を示す説明図である。
【図７】第１から第３の実施形態に係わるＣＤＳ回路のいずれかを用いた電子カメラの構成を示す説明図である。
【図８】図７の電子カメラの平面図である。
【図９】従来のＣＤＳ回路の構成を示す説明図である。
【図１０】従来のＣＤＳ回路の動作タイミングチャートである。
【符号の説明】
１ 撮像素子
２，７，１１，１６ バッファアンプ
３ カップリングコンデンサ
４，８，１２，１５ スイッチ
５ 直流電圧源
６ クランプ回路
８ 加算画素
９，１３ ホールディングコンデンサ
１０，１４ サンプルホールド回路
１７ 減算器
φｐ タイミングパルス
φｓ１，φｓ２ クランプパルス
ＬＳ フィールドスルーレベル
Ｌ１ 信号レベル
Ｌ２ 加算信号レベル
Claims (4)
- マトリクス状に配置された複数の画素を有する画素マトリクスを備え、該画素マトリクスからの信号電荷を垂直転送および水平転送して読み出すと共に、水平転送出力において水平方向に隣接する複数の画素の信号電荷を加算して読み出す固体撮像素子と、
前記固体撮像素子の出力信号のフィードスルーレベルを一定電位にクランプするクランプ回路と、
前記クランプ回路の出力信号をおのおの所定の異なる期間にわたりサンプルしかつホールドする複数のサンプルホールド回路と、
を具備し、前記複数のサンプルホールド回路は共に前記クランプ回路の出力に接続され、互いに異なる期間に前記クランプ回路の出力をサンプルして、隣接する複数の画素の信号電荷を加算して得た信号と加算しないで得た信号とを並列的に出力することを特徴とする撮像回路。 - 撮像光学系と、
マトリクス状に配置され前記撮像光学系を介して被写体の画像光を受け入れる複数の画素を有する画素マトリクスを備え、該画素マトリクスからの信号電荷を垂直転送および水平転送して読み出すと共に、水平転送出力において水平方向に隣接する複数の画素の信号電荷を加算して読み出す固体撮像素子と、
前記固体撮像素子の出力信号のフィードスルーレベルを一定電位にクランプするクランプ回路と、
前記クランプ回路の出力信号をおのおの所定の異なる期間にわたりサンプルしかつホールドする複数のサンプルホールド回路と、
前記クランプ回路および前記サンプルホールド回路に駆動信号を供給する駆動回路と、
を具備し、前記複数のサンプルホールド回路は共に前記クランプ回路の出力に接続され、互いに異なる期間に前記クランプ回路の出力をサンプルして、隣接する複数の画素の信号電荷を加算して得た信号と加算しないで得た信号とを並列的に出力することを特徴とする撮像装置。 - 前記画素マトリクスは上下左右に隣接する４画素ごとに同色のカラーフィルタを搭載し、前記固体撮像素子は水平方向に隣接する２画素の内一方の画素の信号電荷および水平方向に隣接する２画素の信号電荷を加算した信号電荷を順次出力すると共に、前記複数のサンプルホールド回路は前記一方の画素の信号電荷をサンプルホールドするサンプルホールド回路と前記２画素の信号電荷を加算した信号電荷をサンプルホールドする２個のサンプルホールド回路とを含むことを特徴とする請求項２に記載の撮像装置。
- 水平方向に隣接する２画素の内一方の画素の信号電荷を出力するモードと水平方向に隣接する２画素の信号電荷を加算した信号電荷を出力するモードとを切り換えるための操作手段を具備することを特徴とする請求項３に記載の撮像装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11626898A JP4196029B2 (ja) | 1998-04-10 | 1998-04-10 | 撮像回路および撮像装置 |
| US09/435,824 US6999119B1 (en) | 1998-04-10 | 1999-11-08 | Image-capturing element, image-capturing circuit for processing signal from image-capturing element, image-capturing device, driving method of image-capturing element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11626898A JP4196029B2 (ja) | 1998-04-10 | 1998-04-10 | 撮像回路および撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11298911A JPH11298911A (ja) | 1999-10-29 |
| JP4196029B2 true JP4196029B2 (ja) | 2008-12-17 |
Family
ID=14682887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11626898A Expired - Lifetime JP4196029B2 (ja) | 1998-04-10 | 1998-04-10 | 撮像回路および撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4196029B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11714214B2 (en) | 2020-10-30 | 2023-08-01 | Samsung Electronics Co., Ltd. | Image sensor including color separating lens array and electronic apparatus including the image sensor |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003101883A (ja) * | 2001-09-21 | 2003-04-04 | Sony Corp | 撮像装置 |
| JP4154268B2 (ja) | 2003-03-27 | 2008-09-24 | キヤノン株式会社 | 撮像装置 |
| JP4228947B2 (ja) | 2003-05-20 | 2009-02-25 | 日産自動車株式会社 | 撮像装置 |
| JP4135594B2 (ja) | 2003-08-19 | 2008-08-20 | ソニー株式会社 | 固体撮像装置 |
| JP2008053907A (ja) * | 2006-08-23 | 2008-03-06 | Biitekku:Kk | 固体撮像装置の低雑音信号生成方法 |
| JP5460465B2 (ja) * | 2010-05-25 | 2014-04-02 | キヤノン株式会社 | 光電変換装置および撮像システム |
-
1998
- 1998-04-10 JP JP11626898A patent/JP4196029B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11714214B2 (en) | 2020-10-30 | 2023-08-01 | Samsung Electronics Co., Ltd. | Image sensor including color separating lens array and electronic apparatus including the image sensor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11298911A (ja) | 1999-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6999119B1 (en) | Image-capturing element, image-capturing circuit for processing signal from image-capturing element, image-capturing device, driving method of image-capturing element | |
| KR20060101531A (ko) | 센서 회로 내의 컬럼 회로들의 픽셀신호 비닝 및 보간 | |
| JPH06253251A (ja) | デジタル電子カメラ装置 | |
| JP2000069491A (ja) | 撮像素子およびこれを用いた撮像装置 | |
| US7760257B2 (en) | Image capturing apparatus, control method and program thereof, and storage medium | |
| KR100462260B1 (ko) | 영상픽업장치 | |
| JP3697172B2 (ja) | 信号処理装置及び信号処理方法並びに撮像装置 | |
| JP4196029B2 (ja) | 撮像回路および撮像装置 | |
| JP4022638B2 (ja) | 撮像素子およびこれを用いた撮像装置 | |
| US7236194B2 (en) | Image signal processing apparatus | |
| JP4051780B2 (ja) | 撮像素子の駆動方法および撮像装置 | |
| JPH11298800A (ja) | 撮像素子およびこれを用いた撮像装置 | |
| JPH11239299A (ja) | 固体撮像装置及びその駆動方法、並びにカメラ | |
| JP2006135481A (ja) | 信号処理方法および信号処理装置並びに物理量分布検知のための半導体装置 | |
| JPH05122574A (ja) | 画像取込装置 | |
| JP4284577B2 (ja) | 撮像装置及び固体撮像素子の駆動方法 | |
| JP4468052B2 (ja) | 撮像装置及び撮像装置の制御方法 | |
| JP3705611B2 (ja) | 画像読取装置 | |
| JP2006238205A (ja) | 撮像装置及び撮像方法 | |
| JPH05167932A (ja) | 固体撮像装置 | |
| JP2008306616A (ja) | 撮像装置 | |
| KR100272338B1 (ko) | 인터라인트랜스퍼시시디의출력신호변환장치 | |
| JP2005328411A (ja) | 画像処理装置及び画像処理方法 | |
| JPH07322114A (ja) | 撮像装置 | |
| JPH05268522A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050328 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070524 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070710 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070906 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071009 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071207 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080125 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080902 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080915 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141010 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141010 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141010 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |