JPH11242592A - 固定フラッシュロムのデータ更新装置及びデータ更新方法 - Google Patents

固定フラッシュロムのデータ更新装置及びデータ更新方法

Info

Publication number
JPH11242592A
JPH11242592A JP33331398A JP33331398A JPH11242592A JP H11242592 A JPH11242592 A JP H11242592A JP 33331398 A JP33331398 A JP 33331398A JP 33331398 A JP33331398 A JP 33331398A JP H11242592 A JPH11242592 A JP H11242592A
Authority
JP
Japan
Prior art keywords
flash rom
computer
fixed
backup
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33331398A
Other languages
English (en)
Inventor
Sankyu Kyo
贊求 姜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH11242592A publication Critical patent/JPH11242592A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G11C16/105—Circuits or methods for updating contents of nonvolatile memory, especially with 'security' features to ensure reliable replacement, i.e. preventing that old data is lost before new data is reliably written
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G06F8/65—Updates
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Stored Programmes (AREA)
  • Read Only Memory (AREA)

Abstract

(57)【要約】 【課題】 コンピュータ及び制御装置のプリント基板か
らフラッシュロムを分離することなくプリント基板にフ
ラッシュロムが実装された状態で直接データを更新す
る。 【解決手段】 ＯＳが記憶された固定フラッシュロム２
０と固定フラッシュロム２０のためのＢＩＯＳが記憶さ
れたバックアップフラシュロム７０とはフラッシュラム
ソケット６０により接続され，ジャンパ４０をジャンパ
９０に変えることによりチップ選択ライン８０はバック
アップフラッシュロム７０に接続される。この状態でコ
ンピュータにＢＩＯＳをブートし，フラッシュロム更新
プログラムを実行させることにより，更新データを固定
フラッシュロム２０に書き込む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はプリント基板に固定
されたフラッシュロム（Ｆｌａｓｈ ＲＯＭ：Ｒｅａｄ
Ｏｎｌｙ Ｍｅｍｏｒｙ）のデータ更新装置及びデー
タ更新方法に係り，より詳しくは，コンピュータ内のプ
リント基板に固定されているフラッシュロムをプリント
基板から分離することなくデータを更新することができ
るデータ更新装置及び方法に関する。
【０００２】
【従来の技術】一般にフラッシュロムとは，更新可能な
検索専用メモリであるプログラマブルロムの中で電気的
に以前の内容を削除して新たに書き込むことのできるチ
ップをいい，フラッシュＥＥＰＲＯＭともいう。同一機
能を有するものとしてＥＥＰＲＯＭがあるが，フラッシ
ュロムの方が構造が簡単でチップのサイズを小さくでき
るためＤＲＡＭより安いコストで製造できる。このよう
なフラッシュロムは主に携帯用パーソナルコンピュータ
の大容量記憶装置として利用されている。フラッシュロ
ムがハードディスクドライブに比べて有利な点は，より
コンパクト化できることであり，さらにバックアップ電
源が不要で衝撃に強いことである。
【０００３】しかしフラッシュロムには，現在のところ
部分的に消去し得る領域が大きすぎて，更新可能な回数
が一万回程度と少ないという欠点がある。
【０００４】図７は，コンピュータに従来のフラッシュ
ロムライタが接続された状態を示す図である。図７に示
すように，フラッシュロムライタが接続されたコンピュ
ータシステムは，パーソナルコンピュータであるコンピ
ュータ本体１，モニタ２，キーボード３およびロムライ
タ４から構成されている。ロムライタ４はケーブル７を
通じてコンピュータ本体１に連結されており，ロム搭載
部５にフラッシュロムを挿入して使用する。ユーザはユ
ーティリティプログラムによってフラッシュロムデータ
の消去，読み出し，書き込み，及び確認作業を行う。
【０００５】図８はプリント基板９上に搭載されている
一般的なフラッシュロムの外形を示す。現在のコンピュ
ータ及び制御装置などに使用されているフラッシュロム
８は表面実装デバイスとして製作され，原価の面を考慮
してソケットなどを使用することなく，プリント基板９
上に直接実装されて固定されているものが大部分であ
る。
【０００６】図９は一般的なコンピュータの構成を示す
ブロック図である。図９に示すように，一般的なコンピ
ュータは，全体的な制御を遂行するＣＰＵ（中央処理装
置）１０と；データ，命令及び制御信号の通路となるホ
ストバス１１，ＰＣＩバス１４そしてＩＳＡバス１７
と；ホストバス１１に連結されてＣＰＵ１０がシステム
ソフトウェア及びユーザーソフトウェアをロードする場
所を提供する記憶装置であるメインメモリ１２と；ホス
トバス１１とＰＣＩバス１４との間を連結するホストコ
ントローラ１３と；ＰＣＩバス１４に連結されるＰＣＩ
装置１５と；ＰＣＩバスとＩＳＡバス１７との間を連結
するＰＣＩ−ＩＳＡブリッジ１６と；ＣＰＵ１０が実行
する特定プログラムが搭載されている記憶装置であるフ
ラッシュロム１８と；ＩＳＡバス１７に連結されている
ＩＳＡ装置１９と；を含む。
【０００７】図１０は一般的な固定フラッシュロムのデ
ータ更新方法を示すフローチャートである。図１０に示
すように，コンピュータの電源がオンされると（Ｓ
１），ＣＰＵ１０はフラッシュロム１８に貯蔵されてい
るロムデータを読み出して基本動作を検査する（Ｓ２，
Ｓ３）。この時，フラッシュロム１８内に記憶されてい
るデータが消えているか壊れている場合，システムはそ
れ以上動作しないか或いは誤動作する。
【０００８】異常が発生することなく基本動作が遂行さ
れると，ＯＳ（オペレーティングシステム）が実行され
て（Ｓ４）ユーザ環境になり，フラッシュロム１８のデ
ータ更新作業を行うために（Ｓ５），フラッシュロム１
８のユーティリティプログラムを使用してバックアップ
ロムデータが読み出される（Ｓ６）。次に，バックアッ
プロムデータを利用してフラッシュロム１８データを更
新する（Ｓ７）。前段階（Ｓ５）でフラッシュロム１８
のデータ更新作業を行わなければ，ユーザ環境状態を維
持し続ける（Ｓ８）。ここで，フラッシュロム１８のデ
ータ更新中にコンピュータに異常が発生すると，フラッ
シュロム１８のデータが壊れ，コンピュータの電源を再
度オンにした時にシステムが作動しなくなる。
【０００９】このように，コンピュータのプリント基板
９に固定されているフラッシュロム８，１８のデータが
消えているか壊れている場合には，プリント基板９から
フラッシュロム８，１８を取り出して，図７に示されて
いるロムライタ４を利用してフラッシュロム８，１８の
データを更新した後，再度プリント基板９に装着して使
用しなければならない。
【００１０】
【発明が解決しようとする課題】従来のようにプリント
基板にフラッシュロムが実装されている場合に，フラッ
シュロムのデータが損傷したり，フラッシュロムにソフ
トウェアのアップグレードなどの新たなデータを書き込
まなければならないような場合には，こてなどを利用し
てフラッシュロムをプリント基板から分離した後，フラ
ッシュロムライタによって新たなデータを書き込んだフ
ラッシュロムをプリント基板に再実装しなければならな
いため，使用が不便であり，また，こてなどの高熱を発
生する装備を使用するため，プリント基板パターンなど
を損なう可能性がある。
【００１１】よって本発明は上記課題を解決するための
ものであって，その目的は，コンピュータ及び制御装置
のプリント基板からフラッシュロムを分離することなく
プリント基板にフラッシュロムが実装されたままの状態
で直接データを更新することにより，時間及び人的浪費
を減らし，プリント基板などに加えられる物理的損傷を
防ぐことができる固定されたフラッシュロムデータの更
新が可能なコンピュータ及びその制御方法を提供するこ
とにある。
【００１２】
【課題を解決するための手段】上記課題を解決するため
に本発明は，コンピュータの補助記憶装置である固定フ
ラッシュロムのためのＢＩＯＳが記憶されたバックアッ
プ記憶手段と，前記コンピュータのＣＰＵと前記固定フ
ラッシュロムとの間を接続する各ラインと前記バックア
ップ記憶手段とを電気的に接続可能な連結手段と，前記
連結手段により前記各ラインに接続された前記バックア
ップ記憶手段と前記固定フラッシュロムとの間で前記コ
ンピュータにブートするオペレーティングシステムまた
はＢＩＯＳのソースを切り換える切換手段と，前記コン
ピュータに接続され，前記固定フラッシュロムに書き込
む更新データを記憶した更新データ記憶手段と，前記切
換手段の操作により前記バックアップ記憶手段から前記
連結手段及び前記各ラインを介して前記コンピュータに
ブートされたＢＩＯＳの下で実行され，前記更新データ
を前記固定フラッシュロムに書き込む動作を前記コンピ
ュータに行わせるフラッシュロム更新プログラムを記憶
したフラッシュロム更新プログラム記憶手段とを含んで
固定フラッシュロムのデータ更新装置を構成した。
【００１３】本発明に係る固定フラッシュロムのデータ
更新装置によると，まず連結手段によりコンピュータの
ＣＰＵと固定フラッシュロムとの間を接続する各ライン
とバックアップ記憶手段とを電気的に接続し，切換手段
を操作してバックアップ記憶手段の方にコンピュータに
ブートするＢＩＯＳのソースを切り換えておく。この状
態でコンピュータの電源を投入或いはリセットすると，
固定フラッシュロムに格納されているオペレーティング
システムのデータが損傷していたとしても，コンピュー
タを正常に立ち上げることができる。コンピュータが立
ち上がったらフラッシュロム更新プログラム記憶手段か
らフラッシュロム更新プログラムを読み出して実行し，
コンピュータによりデータ更新動作を行わせる。すなわ
ち更新データ記憶手段から更新データを読み出し，固定
フラッシュロムに書き込む。以上のようにして固定フラ
ッシュロムをメインボード等から取り外すことなくデー
タ更新を行うことができる。
【００１４】ここで，バックアップ記憶手段としてはさ
まざまな記憶媒体が適用可能であるが，例えばバックア
ップフラッシュロムであり，さらには固定フラッシュロ
ムと同タイプのバックアップフラッシュロムである。連
結手段は，より単純には固定フラッシュロムとバックア
ップフラッシュロムとの相応する各ピン同士をそれぞれ
電気的に連結することにより，各ラインとバックアップ
フラッシュロムとを電気的に接続するように構成でき，
簡単な構造及び操作が容易な構成としては，固定フラッ
シュロムが挿入されて装着され，装着された時に固定フ
ラッシュロムの露出した各ピンとそれぞれ電気的に接続
する複数の端子を有する下部ソケットと，バックアップ
フラッシュロムが挿入されて装着され，装着された時に
バックアップフラッシュロムの露出した各ピンとそれぞ
れ電気的に接続して固定フラッシュロムと前記バックア
ップフラッシュロムとの相応する各ピン同士をそれぞれ
電気的に連結する複数の端子を有する上部ソケットとを
含むソケットである。切換手段としては，ソフト或いは
ハードとしてさまざまな構成が可能であるが，例えば各
ラインのうちチップ選択ラインの途中に設けられ，チッ
プ選択ラインのコンピュータとの接続先を固定フラッシ
ュロム又はバックアップ記憶手段のいずれかに選択的に
切り換えるジャンパである。
【００１５】本発明に係る固定フラッシュロムのデータ
更新方法は，コンピュータに内蔵された補助記憶装置で
ある固定フラッシュロムを動作できない状態にするとと
もに，前記固定フラッシュロムのためのＢＩＯＳが記憶
されたバックアップ記憶手段を動作可能に前記コンピュ
ータに接続する段階と，前記バックアップ記憶手段に記
憶されているＢＩＯＳを前記コンピュータにブートする
段階と，前記バックアップ記憶手段を前記コンピュータ
から遮断するとともに前記固定フラッシュロムを動作可
能な状態に戻す段階と，前記コンピュータにブートされ
たＢＩＯＳの下で，前記コンピュータが更新データを更
新データ記憶手段から読み出して前記固定フラッシュロ
ムに書き込むことによりデータ更新する段階とを含む。
【００１６】
【発明の実施の形態】以下，本発明が属する技術分野に
おける通常の知識を有する者が本発明を容易に実施し得
る好ましい実施の形態について，添付された図面に基づ
いて詳細に説明する。図１は，本発明に係る固定フラッ
シュロムのデータ更新装置の一つの実施の形態が適用可
能な固定フラッシュロムの回路図である。図１に示され
ているように，固定フラッシュロム２０とノート型パソ
コンのようなパーソナルコンピュータであるコンピュー
タのＣＰＵとを連結している信号ラインはデータライン
２２，アドレスライン２４，アドレスストローブライン
２６，出力イネイブルライン２８，チップ選択ライン３
０，電源ライン３２，３４，３６などである。チップ選
択ライン３０はジャンパ（ｊｕｍｐｅｒ）４０を介して
連結されており，外部からの操作により接続・遮断が可
能である。固定フラッシュロム２０には立ち上げ時にコ
ンピュータにブートされるＯＳが保存されている。
【００１７】図２は，図１と同じ固定フラッシュロム２
０が実装されたメインボードを示す図である。図２に示
すように，メインボード５０には固定フラッシュロム２
０が実装されており，フラッシュロム２０のチップ選択
ライン３０がジャンパ４０によって連結されるようにな
っている。
【００１８】図３は，図１，２に示した固定フラッシュ
ロムについて，本発明に係るデータ更新装置の一つの実
施の形態を適用しようとする状態を示す図である。図３
に示すように，フラッシュロムソケット６０は下方に開
口した下部ソケット部６２と上方に開口した上部ソケッ
ト部６４とを有する。固定フラッシュロム２０は，上方
から下部ソケット部６２に挿入されて装着され，バック
アップフラッシュロム７０は下方から上部ソケット部６
４に挿入される。下部ソケット部６２及び上部ソケット
部６４には，各フラッシュロムの各ピンに接触して電気
的に接続する複数の端子が備えられている。下部ソケッ
ト６２と上部ソケット部６４との相応する端子同士は接
続されており，よって固定フラッシュロム２０とバック
アップフラッシュロム７０とをフラッシュロムソケット
６０に装着するだけで，相応するピン同士が電気的に接
続される。バックアップフラッシュロム７０のチップ選
択ライン８０はジャンパ９０により別途に連結される。
このバックアップフラッシュロム７０は固定フラッシュ
ロム２０と同タイプのフラッシュロムであり，固定フラ
ッシュロム２０と同じＯＳと，固定フラシュロム２０の
再プログラミングに必要なＢＩＯＳとが保存されてい
る。
【００１９】図４は，図３に示したデータ更新装置が固
定フラッシュロム２０に接続された状態を示す図であ
る。この状態では，上述のように固定フラッシュロム２
０とバックアップフラッシュロム７０とは相応するピン
同士が電気的に接続され，よってバックアップフラッシ
ュロム７０の各ピンは固定フラッシュロム２０とコンピ
ュータとを結ぶラインそれぞれに接続されている。また
チップ選択ライン３０を繋ぐジャンパ４０が取り外さ
れ，バックアップフラッシュロム７０のチップ選択ライ
ン８０をチップ選択ライン３０に連結するジャンパ９０
が連結される。これにより固定フラッシュロム２０は動
作不能の状態となり，バックアップフラッシュロム７０
が動作可能となる。
【００２０】図５は図４の状態を示す回路図である。フ
ラッシュロム２０に連結されていた信号ラインであるデ
ータライン２２，アドレスライン２４，アドレスストロ
ーブライン２６，出力イネイブルライン２８，電源ライ
ン３２，３４，３６などは全てフラッシュロムソケット
６０を通じてバックアップフラッシュロム７０に連結さ
れている。またフラッシュロム２０に連結されていたチ
ップ選択ライン３０がバックアップフラッシュロム７０
のチップ選択ライン８０に連結されている。
【００２１】図６は，図３，４に示した実施の形態にお
けるデータ更新の手順を示すフローチャートである。本
実施の形態におけるデータ更新の過程は，メインボード
５０に実装された固定フラッシュロム２０を動作不能に
する段階（Ｓ１０）と；Ｓ１０と前後してバックアップ
フラッシュロム７０を装着する段階（Ｓ１１）と；コン
ピュータの電源をオンにする段階（Ｓ１２）と；バック
アップフラッシュロム７０を動作不能にする段階（Ｓ１
３）と；Ｓ１２と前後して固定フラッシュロム２０を動
作可能にする段階（Ｓ１４）と；フラッシュロム更新プ
ログラムを実行する段階（Ｓ１５）と；固定フラッシュ
ロム２０を再プログラムする段階（Ｓ１６）と；コンピ
ュータの電源をオフにする段階（Ｓ１７）と；フラッシ
ュロムソケット６０を固定フラッシュロム２０から外し
てバックアップフラッシュロム７０を取り外す段階（Ｓ
１８）と；を含む。
【００２２】このようなデータ更新の手順をより詳細に
説明する。手順はコンピュータの電源を切った状態から
開始される。まず，コンピュータのメインボード５０上
に実装されている固定フラッシュロム２０に保存された
ＯＳがブートされないように，固定フラッシュロム２０
を動作不能にしておかなければならない（Ｓ１０）。固
定フラッシュロム２０が動作しないようにするために
は，ソフト的にもハード的にもさまざまな方式が考えら
れるが，ここではチップ選択信号３０が物理的に接続さ
れないようにする方式を採用する。すなわち図３，４に
示したようにジャンパ４０を除去して，固定フラッシュ
ロム２０にチップ選択信号３０が送信されないように遮
断する。
【００２３】次に，固定フラッシュロム２０の代わりに
バックアップフラッシュロム７０に保存されているＯＳ
をブートさせるために，図３，４に示したようにしてバ
ックアップフラッシュロム７０をフラッシュロムソケッ
ト６０を介して固定フラッシュロム２０上に装着する
（Ｓ１１）。すなわちバックアップフラッシュロム７０
をフラッシュロムソケット６０の上部ソケット部６４に
挿入して装着した後，フラッシュロムソケット６０の下
部ソケット部６２に固定フラッシュロム２０を挿入する
ようにして，フラッシュロムソケットを固定フラッシュ
ロム２０に装着する。これにより，固定フラッシュロム
２０に連結された各種信号ライン，例えばデータライン
２２，アドレスライン２４，アドレスストローブライン
２６，そして出力インエイブルライン２８などがバック
アップフラッシュロム７０にも連結され，図５に示した
ような回路が構成される。但し，バックアップフラッシ
ュロム７０のチップ選択ライン８０は固定フラッシュロ
ム２０のチップ選択ラインに連結されず，ジャンパ９０
を通じてメインボード５０上のチップ選択ライン３０に
連結されている。
【００２４】以上のようにしてバックアップフラッシュ
ロム７０と固定フラッシュロム２０とを電気的に接続し
た後，コンピュータの電源をオンにする（Ｓ１２）。コ
ンピュータの電源がオンになると，固定フラッシュロム
２０は動作不能なので，代わりにバックアップフラッシ
ュロム７０が動作し，バックアップフラッシュロム７０
に保存されていたＯＳが読み出される。
【００２５】バックアップフラッシュロム７０に保存さ
れていたＢＩＯＳが読み込まれ，ユーザ環境が構築され
ると，バックアップフラッシュロム７０のＯＳがコンピ
ュータの主記憶装置であるラム（ＲＡＭ）内に格納され
て，ラム内のＯＳが実行される。このときにはバックア
ップフラッシュロム７０に対するアクセスはもはや必要
なく，バックアップフラッシュロム７０が除去されても
関係ないので，ジャンパ９０を外してバックアップフラ
ッシュロム７０のチップ選択ライン８０を遮断し，バッ
クアップフラッシュロム７０を動作不能の状態にする
（Ｓ１３）。
【００２６】続いて，固定フラッシュロム２０のデータ
を更新するためにはフラッシュロム２０が動作可能にし
ておかなければならないので，ジャンパ４０を連結して
固定フラッシュロム２０のチップ選択ライン３０を接続
する（Ｓ１４）。
【００２７】コンピュータがユーザ環境に設定された状
態で，データを更新しようとする固定フラッシュロム２
０を連結したら，ユーザはフラッシュロム更新プログラ
ムを読み出して実行するようにコンピュータを操作する
（Ｓ１５）。フラッシュロム更新プログラムは例えばコ
ンピュータのハードディスク，或いはフロッピーディス
クのような補助記憶装置に予め保存されていてもよく，
バックアップフラッシュロム７０から読み出して主記憶
装置であるラムに格納しておくようにしてもよい。ま
た，更新すべき固定フラッシュロム２０のバックアップ
データやアップグレードデータもハードディスクまたは
フロッピディスクに保存しておいてもよく，またはバッ
クアップフラッシュロム７０に記憶させておいてもよ
い。さらにＢＩＯＳもハードディスクまたはフロッピー
ディスクに保存しておくこともできる。
【００２８】前段階（Ｓ１５）でフラッシュロム更新プ
ログラムが実行されると，バックアップデータやアップ
グレードデータを固定フラッシュロム２０に記録されて
固定フラッシュロム２０のデータが更新される（Ｓ１
６）。
【００２９】固定フラッシュロム２０のデータが更新さ
れると，固定フラッシュロム２０のデータ，すなわちＯ
Ｓにより再度ブートするためにコンピュータの電源をオ
フにする（Ｓ１７）。
【００３０】固定フラッシュロム２０のデータ更新が終
了し，コンピュータの電源をオフにしたら，フラッシュ
ロムソケット６０を固定フラッシュロム２０から取り外
して，バックアップフラッシュロム７０と固定フラッシ
ュロム２０との接続を切る（Ｓ１８）。コンピュータに
電源を再度投入すると，更新データが保存された固定フ
ラッシュロム２０によりコンピュータがブートされる。
【００３１】以上，添付図面を参照しながら，本発明に
係る固定フラッシュロムのデータ更新装置及びデータ更
新方法の好適な実施形態について詳細に説明したが，本
発明はかかる例に限定されない。当業者であれば，特許
請求の範囲に記載された技術的思想の範疇内において各
種の変更例または修正例に想到し得ることは明らかであ
り，それらについても当然に本発明の技術的範囲に属す
るものと了解される。
【００３２】
【発明の効果】以上のように，本発明に係る固定フラッ
シュロムのデータ更新装置及びデータ更新方法による
と，コンピュータ及び制御装置のプリント基板からフラ
ッシュロムを分離することなく，プリント基板にフラッ
シュロムが実装された状態で直接データを更新すること
により，時間及び人的浪費を減らしてプリント基板など
に加えられる物理的損傷を防ぐことができる。
【図面の簡単な説明】
【図１】図１は，本発明に係る固定フラッシュロムのデ
ータ更新装置の一つの実施の形態が適用可能な固定フラ
ッシュロムの，，バックアップフラッシュロムが装着さ
れる前の回路図である。
【図２】図２は，図１と同じ固定フラッシュロムのバッ
クアップフラッシュロムが装着される前のメインボード
を示す図である。
【図３】図３は，本発明に係る固定フラッシュロムのデ
ータ更新装置の一つの実施の形態の，バックアップフラ
ッシュロムをメインボード上に装着する過程を示す図面
である。
【図４】図４は，図３に示した同じ実施の形態におい
て，バックアップフラッシュロムがフラッシュロムソケ
ットを通じてメインボードのフラッシュロムに接続され
た状態を示す図である。
【図５】図５は，図３と同じ実施の形態において，バッ
クアップフラッシュロムがフラッシュロムソケットを通
じてメインボードのフラッシュロムに接続された回路図
である。
【図６】図６は，本発明に係る固定フラッシュロムのデ
ータ更新方法の一つの実施の形態を示すフローチャート
である。
【図７】図７は，従来のフラッシュロムライタが結合さ
れたコンピュータの構成図である。
【図８】図８は，図７のコンピュータにおけるフラッシ
ュロムの外形図である。
【図９】図９は，一般的なコンピュータのブロック図で
ある。
【図１０】図１０は，一般的なコンピュータのフラッシ
ュロムのデータ更新方法の順序図である。
【符号の説明】
２０ フラッシュロム ２２ データライン ２４ アドレスライン ２６ アドレスストローブ ２８ 出力インエイブルライン ３０ チップ選択ライン ３２，３４， ３６ 電源ライン ４０ ジャンパ ５０ メインボード ６０ フラッシュロムソケット ６２ 下部ソケット ６４ 上部ソケット ７０ バックアップフラッシュロム ８０ チップ選択ライン ９０ ジャンパ

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 コンピュータの補助記憶装置である固定
    フラッシュロムのためのＢＩＯＳが記憶されたバックア
    ップ記憶手段と，前記コンピュータのＣＰＵと前記固定
    フラッシュロムとの間を接続する各ラインと前記バック
    アップ記憶手段とを電気的に接続可能な連結手段と，前
    記連結手段により前記各ラインに接続された前記バック
    アップ記憶手段と前記固定フラッシュロムとの間で前記
    コンピュータにブートするオペレーティングシステムま
    たはＢＩＯＳのソースを切り換える切換手段と，前記コ
    ンピュータに接続され，前記固定フラッシュロムに書き
    込む更新データを記憶した更新データ記憶手段と，前記
    切換手段の操作により前記バックアップ記憶手段から前
    記連結手段及び前記各ラインを介して前記コンピュータ
    にブートされたＢＩＯＳの下で実行され，前記更新デー
    タを前記固定フラッシュロムに書き込む動作を前記コン
    ピュータに行わせるフラッシュロム更新プログラムを記
    憶したフラッシュロム更新プログラム記憶手段とを含む
    ことを特徴とする固定フラッシュロムのデータ更新装
    置。
  2. 【請求項２】 前記バックアップ記憶手段はバックアッ
    プフラッシュロムである請求項１に記載の固定フラッシ
    ュロムのデータ更新装置。
  3. 【請求項３】 前記連結手段は，前記固定フラッシュロ
    ムと前記バックアップフラッシュロムとの相応する各ピ
    ン同士をそれぞれ電気的に連結することにより，前記各
    ラインと前記バックアップフラッシュロムとを電気的に
    接続する請求項２に記載の固定フラッシュロムのデータ
    更新装置。
  4. 【請求項４】 前記連結手段は，前記固定フラッシュロ
    ムが挿入されて装着され，装着された時に前記固定フラ
    ッシュロムの露出した各ピンとそれぞれ電気的に接続す
    る複数の端子を有する下部ソケットと，前記バックアッ
    プフラッシュロムが挿入されて装着され，装着された時
    に前記バックアップフラッシュロムの露出した各ピンと
    それぞれ電気的に接続して前記固定フラッシュロムと前
    記バックアップフラッシュロムとの相応する各ピン同士
    をそれぞれ電気的に連結する複数の端子を有する上部ソ
    ケットとを含むソケットである請求項３に記載の固定フ
    ラッシュロムのデータ更新装置。
  5. 【請求項５】 前記切換手段は，前記各ラインのうちチ
    ップ選択ラインの途中に設けられ，前記チップ選択ライ
    ンの前記コンピュータとの接続先を前記固定フラッシュ
    ロム又は前記バックアップ記憶手段のいずれかに選択的
    に切り換えるジャンパである請求項１ないし４に記載の
    固定フラッシュロムのデータ更新装置。
  6. 【請求項６】 コンピュータに内蔵された補助記憶装置
    である固定フラッシュロムを動作できない状態にすると
    ともに，前記固定フラッシュロムのためのＢＩＯＳが記
    憶されたバックアップ記憶手段を動作可能に前記コンピ
    ュータに接続する段階と，前記バックアップ記憶手段に
    記憶されているＢＩＯＳを前記コンピュータにブートす
    る段階と，前記バックアップ記憶手段を前記コンピュー
    タから遮断するとともに前記固定フラッシュロムを動作
    可能な状態に戻す段階と，前記コンピュータにブートさ
    れたＢＩＯＳの下で，前記コンピュータが更新データを
    更新データ記憶手段から読み出して前記固定フラッシュ
    ロムに書き込むことによりデータ更新する段階とを含む
    固定フラッシュロムのデータ更新方法。
JP33331398A 1997-11-24 1998-11-24 固定フラッシュロムのデータ更新装置及びデータ更新方法 Pending JPH11242592A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1997P62326 1997-11-24
KR1019970062326A KR100280637B1 (ko) 1997-11-24 1997-11-24 고정된플래시롬의데이터갱신이가능한컴퓨터시스템및그제어방법

Publications (1)

Publication Number Publication Date
JPH11242592A true JPH11242592A (ja) 1999-09-07

Family

ID=19525437

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33331398A Pending JPH11242592A (ja) 1997-11-24 1998-11-24 固定フラッシュロムのデータ更新装置及びデータ更新方法

Country Status (4)

Country Link
US (1) US6233681B1 (ja)
JP (1) JPH11242592A (ja)
KR (1) KR100280637B1 (ja)
TW (1) TW379306B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007243973A (ja) * 1999-11-10 2007-09-20 Data I O Corp プログラミング装置およびバッファ回路
US20120137036A1 (en) * 2010-11-25 2012-05-31 Hon Hai Precision Industry Co., Ltd. Basic input output system refresh apparatus

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6715074B1 (en) * 1999-07-27 2004-03-30 Hewlett-Packard Development Company, L.P. Virus resistant and hardware independent method of flashing system bios
US6715067B1 (en) * 1999-09-21 2004-03-30 Intel Corporation Initializing a processor-based system from a non-volatile re-programmable semiconductor memory
KR100388961B1 (ko) * 2000-12-19 2003-06-25 엘지전자 주식회사 정보처리시스템의 플래쉬 롬의 데이터 복구 제어장치
US20020091917A1 (en) * 2001-01-05 2002-07-11 Cheng-Chi Liao Method for control of multiple operating systems and electronic machines applicable thereto
US6842855B2 (en) * 2001-01-26 2005-01-11 Dell Products L.P. System and method for providing information to a computer system
US6651188B2 (en) * 2001-06-29 2003-11-18 Intel Corporation Automatic replacement of corrupted BIOS image
KR100806104B1 (ko) * 2001-11-28 2008-02-21 엘지전자 주식회사 디지털 가전기기의 소프트웨어 업그레이드 방법
US7779407B2 (en) * 2002-05-29 2010-08-17 Adams Phillip M Computer-hardware, life-extension apparatus and method
CN100364013C (zh) * 2002-09-07 2008-01-23 鸿富锦精密工业（深圳）有限公司 在闪存中存放校验码的方法及装置
DE10244975B4 (de) * 2002-09-26 2005-08-04 Siemens Ag Verfahren zur Aktualisierung der Betriebssoftware eines Gerätes
CN100390737C (zh) * 2005-01-25 2008-05-28 英业达股份有限公司 自动更新及备份bios的方法
US20070277028A1 (en) * 2006-05-26 2007-11-29 Jamey Cates Method and system for recovery from reprogramming failures in nonvolatile memory
GB2441157B (en) * 2006-08-25 2008-08-27 Giga Byte Technology Company L External basic input/output system device
US20080126777A1 (en) * 2006-08-28 2008-05-29 Giga-Byte Technology Co.,Ltd. External basic input/output system device
US7509544B2 (en) * 2007-02-26 2009-03-24 Inventec Corporation Data repair and synchronization method of dual flash read only memory
US8078836B2 (en) 2007-12-30 2011-12-13 Intel Corporation Vector shuffle instructions operating on multiple lanes each having a plurality of data elements using a common set of per-lane control bits
EP2568407B1 (en) * 2011-09-09 2017-10-25 Assa Abloy Ab Method and system for communicating with and programming a secure element
US8954698B2 (en) * 2012-04-13 2015-02-10 International Business Machines Corporation Switching optically connected memory
US9098302B2 (en) * 2012-06-28 2015-08-04 Intel Corporation System and apparatus to improve boot speed in serial peripheral interface system using a baseboard management controller
US9703697B2 (en) 2012-12-27 2017-07-11 Intel Corporation Sharing serial peripheral interface flash memory in a multi-node server system on chip platform environment
CN103544040A (zh) * 2013-10-31 2014-01-29 无锡市矽成微电子有限公司 一种快速烧写装置
CN105575836B (zh) * 2014-10-08 2018-06-12 慧荣科技股份有限公司 测试装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5473775A (en) 1991-10-11 1995-12-05 Kabushiki Kaisha Toshiba Personal computer using flash memory as BIOS-ROM
US5471674A (en) 1992-02-07 1995-11-28 Dell Usa, L.P. Computer system with plug-in override of system ROM
US5634079A (en) 1992-05-15 1997-05-27 Zenith Data Systems Corporation System for providing for a parallel port with standard signals and a flash recovery mode with second predetermined signals redefining parallel port with alternate functions
US5327531A (en) * 1992-09-21 1994-07-05 International Business Machines Corp. Data processing system including corrupt flash ROM recovery
US5568641A (en) 1995-01-18 1996-10-22 Hewlett-Packard Company Powerfail durable flash EEPROM upgrade
KR0172001B1 (ko) * 1995-12-05 1999-03-30 윤종용 바이오스 메모리의 재프로그램 장치 및 그 방법
KR100198382B1 (ko) * 1996-05-07 1999-06-15 윤종용 멀티-부팅 기능을 갖는 컴퓨터 장치
US5805882A (en) 1996-07-19 1998-09-08 Compaq Computer Corporation Computer system and method for replacing obsolete or corrupt boot code contained within reprogrammable memory with new boot code supplied from an external source through a data port

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007243973A (ja) * 1999-11-10 2007-09-20 Data I O Corp プログラミング装置およびバッファ回路
US20120137036A1 (en) * 2010-11-25 2012-05-31 Hon Hai Precision Industry Co., Ltd. Basic input output system refresh apparatus

Also Published As

Publication number Publication date
KR19990041698A (ko) 1999-06-15
KR100280637B1 (ko) 2001-02-01
TW379306B (en) 2000-01-11
US6233681B1 (en) 2001-05-15

Similar Documents

Publication Publication Date Title
JPH11242592A (ja) 固定フラッシュロムのデータ更新装置及びデータ更新方法
CN100474247C (zh) 在计算机服务器系统中更新固件的方法
US20070038801A1 (en) Control circuit, electronic device using the same, and firmware update method
JP7002358B2 (ja) 情報処理システム、情報処理装置、情報処理装置のｂｉｏｓ更新方法、及び情報処理装置のｂｉｏｓ更新プログラム
US7174549B2 (en) Computer system and method for storing product keys thereof
AU634114B2 (en) Computer having function of resume process
US7010680B2 (en) ROM writer has switching device for switching between external start-up ROM and data ROM to update control program in built-in writable ROM
KR100467514B1 (ko) 바이오스이미지를라이트하는방법
JPH10283172A (ja) フラッシュｒｏｍデータ書き換え方式
JPH11184683A (ja) 電子機器
US20210089486A1 (en) Information processing system and information processing method
JP2001222421A (ja) フラッシュｒｏｍカード、フラッシュｒｏｍ、およびｂｉｏｓ更新方法
JP2000029679A (ja) フラッシュメモリをｂｉｏｓ―ｒｏｍとして使用したパ―ソナルコンピュ―タ
JPH09330216A (ja) Ｂｉｏｓ書換システム
JP2022041324A (ja) 情報処理装置
JP2002041437A (ja) ハードディスクドライブ切換装置
JPH0527860A (ja) ポータブルコンピユータ
JP2022120434A (ja) 情報処理装置、マネージメントエンジン無効化方法、及びプログラム
JPH11175345A (ja) プログラマブルコントローラ
JPH11149371A (ja) 情報処理装置及びその制御方法
JPH10320189A (ja) プログラムの更新方法及び更新装置
JP2005078336A (ja) 画像形成装置と画像形成装置のプログラム書換方法
JP2000047896A (ja) 装置固有情報の設定装置
JPH04169929A (ja) ブートプライオリティ変更装置
JP3405239B2 (ja) 初期値設定変更装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081111

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090407