JPH11233847A - 電気−機械エネルギー変換素子 - Google Patents
電気−機械エネルギー変換素子Info
- Publication number
- JPH11233847A JPH11233847A JP3498198A JP3498198A JPH11233847A JP H11233847 A JPH11233847 A JP H11233847A JP 3498198 A JP3498198 A JP 3498198A JP 3498198 A JP3498198 A JP 3498198A JP H11233847 A JPH11233847 A JP H11233847A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- piezoelectric
- hole
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)
Abstract
(57)【要約】
【課題】 圧電セラミックの脱落が発生せず、信頼性の
向上が図れる積層圧電素子を提供する。 【解決手段】 圧電体層と電極層とを交互に複数重ね合
わせ、前記圧電体層の厚み方向に形成された導電用の孔
部に形成された貫通電極により積層されている前記電極
層を導通するようにした電気−機械エネルギー変換素子
において、第２層の圧電体層２−２に形成される貫通電
極４−２を、第１層の圧電体層２−１に形成される貫通
電極４−１と厚み方向において重なるようにした。
向上が図れる積層圧電素子を提供する。 【解決手段】 圧電体層と電極層とを交互に複数重ね合
わせ、前記圧電体層の厚み方向に形成された導電用の孔
部に形成された貫通電極により積層されている前記電極
層を導通するようにした電気−機械エネルギー変換素子
において、第２層の圧電体層２−２に形成される貫通電
極４−２を、第１層の圧電体層２−１に形成される貫通
電極４−１と厚み方向において重なるようにした。
Description
【０００１】
【発明の属する技術分野】本発明は、電気−機械エネル
ギー変換素子、特に層間の導通をスルーホール（バイア
ホールと称されることもある）で行う積層圧電素子に関
する。
ギー変換素子、特に層間の導通をスルーホール（バイア
ホールと称されることもある）で行う積層圧電素子に関
する。
【０００２】
【従来の技術】従来、電気−機械エネルギー変換機能を
有する圧電セラミックス等の電気−機械変換材料を用い
た圧電セラミックスと電極材料とを交互に積層した積層
圧電素子が提案されている。この積層圧電素子は、例え
ば同じ厚さの単一の板状の圧電セラミックスと比較した
場合、低い印加電圧で大きな変形歪みや大きな発生力が
得られるので、近年、特に圧電アクチュエータや振動波
モータ等の振動駆動装置を構成する振動子の駆動部に利
用されまた検討されている。
有する圧電セラミックス等の電気−機械変換材料を用い
た圧電セラミックスと電極材料とを交互に積層した積層
圧電素子が提案されている。この積層圧電素子は、例え
ば同じ厚さの単一の板状の圧電セラミックスと比較した
場合、低い印加電圧で大きな変形歪みや大きな発生力が
得られるので、近年、特に圧電アクチュエータや振動波
モータ等の振動駆動装置を構成する振動子の駆動部に利
用されまた検討されている。
【０００３】この積層圧電素子の製造方法は主に以下の
二通りがある。
二通りがある。
【０００４】第１の製造方法は、焼成した単板の圧電セ
ラミックの両面に電極層を設け、これを複数枚重ね合わ
せ、例えば接着剤等で接合して作る方法である。
ラミックの両面に電極層を設け、これを複数枚重ね合わ
せ、例えば接着剤等で接合して作る方法である。
【０００５】第２の製造方法は、焼成前の圧電セラミッ
クスの有機バインダーを含むシート状の成型体（グリー
ンシート）の層と、焼成前の電極ペーストの層を各々重
ね合わせ熱圧着して一体化した後に焼成して作る焼結一
体型の方法である。
クスの有機バインダーを含むシート状の成型体（グリー
ンシート）の層と、焼成前の電極ペーストの層を各々重
ね合わせ熱圧着して一体化した後に焼成して作る焼結一
体型の方法である。
【０００６】このように製造される積層圧電素子の各層
の電極の外部との導通をとる方法として、各層の圧電セ
ラミックスに貫通孔を形成し、この貫通孔に電極材料を
充填したタイプの貫通電極としてのスルーホール電極
（バイアホール）により層間の配線を実現する方法が提
案されている。
の電極の外部との導通をとる方法として、各層の圧電セ
ラミックスに貫通孔を形成し、この貫通孔に電極材料を
充填したタイプの貫通電極としてのスルーホール電極
（バイアホール）により層間の配線を実現する方法が提
案されている。
【０００７】特に、積層圧電素子の第２の製造方法にお
いては、積層前の圧電セラミックのグリーンシートに穴
を開け、その穴に導体ペーストを充填しておき、積層、
焼成することでスルーホール電極（バイアホール）が形
成される。
いては、積層前の圧電セラミックのグリーンシートに穴
を開け、その穴に導体ペーストを充填しておき、積層、
焼成することでスルーホール電極（バイアホール）が形
成される。
【０００８】さらに、このスルーホール電極（バイアホ
ール）を積層圧電素子の表面層にて露出させ、例えば配
線基板等の外部との導通手段とする積層圧電素子が、例
えば特開平8-213664号公報に提案されている。
ール）を積層圧電素子の表面層にて露出させ、例えば配
線基板等の外部との導通手段とする積層圧電素子が、例
えば特開平8-213664号公報に提案されている。
【０００９】この提案された積層圧電素子は、素子の上
下面の平滑性がランジュバン型または棒状型の超音波モ
ータ又はアクチュエータに使用した際に、全体としての
機械品質係数（Ｑｍ) に影響を与えることが示されてい
る。
下面の平滑性がランジュバン型または棒状型の超音波モ
ータ又はアクチュエータに使用した際に、全体としての
機械品質係数（Ｑｍ) に影響を与えることが示されてい
る。
【００１０】そこで、焼成後の積層圧電素子の上下面に
平滑に表面加工( ラップ加工、研磨加工、研削加工等)
を施すことで平面度の高い積層圧電素子を製造する方法
が提案されている。
平滑に表面加工( ラップ加工、研磨加工、研削加工等)
を施すことで平面度の高い積層圧電素子を製造する方法
が提案されている。
【００１１】また、積層圧電素子のスルーホール電極
（バイアホール）は、層間の導通を得るための任意の箇
所に配置される。
（バイアホール）は、層間の導通を得るための任意の箇
所に配置される。
【００１２】例えば、図６（ａ）において、積層圧電素
子１の表面層となる第１層の圧電セラミック２−１にお
いては、外部との導通に適した箇所にスルーホール電極
４−１が配置される。
子１の表面層となる第１層の圧電セラミック２−１にお
いては、外部との導通に適した箇所にスルーホール電極
４−１が配置される。
【００１３】第２層の圧電セラミック２−２において
は、第１層の圧電セラミック２ー１と第３層の圧電セラ
ミック２ー３を接続するのに適した位置にスルーホール
電極４−２が電極膜３−２を介して導通を行い配置され
る。
は、第１層の圧電セラミック２ー１と第３層の圧電セラ
ミック２ー３を接続するのに適した位置にスルーホール
電極４−２が電極膜３−２を介して導通を行い配置され
る。
【００１４】第３層以下においては、積層圧電素子１の
力の発生を効果的にすべく、比較的力の発生に寄与しな
い箇所にスルーホール電極４ー３以下が配置される。
力の発生を効果的にすべく、比較的力の発生に寄与しな
い箇所にスルーホール電極４ー３以下が配置される。
【００１５】
【発明が解決しようとする課題】しかしながら、このよ
うに構成される積層圧電素子１の上下面に加工を施すこ
とにより以下の問題が生じていた。
うに構成される積層圧電素子１の上下面に加工を施すこ
とにより以下の問題が生じていた。
【００１６】積層圧電素子１を構成する各層の圧電セラ
ミック２と、各層のスルーホール電極４を構成する導電
体は、各材料の特性と焼成前に混合されている有機バイ
ンダ成分の混合比が異なることなどから、グリーンシー
トの焼成時の収縮率と導電材料を含む導電性ペーストの
収縮率が異なる。
ミック２と、各層のスルーホール電極４を構成する導電
体は、各材料の特性と焼成前に混合されている有機バイ
ンダ成分の混合比が異なることなどから、グリーンシー
トの焼成時の収縮率と導電材料を含む導電性ペーストの
収縮率が異なる。
【００１７】そのため、図６（ａ）にαで示す斜線領域
に残留応力が発生する。そのために積層圧電素子のαの
領域は脱落欠陥がもともと起こりやすく、このような積
層圧電素子１の上下面に平滑性を得るための表面加工を
施すと、図６（ｂ）のβで示す領域の圧電セラミックの
脱落が生じることが確認された。
に残留応力が発生する。そのために積層圧電素子のαの
領域は脱落欠陥がもともと起こりやすく、このような積
層圧電素子１の上下面に平滑性を得るための表面加工を
施すと、図６（ｂ）のβで示す領域の圧電セラミックの
脱落が生じることが確認された。
【００１８】このように圧電セラミックが脱落すると、
スルーホール電極４ー２が外部に露出することとなり、
例えば配線基板上の配線と短絡するなどの問題が生じて
いた。
スルーホール電極４ー２が外部に露出することとなり、
例えば配線基板上の配線と短絡するなどの問題が生じて
いた。
【００１９】本出願に係る発明の目的は、圧電セラミッ
クの脱落が発生せず、信頼性の向上が図れる積層圧電素
子を提供しようとするものである。
クの脱落が発生せず、信頼性の向上が図れる積層圧電素
子を提供しようとするものである。
【００２０】
【課題を解決するための手段】本出願に係る発明の目的
を実現する第１の構成は、圧電体層と電極層とを交互に
複数重ね合わせ、前記圧電体層の厚み方向に形成された
導電用の孔部に形成された貫通電極により積層されてい
る前記電極層を導通するようにした電気−機械エネルギ
ー変換素子において、第２層の圧電体層に形成される貫
通電極を、第１層の圧電体層に形成される貫通電極と厚
み方向において重なるようにしたものである。
を実現する第１の構成は、圧電体層と電極層とを交互に
複数重ね合わせ、前記圧電体層の厚み方向に形成された
導電用の孔部に形成された貫通電極により積層されてい
る前記電極層を導通するようにした電気−機械エネルギ
ー変換素子において、第２層の圧電体層に形成される貫
通電極を、第１層の圧電体層に形成される貫通電極と厚
み方向において重なるようにしたものである。
【００２１】本出願に係る発明の目的を実現する第２の
構成は、圧電体層と電極層とを交互に複数重ね合わせ、
前記圧電体層の厚み方向に形成された導電用の孔部に形
成された貫通電極により積層されている前記電極層を導
通するようにした電気−機械エネルギー変換素子におい
て、第２層の圧電体層および第３層の圧電体層に夫々形
成される貫通電極を、第１層の圧電体層に形成される貫
通電極と厚み方向において重なるようにしたものであ
る。
構成は、圧電体層と電極層とを交互に複数重ね合わせ、
前記圧電体層の厚み方向に形成された導電用の孔部に形
成された貫通電極により積層されている前記電極層を導
通するようにした電気−機械エネルギー変換素子におい
て、第２層の圧電体層および第３層の圧電体層に夫々形
成される貫通電極を、第１層の圧電体層に形成される貫
通電極と厚み方向において重なるようにしたものであ
る。
【００２２】本出願に係る発明の目的を実現する第３の
構成は、上記した第１の構成において、前記第１層は表
面加工されているものである。
構成は、上記した第１の構成において、前記第１層は表
面加工されているものである。
【００２３】本出願に係る発明の目的を実現する第４の
構成は、前記第１層を消失させて前記第２層の表面が切
削加工されているものである。
構成は、前記第１層を消失させて前記第２層の表面が切
削加工されているものである。
【００２４】このように構成することにより、表面に露
出しない層の導電用の孔部に形成された貫通電極として
のスルーホール電極（バイアホール）より上面方向には
十分な厚さの圧電体層としての圧電セラミック層が形成
され、この部分に生じる残留応力による圧電セラミック
の脱落は発生しなくなり、積層圧電素子の信頼性向上を
もたらす。
出しない層の導電用の孔部に形成された貫通電極として
のスルーホール電極（バイアホール）より上面方向には
十分な厚さの圧電体層としての圧電セラミック層が形成
され、この部分に生じる残留応力による圧電セラミック
の脱落は発生しなくなり、積層圧電素子の信頼性向上を
もたらす。
【００２５】
【発明の実施の形態】（第１の実施の形態）図１、図２
および図３は本発明の第１の実施の形態を示す。
および図３は本発明の第１の実施の形態を示す。
【００２６】図１は本実施の形態における積層圧電素子
の外観を示し、図２は図１の積層圧電素子の断面図を示
す。
の外観を示し、図２は図１の積層圧電素子の断面図を示
す。
【００２７】本実施の形態において、グリーンシートは
焼成時の収縮を考慮して、焼成後の厚さが0.087mm とな
るように製造される。方法にもよるが、実際の製造行程
においてはグリーンシートの焼成後で±0.002mm の厚さ
変動が生じることが確認されている。
焼成時の収縮を考慮して、焼成後の厚さが0.087mm とな
るように製造される。方法にもよるが、実際の製造行程
においてはグリーンシートの焼成後で±0.002mm の厚さ
変動が生じることが確認されている。
【００２８】前記グリーンシートには、スルーホール電
極４（なお、表面層の第１層では４−１、その下の第２
層では４−２、その下の第３層では４−３）、電極膜３
（第１層上に形成される電極膜は圧電素子の分極処理時
の接触端子として使用されるが、その後切除され、した
がって第２層では３−２、第３層では３−３、第４層で
は３−４）等の製造工程が施され、加圧プレスされた後
に所定の形状に切り出して焼成される。
極４（なお、表面層の第１層では４−１、その下の第２
層では４−２、その下の第３層では４−３）、電極膜３
（第１層上に形成される電極膜は圧電素子の分極処理時
の接触端子として使用されるが、その後切除され、した
がって第２層では３−２、第３層では３−３、第４層で
は３−４）等の製造工程が施され、加圧プレスされた後
に所定の形状に切り出して焼成される。
【００２９】本実施の形態においては層数は７層とし
た。
た。
【００３０】積層圧電素子１の加工後の寸法は、外径10
mm、内径4mm 、厚さ0.5mm である。焼成後の外径寸法
は、加工後の寸法を考慮して、おおよそ11mmとし、外径
の研削加工により10mmに仕上げた。
mm、内径4mm 、厚さ0.5mm である。焼成後の外径寸法
は、加工後の寸法を考慮して、おおよそ11mmとし、外径
の研削加工により10mmに仕上げた。
【００３１】図２は積層圧電素子１のスルーホール電極
（バイアホール）の半径方向（右側が内径方向）で表層
部近くの断面を示し、図２（ａ）は両面ラップ加工前を
示し、図２（ｂ）は両面ラップ加工後を示す。
（バイアホール）の半径方向（右側が内径方向）で表層
部近くの断面を示し、図２（ａ）は両面ラップ加工前を
示し、図２（ｂ）は両面ラップ加工後を示す。
【００３２】本実施の形態は、図２に示すように、第２
層のスルーホール電極４ー２を第１層のスルーホール電
極４ー１と軸方向からみて投影的に同位置となるように
（軸方向において重なるように）配置している。
層のスルーホール電極４ー２を第１層のスルーホール電
極４ー１と軸方向からみて投影的に同位置となるように
（軸方向において重なるように）配置している。
【００３３】第３層以下のスルーホール電極４ー３等の
位置は本発明においては限定しない。
位置は本発明においては限定しない。
【００３４】焼成後の厚さ寸法は焼成時のそり、収縮率
のばらつき、グリーンシートの厚さのばらつき等により
変動する。
のばらつき、グリーンシートの厚さのばらつき等により
変動する。
【００３５】この厚さ寸法の変動の修正とともに、上下
面の平滑性を確保するために図２（ｂ）に示すように本
実施の形態では、分極処理後に両面同時ラップ加工によ
る加工を施した。
面の平滑性を確保するために図２（ｂ）に示すように本
実施の形態では、分極処理後に両面同時ラップ加工によ
る加工を施した。
【００３６】この時の積層圧電素子１の両面ラップ加工
前後の厚さの関係を図３に示す。
前後の厚さの関係を図３に示す。
【００３７】平滑性の確保と共に厚さ寸法を一定とする
ために、図３に示す加工代が必要となる。図３におい
て、試料ｃの積層圧電素子のように、第１層厚が0.089m
m で形成された場合、素子上面から第１層と第２層の結
合面までの厚さは0.0275mmとなり、試料ａ、試料ｂに比
べて非常に薄くなる。
ために、図３に示す加工代が必要となる。図３におい
て、試料ｃの積層圧電素子のように、第１層厚が0.089m
m で形成された場合、素子上面から第１層と第２層の結
合面までの厚さは0.0275mmとなり、試料ａ、試料ｂに比
べて非常に薄くなる。
【００３８】しかし、本実施の形態では、第２層のスル
ーホール電極４ー２を第１層のスルーホール電極４ー１
と投影的に同位置となるように配置することで、図２
（ｂ）に示すように、第３層のスルーホール電極４ー３
の上の層に生じる残留応力を分散させ、グリーンシート
と導電ペーストとの収縮率の違いによる圧電セラミック
スの脱落が生じることなく、信頼性に優れた積層圧電素
子を提供することができる。
ーホール電極４ー２を第１層のスルーホール電極４ー１
と投影的に同位置となるように配置することで、図２
（ｂ）に示すように、第３層のスルーホール電極４ー３
の上の層に生じる残留応力を分散させ、グリーンシート
と導電ペーストとの収縮率の違いによる圧電セラミック
スの脱落が生じることなく、信頼性に優れた積層圧電素
子を提供することができる。
【００３９】（第２の実施の形態）図４および図５は第
２の実施の形態を示す。
２の実施の形態を示す。
【００４０】本実施の形態における素子の外径、内径は
第１の実施の形態と同様であり説明は略す。また、グリ
ーンシートの厚さ変動等も同じである。本実施の形態で
は積層層数は２７層である。
第１の実施の形態と同様であり説明は略す。また、グリ
ーンシートの厚さ変動等も同じである。本実施の形態で
は積層層数は２７層である。
【００４１】各層に形成される電極膜３及びスルーホー
ル電極４の模式図を図５に示す。
ル電極４の模式図を図５に示す。
【００４２】図５（ａ）は両面ラップ加工前を示し、図
５（ｂ）は両面ラップ加工後を示す。図５（ａ）に示す
ように、第２層のスルーホール電極４ー２は第１層のス
ルーホール電極４ー１と軸方向から見て投影的に同位置
（軸方向において重なる）となるように形成される。
５（ｂ）は両面ラップ加工後を示す。図５（ａ）に示す
ように、第２層のスルーホール電極４ー２は第１層のス
ルーホール電極４ー１と軸方向から見て投影的に同位置
（軸方向において重なる）となるように形成される。
【００４３】第３層のスルーホール電極４ー３は、第２
層のスルーホール電極４ー２と投影的に同位置となるよ
うに形成されるので、第１層のスルーホール電極４ー１
とも投影的に同位置となる。
層のスルーホール電極４ー２と投影的に同位置となるよ
うに形成されるので、第１層のスルーホール電極４ー１
とも投影的に同位置となる。
【００４４】本実施の形態における積層圧電素子の両面
ラップ加工前後の厚さの関係を図４に示す。
ラップ加工前後の厚さの関係を図４に示す。
【００４５】本実施の形態における積層圧電素子では、
積層層数が２７層であり、焼成後の厚さの変動が大きい
ため、厚さ寸法を仕上げるために、図４の試料ｃのよう
に、ラップ代（片面削り量）が0.1mm 程度必要な場合が
発生する。これは第１層厚さ0.089mm より大きな値であ
るので、加工後の表面は、試料ａ、試料ｂとは異なり、
図５（ｂ）のように焼成時の第２層の圧電セラミック２
ー２となる。
積層層数が２７層であり、焼成後の厚さの変動が大きい
ため、厚さ寸法を仕上げるために、図４の試料ｃのよう
に、ラップ代（片面削り量）が0.1mm 程度必要な場合が
発生する。これは第１層厚さ0.089mm より大きな値であ
るので、加工後の表面は、試料ａ、試料ｂとは異なり、
図５（ｂ）のように焼成時の第２層の圧電セラミック２
ー２となる。
【００４６】本実施の形態においては、第３層に形成さ
れるスルーホール電極４ー３を第２層のスルーホール電
極４ー２と投影的に同位置とすることで 第４層のスル
ーホール電極４−４以下の部分の残留応力による第２層
の圧電セラミックの脱落を防ぐ事が可能となる。
れるスルーホール電極４ー３を第２層のスルーホール電
極４ー２と投影的に同位置とすることで 第４層のスル
ーホール電極４−４以下の部分の残留応力による第２層
の圧電セラミックの脱落を防ぐ事が可能となる。
【００４７】なお、第１、第２の実施の形態において、
表面加工は両面または片面のラップ加工または研磨、研
削加工等でも同様の効果が得られた。
表面加工は両面または片面のラップ加工または研磨、研
削加工等でも同様の効果が得られた。
【００４８】
【発明の効果】本出願に係る発明によれば、第１層の表
面を表面加工したり、第２層の表面まで表面加工した場
合でも、表層の圧電体などの圧電セラミックス層に設け
た導電用の孔部に形成された貫通電極としてのスルーホ
ール電極（バイアホール）が次層のスルーホール電極
（バイアホール）と厚み方向で重なっているので、従来
のように焼成時における圧電セラミックスと電極との収
縮率の差によって部分的な脱落欠陥がスルーホール電極
（バイアホール）との対向部で発生しなくなり、信頼性
に優れる積層圧電素子を実現する。
面を表面加工したり、第２層の表面まで表面加工した場
合でも、表層の圧電体などの圧電セラミックス層に設け
た導電用の孔部に形成された貫通電極としてのスルーホ
ール電極（バイアホール）が次層のスルーホール電極
（バイアホール）と厚み方向で重なっているので、従来
のように焼成時における圧電セラミックスと電極との収
縮率の差によって部分的な脱落欠陥がスルーホール電極
（バイアホール）との対向部で発生しなくなり、信頼性
に優れる積層圧電素子を実現する。
【図１】本発明の第１の実施の形態を示す積層圧電素子
の斜視図
の斜視図
【図２】本発明の第１の実施の形態を示す積層圧電素子
の断面図
の断面図
【図３】本発明の第１の実施の形態の積層圧電素子の厚
さを示す表
さを示す表
【図４】本発明の第２の実施の形態の積層圧電素子の厚
さを示す表
さを示す表
【図５】本発明の第２の実施の形態を示す積層圧電素子
の断面図
の断面図
【図６】従来例を示す積層圧電素子の断面図
１ 積層圧電素子 ２（２−１〜２−５） 圧電セラミック（圧電体） ３（３−２〜３−４） 電極膜 ４（４−１〜４−５） スルーホール電極（バイアホー
ル）
ル）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山川 孝宏 埼玉県鴻巣市寺谷835−11 (72)発明者 江崎 徹 東京都北区浮間１−３−１−315
Claims (4)
- 【請求項１】 圧電体層と電極層とを交互に複数重ね合
わせ、前記圧電体層の厚み方向に形成された導電用の孔
部に形成された貫通電極により積層されている前記電極
層を導通するようにした電気−機械エネルギー変換素子
において、 第２層の圧電体層に形成される貫通電極を、第１層の圧
電体層に形成される貫通電極と厚み方向において重なる
ようにしたことを特徴とする電気−機械エネルギー変換
素子。 - 【請求項２】 圧電体層と電極層とを交互に複数重ね合
わせ、前記圧電体層の厚み方向に形成された導電用の孔
部に形成された貫通電極により積層されている前記電極
層を導通するようにした電気−機械エネルギー変換素子
において、 第２層の圧電体層および第３層の圧電体層に夫々形成さ
れる貫通電極を、第１層の圧電体層に形成される貫通電
極と厚み方向において重なるようにしたことを特徴とす
る電気−機械エネルギー変換素子。 - 【請求項３】 前記第１層は表面が表面加工されている
ことを特徴とする請求項１に記載の電気−機械エネルギ
ー変換素子。 - 【請求項４】 前記第１層を消失させて前記第２層が表
面加工されていることを特徴とする請求項２に記載の電
気−機械エネルギー変換素子。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3498198A JPH11233847A (ja) | 1998-02-17 | 1998-02-17 | 電気−機械エネルギー変換素子 |
| US09/251,494 US6291932B1 (en) | 1998-02-17 | 1999-02-17 | Stacked piezoelectric element and producing method therefor |
| US09/597,727 US6668437B1 (en) | 1998-02-17 | 2000-06-19 | Method for producing a stacked piezoelectric element |
| US10/700,852 US6951048B2 (en) | 1998-02-17 | 2003-11-05 | Method for producing a stacked piezoelectric element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3498198A JPH11233847A (ja) | 1998-02-17 | 1998-02-17 | 電気−機械エネルギー変換素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11233847A true JPH11233847A (ja) | 1999-08-27 |
Family
ID=12429333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3498198A Abandoned JPH11233847A (ja) | 1998-02-17 | 1998-02-17 | 電気−機械エネルギー変換素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11233847A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6631981B2 (en) * | 2000-07-06 | 2003-10-14 | Brother Kogyo Kabushiki Kaisha | Piezoelectric actuator of ink jet printer head |
| JP2008211047A (ja) * | 2007-02-27 | 2008-09-11 | Canon Inc | 圧電素子およびその製造方法、振動板ならびに振動波駆動装置 |
-
1998
- 1998-02-17 JP JP3498198A patent/JPH11233847A/ja not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6631981B2 (en) * | 2000-07-06 | 2003-10-14 | Brother Kogyo Kabushiki Kaisha | Piezoelectric actuator of ink jet printer head |
| JP2008211047A (ja) * | 2007-02-27 | 2008-09-11 | Canon Inc | 圧電素子およびその製造方法、振動板ならびに振動波駆動装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6121718A (en) | Multilayer transducer assembly and the method for the manufacture thereof | |
| EP0725450B1 (en) | Laminated piezoelectric element and vibration wave actuator | |
| US6291932B1 (en) | Stacked piezoelectric element and producing method therefor | |
| JPH06349669A (ja) | 積層コンデンサの製造方法 | |
| JP2002203999A (ja) | 積層型圧電体素子とその製造方法 | |
| JP5298999B2 (ja) | 積層型圧電素子 | |
| JP2007173456A (ja) | 積層型圧電バイモルフ素子およびその製造方法 | |
| JP2007335664A (ja) | 積層型圧電素子及び圧電装置 | |
| JP2001094164A (ja) | 積層型圧電アクチュエータ | |
| JPH11233847A (ja) | 電気−機械エネルギー変換素子 | |
| JPH09153649A (ja) | 積層型圧電素子の製造方法 | |
| JP2007019420A (ja) | 積層型圧電素子 | |
| JP3406900B2 (ja) | 圧電アクチュエータ | |
| JP2007287940A (ja) | 積層型圧電素子 | |
| JPS63142875A (ja) | 圧電積層アクチユエ−タ− | |
| JP3406899B2 (ja) | 圧電アクチュエータおよびその製造方法 | |
| JP3279721B2 (ja) | 積層型圧電アクチュエータおよびその製造方法 | |
| JP2508323B2 (ja) | 積層型圧電アクチュエ―タの製造方法 | |
| JPH0555659A (ja) | 積層型圧電素子 | |
| JPS62133777A (ja) | 積層型圧電素子およびその製造方法 | |
| JPS63151087A (ja) | 積層型圧電体 | |
| JP3006355B2 (ja) | 積層型圧電体素子の製造方法 | |
| JP2855709B2 (ja) | 積層圧電セラミックス素子の製造方法 | |
| JPS60128683A (ja) | 積層型圧電アクチユエ−タの製造方法 | |
| JPH01158810A (ja) | 電歪効果素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041015 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060526 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060606 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060724 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060724 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060724 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060912 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20061018 |