JPH11233807A - 空乏ゲート型光センサ - Google Patents
空乏ゲート型光センサInfo
- Publication number
- JPH11233807A JPH11233807A JP10324799A JP32479998A JPH11233807A JP H11233807 A JPH11233807 A JP H11233807A JP 10324799 A JP10324799 A JP 10324799A JP 32479998 A JP32479998 A JP 32479998A JP H11233807 A JPH11233807 A JP H11233807A
- Authority
- JP
- Japan
- Prior art keywords
- gap
- polysilicon layer
- layer
- gate
- field oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 57
- 229920005591 polysilicon Polymers 0.000 claims abstract description 57
- 230000003287 optical effect Effects 0.000 claims description 39
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 86
- 235000012489 doughnuts Nutrition 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 241000819554 Mendis Species 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【課題】 フルカラーイメージ用のアクティブ画素イメ
ージセンサにおいて、短い波長の光たとえば青色光を受
け取ることができる光ゲートを提供する。 【解決手段】 本発明の空乏ゲート型光センサすなわち
光ゲートは、シリコン基層の上に置かれたポリシリコン
層を有する。ポリシリコン層は基層の各露光区域の一部
分のみを覆っている。ポリシリコン層は露光区域のまわ
りにリングの形をしていることが好ましい。露光区域の
一部をポリシリコン層で覆わないことにより、ポリシリ
コン層の青色光減衰効果は低減される。
ージセンサにおいて、短い波長の光たとえば青色光を受
け取ることができる光ゲートを提供する。 【解決手段】 本発明の空乏ゲート型光センサすなわち
光ゲートは、シリコン基層の上に置かれたポリシリコン
層を有する。ポリシリコン層は基層の各露光区域の一部
分のみを覆っている。ポリシリコン層は露光区域のまわ
りにリングの形をしていることが好ましい。露光区域の
一部をポリシリコン層で覆わないことにより、ポリシリ
コン層の青色光減衰効果は低減される。
Description
【０００１】
【産業上の利用分野】本発明は、空乏ゲート型光セン
サ、または単に光ゲートとして知られるＣＭＯＳアクテ
ィブ画素イメージセンサに関するものである。
サ、または単に光ゲートとして知られるＣＭＯＳアクテ
ィブ画素イメージセンサに関するものである。
【０００２】
【従来の技術】現在、テレビジョンカメラまたは文書ス
キャナなどにおいて固体撮像デバイスで画像を感知する
２つの主要な基本技術、すなわち電荷結合デバイス（Ｃ
ＣＤ）とＣＭＯＳがある。これら２つの技術はそれぞれ
実際的な長所と短所をもつ。しかし、最近、ＣＣＤまた
はＣＭＯＳのどちらの長所も保持することを意図した新
しいセンサ技術が利用できるようになった。この技術は
「ＣＭＯＳアクティブ画素イメージセンサ」又は「空乏
ゲート型光センサ」又は最も簡単に「光ゲート」として
知られるものである。簡単に述べると、各光センサごと
に小さい単一段のＣＣＤが作られ、単一段ＣＣＤの出力
にＣＭＯＳ回路たとえば電荷転送回路が集積されてい
る。そのような光ゲートを作る基本技術が、Mendis, Ke
meny およびFossum の論文“CMOS Active Pixel Imag
e Sensor, ”IEEE Transaction onElectron Devices, V
olume 41, No. 3, March 1994 に記載されている。
キャナなどにおいて固体撮像デバイスで画像を感知する
２つの主要な基本技術、すなわち電荷結合デバイス（Ｃ
ＣＤ）とＣＭＯＳがある。これら２つの技術はそれぞれ
実際的な長所と短所をもつ。しかし、最近、ＣＣＤまた
はＣＭＯＳのどちらの長所も保持することを意図した新
しいセンサ技術が利用できるようになった。この技術は
「ＣＭＯＳアクティブ画素イメージセンサ」又は「空乏
ゲート型光センサ」又は最も簡単に「光ゲート」として
知られるものである。簡単に述べると、各光センサごと
に小さい単一段のＣＣＤが作られ、単一段ＣＣＤの出力
にＣＭＯＳ回路たとえば電荷転送回路が集積されてい
る。そのような光ゲートを作る基本技術が、Mendis, Ke
meny およびFossum の論文“CMOS Active Pixel Imag
e Sensor, ”IEEE Transaction onElectron Devices, V
olume 41, No. 3, March 1994 に記載されている。
【０００３】光ゲートをベースとする光センサの基本構
造は次の通りである。光を受け取る光ゲートとして知ら
れる露出表面をもつ１つの外部バイアス付き領域がシリ
コン構造内に配置されている。光ゲートが光にさらされ
ると、その空乏層に電荷が発生する。この光ゲートの隣
に電荷転送ゲートすなわちトランスファゲートが配置さ
れている。光ゲートから電荷を転送したいとき、トラン
スファゲートに電位を加えて、そこの電位の井戸を深く
する。このトランスファゲートの電位の井戸を深くする
ことによって、基本的なＣＣＤ法に従って光ゲート内の
電荷がトランスファゲートの中に流出する。このＣＣＤ
タイプの電荷転送はプロセス中に一度だけ起こり、トラ
ンスファゲートの中に流出した電荷は対応するＣＭＯＳ
回路によって電圧に変換される。
造は次の通りである。光を受け取る光ゲートとして知ら
れる露出表面をもつ１つの外部バイアス付き領域がシリ
コン構造内に配置されている。光ゲートが光にさらされ
ると、その空乏層に電荷が発生する。この光ゲートの隣
に電荷転送ゲートすなわちトランスファゲートが配置さ
れている。光ゲートから電荷を転送したいとき、トラン
スファゲートに電位を加えて、そこの電位の井戸を深く
する。このトランスファゲートの電位の井戸を深くする
ことによって、基本的なＣＣＤ法に従って光ゲート内の
電荷がトランスファゲートの中に流出する。このＣＣＤ
タイプの電荷転送はプロセス中に一度だけ起こり、トラ
ンスファゲートの中に流出した電荷は対応するＣＭＯＳ
回路によって電圧に変換される。
【０００４】光ゲートは、小さいサイズ、ＣＭＯＳの互
換性、比較的容易な製作など、多くの長所を有するが、
たとえばフルカラー文書スキャナにこの技術を組み入れ
るには、なお幾つかの問題を解決しなければならない。
或る形式のフルカラー文書スキャナには、かなり多くの
光センサを組み入れた３つの独立した線形アレイが設置
されている。独立した各線形アレイは１つの原色フィル
タ、たとえば赤色、青色、緑色フィルタで濾波される。
次に、３つの原色フィルタ線形アレイは通過する原稿に
さらされ、その原稿に基づいたビデオ信号が記録され
る。独立した各線形アレイは１つの原色フィルタで濾波
されるので、最終出力は原画像に基づいた３つの色分解
版である。
換性、比較的容易な製作など、多くの長所を有するが、
たとえばフルカラー文書スキャナにこの技術を組み入れ
るには、なお幾つかの問題を解決しなければならない。
或る形式のフルカラー文書スキャナには、かなり多くの
光センサを組み入れた３つの独立した線形アレイが設置
されている。独立した各線形アレイは１つの原色フィル
タ、たとえば赤色、青色、緑色フィルタで濾波される。
次に、３つの原色フィルタ線形アレイは通過する原稿に
さらされ、その原稿に基づいたビデオ信号が記録され
る。独立した各線形アレイは１つの原色フィルタで濾波
されるので、最終出力は原画像に基づいた３つの色分解
版である。
【０００５】観察された光ゲートに関連する１つの特殊
な実際的な問題は、光、特に青色光線の短い波長を吸収
することが難しいことである。短い波長の光は、光ゲー
トにおいて一般的であるポリシリコン上層によって減衰
する傾向があるので、単結晶シリコン（ここで電子・正
孔対が発生する）の中に入っていかない傾向がある。こ
の光ゲートの欠陥のはっきりした例がヨーロッパ特許出
願ＥＰ−Ａ２−７５７３９０号に記載されている。この
参考文献においては、フルカラー・セルが計画されてお
り、赤色光と緑色光を受け取るために光ゲートが使用さ
れているが、青色光は光ゲートでなく別個のフォトダイ
オードで検出することが意図されている。このセルの基
本計画は、従来技術の場合、特に短い波長の光を検出す
るため使用できる光ゲートを設計する必要であることを
教えている。
な実際的な問題は、光、特に青色光線の短い波長を吸収
することが難しいことである。短い波長の光は、光ゲー
トにおいて一般的であるポリシリコン上層によって減衰
する傾向があるので、単結晶シリコン（ここで電子・正
孔対が発生する）の中に入っていかない傾向がある。こ
の光ゲートの欠陥のはっきりした例がヨーロッパ特許出
願ＥＰ−Ａ２−７５７３９０号に記載されている。この
参考文献においては、フルカラー・セルが計画されてお
り、赤色光と緑色光を受け取るために光ゲートが使用さ
れているが、青色光は光ゲートでなく別個のフォトダイ
オードで検出することが意図されている。このセルの基
本計画は、従来技術の場合、特に短い波長の光を検出す
るため使用できる光ゲートを設計する必要であることを
教えている。
【０００６】前に引用した論文“CMOS Active Pixel Im
age Sensor”は光ゲートの基本的な動作原理について述
べている。
age Sensor”は光ゲートの基本的な動作原理について述
べている。
【０００７】ヨーロッパ特許出願ＥＰ−Ａ２−７５７３
９０号は、フルカラーイメージ用のアクティブ画素イメ
ージセンサを開示している。アレイの各画素セルは、赤
色光と緑色光を受け取るための２個の光ゲートと、青色
光を受け取るためのＣＭＯＳ型フォトダイオードを含ん
でいる。この参考文献は上に詳しく説明したが、従来技
術の場合、短い波長の光たとえば青色光を受け取ること
ができる光ゲートが必要であることを明らかにしてい
る。
９０号は、フルカラーイメージ用のアクティブ画素イメ
ージセンサを開示している。アレイの各画素セルは、赤
色光と緑色光を受け取るための２個の光ゲートと、青色
光を受け取るためのＣＭＯＳ型フォトダイオードを含ん
でいる。この参考文献は上に詳しく説明したが、従来技
術の場合、短い波長の光たとえば青色光を受け取ること
ができる光ゲートが必要であることを明らかにしてい
る。
【０００８】特開昭５７−９２８７７号は、Ｎ型基層に
円形Ｐ層を形成し、その円形Ｐ層にアルミニウム電極を
取り付けたフォトダイオードを開示している。円形Ｐ層
の内径は少数キャリヤの拡散長さの２倍にし、かつ空乏
層の広がり幅の２倍以上にするよう決められる。その総
合的な目的は、円形Ｐ層を電荷コレクタとして働かせる
と同時に、フォトダイオードの全キャパシタンスを最小
にすることである。
円形Ｐ層を形成し、その円形Ｐ層にアルミニウム電極を
取り付けたフォトダイオードを開示している。円形Ｐ層
の内径は少数キャリヤの拡散長さの２倍にし、かつ空乏
層の広がり幅の２倍以上にするよう決められる。その総
合的な目的は、円形Ｐ層を電荷コレクタとして働かせる
と同時に、フォトダイオードの全キャパシタンスを最小
にすることである。
【０００９】
【課題を解決するための手段】本発明は、第１の態様と
して、結晶質シリコンから成る基層を含む空乏ゲート型
光センサを提供する。基層は光にさらすことができる露
光領域を含む主表面を形成している。基層の主表面に隣
接して酸化物層が置かれている。酸化物層は、基層の主
表面に非酸化物物質のギャップを形成し、露光区域内に
前記ギャップに直接隣接する酸化物を有する。基層の主
表面の上にポリシリコン層が置かれている。ポリシリコ
ン層は、前記ギャップを実質上覆い、かつ露光区域の一
部分の上と、前記ギャップの直ぐ外側の酸化物層の一部
分の上に広がっている。
して、結晶質シリコンから成る基層を含む空乏ゲート型
光センサを提供する。基層は光にさらすことができる露
光領域を含む主表面を形成している。基層の主表面に隣
接して酸化物層が置かれている。酸化物層は、基層の主
表面に非酸化物物質のギャップを形成し、露光区域内に
前記ギャップに直接隣接する酸化物を有する。基層の主
表面の上にポリシリコン層が置かれている。ポリシリコ
ン層は、前記ギャップを実質上覆い、かつ露光区域の一
部分の上と、前記ギャップの直ぐ外側の酸化物層の一部
分の上に広がっている。
【００１０】
【発明の実施の形態】図１、図２、および図３は、それ
ぞれ本発明の一実施例に係る、単一光ゲートと関連する
トランスファ（電荷転送）ゲートを示す平面図、横断面
図、および縦断面図である。図中、同じ符号は同じ要素
を示す。図２及び図３に示すように、光ゲートの感光性
表面の大部分は、シリコン基層１１の主表面に形成され
たフィールド酸化物１０の層の形をしている（図中の種
々の網状線は異なる要素を区別し、図１では、平面図の
異なる要素の重なり合いを示す。異なる要素に用いられ
た材料は本文の中で説明してある）。感光性領域すなわ
ち露光区域の境界は、フィールド酸化物１０の境界の周
囲に形成された不透明な光シールド（図示せず）で形成
することができる。フィールド酸化物１０の区域の上に
全体に置かれているのは、ポリシリコン層１２である。
重要なことは、ポリシリコン層１２がフィールド酸化物
１０で形成された露光区域を完全には覆っていないこと
である。すなわち、図示した好ましい実施例の場合、ポ
リシリコン層１２は、平面図において、一般に露光区域
の中で囲い込み区域（たとえば、図示のように、真ん中
に正方形開口をもつ正方形）の形をしている。しかし、
他の形状、たとえばＸ形状または囲い込みでないＵ形状
も可能である。
ぞれ本発明の一実施例に係る、単一光ゲートと関連する
トランスファ（電荷転送）ゲートを示す平面図、横断面
図、および縦断面図である。図中、同じ符号は同じ要素
を示す。図２及び図３に示すように、光ゲートの感光性
表面の大部分は、シリコン基層１１の主表面に形成され
たフィールド酸化物１０の層の形をしている（図中の種
々の網状線は異なる要素を区別し、図１では、平面図の
異なる要素の重なり合いを示す。異なる要素に用いられ
た材料は本文の中で説明してある）。感光性領域すなわ
ち露光区域の境界は、フィールド酸化物１０の境界の周
囲に形成された不透明な光シールド（図示せず）で形成
することができる。フィールド酸化物１０の区域の上に
全体に置かれているのは、ポリシリコン層１２である。
重要なことは、ポリシリコン層１２がフィールド酸化物
１０で形成された露光区域を完全には覆っていないこと
である。すなわち、図示した好ましい実施例の場合、ポ
リシリコン層１２は、平面図において、一般に露光区域
の中で囲い込み区域（たとえば、図示のように、真ん中
に正方形開口をもつ正方形）の形をしている。しかし、
他の形状、たとえばＸ形状または囲い込みでないＵ形状
も可能である。
【００１１】ポリシリコン層１２がフィールド酸化物１
０によって輪郭が定められた区域の一部のみを覆ってい
ることは重要なことである。ポリシリコンはそこを通過
する短い波長（すなわち青色）光を減衰する効果を有す
る。従って、ポリシリコン層１２は、記録中の画像から
の青色光が基層１１に達するのを妨げる傾向がある。こ
の理由で、ポリシリコン層１２が全露光区域の一部のみ
を覆うようにすれば、青色光は基層１１に入り込むこと
ができ、基層１１内に電子・正孔対を発生させるであろ
う。
０によって輪郭が定められた区域の一部のみを覆ってい
ることは重要なことである。ポリシリコンはそこを通過
する短い波長（すなわち青色）光を減衰する効果を有す
る。従って、ポリシリコン層１２は、記録中の画像から
の青色光が基層１１に達するのを妨げる傾向がある。こ
の理由で、ポリシリコン層１２が全露光区域の一部のみ
を覆うようにすれば、青色光は基層１１に入り込むこと
ができ、基層１１内に電子・正孔対を発生させるであろ
う。
【００１２】図２を参照すると、フィールド酸化物１０
の中にポリシリコン層１２の全体形状にほぼ従っている
ギャップ（２箇所に参照番号１４で示す）が設けられて
いることがわかる。言い換えると、ポリシリコン層１２
はフィールド酸化物１０によって輪郭が定められた区域
の部分集合のまわりに広がっているが、ギャップ１４は
全体的にポリシリコン層１２の真下に位置している。こ
こで、重要なことは、ポリシリコン層１２の一部分がギ
ャップ１４の縁を越えて広がり、ギャップ１４の両側で
フィールド酸化物１０の一部分と部分的に重なり合って
いることである。また、ギャップ１４とポリシリコン層
１２の間に、フイールド酸化物の比較的薄い（約１８０
オングストローム）保護層（ここではゲート酸化物１５
と呼ぶ）が置かれている。
の中にポリシリコン層１２の全体形状にほぼ従っている
ギャップ（２箇所に参照番号１４で示す）が設けられて
いることがわかる。言い換えると、ポリシリコン層１２
はフィールド酸化物１０によって輪郭が定められた区域
の部分集合のまわりに広がっているが、ギャップ１４は
全体的にポリシリコン層１２の真下に位置している。こ
こで、重要なことは、ポリシリコン層１２の一部分がギ
ャップ１４の縁を越えて広がり、ギャップ１４の両側で
フィールド酸化物１０の一部分と部分的に重なり合って
いることである。また、ギャップ１４とポリシリコン層
１２の間に、フイールド酸化物の比較的薄い（約１８０
オングストローム）保護層（ここではゲート酸化物１５
と呼ぶ）が置かれている。
【００１３】図２に示したデバイスの総合的機能は次の
通りである。露光区域に当たった光（すなわち図面の上
部から来た光）は、フィールド酸化物１０を通過して、
基層１１の構造の中に電子・正孔対を発生させる。もう
一度繰り返すと、ポリシリコン層１２が覆っているのは
全露光区域の比較的小部分のみであるので、青色光を阻
止するポリシリコン層１２の効果は最小にされる。しか
し、基層１１内の電子・正孔対によって発生した電荷を
集めるために、もちろん一定のポリシリコン層１２を設
けなければならない。露光区域の一部分を覆っているポ
リシリコン層１２の幾何学的形状は、露光区域内のどこ
か特定の場所に生成された電荷がギャップ１４に向かっ
て移動して、そこでポリシリコン層１２の下の空乏ゲー
ト領域によって集めることができるように、一般に基層
１１の拡散長さを考慮して選定される。
通りである。露光区域に当たった光（すなわち図面の上
部から来た光）は、フィールド酸化物１０を通過して、
基層１１の構造の中に電子・正孔対を発生させる。もう
一度繰り返すと、ポリシリコン層１２が覆っているのは
全露光区域の比較的小部分のみであるので、青色光を阻
止するポリシリコン層１２の効果は最小にされる。しか
し、基層１１内の電子・正孔対によって発生した電荷を
集めるために、もちろん一定のポリシリコン層１２を設
けなければならない。露光区域の一部分を覆っているポ
リシリコン層１２の幾何学的形状は、露光区域内のどこ
か特定の場所に生成された電荷がギャップ１４に向かっ
て移動して、そこでポリシリコン層１２の下の空乏ゲー
ト領域によって集めることができるように、一般に基層
１１の拡散長さを考慮して選定される。
【００１４】ギャップ１４に関して、詳細にはギャップ
１４内のシリコンとポリシリコン層１２との境界に本質
上生成されているものは、ソースまたはドレインが存在
しないことを除けば、小さいＮチャンネル・トランジス
タゲートである。しかし、特にゲート酸化物１５の所
に、しきい値動作があることははっきりしている。この
しきい値動作は全デバイスが光に基づく画像信号電荷を
出力することができる動作範囲と一致していることが好
ましい。たとえば、もし全デバイスの電位の所望動作範
囲が１〜５ボルトであれば、ゲート酸化物１５の所に形
成される望ましいしきい値は約０．７ボルトである。対
照的に、フィールド酸化物１０の大部分のフィールド酸
化物のさらに厚い区域は、動作範囲を十分に越えたしき
い値、たとえば１５ボルトを有するであろう。従って、
ギャップ１４での基層１１とポリシリコン層１２との境
界は、「光ゲート」すなわち空乏ゲート型光センサとし
て使用される本質的なゲートトランジスタを形成してい
る。なお、図２のデバイスが作動中のとき、ポリシリコ
ン層１２は、ギャップ１４のゲート酸化物１５と相互作
用して、基層１１中に空乏領域１６を形成する。
１４内のシリコンとポリシリコン層１２との境界に本質
上生成されているものは、ソースまたはドレインが存在
しないことを除けば、小さいＮチャンネル・トランジス
タゲートである。しかし、特にゲート酸化物１５の所
に、しきい値動作があることははっきりしている。この
しきい値動作は全デバイスが光に基づく画像信号電荷を
出力することができる動作範囲と一致していることが好
ましい。たとえば、もし全デバイスの電位の所望動作範
囲が１〜５ボルトであれば、ゲート酸化物１５の所に形
成される望ましいしきい値は約０．７ボルトである。対
照的に、フィールド酸化物１０の大部分のフィールド酸
化物のさらに厚い区域は、動作範囲を十分に越えたしき
い値、たとえば１５ボルトを有するであろう。従って、
ギャップ１４での基層１１とポリシリコン層１２との境
界は、「光ゲート」すなわち空乏ゲート型光センサとし
て使用される本質的なゲートトランジスタを形成してい
る。なお、図２のデバイスが作動中のとき、ポリシリコ
ン層１２は、ギャップ１４のゲート酸化物１５と相互作
用して、基層１１中に空乏領域１６を形成する。
【００１５】酸化物層１０の典型的な厚さは約０．３μ
ｍであり、ポリシリコン層１２の典型的な深さは約０．
３μｍである。４００センサ／インチの画像走査アレイ
に使用されるであろう１個の感光性露光区域の典型的な
全幅は約５０×６０μｍである。
ｍであり、ポリシリコン層１２の典型的な深さは約０．
３μｍである。４００センサ／インチの画像走査アレイ
に使用されるであろう１個の感光性露光区域の典型的な
全幅は約５０×６０μｍである。
【００１６】図１〜図３に示した全体構造は、関連する
トランスファゲートを有する光ゲートの全体構造であ
る。図３をよく見ると、トランスファ回路２０に隣接す
るギャップ１４の一部はポリシリコン層２４の間の空所
を占める一連のＮ＋拡散２２の方に伸びていることが判
るであろう。また、種々のＮ＋拡散２２と隣接するポリ
シリコン層２４は金属電極が設けられていることが判
る。各金属電極は特定の識別された入力を有する。文字
表示ＰＧ，ＰＴ，ＰＲ，Ｖout ，Ｖreset は、トランス
ファ回路２０で読み出される基層１１内に発生した信号
を読み出すため信号電荷を特定の順序で置くことができ
る場所を表す。
トランスファゲートを有する光ゲートの全体構造であ
る。図３をよく見ると、トランスファ回路２０に隣接す
るギャップ１４の一部はポリシリコン層２４の間の空所
を占める一連のＮ＋拡散２２の方に伸びていることが判
るであろう。また、種々のＮ＋拡散２２と隣接するポリ
シリコン層２４は金属電極が設けられていることが判
る。各金属電極は特定の識別された入力を有する。文字
表示ＰＧ，ＰＴ，ＰＲ，Ｖout ，Ｖreset は、トランス
ファ回路２０で読み出される基層１１内に発生した信号
を読み出すため信号電荷を特定の順序で置くことができ
る場所を表す。
【００１７】図４は、フィールド酸化物１０に当たった
光によって発生した信号をトランスファ回路２０で読み
出すために、種々の指示された電極に置かれる信号の順
序を示す比較タイミング図である。図４には、ＰＴに置
くことができる信号の２つの変形が示されている。Ｐ
Ｔ′は、特定のフィールド酸化物からの信号を他の画像
信号に多重化することになっている場合にＰＴに置くべ
き好ましい信号である。簡単に述べると、最初に、ポリ
シリコン層１２とフィールド酸化物１０の組合せによっ
て形成された光ゲートＰＧに電位ＶＤＤが置かれる。ポ
リシリコン層１２上の初期電位はポリシリコン層１２の
下に電位の井戸を生成する。空乏ゲート型光センサの分
野で一般に知られているように、ポリシリコン層１２か
ら特定の電荷を読み出すには、トランスファゲートＰＴ
上の電位を一時的に光ゲートＰＧ内の電位より高くしな
ければならない。このため、読出し時間に、光ゲートＰ
Ｇ上の電位は一時的にアースまで下げられるが、トラン
スファゲートＰＴ上の電位は一定のままか（ＰＴの場
合）、あるいは光ゲートＰＧ上の電位の一時的な低下の
直前および直後に、比較的低いレベルＰＴＬから比較的
高いレベルＰＴＨへ一時的に高められる（ＰＴ′の場
合）。
光によって発生した信号をトランスファ回路２０で読み
出すために、種々の指示された電極に置かれる信号の順
序を示す比較タイミング図である。図４には、ＰＴに置
くことができる信号の２つの変形が示されている。Ｐ
Ｔ′は、特定のフィールド酸化物からの信号を他の画像
信号に多重化することになっている場合にＰＴに置くべ
き好ましい信号である。簡単に述べると、最初に、ポリ
シリコン層１２とフィールド酸化物１０の組合せによっ
て形成された光ゲートＰＧに電位ＶＤＤが置かれる。ポ
リシリコン層１２上の初期電位はポリシリコン層１２の
下に電位の井戸を生成する。空乏ゲート型光センサの分
野で一般に知られているように、ポリシリコン層１２か
ら特定の電荷を読み出すには、トランスファゲートＰＴ
上の電位を一時的に光ゲートＰＧ内の電位より高くしな
ければならない。このため、読出し時間に、光ゲートＰ
Ｇ上の電位は一時的にアースまで下げられるが、トラン
スファゲートＰＴ上の電位は一定のままか（ＰＴの場
合）、あるいは光ゲートＰＧ上の電位の一時的な低下の
直前および直後に、比較的低いレベルＰＴＬから比較的
高いレベルＰＴＨへ一時的に高められる（ＰＴ′の場
合）。
【００１８】このＰＧとＰＴ間の一時的な変化の効果
は、ポリシリコン層１２上に蓄積したすべての電荷（究
極的には基層１１に当たった光の効果による電荷）をポ
リシリコン層１２からトランスファゲート２０へ引き出
すことである。光ゲートから読み出された信号はＶout
上に電圧として現れる。その電圧は最後にＣＭＯＳ画像
処理回路に接続することができる。図４には、さらにリ
セットゲート電圧ＰＲが示されている。リセットゲート
電圧ＰＲは、電圧ＶＤＤによって一時的に起動されたと
き比較的高いリセット電圧Ｖr をＶout にロードする。
この目的は前信号の読出しに関係するすべての電位から
トランスファゲート２０をクリアすることであり、その
結果トランスファゲート２０に対し一様な暗レベルが設
定されるであろう。光ゲート上の光の強度に関係する信
号出力Ｖsig は、図示のように、リセット電圧Ｖr −Ｖ
sig に関係する値としてＶout に現れる。
は、ポリシリコン層１２上に蓄積したすべての電荷（究
極的には基層１１に当たった光の効果による電荷）をポ
リシリコン層１２からトランスファゲート２０へ引き出
すことである。光ゲートから読み出された信号はＶout
上に電圧として現れる。その電圧は最後にＣＭＯＳ画像
処理回路に接続することができる。図４には、さらにリ
セットゲート電圧ＰＲが示されている。リセットゲート
電圧ＰＲは、電圧ＶＤＤによって一時的に起動されたと
き比較的高いリセット電圧Ｖr をＶout にロードする。
この目的は前信号の読出しに関係するすべての電位から
トランスファゲート２０をクリアすることであり、その
結果トランスファゲート２０に対し一様な暗レベルが設
定されるであろう。光ゲート上の光の強度に関係する信
号出力Ｖsig は、図示のように、リセット電圧Ｖr −Ｖ
sig に関係する値としてＶout に現れる。
【００１９】トランスファゲート２０のための構造、た
とえば転送電圧ＰＴとリセット電圧ＰＲのためのノード
は、たとえばポリシリコン層１２を作る工程と同じ積層
工程で作ることができることは明らかであろう。図５
は、本発明のもう１つの実施例の縦断面図である。図５
に示した構造は、転送電圧ＰＴのためのノードがポリシ
リコン層１２と同じポリシリコンの層で作られておら
ず、ポリシリコン層１２に直接接続された別個のポリシ
リコン層で作られている点で、図３に示した構造とは異
なる。この別個のポリシリコン層２５はポリシリコン層
１２とは異なる積層工程で作ることが好ましい。また２
つの層が永久に短絡しないように、層２５とポリシリコ
ン層１２との境界に薄い酸化物の層（図示せず）を設け
るべきである。図５の構造の利点は、動作中、ＰＧ（す
なわちポリシリコン層１２）とＰＴ（層２５）間の相対
的電位に変化があるとき、ポリシリコン層１２に残留電
荷が残らないことである。
とえば転送電圧ＰＴとリセット電圧ＰＲのためのノード
は、たとえばポリシリコン層１２を作る工程と同じ積層
工程で作ることができることは明らかであろう。図５
は、本発明のもう１つの実施例の縦断面図である。図５
に示した構造は、転送電圧ＰＴのためのノードがポリシ
リコン層１２と同じポリシリコンの層で作られておら
ず、ポリシリコン層１２に直接接続された別個のポリシ
リコン層で作られている点で、図３に示した構造とは異
なる。この別個のポリシリコン層２５はポリシリコン層
１２とは異なる積層工程で作ることが好ましい。また２
つの層が永久に短絡しないように、層２５とポリシリコ
ン層１２との境界に薄い酸化物の層（図示せず）を設け
るべきである。図５の構造の利点は、動作中、ＰＧ（す
なわちポリシリコン層１２）とＰＴ（層２５）間の相対
的電位に変化があるとき、ポリシリコン層１２に残留電
荷が残らないことである。
【００２０】図１に示した本発明の好ましい実施例は電
荷集合層として実際に役に立つ「ドーナツ」形のポリシ
リコン層を開示しているが、本発明の全体構造は、たと
えばＣＣＤ段またはＣＭＯＳフォトダイオードに応用さ
れたほぼ同様なドーナツ構造とはかなりの点で異なる。
第１に、固体走査装置の分野において一般的である多段
ＣＣＤの場合、電荷集合層の一般的なドーナツ構造は効
率が悪いであろう。その理由は、ドーナツ形の電荷集合
層がＣＣＤ段から電荷を集める際に非効率の原因になる
からである。
荷集合層として実際に役に立つ「ドーナツ」形のポリシ
リコン層を開示しているが、本発明の全体構造は、たと
えばＣＣＤ段またはＣＭＯＳフォトダイオードに応用さ
れたほぼ同様なドーナツ構造とはかなりの点で異なる。
第１に、固体走査装置の分野において一般的である多段
ＣＣＤの場合、電荷集合層の一般的なドーナツ構造は効
率が悪いであろう。その理由は、ドーナツ形の電荷集合
層がＣＣＤ段から電荷を集める際に非効率の原因になる
からである。
【００２１】米国特許第５，１８７，３８０号および特
公開Ａ２−５７９２８７７号の場合、ＣＭＯＳフォトダ
イオードまたは放射検出器の中にドーナツ構造がある。
それら２つのケースでは、ドーナツ構造の総合的目的は
光センサの全キャパシタンスを小さくすることである。
ＣＭＯＳ光センサの場合、最終出力は電位の形の信号で
あり、その信号はより低い電位の区域へ転送されて光セ
ンサから読み出される。従って、そのようなケースで
は、光センサのキャパシタンスは予測できない雑音源で
あるので、光センサ自身のキャパシタンスを最小にする
ことが望ましい。しかし、本発明は空乏ゲート型光セン
サ、すなわち光ゲートを目指しており、光ゲートの最終
出力（すなわちポリシリコン層１２から出力されるも
の）は電位の形でなく、電荷の形をしている。読出しス
ピル（read out spill) の間に、たとえばＰＧやＰＴが
相対的極性を変える時に、基層１１の露光区域内に発生
したすべての自由電荷はフラッシュアウトされる。転送
される電荷の量は電圧に依存しないので、電荷が転送さ
れる回路上の電圧によって電荷は影響されないであろ
う。従って、フォトダイオードの場合に重要である接合
キャパシタンスとの関係は、光ゲートの機能と関係がな
い完全に異なる問題である。本発明においてドーナツま
たは他の構造にする主な理由は、電荷を集めるポリシリ
コン層の青色減衰効果を避けるためである。
公開Ａ２−５７９２８７７号の場合、ＣＭＯＳフォトダ
イオードまたは放射検出器の中にドーナツ構造がある。
それら２つのケースでは、ドーナツ構造の総合的目的は
光センサの全キャパシタンスを小さくすることである。
ＣＭＯＳ光センサの場合、最終出力は電位の形の信号で
あり、その信号はより低い電位の区域へ転送されて光セ
ンサから読み出される。従って、そのようなケースで
は、光センサのキャパシタンスは予測できない雑音源で
あるので、光センサ自身のキャパシタンスを最小にする
ことが望ましい。しかし、本発明は空乏ゲート型光セン
サ、すなわち光ゲートを目指しており、光ゲートの最終
出力（すなわちポリシリコン層１２から出力されるも
の）は電位の形でなく、電荷の形をしている。読出しス
ピル（read out spill) の間に、たとえばＰＧやＰＴが
相対的極性を変える時に、基層１１の露光区域内に発生
したすべての自由電荷はフラッシュアウトされる。転送
される電荷の量は電圧に依存しないので、電荷が転送さ
れる回路上の電圧によって電荷は影響されないであろ
う。従って、フォトダイオードの場合に重要である接合
キャパシタンスとの関係は、光ゲートの機能と関係がな
い完全に異なる問題である。本発明においてドーナツま
たは他の構造にする主な理由は、電荷を集めるポリシリ
コン層の青色減衰効果を避けるためである。
【００２２】断面図は本発明のさまざまな層の断面形を
ある程度理想化して示しているが、この分野の専門家
は、たとえば図２および図３に示した層の全体形状は単
にそのような層の望ましい形状を示すことを意図するも
のであること、また図２および図３に示した構造の実際
の実施例はたとえば個々の層の上に先細の縁を有するで
あろうということを理解されるであろう。
ある程度理想化して示しているが、この分野の専門家
は、たとえば図２および図３に示した層の全体形状は単
にそのような層の望ましい形状を示すことを意図するも
のであること、また図２および図３に示した構造の実際
の実施例はたとえば個々の層の上に先細の縁を有するで
あろうということを理解されるであろう。
【図１】本発明に係るトランスファゲートを有する光セ
ンサの構造の平面図である。
ンサの構造の平面図である。
【図２】図１の線２に沿った横断面図である。
【図３】図１の線３に沿った縦断面図である。
【図４】信号をベースとする電荷を読み出すため、本発
明に係る光センサのさまざまな部分に加える電位を示す
タイミング図である。
明に係る光センサのさまざまな部分に加える電位を示す
タイミング図である。
【図５】本発明に係るトランスファゲートを有する光セ
ンサのもう１つの実施例の図３に似た縦断面図である。
ンサのもう１つの実施例の図３に似た縦断面図である。
１０ フィールド酸化物層 １１ シリコン基層 １２ ポリシリコン層 １４ ギャップ １５ ゲート酸化物 ２０ トランスファ回路（ゲート） ２２ Ｎ＋拡散 ２４ ポリシリコン層 ２５ 別個のポリシリコン層 ＰＧ，ＰＴ，ＰＲ，Ｖout ，Ｖreset 信号電荷を特定
の順序で置くことができる場所
の順序で置くことができる場所
フロントページの続き (72)発明者 ジャグディッシュ シー タンドン アメリカ合衆国 ニューヨーク州 14450 フェアポート カークビー トレイル 43 (72)発明者 スコット エル テヴィンクル アメリカ合衆国 ニューヨーク州 14519 オンタリオ バーグ ロード 193
Claims (3)
- 【請求項１】 空乏ゲート型光センサにおいて、 光にさらすことができる露光区域を含む主表面を形成し
ている、結晶質シリコンから成る基層と、 前記基層の主表面に隣接して配置され、該主表面中にギ
ャップを形成し、前記露光区域内に前記ギャップの直ぐ
隣に酸化物を有するフィールド酸化物層と、 前記主表面に配置され、前記ギャップを実質上覆い、前
記露光区域の一部分の上と前記ギャップの直ぐ外側のフ
ィールド酸化物層の一部分の上に広がっているポリシリ
コン層とを有し、 前記基層と前記ポリシリコン層とが、それらの界面にお
いて、所定のしきい値電圧をもつゲートを形成している
ことを特徴とする空乏ゲート型光センサ。 - 【請求項２】 請求項１に記載の光センサにおいて、前
記ギャップは、前記基層の主表面の一部分の前記露光区
域内に囲い込み区域を形成するように構成されているこ
とを特徴とする光センサ。 - 【請求項３】 請求項１に記載の光センサにおいて、更
に、前記基層と前記ポリシリコン層との界面にゲート酸
化物を有することを特徴とする光センサ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/976,273 US5909041A (en) | 1997-11-21 | 1997-11-21 | Photogate sensor with improved responsivity |
| US08/976273 | 1997-11-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11233807A true JPH11233807A (ja) | 1999-08-27 |
| JP4368439B2 JP4368439B2 (ja) | 2009-11-18 |
Family
ID=25523946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32479998A Expired - Fee Related JP4368439B2 (ja) | 1997-11-21 | 1998-11-16 | 空乏ゲート型光センサ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5909041A (ja) |
| JP (1) | JP4368439B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6380572B1 (en) * | 1998-10-07 | 2002-04-30 | California Institute Of Technology | Silicon-on-insulator (SOI) active pixel sensors with the photosite implemented in the substrate |
| US6157019A (en) * | 1999-03-31 | 2000-12-05 | Xerox Corporation | Edge photosite definition by opaque filter layer |
| US6333205B1 (en) * | 1999-08-16 | 2001-12-25 | Micron Technology, Inc. | CMOS imager with selectively silicided gates |
| US6949445B2 (en) * | 2003-03-12 | 2005-09-27 | Micron Technology, Inc. | Method of forming angled implant for trench isolation |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5912034B2 (ja) * | 1981-07-22 | 1984-03-19 | 沖電気工業株式会社 | 受光半導体装置 |
| DE3706278A1 (de) * | 1986-02-28 | 1987-09-03 | Canon Kk | Halbleitervorrichtung und herstellungsverfahren hierfuer |
| US5187380A (en) * | 1992-04-09 | 1993-02-16 | General Electric Company | Low capacitance X-ray radiation detector |
| US5471515A (en) * | 1994-01-28 | 1995-11-28 | California Institute Of Technology | Active pixel sensor with intra-pixel charge transfer |
| US5631704A (en) * | 1994-10-14 | 1997-05-20 | Lucent Technologies, Inc. | Active pixel sensor and imaging system having differential mode |
| US5576763A (en) * | 1994-11-22 | 1996-11-19 | Lucent Technologies Inc. | Single-polysilicon CMOS active pixel |
| US5625210A (en) * | 1995-04-13 | 1997-04-29 | Eastman Kodak Company | Active pixel sensor integrated with a pinned photodiode |
| US5739562A (en) * | 1995-08-01 | 1998-04-14 | Lucent Technologies Inc. | Combined photogate and photodiode active pixel image sensor |
| US5587596A (en) * | 1995-09-20 | 1996-12-24 | National Semiconductor Corporation | Single MOS transistor active pixel sensor cell with automatic anti-blooming and wide dynamic range |
-
1997
- 1997-11-21 US US08/976,273 patent/US5909041A/en not_active Expired - Lifetime
-
1998
- 1998-11-16 JP JP32479998A patent/JP4368439B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5909041A (en) | 1999-06-01 |
| JP4368439B2 (ja) | 2009-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8159010B2 (en) | Solid-state image pick-up device and imaging system using the same | |
| CN104380468B (zh) | 固态成像装置、固态成像装置的制造方法和电子设备 | |
| JP3457551B2 (ja) | 固体撮像装置 | |
| JP3645585B2 (ja) | オーバフロードレイン構造を有する電荷結合素子型固体撮像装置 | |
| US6169318B1 (en) | CMOS imager with improved sensitivity | |
| TW201539728A (zh) | 具有介電電荷捕捉裝置之影像感測器 | |
| JP3180748B2 (ja) | 固体撮像装置 | |
| JP2002237614A (ja) | 光電変換装置及びその駆動方法並びに情報処理装置 | |
| JP2004104084A (ja) | Ａｅａｆ用固体撮像装置及び同撮像装置を用いたカメラ | |
| JP2866328B2 (ja) | 固体撮像素子 | |
| JPH07226495A (ja) | 減少されたフォトダイオード間のクロストークを有するｃｃｄ画像センサー | |
| JP2710292B2 (ja) | 固体撮像素子 | |
| EP1213765B1 (en) | Solid state imaging device | |
| JPH1197655A (ja) | 固体撮像素子 | |
| JPH0778959A (ja) | 固体撮像素子 | |
| JP4368439B2 (ja) | 空乏ゲート型光センサ | |
| JPH11355510A (ja) | 光電性チップ | |
| JP2917361B2 (ja) | 固体撮像素子 | |
| JP4419264B2 (ja) | 固体撮像装置 | |
| JPH04502236A (ja) | 固体イメージセンサ | |
| CN104170088A (zh) | 固态成像设备和电子装置 | |
| JPH05175471A (ja) | 固体撮像装置 | |
| JP4929981B2 (ja) | 固体撮像素子 | |
| JP3138502B2 (ja) | 固体撮像素子 | |
| JPH0794694A (ja) | 固体撮像素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090323 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090623 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090727 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090826 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130904 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |