JPH11233667A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH11233667A
JPH11233667A JP2844998A JP2844998A JPH11233667A JP H11233667 A JPH11233667 A JP H11233667A JP 2844998 A JP2844998 A JP 2844998A JP 2844998 A JP2844998 A JP 2844998A JP H11233667 A JPH11233667 A JP H11233667A
Authority
JP
Japan
Prior art keywords
wiring pattern
semiconductor chip
insulating member
electrode terminal
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2844998A
Other languages
English (en)
Inventor
Takashi Nakajima
高士 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP2844998A priority Critical patent/JPH11233667A/ja
Publication of JPH11233667A publication Critical patent/JPH11233667A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features

Abstract

(57)【要約】 （修正有） 【課題】グリッドアレイ型半導体装置の製造工程の削減
に有効な半導体装置を提供する。 【解決手段】第１の絶縁性基板１６と、上に形成された
配線パターン１４と、前記配線パターン上に形成された
第２の絶縁性部材と、前記配線パターンと電気的に接続
され、前記第１の絶縁性部材から露出する外部電極端子
１８と、前記第２の絶縁性部材内に設けられた開口部を
介して前記配線パターンと半導体チップとを接続する放
熱部材と、前記半導体チップの電極端子と前記配線パタ
ーンとを電気的に接続するワイヤー１２と、前記半導体
チップを前記ワイヤーとともに樹脂封止するモールド樹
脂とを具備する半導体装置。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に、グリッドアレイ型半導体装置の製造工程の削
減に有効な半導体装置に関する。
【０００２】
【従来の技術】近年、プリント基板の高密度実装化およ
び半導体装置の高密度化に伴い、半導体装置の底面に半
田ボールをグリッド状に配設したＢＧＡ（ボールグリッ
ド）型の半導体装置が注目されている。
【０００３】このＢＧＡ型半導体装置では、絶縁性の基
板の表面には配線パターンが、当該絶縁性基板の裏面に
は半田ボールが配設され、当該該絶縁性基板内に形成さ
れたスルーホールを介して前記配線パターンと前記半田
ボールが電気的に接続されてる。
【０００４】
【発明が解決しようとする課題】しかし、上記のような
ＢＧＡ型半導体装置を製造する場合には、前記スルーホ
ールを形成し、当該形成されたスルーホールの内周に導
電めっきを施した後、前記絶縁性基板の半田ボールが配
設される面をソルダーレジスト等の絶縁膜で被覆し、前
記スルーホールに施された導電めっきと連結する配線パ
ターン上に半田ボールを溶融固着するという一連の工程
が必要となる。
【０００５】特に、上記半田ボールの固着工程は、半田
ボールの供給、リフロー、固着状態の検査等に工数を要
するため、半導体装置の製造工程においてかなりのウェ
イトがおかれている。
【０００６】そこで、本発明は、グリッドアレイ型半導
体装置の製造工程の削減に有効な半導体装置を提供する
ことを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、請求項１記載の発明は、第１の絶縁性部材と、前記
第１の絶縁性部材上に形成された配線パターンと、前記
配線パターン上に形成された第２の絶縁性部材と、前記
配線パターンと電気的に接続され、前記第１の絶縁性部
材から露出する外部電極端子と、前記第２の絶縁性部材
内に設けられた開口部を介して前記配線パターンと半導
体チップとを接続する放熱部材と、前記半導体チップの
電極端子と前記配線パターンとを電気的に接続するワイ
ヤーと、前記半導体チップを前記ワイヤーとともに樹脂
封止するモールド樹脂とを具備することを特徴とする。
【０００８】また、請求項２記載の発明は、絶縁性部材
と、前記絶縁性部材上に形成された配線パターンと、前
記配線パターンと電気的に接続され、前記第１の絶縁性
部材から露出する外部電極端子と、前記配線パターン上
に塗布された樹脂接着材層上に載置された半導体チップ
と、前記半導体チップの電極端子と前記配線パターンと
を電気的に接続するワイヤーと、前記半導体チップを前
記ワイヤーとともに樹脂封止するモールド樹脂とを具備
することを特徴とする。
【０００９】また、請求項３記載の発明は、第１の絶縁
性部材と、前記第１の絶縁性部材上に形成された配線パ
ターンと、前記配線パターン上に形成された第２の絶縁
性部材と、前記第１の絶縁性部内に形成され、前記配線
パターンと電気的に接続された外部電極端子と、前記第
２の絶縁性部材内に設けられた開口部を介して前記配線
パターンと半導体チップとを接続する放熱部材と、前記
半導体チップの電極端子と前記配線パターンとを電気的
に接続するワイヤーと、前記半導体チップを前記ワイヤ
ーとともに樹脂封止するモールド樹脂とを具備すること
を特徴とする。
【００１０】また、請求項４記載の発明は、絶縁性基板
の両側に配線パターンが形成された両面基板と、前記両
面基板の両側に形成された配線パターンのうち、上面側
の配線パターン上に形成された絶縁性部材と、前記両面
基板の両側に形成された配線パターンのうち、底面側の
配線パターンをランド状に形成してなる外部電極端子
と、前記両面基板内に設けられ、前記上面側の配線パタ
ーンと前記外部電極端子とを電気的に接続する導電性部
材と、前記絶縁性部材内に設けられた開口部を介して前
記上面側の配線パターンと半導体チップとを接続する放
熱部材と、前記半導体チップの電極端子と前記上面側の
配線パターンとを電気的に接続するワイヤーと、前記半
導体チップを前記ワイヤーとともに樹脂封止するモール
ド樹脂とを具備することを特徴とする。
【００１１】また、請求項５記載の発明は、絶縁性基板
の片側に配線パターンが形成された片面基板と、前記配
線パターン上に形成された絶縁性部材と、前記片面基板
内に設けられ、前記配線パターンを外部に導く導電性部
材と、前記絶縁性部材内に設けられた開口部を介して前
記配線パターンと半導体チップとを接続する放熱部材
と、前記半導体チップの電極端子と前記配線パターンと
を電気的に接続するワイヤーと、前記半導体チップを前
記ワイヤーとともに樹脂封止するモールド樹脂とを具備
することを特徴とする。
【００１２】また、請求項６記載の発明は、第１の絶縁
性部材と、前記第１の絶縁性部材上に接着層を介して固
着された配線パターンと、前記配線パターン上に形成さ
れた第２の絶縁性部材と、前記第１の絶縁性部材から突
出して形成された外部電極端子と、前記第１の絶縁性部
材内に設けられ、前記配線パターンと前記外部電極端子
とを電気的に接続する導電性部材と、前記第２の絶縁性
部材内に設けられた開口部を介して前記配線パターンと
半導体チップとを接続する放熱部材と、前記半導体チッ
プの電極端子と前記配線パターンとを電気的に接続する
ワイヤーと、前記半導体チップを前記ワイヤーとともに
樹脂封止するモールド樹脂とを具備することを特徴とす
る。
【００１３】
【発明の実施の形態】以下、本発明に係る半導体装置の
一実施の形態を添付図面を参照して詳細に説明する。
【００１４】まず、図１を使用して本発明の概要を説明
する。図１は、本発明の第１の実施形態に係る半導体装
置の構造を示す断面図である。
【００１５】本発明は、同図に示すように、絶縁性基板
１６の所定位置に開口部を形成し、該開口部から配線パ
ターン１４を外部に露出させ、該露出した部分にめっき
処理を施すことにより、外部電極端子１８を形成し、前
述した課題を解決するものである。
【００１６】以下、本発明の内容をさらに詳細に説明す
る。
【００１７】図１に示す第１の実施形態に係る半導体装
置は、当該半導体装置の土台となる絶縁性基板１６の表
面上に配線パターン１４が形成され、当該配線パターン
１４は、ソルダーレジスト１３で被覆される。ここで、
この絶縁性基板１６としては、ポリイミドテープ２３が
使用される。このポリイミドテープ２３は、２５〜５０
μｍの厚さで構成することが好ましい。
【００１８】当該絶縁性基板１６には、配線パターン１
４を外部に露出させる開口部がグリッド状に設けられ、
当該開口部には外部電極端子１８が形成される。この外
部電極端子１８は、配線パターン１４の露出部に施され
たＮｉ／Ａｕめっきで構成されており、その形状はラン
ド状となっている。このＮｉ／Ａｕめっきは、ニッケル
が１μｍ以上、金が０．３μｍ以上の厚さで構成するこ
とが好ましい。
【００１９】このように、絶縁性基板１６から露呈した
配線パターン１４上に外部電極端子１８が形成された構
造とすることにより、従来スルーホールの内周に施され
ていた導電めっきが不要となる。
【００２０】また、当該構成によれば、絶縁性基板１６
が半導体装置の底面に位置するため、ＢＧＡ型半導体装
置のように底面にソルダーレジストを設ける必要がなく
なるさらに、この第１の実施形態に係る半導体装置で
は、半導体チップ１１の中央部に対応するソルダーレジ
スト１３に開口部が設けられ、当該開口部を覆うように
塗布された銀ペースト１７等の放熱部材を介して半導体
チップ１１が搭載される。ここで、この銀ペーストは、
ワイヤー１２との干渉を避けるため、その塗布面積が半
導体チップ１１の底面以下となるように構成することが
好ましい。
【００２１】このように、半導体チップ１１を固着する
手段として銀ペースト１７を使用することにより、放熱
性を向上させることができる。
【００２２】上記のようにして搭載された半導体チップ
１１の電極パッドは、Ａｕ等で形成されたワイヤー１２
を介して前記配線パターン１４上に形成された内部電極
端子２２と接続され（ワイヤーボンディング）、モール
ド樹脂１０の充填によって半導体チップ１１とともに樹
脂封止される。ここで、上記内部電極端子２２は、外部
電極端子１８と同様にＮｉ／Ａｕめっきによって形成さ
れる。
【００２３】上記のように構成される半導体装置を回路
基板等のマザーボードに実装する場合には、マザーボー
ド側に１５０μｍ程度の厚さの半田クリームを塗布して
外部電極端子１８を載置し、リフロー工程によって当該
半田クリームと当該外部電極端子１８とを融着させる。
【００２４】尚、上述した第１の実施形態に係る半導体
装置では、前記外部電極端子１８として半田ボールを使
用し、ＢＧＡ型半導体装置として構成してもよい。この
場合には、従来のＢＧＡ型半導体装置で必要であったス
ルーホールのめっき工程と、半導体装置の底面に形成さ
れるソルダーレジストの被覆工程を削減することができ
る。
【００２５】次に、図２を使用して本発明の第２の実施
形態を説明する。
【００２６】図２は、本発明の第２の実施形態に係る半
導体装置の構造を示す断面図である。この第２の実施形
態に係る半導体装置は、前述した第１の実施形態に係る
半導体装置において、半導体チップ１１の搭載に使用さ
れていた銀ペーストに代えて、エポキシ樹脂からなる樹
脂接着層１９を使用したものである。
【００２７】この第２の実施形態に係る半導体装置で
は、図２に示すように、配線パターン１４上に樹脂接着
層１９が形成され、当該樹脂接着層１９の上に半導体チ
ップ１１が搭載される。このとき、半導体チップ１１の
搭載は、樹脂接着層１１に代えて、ダイシング時に予め
当該半導体チップ１１の底面に貼着された接着テープに
よって行なわれるように構成してもよい。
【００２８】この第２の実施形態に係る半導体装置で
は、樹脂接着層１９が介在することによって半導体チッ
プ１１と配線パターン１４とが絶縁状態となるため、配
線パターン１４をソルダーレジストで被覆しなくてもよ
い。その他の構成は、第１の実施形態に係る半導体装置
と同様である。
【００２９】この第２の実施形態に示すように、半導体
チップ１１の放熱性が問題とならない場合には、銀ペー
ストに代えて樹脂接着層上に半導体チップ１１を搭載す
ることによっても、スルーホールめっき工程、底面のソ
ルダーレジスト被覆工程および半田ボール固着工程を削
減することができる。
【００３０】次に、図３を使用して本発明の第３の実施
形態を説明する。
【００３１】図３は、本発明の第３の実施形態に係る半
導体装置の構造を示す断面図である。この第３の実施形
態に係る半導体装置は、前述した第１の実施形態に係る
半導体装置に設けられた絶縁性基板が半導体チップ１１
搭載側に形成されたものである。
【００３２】当該第３の実施形態に係る半導体装置は、
図３に示すように、絶縁性基板１６の裏面に配線パター
ン１４が形成され、当該配線パターン１４の裏面がソル
ダーレジスト１３で被覆される。
【００３３】そして、外部電極端子１８が形成される位
置に対応して、配線パターン１４の裏面を被覆するソル
ダーレジスト１３に開口部を形成し、当該開口部内にＮ
ｉ／Ａｕめっきを施す。このとき、半導体装置を薄く形
成する場合には、上記Ｎｉ／Ａｕめっき量を調整し、外
部電極端子１８がソルダーレジスト１３を突出しないよ
うに形成する。同時に、絶縁性基板１６にポリイミドテ
ープを使用すれば、より薄く形成することができる。
【００３４】一方、絶縁性基板１６には、配線パターン
１４を露呈させワイヤー１２の接続領域となる開口部を
形成し、当該開口部内にＮｉ／Ａｕめっきを施して内部
電極端子２２を形成する。この内部電極端子２２は、ワ
イヤー１２を配線パターン１４に直接ボンディングしに
くい場合にのみ設ければよい。
【００３５】その他の構成は前述した第１の実施形態に
係る半導体装置と同様である。
【００３６】この第３の実施形態に示すように、絶縁性
基板１６を半導体チップ１１の搭載面側に形成すること
により、外部電極端子１８をソルダーレジストと同等の
薄さにすることができるため、半導体装置を薄く形成す
ることが可能となる。
【００３７】また、外部電極端子１８の薄型化は、Ｎｉ
／Ａｕめっき工程の簡略化にも寄与する次に、図４を使
用して本発明の第４の実施形態を説明する。
【００３８】図４は、本発明の第４の実施形態に係る半
導体装置の構造を示す断面図である。この第４の実施形
態に係る半導体装置は、両面基板を使用してグリッドア
レイ型半導体装置を構成したものである。
【００３９】この第４の実施形態に係る半導体装置で使
用する両面基板２０は、図４に示すように、絶縁性基板
１６の両側に配線パターン１４が形成された２００μｍ
程度の厚さを有するガラスエポキシ基板である。この両
面基板２０に形成された配線パターン１４のうち、底面
側のパターンはエッチングによってランドを構成する。
第４の実施形態に係る半導体装置では、このランドが外
部電極端子１８となる。
【００４０】ここで、両面基板２０には、外部電極端子
１８が設けられる位置に対応してスルーホールが形成さ
れ、当該スルーホールには銅ペースト等の導電性ペース
ト１５が充填される。このスルーホール内に充填された
導電性ペースト１５によって、配線パターン１４と外部
電極端子１８とは電気的に接続された状態となる。この
導電性ペースト１５の表面には、必要に応じてＮｉ／Ａ
ｕめっきが施される。その他の構成は、前述した第１の
実施形態に係る半導体装置と同様である。
【００４１】この第４の実施形態に示すように、両面基
板の底面側に設けられた配線パターンをランドとして使
用することによっても、製造工程の簡略化が図られた半
導体装置を提供することができる。
【００４２】次に、図５を使用して本発明の第５の実施
形態を説明する。
【００４３】図５は、本発明の第５の実施形態に係る半
導体装置の構造を示す断面図である。この第５の実施形
態に係る半導体装置は、前述した第４の実施形態に係る
半導体装置で使用する両面基板に代えて、片面基板を使
用した場合の例である。
【００４４】この第５の実施形態に係る半導体装置は、
図５に示すように、片面基板２１に形成されたスルーホ
ール内に導電性ペースト１５が充填され、当該充填され
た導電性ペーストの表面にＮｉ／Ａｕめっきが施されて
外部電極端子１８となる。その他の構成は、第４の実施
形態に係る半導体装置と同様である。
【００４５】この第５の実施形態に示すように、片面基
板２１を使用し、当該片面基板２１の底面から導電性ペ
ースト１５を突出させる構造とすることによっても、ス
ルーホールのめっき工程、ソルダーレジストの被覆工
程、半田ボールの固着工程を削減することができる。
【００４６】次に、図６を使用して本発明の第６の実施
形態を説明する。
【００４７】図６は、本発明の第６の実施形態に係る半
導体装置の構造を示す断面図である。この第６の実施形
態に係る半導体装置は、同図に示すように、絶縁性基板
１６としてポリイミドテープ２３を使用し、樹脂接着層
１９を介して当該ポリイミドテープ２３に配線パターン
１４が固着された構造を有するものである。
【００４８】上記のように、配線パターン１４と絶縁性
基板１６との間に樹脂接着層を介在させる場合には、製
造装置上での搬送性を考慮し、絶縁性基板１６の厚さを
７５〜１２５μｍとすることが好ましい。その他の構成
は、第１の実施形態に係る半導体装置と同様である。
【００４９】この第６の実施形態に示すように、樹脂接
着層１９を使用して配線パターン１４を絶縁性基板１６
に固着することによっても、他の実施形態と同様に、ス
ルーホールめっき工程等の削減を図ることができる。
【００５０】
【発明の効果】以上説明したように、本発明によれば、
グリッドアレイ型半導体装置の製造工程の削減に有効な
半導体装置を提供することができる。
【００５１】また、絶縁性基板１６から露呈した配線パ
ターン１４上に外部電極端子１８が形成された構造とす
ることにより、従来スルーホールの内周に施されていた
導電めっきが不要となる。
【００５２】また、当該構成によれば、絶縁性基板１６
が半導体装置の底面に位置するため、ＢＧＡ型半導体装
置のように底面にソルダーレジストを設ける必要がなく
なるまた、半導体チップ１１を固着する手段として銀ペ
ースト１７を使用することにより、放熱性を向上させる
ことができる。
【００５３】また、第２の実施形態に示すように、半導
体チップ１１の放熱性が問題とならない場合には、銀ペ
ーストに代えて樹脂接着層上に半導体チップ１１を搭載
することによっても、スルーホールめっき工程、底面の
ソルダーレジスト被覆工程および半田ボール固着工程を
削減することができる。
【００５４】また、第３の実施形態に示すように、絶縁
性基板１６を半導体チップ１１の搭載面側に形成するこ
とにより、外部電極端子１８をソルダーレジストと同等
の薄さにすることができるため、半導体装置を薄く形成
することが可能となる。
【００５５】また、外部電極端子１８の薄型化は、Ｎｉ
／Ａｕめっき工程の簡略化にも寄与するまた、第４の実
施形態に示すように、両面基板の底面側に設けられた配
線パターンをランドとして使用することによっても、製
造工程の簡略化が図られた半導体装置を提供することが
できる。
【００５６】また、第５の実施形態に示すように、片面
基板２１を使用し、当該片面基板２１の底面から導電性
ペースト１５を突出させる構造とすることによっても、
スルーホールのめっき工程、ソルダーレジストの被覆工
程、半田ボールの固着工程を削減することができる。
【００５７】また、第６の実施形態に示すように、樹脂
接着層１９を使用して配線パターン１４を絶縁性基板１
６に固着することによっても、他の実施形態と同様に、
スルーホールめっき工程等の削減を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置の構
造を示す断面図。
【図２】本発明の第２の実施形態に係る半導体装置の構
造を示す断面図。
【図３】本発明の第３の実施形態に係る半導体装置の構
造を示す断面図。
【図４】本発明の第４の実施形態に係る半導体装置の構
造を示す断面図。
【図５】本発明の第５の実施形態に係る半導体装置の構
造を示す断面図。
【図６】本発明の第６の実施形態に係る半導体装置の構
造を示す断面図。
【符号の説明】
１０…モールド樹脂、１１…半導体チップ、１２…ワイ
ヤー、１３…ソルダーレジスト、１４…配線パターン、
１５…導電性ペースト、１６…絶縁性基板、１７…銀ペ
ースト、１８…外部電極端子、１９…樹脂接着層、２０
…両面基板、２１…片面基板、２２…内部電極端子、２
３…ポリイミドテープ。

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 第１の絶縁性部材と、 前記第１の絶縁性部材上に形成された配線パターンと、 前記配線パターン上に形成された第２の絶縁性部材と、 前記配線パターンと電気的に接続され、前記第１の絶縁
    性部材から露出する外部電極端子と、 前記第２の絶縁性部材内に設けられた開口部を介して前
    記配線パターンと半導体チップとを接続する放熱部材
    と、 前記半導体チップの電極端子と前記配線パターンとを電
    気的に接続するワイヤーと、 前記半導体チップを前記ワイヤーとともに樹脂封止する
    モールド樹脂とを具備することを特徴とする半導体装
    置。
  2. 【請求項２】 絶縁性部材と、 前記絶縁性部材上に形成された配線パターンと、 前記配線パターンと電気的に接続され、前記第１の絶縁
    性部材から露出する外部電極端子と、 前記配線パターン上の樹脂接着材層上に載置された半導
    体チップと、 前記半導体チップの電極端子と前記配線パターンとを電
    気的に接続するワイヤーと、 前記半導体チップを前記ワイヤーとともに樹脂封止する
    モールド樹脂とを具備することを特徴とする半導体装
    置。
  3. 【請求項３】 第１の絶縁性部材と、 前記第１の絶縁性部材上に形成された配線パターンと、 前記配線パターン上に形成された第２の絶縁性部材と、 前記第１の絶縁性部内に形成され、前記配線パターンと
    電気的に接続された外部電極端子と、 前記第２の絶縁性部材内に設けられた開口部を介して前
    記配線パターンと半導体チップとを接続する放熱部材
    と、 前記半導体チップの電極端子と前記配線パターンとを電
    気的に接続するワイヤーと、 前記半導体チップを前記ワイヤーとともに樹脂封止する
    モールド樹脂とを具備することを特徴とする半導体装
    置。
  4. 【請求項４】 絶縁性基板の両側に配線パターンが形成
    された両面基板と、 前記両面基板の両側に形成された配線パターンのうち、
    上面側の配線パターン上に形成された絶縁性部材と、 前記両面基板の両側に形成された配線パターンのうち、
    底面側の配線パターンをランド状に形成してなる外部電
    極端子と、 前記両面基板内に設けられ、前記上面側の配線パターン
    と前記外部電極端子とを電気的に接続する導電性部材
    と、 前記絶縁性部材内に設けられた開口部を介して前記上面
    側の配線パターンと半導体チップとを接続する放熱部材
    と、 前記半導体チップの電極端子と前記上面側の配線パター
    ンとを電気的に接続するワイヤーと、 前記半導体チップを前記ワイヤーとともに樹脂封止する
    モールド樹脂とを具備することを特徴とする半導体装
    置。
  5. 【請求項５】 絶縁性基板の片側に配線パターンが形成
    された片面基板と、 前記配線パターン上に形成された絶縁性部材と、 前記片面基板内に設けられ、前記配線パターンを外部に
    導く導電性部材と、 前記絶縁性部材内に設けられた開口部を介して前記配線
    パターンと半導体チップとを接続する放熱部材と、 前記半導体チップの電極端子と前記配線パターンとを電
    気的に接続するワイヤーと、 前記半導体チップを前記ワイヤーとともに樹脂封止する
    モールド樹脂とを具備することを特徴とする半導体装
    置。
  6. 【請求項６】 第１の絶縁性部材と、 前記第１の絶縁性部材上に接着層を介して固着された配
    線パターンと、 前記配線パターン上に形成された第２の絶縁性部材と、 前記第１の絶縁性部材から突出して形成された外部電極
    端子と、 前記第１の絶縁性部材内に設けられ、前記配線パターン
    と前記外部電極端子とを電気的に接続する導電性部材
    と、 前記第２の絶縁性部材内に設けられた開口部を介して前
    記配線パターンと半導体チップとを接続する放熱部材
    と、 前記半導体チップの電極端子と前記配線パターンとを電
    気的に接続するワイヤーと、 前記半導体チップを前記ワイヤーとともに樹脂封止する
    モールド樹脂とを具備することを特徴とする半導体装
    置。
JP2844998A 1998-02-10 1998-02-10 半導体装置 Pending JPH11233667A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2844998A JPH11233667A (ja) 1998-02-10 1998-02-10 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2844998A JPH11233667A (ja) 1998-02-10 1998-02-10 半導体装置

Publications (1)

Publication Number Publication Date
JPH11233667A true JPH11233667A (ja) 1999-08-27

Family

ID=12248989

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2844998A Pending JPH11233667A (ja) 1998-02-10 1998-02-10 半導体装置

Country Status (1)

Country Link
JP (1) JPH11233667A (ja)

Similar Documents

Publication Publication Date Title
US6515361B2 (en) Cavity down ball grid array (CD BGA) package
JP2003017518A (ja) 混成集積回路装置の製造方法
KR19990029971A (ko) 반도체 디바이스
JP2000138317A (ja) 半導体装置及びその製造方法
JP3553195B2 (ja) 半導体装置とその製造方法
US5422515A (en) Semiconductor module including wiring structures each having different current capacity
JPH0864635A (ja) 半導体装置
JP3513983B2 (ja) チップキャリアの製造方法
JP2002057238A (ja) 集積回路パッケージ
JP3084648B2 (ja) 半導体装置
JPH11145322A (ja) 半導体装置
JPH11307694A (ja) 半導体装置およびその製造方法
JPH11233667A (ja) 半導体装置
JPH09148482A (ja) 半導体装置
JP2000286378A (ja) 樹脂封止型半導体装置
JPH10150065A (ja) チップサイズパッケージ
JP2006210796A (ja) 回路装置およびその製造方法
JP3258564B2 (ja) 半導体装置およびその製造方法
JP4068729B2 (ja) 樹脂封止型半導体装置とそれに用いられる回路部材
JP2004014568A (ja) 半導体装置
JP3192087B2 (ja) 半導体装置およびその製造方法
JPH0358455A (ja) 半導体パッケージ
JP2684757B2 (ja) 半導体装置パッケージ
KR20050073678A (ko) 비지에이 타입 패키지의 제조방법
JP2003332495A (ja) 半導体装置の製造方法