JPH11232470A - Ｄｒａｍ，ロジック混載ｌｓｉを使ったキャッシュメモリ及びそれを用いたグラフィックスシステム - Google Patents

Abstract

(57)【要約】 【課題】テクスチャマッピングにおいて高速で処理を行
うグラフィックスシステムを提供すること。 【解決手段】ジオメトリプロセッサ３０００から送られ
てくるコマンドに基づいて各描画プロセッサ４０００−
１〜４０００−４は、それぞれ接続するテクスチャキャ
ッシュ５０００−１〜５０００−４に格納されているテ
クスチャに基づいてテクスチャマッピングを行う。テク
スチャメモリ７０００は、テクスチャを記憶しており、
テクスチャメモリマネージャ６０００は、いずれかのテ
クスチャキャッシュ５０００−１〜５０００−４から転
送要求を受けると、対応するテクスチャを全てのテクス
チャキャッシュに転送する。これにより、データの転送
効率を向上させ、高速に処理を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、高速処理可能なグ
ラフィックスシステム及び、キャッシュメモリを提供す
ることにある。

【０００２】

【従来の技術】実時間のコンピュータ・グラフィックス
では、物体の表面についている模様などを表現する際に
テクスチャマッピングを行うのが一般的になっている。
テクスチャマッピングとは物体に張り付けるべき様々な
模様のイメージデータ（テクスチャ）を予めメモリに格
納しておき、物体を構成している多角形を表示空間（デ
スティネイション）へ画素展開する際に画素の位置に応
じたテクスチャの画素を参照し表示色を作る処理であ
る。このテクスチャマッピングについては、例えば特開
平6−309471 号公報に開示されている。この公報には、
複数のメモリに同一のテクスチャパターンを格納して複
数の描画処理ユニットで並列処理するモードと、異なる
テクスチャパターンを複数のメモリに格納し、いずれか
一つのパターンを選択して複数の描画処理ユニットで時
分割により処理するモードに切り替えて使用することが
開示されている。

【０００３】また、データ転送を高速化する手段とし
て、データの圧縮技術が知られている。

【０００４】

【発明が解決しようとする課題】しかしながら、描画プ
ロセッサを並列化して処理を高速化する場合、それぞれ
のプロセッサが固有のメモリ素子を持ち独立に処理を行
うと複数のメモリ素子が同一の内容を格納することにな
りメモリを有効に活用できない。

【０００５】また、一般の汎用プロセッサの並列化と異
なり、グラフィックスの場合は図１３に示すように各プ
ロセッサが隣り合ったデスティネーション画素を処理す
るためそれぞれのプロセッサが必要とするテクスチャの
画素も近いところにある。更にテクスチャマッピングに
おいては一般にフィルタが用いられるため、マッピング
の際参照されるテクスチャの画素は一般に１画素ではな
くその周辺領域（フィルタ領域）に含まれる全ての画素
が参照されるため、それぞれのプロセッサが必要とする
テクスチャの画素は重なり合っている。

【０００６】このようにテクスチャマッピングのように
全てのプロセッサがほぼ同じデータを必要とするような
特殊なローカリティを有する処理においては、汎用プロ
セッサの場合のような方式では有効なメモリ，キャッシ
ュ間の転送が行われない。

【０００７】また、テクスチャマッピングにおいてフィ
ルタ処理を施すには複数のテクスチャ画素を参照する必
要があるが、これらの画素がキャッシュ上に存在しない
場合にはメモリからこれらの画素値を転送しなければな
らない。テクスチャを圧縮して格納している場合、参照
画素が複数の圧縮単位ブロックにまたがる場合があるた
め、各キャッシュがメモリに要求するブロックが同時に
複数になる可能性が生じる。

【０００８】本発明の第一の目的は、メモリを有効に活
用するとともに、高速処理可能なグラフィックスシステ
ムを提供することにある。

【０００９】また、描画プロセッサ円滑に処理を行うた
めのキャッシュメモリを提供することにある。

【００１０】

【課題を解決するための手段】上記目的を達成するため
に本発明では、ＣＰＵと、複数種類のテクスチャ画像を
記憶するメモリと、ＣＰＵから送られてくるコマンドに
基づいて生成した図形にテクスチャ画像をマッピングす
るための複数の描画プロセッサと、各描画プロセッサと
接続され、描画プロセッサで処理されるテクスチャ画像
を記憶する複数のキャッシュメモリと、メモリ及び複数
のキャッシュメモリと接続され、キャッシュメモリから
の要求に応じて、メモリからキャッシュメモリへテクス
チャ画像を転送する転送装置とを有するグラフィック処
理システムにおいて、転送装置は、複数のキャッシュメ
モリからの要求のうち１つの要求を選択し、この要求に
対応するテクスチャ画像をメモリから全てのキャッシュ
メモリに転送することを特徴とする。

【００１１】複数の描画プロセッサで処理を行う場合、
描画プロセッサでは近隣の画素を処理するため、現在描
画プロセッサからの要求がなくても近い将来に要求が発
生する可能性がある。そこで、要求のないキャッシュメ
モリにもテクスチャを転送しておけば、近い将来描画プ
ロセッサが要求を出したときに対応することができると
ともに、メモリからキャッシュメモリへのデータの転送
効率を向上させることができる。

【００１２】また上記目的を達成するために本発明で
は、データを記憶するメモリ及びこのメモリに記憶され
たデータに基づいて処理を行うプロセッサと接続され、
プロセッサからの要求に応じてメモリから読み出したデ
ータを記憶する記憶部を有するキャッシュメモリにおい
て、記憶部は、プロセッサから要求がなく、かつメモリ
から転送されるデータを記憶し、記憶したデータが上記
プロセッサから要求されたデータと一致するときにデー
タをプロセッサに転送することを特徴とする。

【００１３】つまり、メモリキャッシュでプロセッサが
要求したデータと一致するかを比較することにより、描
画プロセッサから要求のないデータをも記憶することが
でき、近い将来必要となるデータを記憶することができ
る。

【００１４】また、上記目的を達成するために本発明で
は、データを記憶するメモリ及びこのメモリに記憶され
たデータに基づいて処理を行うプロセッサと接続され、
プロセッサからの要求に応じてメモリから読み出したデ
ータを記憶する記憶部を有するキャッシュメモリにおい
て、記憶部に記憶されたデータを読み出すための情報
が、メモリからデータを読み出すための情報より少ない
ことを特徴とする。これにより、読み出すための情報を
記憶するためのメモリを有効に使うことができる。

【００１５】また、上記目的を達成するために本発明で
は、プロセッサ及び圧縮されたテクスチャデータを記憶
するメモリと接続され、メモリから転送される圧縮され
たテクスチャデータを伸張する伸張部と、伸張されたテ
クスチャデータを記憶する記憶部と、テクスチャデータ
のフィルタリング処理を行うフィルタ演算部とを有する
ことを特徴とする。これにより、高機能なテクスチャメ
モリを実現することができる。

【００１６】

【発明の実施の形態】以下、図面に従って説明する。

【００１７】図１に本発明に基づくグラフィックスシス
テムの一実施例の構成を示す。本システムは、グラフィ
ックス処理を行う処理部とこの処理結果を表示するＣＲ
Ｔディスプレイ等の表示装置から構成される。また処理
部は、システムバスに接続されたCPU1000，CPU1000が処
理するプログラム及びデータを格納する主メモリMM2000
及び座標変換等を行うジオメトリプロセッサ３０００，
ジオメトリプロセッサ３０００から送られたデータから
表示するための画素データを生成する複数の描画プロセ
ッサ４０００−１〜４０００−４，各描画プロセッサ４
０００−１〜４０００−４が生成した画素データをそれ
ぞれ記憶する複数のフレームメモリFM8000−１〜8000−
４，フレームメモリFM8000−１〜8000−４に格納された
画素データを合成して表示データに変換するDAC9000 、
テクスチャであるイメージデータを圧縮して格納するテ
クスチャメモリ７０００，圧縮されたイメージデータを
伸張する伸張機能とフィルタ演算機能を有し、各描画プ
ロセッサごとに接続された複数のテクスチャキャッシュ
５０００−１〜５０００−４、及び各テクスチャキャッ
シュ５０００−１〜５０００−４にテクスチャメモリ７
０００に格納された圧縮されたイメージデータを転送す
るテクスチャメモリマネージャ６０００から構成されて
いる。

【００１８】CPU1000 は、主メモリＭＭ２００に格納さ
れたアプリケーションソフトを実行し、グラフィックス
処理を行うためのグラフィックスコマンドをジオメトリ
プロセッサ３０００に送る。ジオメトリプロセッサ３０
００は、送られたグラフィックコマンドに基づいて座標
変換など図形毎の幾何学計算を実行して、図形内部の画
素を生成するのに必要な情報を生成し、それぞれの描画
プロセッサ４０００−１〜４０００−４に送る。各描画
プロセッサ４０００−１〜４０００−４は、ジオメトリ
プロセッサ３０００から送られてきた図形の情報と、そ
の図形に張り付けられるイメージデータの情報を基に表
示するための画素データを生成する。各描画プロセッサ
４０００−１〜４０００−４が生成した画素データはそ
れぞれに接続されたフレームメモリFM8000−１〜8000−
４に記憶される。これらのフレームメモリFM8000−１〜
8000−４に記憶された画素データは表示周期に同期して
DAC9000 に読み出されＣＲＴディスプレイ等の表示装置
００００に表示される。テクスチャメモリ７０００は、
複数のテクスチャ画像であるイメージデータを圧縮して
格納している。各テクスチャ画像であるイメージデータ
は、アプリケーションソフトが予めジオメトリプロセッ
サ３０００とテクスチャメモリマネージャ６０００を介
して圧縮される。各テクスチャキャッシュ５０００−１
〜5000−４には、同じイメージデータが格納されるが、
このイメージデータはテクスチャメモリ７０００に格納
された１つのテクスチャ画像であるイメージデータの一
部分の複製である。ここで、「複製」とはテクスチャメ
モリ７０００に格納されたイメージデータと、テクスチ
ャキャッシュ５０００−１〜５０００−４に格納された
イメージデータが同一であることをいう。各描画プロセ
ッサ４０００−１〜４０００−２はそれぞれ接続された
テクスチャキャッシュ５０００−１〜5000−４からイメ
ージデータを読み出すが、もし要求したイメージデータ
がテクスチャキャッシュ５０００−１〜５０００−４上
に存在しなければ、テクスチャキャッシュ５０００−１
〜５０００−４はテクスチャメモリマネージャ６０００
に対して画像プロセッサから要求されたイメージデータ
をテクスチャメモリ７０００から転送するよう要求を出
す。テクスチャメモリマネージャ６０００は、各テクス
チャキャッシュ５０００−１〜５０００−４から出され
た要求を選択して、この選択した要求に対するイメージ
データをテクスチャメモリ７０００から読み出し、全て
のテクスチャキャッシュ５０００−１〜５０００−４へ
転送（ブロードキャスト）する。各テクスチャキャッシ
ュ５０００−１〜５０００−４はテクスチャメモリマネ
ージャ６０００から送られた圧縮されたイメージデータ
を伸張した後に記憶し、描画プロセッサ４０００−１〜
４０００−４からの要求に応じてイメージデータにフィ
ルタをかけて各描画プロセッサ４０００−１〜４０００
−４へ送る。

【００１９】このように本システムでは、複数の描画プ
ロセッサでテクスチャマッピングするものであり、この
場合各描画プロセッサは図１３に示すように互いに近く
のテクスチャであるイメージデータを参照する傾向が強
くなる。つまり、ある描画プロセッサが参照したイメー
ジデータは、その他の描画プロセッサでも近い内に参照
される可能性が高い。従って、あるテクスチャキャッシ
ュが要求したイメージデータをテクスチャメモリマネー
ジャが全てのテクスチャキャッシュにブロードキャスト
することで、転送効率を改善することができる。

【００２０】次に図２を用いてテクスチャ画像であるイ
メージデータを扱う際の単位（ブロック）について説明
する。尚、テクスチャ画像を構成する最小単位は画素で
ある。

【００２１】本実施例では、圧縮及び伸張を行うための
圧縮単位ブロックを４×４画素から構成し、テクスチャ
画像を圧縮する際の基本単位としている。従って、テク
スチャメモリ７０００からテクスチャキャッシュ５００
０−１〜５０００−４にデータを転送する際も（圧縮さ
れた）圧縮単位ブロックが単位となり、同一の圧縮単位
ブロックを構成するイメージデータは一度に連続してテ
クスチャキャッシュ５０００−１〜５０００−４に転送
されることになる。

【００２２】また、テクスチャキャッシュ５０００−１
〜５０００−４に格納されたイメージデータがテクスチ
ャメモリ７０００のどのテクスチャ画像のどの部分の複
製かを管理する単位を管理ブロックとし、８×８圧縮単
位ブロック、即ち３２×３２画素から構成する。即ち、
テクスチャキャッシュ５０００−１〜５０００−４はテ
クスチャキャッシュ５０００−１〜５０００−４に格納
されたデータがテクスチャメモリ７０００のどのアドレ
スのイメージデータであるかの情報を管理ブロック毎に
保持している。

【００２３】次に本実施例で使用するテクスチャ画像の
圧縮方式について図３を用いて説明する。圧縮前のテク
スチャ画像における１画素はRed（赤），Green（緑），
Blue（青)，Alpha（画素の透明度）のデータから構成さ
れている。尚、以下ではこの４色をＲ，Ｇ，Ｂ，Ａと記
す。

【００２４】既に述べたように本実施例では、４×４画
素を圧縮単位としている。この圧縮方式は、各Ｒ，Ｇ，
Ｂ，Ａごとに圧縮単位である４×４画素の色を代表する
２画素（例えば、最も色の濃い画素を第１色目，色の淡
い画素を第２色目とする。）を決定し、この２画素で４
×４画素の色を近似する。従って、圧縮情報はＲ，Ｇ，
Ｂ，Ａの代表の２画素の色(８bit×４(Ｒ，Ｇ，Ｂ，Ａ)
×２）と、４×４画素が代表２色のうちどちらに近いか
を表す各画素それぞれ１bit の選択信号（４（画素）×
４（画素））となる。以降この選択信号をＳと表す。こ
の圧縮方式により圧縮前１圧縮単位当り４×４×３２bi
t＝５１２bitだった情報が圧縮後に２×３２bit＋１６b
it＝８０bitになる。尚、この圧縮を行うのはCPU1000，
ジオメトリプロセッサ３０００等のいずれで行ってよ
い。

【００２５】次に図４を用いてテクスチャメモリ（７０
００）の構成と圧縮されたテクスチャ画像の格納方法に
ついて説明する。

【００２６】本実施例では、テクスチャメモリ７０００
は５つのＳＤＲＡＭチップから構成し、それぞれのチッ
プは５１２column×２０４８raw（columnアドレス９bi
t，rawアドレス１１bit）の４bank(bankアドレス２bi
t）構成とする。各bankは直前にアクティブにした１raw
分の情報がセンスアンプに保持されており、センスア
ンプ上の１column(８bit）の情報にアクセスする際は１
サイクル、それ以外はセンスアンプの入れ替えが生じる
ため６サイクルを要する。既に説明した圧縮情報はテク
スチャメモリ７０００に格納される際、第１色目のＲ，
Ｇ，Ｂ，Ａ各８bitと選択信号Ｓ(１６bit）のうちの前
半の８bitがテクスチャメモリ７０００を構成する５つ
のＳＤＲＡＭチップの同一アドレスに格納し、残りは連
続したcolumn アドレスとして格納する。つまり、第１
チップは代表の第１色目のＲ８bitと第２色目のＲ８bit
を連続したアドレスに格納する。第２チップから第４チ
ップも同様にＧ，Ｂ，Ａを格納する。第５チップはＳの
前半８bitと後半８bitを連続したアドレスに格納する。
このように同一の圧縮単位はＲ，Ｇ，Ｂ，Ａ，Ｓの５つ
に別れ５つのチップの同一アドレスに格納される。尚、
このＳＤＲＡＭチップは同時に同一rawの1column分８bi
t の情報を読み書きできるものとしている。テクスチャ
の３２×３２画素を管理ブロックとして、上述のように
その中の４×４画素を圧縮した情報(８０bit、各チップ
毎には１６it）を連続したアドレスで格納する。また、
図４に示すように矢印の方向にアドレスが連続してい
る。次に図５を用いてテクスチャキャッシュ５０００−
１〜５０００−４内のメモリモジュールの構成と伸張済
みのテクスチャ画像の格納方法について説明する。それ
ぞれのテクスチャキャッシュ５０００は８つのメモリモ
ジュールから構成し、その内４つのメモリモジュールご
とにそれぞれ独立に伸張済みのテクスチャを格納する。
それぞれのメモリモジュールは８colomn×２５６raw(co
lumnアドレス３bit，rawアドレス８bit）の８bank（ban
kアドレス３bit）構成とする。また、これらのメモリモ
ジュールは同時に同一rawの1column分(１６Ｂ，１２８b
it）の情報を読み書きできるものとして以下説明する。

【００２７】テクスチャの３２×３２画素を管理ブロッ
クとしてその中の４×４画素（圧縮単位ブロック）を４
分割し左下の２×２画素を第１及び第５モジュール（以
下ａモジュールという）に、右下の２×２画素を第２及
び第６モジュール（以下ｂモジュールという）に、左上
の２×２画素を第３及び第７モジュール（以下ｃモジュ
ールという）に、右上の２×２画素を第４及び第８モジ
ュール（以下ｄモジュールという）に格納する。また、
管理ブロック内の圧縮単位横一列は下から順に第１bank
から第８bankまでの同一raw アドレスに保持されてお
り、左から右に向かってcolumnアドレスが連続するよう
になっている。

【００２８】テクスチャキャッシュ５０００の各メモリ
モジュールもテクスチャメモリ７０００と同様に、各ｂ
ａｎｋは直前にアクティブにした１raw 分の情報がセン
スアンプに保持されており、センスアンプ上の１column
(１２８bit）の情報にアクセスする際は１サイクル、そ
れ以外はセンスアンプの入れ替えが生じるため６サイク
ルを要するものとする。

【００２９】次に図６を用いてテクスチャメモリ７００
０とテクスチャキャッシュ５０００のメモリモジュール
の（バイト）アドレスの意味づけと対応について説明す
る。まず、テクスチャメモリ７０００では、下位３bit
がＤＲＡＭチップの選択信号、次の９bitがcolumn アド
レス、次の２bitがbank選択信号、最上位の１１bitがra
wアドレスである。ここでチップ選択信号が３bitである
のはチップ数が５つあるためである。

【００３０】また、意味合いとしては、下位の４bit が
圧縮単位ブロック内のアドレス、次の６bitが管理ブロ
ック内の圧縮単位ブロックのアドレス、上位の１５bit
がテクスチャメモリ７０００全体における管理ブロック
のアドレスを意味している。圧縮単位ブロック内アドレ
スがcolumnアドレスに１bit 掛かっているのは１圧縮単
位ブロックを２サイクルかけて読むことに対応してい
る。

【００３１】テクスチャキャッシュ５０００のメモリモ
ジュールでは、下位４bit がcolumn内アドレス、次の２
bitがモジュール選択信号、次の３bitがcolumnアドレ
ス、次の３bitがbank 選択信号、上位の９bitがrawアド
レスである。意味合いとしては、下位の２bitが画素内
アドレス、次の２bitが２×２画素内の画素アドレス、
次の２bitが圧縮単位ブロック（４×４画素）内の２×
２画素アドレス、次の６bitが管理ブロック内の圧縮単
位ブロックアドレス、上位の９bit がテクスチャキャッ
シュ（５０００）全体における管理ブロックのアドレス
である。ここで、画素内アドレス，２×２画素内の画素
アドレス，圧縮単位内の２×２画素アドレスを合わせて
column内アドレスとモジュール選択信号内に収まってい
ることは１圧縮単位を１サイクルで読み出せることを意
味する。

【００３２】テクスチャメモリ７０００からテクスチャ
キャッシュ５０００へのテクスチャデータの転送は圧縮
単位ブロックを単位として行われる。従って、テクスチ
ャキャッシュ５０００のメモリモジュールとテクスチャ
メモリ７０００の情報の対応関係を容易にするためには
テクスチャキャッシュ５０００のメモリモジュールにお
ける管理ブロック内の圧縮単位ブロックアドレス以上を
テクスチャメモリ7000における管理ブロック内の圧縮単
位ブロックアドレス以上と一致させるのが望ましいがテ
クスチャメモリ７０００のメモリ空間の方が大きいため
６bit が対応付けられなくなる。

【００３３】このためテクスチャメモリ７０００のアド
レス情報をテクスチャキャッシュ５０００に保持する際
に、上位の６bit が喪失してしまいテクスチャキャッシ
ュ５０００内の情報がテクスチャメモリ７０００のどの
部分の複製なのか分からなくなってしまう。従って、こ
の情報を別に保存しておく必要があり、後述するテクス
チャキャッシュ５０００内のタグテーブルに格納する。

【００３４】図１４は、テクスチャキャッシュにおける
データ管理の概要を示したものである。この図に示すよ
うに記憶転送の単位である圧縮単位ブロックごとに有効
ビットを付加して、複数の圧縮単位ブロックで構成され
る管理ブロック単位にアドレスで管理することにより、
このアドレスを保持するための記憶領域を節約すること
ができる。

【００３５】次に図７を用いてテクスチャキャッシュ５
０００の構成と動作について説明する。但し、各メモリ
制御部は全く同じ形をしているため信号線名はメモリ制
御部＿１ ５２００＿１に関するもののみ付けている。

【００３６】アドレス変換部５３００は、内部レジスタ
を有し現在使用されているテクスチャの原点のテクスチ
ャメモリ７０００におけるアドレスとテクスチャの幅の
情報をミップマップのレベル毎に保持している。アドレ
ス変換部５３００は、描画プロセッサ４０００から信号
線rp_tc_adr を介して少数部付きのアドレスと信号線rp
_tc_lev を介してミップマップレベルを受け取ると、内
部レジスタの値に基づいてテクスチャメモリ７０００に
おけるアドレスに変換する。

【００３７】描画プロセッサ４０００からテクスチャの
リクエスト信号rp_tc_req がアサートされると各メモリ
制御部５２００＿１〜５２００＿４が受付可能のときrp
_tc_ack をアサートしてリクエストを受け付けたことを
描画プロセッサ４０００に知らせる。

【００３８】アドレス変換部５３００で変換されたアド
レスは整数部と少数部に分けられ、整数部は信号線５０
０１等を通して各メモリ制御部５２００＿１〜５２００
＿４に、少数部はフィルタ演算部５９００に送られる。
また、ミップマップレベルの少数部分もフィルタ演算部
５９００に送られる。

【００３９】メモリ制御部＿１ ５２００＿１はアドレ
ス変換部５３００から受け取ったアドレスに対して、ま
ず、Buf ５４００＿１Ｌ及び５４００＿１Ｒに受け取っ
たアドレスに対応したデータが存在しないか確かめる。
Buf ５４００＿１Ｌ及び5400＿１Ｒはミップマップを行
うときには共に必要となるものであり、常にどちらもが
必要とは限らない。必要な情報が揃っていれば信号線５
００８をアサートしてフィルタ演算部５９００に知らせ
る。

【００４０】もし、必要な情報がbuf ５４００＿１Ｌ及
び５４００＿１Ｒに存在しなかったら、メモリモジュー
ル１ ５４００＿１Ｌ及びメモリモジュール２ ５４０
０＿１Ｒに受け取ったアドレスに対応したデータが存在
しないか確かめる。この場合、メモリ制御部＿１ ５２
００＿１は、タグテーブル５５００を参照して、受け取
ったアドレスに対応したデータが存在するかどうかを調
べる。タグテーブル５５００には管理ブロック毎にその
管理ブロックがテクスチャメモリ７０００のどのアドレ
スのデータの複製であるかの情報（具体的にはテクスチ
ャメモリ7000におけるアドレスの上位６bit ）と指定さ
れた圧縮ブロックが本当に該管理ブロックの一部である
かどうかを表す情報（有効ビット）が保持されている。
タグテーブル５５００を参照する際には信号線５００２
を通して圧縮単位ブロックのアドレス（具体的にはテク
スチャメモリ７０００における管理ブロック内圧縮単位
ブロックアドレス以上の１５bit ）とリード要求信号を
送り、この圧縮単位ブロックがメモリモジュール１ ５
１００＿１Ｌ及びメモリモジュール２ ５１００＿１Ｒ
に存在するか否かの信号を受け取る。

【００４１】もし、メモリモジュール１ ５１００＿１
Ｌ及びメモリモジュール２ 5100＿１Ｔに受け取ったア
ドレスに対応したデータが存在する場合はメモリ制御部
＿１５２００＿１はメモリモジュール１ ５１００＿１
Ｌ及びメモリモジュール２５１００＿１Ｒにアクセスし
て所望のデータを読み出し信号線５００９にデータを送
り信号線５００９が有効になったことをBuf ５４００＿
１Ｌ及び５４００＿１Ｒに知らせるため信号線５００６
をアサートする。但し、信号線５００９のデータはBuf
５４００＿１Ｌ及び５４００＿１Ｒのどちらか一方に書
き込まれるため信号線５００６は２bit ありどちらに書
き込むかを制御している。

【００４２】ミップマップの際は、Buf５４００＿１Ｌ
がハイレベル，Buf５４００＿１Ｒがローレベル等と決
めてしまってもよいが、レベルが整数値を股ぐときにBu
f 5400＿１Ｌ，５４００＿１Ｒの内の一方が他方のデー
タに置き換えられる。この無駄を省くためにどちらか一
方が現在のレベルを引き継ぐようにすることもできる。
このためには、フィルタ演算部５９００にどちらがハイ
レベルでどちらがローレベルなのかを知らせる信号線が
必要になる。

【００４３】もし、必要な情報がメモリモジュール１Ｌ
５１００＿１Ｌ及びメモリモジュール１Ｒ ５１００
＿１Ｒに存在しなかった場合はテクスチャメモリマネー
ジャ６０００を介してテクスチャメモリから情報を転送
してもらうことになる。その際の動作について以下説明
する。

【００４４】まず、メモリ制御部＿１ ５２００＿１は
信号線５００３に要求するデータのアドレスを送り、要
求信号線５００４をアサートし要求を出していることを
伝える。全てのメモリ制御部から集められた要求信号は
ＯＲを取りtmm_c_req としてテクスチャメモリマネージ
ャ６０００に送られる。つまり、どれかひとつのメモリ
制御部が要求を出していればtmm_c_req はアサートされ
る。アドレス選択部５６００には要求を出している全て
のメモリ制御部から集められたアドレスを要求信号に基
づき、要求されているアドレスの中で最も数の多いアド
レスを選択してtc_mm_adr からテクスチャメモリマネー
ジャ６０００に送る。最も数の多いアドレスが唯一でな
い場合は最も数の多いアドレスの中のどれを選択しても
よい。この場合、予め各メモリ制御部５２００＿１〜５
２００＿４に優先順位を付けておけばよい。

【００４５】テクスチャメモリマネージャ６０００は要
求を受け付けたら要求のデータをテクスチャメモリ７０
００から読み出して、全てのテクスチャキャッシュ５０
００＿１〜５０００＿４に対してtmm_c_dataからデータ
をtmm_c_adr からアドレスを送り、tmm_c_ackをアサー
トする。テクスチャ伸張部５８００はtmm_c_data から
８０bitのデータを４０bitずつ２回に分けて受け取り、
圧縮されたテクスチャデータを伸張する。メモリ制御部
５２００＿１〜５２００＿４はtmm_c_ack がアサートさ
れるとtmm_c_adr からアドレスを信号線５００７からテ
クスチャ伸張部５８００が伸張したテクスチャデータの
中の自メモリ制御部が担当する１／４の部分（例えば、
メモリ制御部５２００＿１の場合は圧縮単位１６×１６
画素中の左下の４画素分、メモリ制御部５２００＿４の
場合は右上の４画素分）を読み込む。但し、テクスチャ
メモリマネージャ６０００が返してきたデータとそのア
ドレスが要求したデータとそのアドレスであるとは限ら
ない。つまり他のテクスチャキャッシュの要求に応じた
データとそのアドレスである場合もある。更に、１つの
テクスチャキャッシュの中でも４つのメモリ制御部間で
要求が異なっている場合もある。メモリ制御部５２００
＿１の次の動作は要求したアドレスと返ってきたアドレ
スが同一であるか否かによって異なる。

【００４６】もし、要求したアドレスと返ってきたアド
レスが同一である場合はテクスチャメモリマネージャ６
０００から受け取ったデータを信号線５００９からBuf
5400＿１Ｌ及び５４００＿１Ｒへ転送して、信号線５０
０６によって信号線５００９が有効になったことと、ど
ちらのBuf に書き込まれるべきデータであるかを伝え、
信号線５００８からBuf ５４００＿１Ｌ及び５４００＿
１Ｒの内容が更新されたことをフィルタ演算部５９００
に伝える。

【００４７】また同時に、このデータをメモリモジュー
ル１Ｌ ５１００＿１Ｌもしくはメモリモジュール１Ｒ
５１００＿１Ｒに書き込み、タグテーブル５５００を
書き替える。しかし、タグテーブル５５００は４つのメ
モリ制御部で共通に使用するため４つのメモリ制御部間
で同一の圧縮単位ブロックの情報が左右どちらのメモリ
モジュールに書き込まれるかは統一しておく必要があ
る。基本的には片方のメモリ制御部が読み出し中であれ
ばもう片方のメモリ制御部に書き込みにいくのが効率的
であるが、４つのメモリ制御部が全て同じ側のメモリモ
ジュールから読み出しを行っているとは限らないため、
ここではメモリ制御部＿１ ５２００＿１がその調停を
行う。

【００４８】もし、要求したアドレスと返ってきたアド
レスが同一でない場合もテクスチャメモリマネージャ６
０００から受け取ったデータを上述のようにメモリモジ
ュール１Ｌ ５１００＿１Ｌもしくはメモリモジュール
１Ｒ ５１００＿１Ｒに書き込むがBuf ５４００＿１Ｌ
及び５４００＿１Ｒへの転送は行わない。

【００４９】各メモリ制御部毎に、要求されているアド
レスのデータが、Buf ５４００＿１Ｌ及び５４００＿１
Ｒ内にあるか、メモリモジュール５１００＿１Ｌ及び51
00＿１Ｒ内にあるか、あるいはテクスチャメモリから読
み出す必要があるかによって要求されているアドレスの
データを準備するのに必要な時間は異なる。このため、
それぞれのBuf は少なくとも２×２画素分の画素値を保
持する必要があるが、上記の各メモリ制御部毎の要求さ
れているアドレスのデータを準備するのに必要な時間を
緩衝するために２×２画素の画素値を複数ペア持つ(Ｆ
ＩＦＯにする)ことが性能向上の観点から望ましい。

【００５０】最後に、フィルタ演算部は各メモリ制御部
から送られてくるbuf 内容の更新信号５００８をトリガ
ーとして各buf の内容をもとにトリリニア等のフィルタ
処理を行い生成した画素値をrp_tc_dataから、またrp_t
c_dataが有効であるという信号をrp_tc_ablから描画プ
ロセッサ４０００に送る。

【００５１】次にアドレス変換部５３００のアドレス変
換動作について図８を用いて説明する。

【００５２】アドレス変換部は内部のレジスタに現在使
用中のテクスチャの原点のアドレスと幅(ミップマップ
使用時は各レベル毎に)を保持している。尚、原点のア
ドレスとはテクスチャメモリ全体における管理ブロック
のアドレスであり、テクスチャメモリにおけるアドレス
の１０bit目〜２４bit目で原点のテクスチャメモリにお
けるアドレスの下位１０bit は全て０にセットされる。
描画プロセッサ４０００からrp_tc_adr で送られてきた
テクスチャの座標（この座標は（ｘ，ｙ）の形をしてい
る）とrp_tc_lev で送られてきたミップマップのレベル
により、各メモリ制御部にアドレスとそのアドレスがミ
ップマップのハイレベルかローレベルかを示す信号とリ
クエスト信号を、フィルタ演算部５９００にミップマッ
プのレベルの小数部分と各メモリ制御部からbuf を通し
て送られる画素値がどのような位置関係にあるのかを示
す信号を出す。ここで、取りリニアフィルタを施す場合
について説明すると、トリリニアフィルタを施す場合、
例えばレベルが２.３ の場合は１／４に縮小されたレベ
ル２のミップマップにおいてバイリニアフィルタ処理を
施して求めた画素値と１／８に縮小されたレベル３のミ
ップマップにおいてバイリニアフィルタ処理を施して求
めた画素値を少数部の０.３ に基づいて合成することに
なる。つまり、レベルの整数部分はミップマップの選択
に使われ、小数部分はミップマップ間の合成の比率を決
定するのに使われる。

【００５３】図８（ａ）は１圧縮単位ブロックを表した
ものである。左から順に４つのメモリ制御部がそれぞれ
担当する２×２画素をａ，ｂ，ｃ，ｄとする。いま、周
辺４画素に対してリニアに補間するバイリニアフィルタ
処理を考えると、要求されたテクスチャ座標が圧縮単位
ブロックの中央付近にある場合は１圧縮単位ブロックの
情報のみで１画素を生成することができるが、周辺部付
近では１画素を生成するのに２ブロック乃至４ブロック
の情報が必要であることが分かる。また、図８（ａ）の
ハッチングの掛かっていない領域は一つのメモリ制御部
が担当する２×２画素の情報で１画素を生成できるが、
それ以外の領域では１画素を生成するのに２つ乃至４つ
のメモリ制御部が担当する２×２領域の情報が必要とな
る。このように１画素を生成するまでの処理形態のこと
なるケースを列挙すると図８(ａ)でハッチングにより区
別した１６のケースが存在する。但し、座標の整数格子
点は画素の中心に位置するため、圧縮単位ブロックの原
点も図示の位置となり、最下の１／２画素幅の領域は一
つ下に位置する圧縮単位ブロックの上に繋がったものと
して、最も左の１／２画素幅の領域は一つ左の圧縮単位
ブロックの右に繋がったものとして考える。

【００５４】図８（ｂ）は、これを模式的に表したもの
が図８（ｂ）である。図８（ｂ）では各メモリ制御部が
担当する２×２画素の領域を太線で囲い画素の境界は細
線で示している。左下の４×４画素が要求されたテクス
チャ座標の存在する圧縮単位ブロックで、それ以外の上
部、右部の領域は隣接する圧縮単位ブロックの一部であ
る。２×２画素毎に付しているアルファベットはその２
×２の領域を担当するメモリ制御部を示している。

【００５５】Ｄｘ＝０となっている領域は要求されたテ
クスチャ座標を含む圧縮単位ブロックと原点が同じｘ座
標を持つ圧縮単位ブロックに属することを意味する。同
様にＤｘ＝１はｘ座標が１つ大きい圧縮単位ブロック、
Ｄｙ＝０は同じｙ座標を持つ圧縮単位ブロック、Ｄｙ＝
１はｙ座標が１つ大きい圧縮単位ブロックに属すること
を意味する。また、（１)(２）等の正方形のマークはそ
の周りの４画素がバイリニアフィルタ処理されることを
意味する。但し、１つのメモリ制御部が担当する２×２
画素がフィルタの対象である場合は（３）のように左上
に記すようにしている。

【００５６】テクスチャ座標をアドレスに変換する式を
次に示す。

【００５７】 Ａ＝Ｏ＋{(Ｗ＋３１)／３２×ｙ／３２＋ｘ／３２}×６４＋{８×(ｙ％３２ ＋Ｄｙ)／４＋(ｘ％３２＋Ｄｘ)／４｝ …（数１） ここで、Ａは変換されたアドレス、Ｏはテクスチャの原
点のアドレス、Ｗはテクスチャの幅、Ｄｘ及びＤｙは上
述の記号と同一のものであり、例えば要求されるテクス
チャ座標がＤｘ＝０の領域にある場合はＤｘは０に置き
替わる。また、３２は管理ブロックの幅及び高さであ
り、４は圧縮単位ブロックの幅及び高さ、６４は１つの
管理部ブロックの中にある圧縮単位ブロックの数であ
る。但し、（ｙ％３２＋Ｄｙ）若しくは（ｘ％３２＋Ｄ
ｘ）が３２となるときは管理ブロックの境界を越えたこ
とを意味し、このときは（ｙ％３２＋Ｄｙ）若しくは
（ｘ％３２＋Ｄｘ）を０に置き換えてｙ／３２若しくは
ｘ／３２に１を加えることとする。

【００５８】例えば、正方形のマークが（１）の位置に
ある場合周辺４画素は共にＤｘ＝０，Ｄｙ＝０の領域に
あるので、メモリ制御部ｃ及びｄにアドレスは次のよう
になる。

【００５９】Ｏ＋{(Ｗ＋３１)／３２×ｙ／３２＋ｘ／
３２}×６４＋{８×(ｙ％３２＋０)／４＋(ｘ％３２＋
０)／４｝ また、正方形のマークが（２）の位置にある場合、周辺
４画素はＤｘ＝０，Ｄｙ＝０の領域とＤｘ＝０，Ｄｙ＝
１の領域に分かれるため、メモリ制御部ｃ及びｄのアド
レスは次のようになる。

【００６０】Ｏ＋{(Ｗ＋３１)／３２×ｙ／３２＋ｘ／
３２}×６４＋{８×(ｙ％３２＋０)／４＋(ｘ％３２＋
０)／４｝ この時のメモリ制御部ａ及びｂのアドレスは次のように
なる。

【００６１】Ｏ＋{(Ｗ＋３１)／３２×ｙ／３２＋ｘ／
３２}×６４＋{８×(ｙ％３２＋１)／４＋(ｘ％３２＋
０)／４｝ この模式図を用いて要求されたテクスチャ座標の位置と
それに対して行われる処理を纏めたものが図８（ｃ）で
ある。この図では画素境界線を省いてある。また、アル
ファベットの記号も必要なものだけを記入してある。図
８（ｃ）から例えば要求されるテクスチャ座標のｘ座標
を４で割った余りが３.０以上４.０未満で、ｙ座標を４
で割った余りが３.０以上４.０未満の場合はａのアドレ
スは、次のようになる。

【００６２】Ｏ＋{(Ｗ＋３１)／３２×ｙ／３２＋ｘ／
３２}×６４＋{８×(ｙ％３２＋１)／４＋(ｘ％３２＋
１)／４} また、ｂのアドレスは次のようになる。

【００６３】Ｏ＋{(Ｗ＋３１)／３２×ｙ／３２＋ｘ／
３２}×６４＋{８×(ｙ％３２＋１)／４＋(ｘ％３２＋
０)／４} Ｃのアドレスは次のようになる。

【００６４】Ｏ＋{(Ｗ＋３１)／３２×ｙ／３２＋ｘ／
３２}×６４＋{８×(ｙ％３２＋０)／４＋(ｘ％３２＋
１)／４} ｄのアドレスは次のようになる。

【００６５】Ｏ＋{(Ｗ＋３１)／３２×ｙ／３２＋ｘ／
３２}×６４＋{８×(ｙ％３２＋０)／４＋(ｘ％３２＋
０)／４} また、フィルタ演算部にはこの１６通りのケースのうち
の何れであるかを示す４bit の信号がアドレス変換部３
５００から送られ、それに応じて適切な４画素のフィル
タ処理が行われる。上記の場合には、メモリ制御部ａか
ら送られてくる２×２画素のうち左下の画素を右上とし
て、メモリ制御部ｂから送られてくる２×２画素のうち
右下の画素を左上として、メモリ制御部ｃから送られて
くる２×２画素のうち左上の画素を右下として、メモリ
制御部ｄから送られてくる２×２画素のうち右上の画素
を左下としてフィルタ処理が行われる。

【００６６】次に、図９を用いてメモリ制御部の構成と
動作について説明する。

【００６７】メモリ制御部は制御部５２１０，二つのBu
f ５４００に存在するデータのアドレスを保持している
BufAd_1 ５２４０、BufAd_2 ５２５０、メモリモジュ
ールとのインタフェースをとるメモリＩ／Ｆ５２２０，
５２３０、及び二つのメモリモジュール及びテクスチャ
メモリマネージャ６０００から取り寄せたデータを選択
してBuf５４００に送るsel５２６０から構成され、アド
レス変換部５３００から要求のあったアドレスのデータ
を、対になった２個のメモリモジュールを参照し、もし
それらに存在しなければテクスチャメモリから取り寄せ
てBuf ５４００にセットする。

【００６８】制御部５２１０はアドレス変換部５２００
からの要求を受付可能のとき、信号線５００１を通して
アドレス変換部に受付可能信号を送る。また、受付可能
のとき制御部５２１０は信号線５００１を通してアドレ
ス変換部５２００から送られてきた要求信号と要求アド
レスに対して要求されたデータを準備してBuf5400 に送
る。

【００６９】図１２は、１２は制御部５２１０の処理を
示したものであり、以下詳細に説明する。

【００７０】まず、制御部５２１０は既にBuf５４００
に要求データが存在していないかどうかをBufAd_1 ５
２４０，BufAd_2 ５２５０を参照して調べる。もし、
存在する場合にはbuf のデータが有効であることを信号
線５００８を通してフィルタ演算部に知らせる。

【００７１】もし、存在しない場合には次にメモリモジ
ュールに要求データが格納されているかを調べる必要が
ある。メモリモジュールにどのアドレスのデータが格納
されているかという情報はタグテーブル５５００に保持
されており、制御部５２１０は信号線５００２を通して
タグテーブル５５００にメモリモジュールに要求データ
があるかどうかを問い合わせる。

【００７２】もし、メモリモジュールのどちらか（例え
ばメモリモジュール１Ｒ ５１００＿１Ｒに要求データ
がある場合、メモリＩ／Ｆ５２３０が要求を受け付け可
能な場合には制御部５２１０は信号線rreq５２０１を通
してメモリＩ／Ｆ５２３０に対し読み出し要求信号を送
る。受け付け可能でなければ制御部５２１０は受け付け
可能になるまで待つ。受付可能であるかどうかは信号線
５２０２を通してメモリＩ／Ｆ５２３０から制御部５２
１０に知らされる。

【００７３】メモリＩ／Ｆ５２３０は読み出し要求信号
を受け取ると信号線５００１から受け取ったアドレスに
従い、メモリモジュール１Ｒ ５１００＿１Ｌから要求
データを読み出す。要求データの読み出しが完了すると
メモリＩ／Ｆ５２３０は信号線５２０３に要求データを
ロードして、信号線TC_dtenbl５２０４ を通して制御部
５２１０に対しデータ有効信号を送る。データ有効信号
を受け取った制御部５２１０は信号線５２０６からsel
５２６０に対してメモリI/F５２３０からのデータを選
択する信号を送り、sel５２６０はそれに応じてメモリI
/F５２３０からのデータを信号線５００９を通してBuf
５４００ に出力する。制御部５２１０は同時に信号線
５００６から１対のBuf５４００に対してBufの指定と内
容更新要求を出し、指定されたほうのBufはsel５２６０
から送られたデータに内容を更新する。bufの内容が更
新されると制御部５２１０はBuf５４００のデータが有
効であることを信号線５００８を通してフィルタ演算部
に知らせる。

【００７４】もし、メモリモジュールのどちらにも要求
データが存在しない場合にはメモリ制御部＿１ ５２０
０＿１は信号線５００３に要求するデータのアドレスを
送り、要求信号線５００４をアサートし要求を出してい
ることを伝え、tmm_c_ack がアサートされるとtmm_c_ad
r からアドレスを信号線５００７からテクスチャ伸張部
５８００が伸張したテクスチャデータの中の自メモリ制
御部が担当する１／４の部分をメモリモジュールに書き
込み、タグテーブル５５００を書き替える。

【００７５】メモリモジュールへの書き込みに関して
は、メモリＩ／Ｆ５２３０が要求を受け付け可能な場合
には制御部５２１０は信号線wreq５２０８を通してメモ
リＩ／Ｆ５２３０に対し書き込み要求信号を送る。受け
付け可能でなければ制御部5210は受け付け可能になるま
で待つ。受け付け可能でない場合に書き込むべきデータ
を一時的に保持しておくため制御部５２１０は内部にバ
ッファを持っている。受付可能であるかどうかは信号線
５２０２を通してメモリＩ／Ｆ５２３０から制御部５２
１０に知らされる。

【００７６】メモリ制御部５２００＿１の次の動作は要
求したアドレスと返ってきたアドレスが同一であるか否
かによって異なる。

【００７７】もし、要求したアドレスと返ってきたアド
レスが同一である場合、制御部5210は信号線５２０６か
らsel５２６０ に対してテクスチャメモリマネージャ60
00からのデータを選択する信号を送り、sel５２６０ は
それに応じてテクスチャメモリマネージャ６０００から
のデータを信号線５００９を通してBuf５４００＿1Ｌ及
び５４００＿１Ｌへ転送して、信号線５００６によって
信号線５００９が有効になったことと、どちらのBuf に
書き込まれるべきデータであるかを伝え、信号線５００
８からBuf５４００＿１Ｌ 及び５４００＿１Ｒの内容が
更新されたことをフィルタ演算部５９００に伝える。

【００７８】もし、要求したアドレスと返ってきたアド
レスが同一でない場合もテクスチャメモリマネージャ６
０００から受け取ったデータを上述のようにメモリモジ
ュール１ ５１００＿１Ｌもしくはメモリモジュール５
１００＿１Ｒに書き込むがBuf５４００＿１Ｌ及び５４
００＿１Ｒへの転送は行わない。

【００７９】次に、図１０を用いてタグテーブル５５０
０の構成と動作について説明する。タグテーブル５５０
０は管理ブロック毎にその管理ブロックがテクスチャメ
モリ７０００のどのアドレスのデータの複製であるかの
情報（具体的にはテクスチャメモリ７０００におけるア
ドレスの上位６bit ）を保持するフレームアドレステー
ブル５５２０と指定された圧縮ブロックが本当に該管理
ブロックの一部であるかどうかを表す情報（有効ビッ
ト）を保持する有効ビットテーブル５５３０及びこれら
のテーブルに対する読み書きを制御するタグテーブル制
御部５５１０からなる。

【００８０】ここでは対となるメモリモジュール毎にフ
レームアドレステーブル５５２０と有効ビットテーブル
５５３０を二つずつ設けている。

【００８１】メモリ制御部５２００がタグテーブル５５
００を参照する際の動作について説明する。

【００８２】メモリ制御部５２００がタグテーブル５５
００を参照する際、信号線５００２を通してテクスチャ
メモリ７０００における圧縮単位ブロックのアドレス
（具体的にはテクスチャメモリ７０００における管理ブ
ロック内圧縮単位ブロックアドレス以上の１５bit ）と
リード要求信号を送る。タグテーブル制御部５５１０は
該アドレスの下位９bit （テクスチャキャッシュ内管理
ブロックアドレス）を用いてフレームアドレステーブル
５５２０を参照し、該アドレスの上位６bit とフレーム
アドレステーブル５５２０に保持されている、テクスチ
ャメモリ７０００におけるアドレスの上位６bit を比較
する。

【００８３】比較結果が一致したときＫ＝１と表記し一
致しなかったときＫ＝０と表記することにする。

【００８４】これと同時にタグテーブル制御部５５１０
は信号線５５０２を通して送られてきたテクスチャメモ
リ７０００における圧縮単位ブロックのアドレスを用い
有効ビットテーブル５５３０を参照し保持されている１
bit の情報（以下Ｖと表す）を得る。

【００８５】Ｖは指定された圧縮単位ブロックがフレー
ムアドレステーブル５５２０が示す管理ブロックの一部
であるかどうかを表す情報（有効ビット）である。即
ち、Ｖ＝１のときは該圧縮単位ブロックが該管理ブロッ
クの一部であり、Ｄ＝０のときは該管理ブロックの一部
ではないことを表している。

【００８６】Ｋ＝１でかつＶ＝０のときにのみ該圧縮単
位ブロックはメモリモジュールに保持されていることに
なり、このときタグテーブル制御部５５１０は信号線50
02を通してメモリ制御部５２００に該圧縮単位ブロック
がメモリモジュールに保持されていること通知し、それ
以外の場合は保持されていないことを通知する。

【００８７】次にメモリ制御部５２００がタグテーブル
５５００を書き換える際の動作について説明する。

【００８８】メモリ制御部５２００がタグテーブル５５
００を書き換える際、信号線5002を通してテクスチャメ
モリ７０００における圧縮単位ブロックのアドレス（具
体的にはテクスチャメモリ７０００における管理ブロッ
ク内圧縮単位ブロックアドレス以上の１５bit ）とライ
ト要求信号を送る。

【００８９】タグテーブル制御部５５１０は該アドレス
の下位９bit （テクスチャキャッシュ内管理ブロックア
ドレス）を用いてフレームアドレステーブル（５５２
０）を参照し、該アドレスの上位６bit とフレームアド
レステーブル５５２０に保持されている、テクスチャメ
モリ７０００におけるアドレスの上位６bit を比較す
る。

【００９０】比較結果が一致しないときはフレームアド
レステーブル５５２０に保持されている、テクスチャメ
モリ７０００におけるアドレスの上位６bit をテクスチ
ャメモリ７０００における新たにメモリモジュールに格
納される圧縮単位ブロックのアドレスの上位６bit に書
き換え、フレームアドレステーブル５５２０を参照する
際に用いたアドレスをテクスチャキャッシュ内管理ブロ
ックアドレスとして持つ全ての圧縮単位ブロック（今回
新たにメモリモジュールに格納された圧縮単位ブロック
のみを除く）に対応する有効ビットをすべてＶ＝０に書
き換える。（今回新たにメモリモジュールに格納された
圧縮単位ブロックに対応する有効ビットはＶ＝１とす
る。）比較結果が一致したときはフレームアドレステー
ブル５５２０は書き換えず、今回新たにメモリモジュー
ルに格納された圧縮単位ブロックに対応する有効ビット
をＶ＝１に書き換える。

【００９１】このように転送単位である圧縮単位ブロッ
ク毎に全てテクスチャメモリ7000（上位のメモリ）にお
けるアドレスを保持するのではなく、圧縮単位ブロック
を８×８個等のように纏めた管理ブロック毎に保持し、
転送単位である圧縮単位ブロック毎には有効ビットを持
つことでタグテーブルの容量を削減することができる。

【００９２】次に、図１１を用いてテクスチャメモリマ
ネージャ６０００の構成と動作について説明する。テク
スチャメモリマネージャ６０００はテクスチャキャッシ
ュ５０００−１〜５０００−４から転送要求のあった圧
縮単位ブロックのアドレスを受けてどの要求に応えるか
を選択するブロック選択部６２００、テクスチャメモリ
７０００を構成する５つのチップを制御するＴＭ制御部
６３００−１〜6300−５及びこれらを制御するＴＭＭ制
御部６１００から構成される。

【００９３】テクスチャキャッシュ５０００−１〜５０
００−４は信号線tc_mm_adr を通してブロック選択部６
２００に要求する圧縮単位ブロックのアドレスを送ると
同時に、信号線tc_mm_req を通して要求信号を送る。

【００９４】ブロック選択部６２００はこれらの要求の
うち何れか１つをＴＭＭ制御部6100に送る。何れか１つ
の選び方としては、例えば最も要求の多かったものを選
び、同数のものがあれば予め決められた優先順位に基づ
いて選ぶ等がある。

【００９５】ＴＭＭ制御部６１００はテクスチャキャッ
シュ５０００−１〜５０００−４の内１つでも要求を出
しているものがあればブロック選択部６２００から送ら
れたアドレスを読み込むようにＴＭ制御部６３００−１
〜６３００−５に信号線tm_adrを通してアドレスを信号
線tm_reqを通して要求信号を送る。また、テクスチャキ
ャッシュ５０００−１〜５０００−４に対しては信号線
tmm_c_adr を通して選択されたアドレスを、信号線tmm_
c_ack を通して要求を受け付けたことを知らせる。

【００９６】ＴＭ制御部６３００−１〜６３００−５は
ＴＭＭ制御部６１００から送られたアドレスに基づきそ
れぞれが担当するテクスチャメモリ７０００のチップか
ら連続したアドレスの８bit のデータを２回続けて読み
出す。このときtmm_m_adr を通してアドレス(但しチッ
プ選択信号は除く）を送りtmm_m_cntを通して制御を行
う。

【００９７】ＴＭ制御部６３００−１〜６３００−５は
テクスチャメモリ７０００から受け取ったデータを信号
線tmm_c_dataを通してテクスチャキャッシュ５０００−
１〜５０００−４に送る。

【００９８】ジオメトリプロセッサからテクスチャメモ
リ７０００への書き込み要求があったときにはＴＭＭ制
御部６１００が受けて、あとは同様にしてＴＭＭ制御部
6100がＴＭ制御部６３００−１〜６３００−５へ書き込
み要求を出しＴＭ制御部6300−１〜６３００−５がテク
スチャメモリ７０００への書き込みを行う。

【００９９】尚、複数のテクスチャキャッシュ５０００
−１〜５０００−４は同一のイメージデータを要求する
とは限らない。この時テクスチャメモリマネージャ６０
００のブロック選択部６２００が複数の異なる圧縮ブロ
ックの要求に対して、待たされた期間の最も永いテクス
チャキャッシュに対して要求に応じる制御を行うことで
各描画プロセッサの処理速度のばらつきを均等化するこ
とができる。

【０１００】

【発明の効果】以上、詳細に説明したように、本発明に
よれば、メモリに使用効率を向上させるとともに、高速
処理可能なグラフィックスシステムを実現することがで
きる。

【図面の簡単な説明】

【図１】グラフィックスシステムの構成を示した図であ
る。

【図２】テクスチャ画像のブロック構成を説明するため
の図である。

【図３】テクスチャ画像の圧縮方式を説明するための図
である。

【図４】テクスチャメモリの構成を示した図である。

【図５】テクスチャキャッシュの構成を示した図であ
る。

【図６】テクスチャメモリ及びテクスチャキャッシュメ
モリのアドレッシングを示した図である。

【図７】テクスチャキャッシュの構成を示した図であ
る。

【図８】アドレスの変換方法を説明するための図であ
る。

【図９】メモリ制御部の構成を示した図である。

【図１０】タグテーブルの構成を示した図である。

【図１１】テクスチャメモリマネージャの構成を示した
図である。

【図１２】メモリ制御部の動作を示した図である。

【図１３】プロセッサ間のローカリティを示した図であ
る。

【図１４】キャッシュメモリの格納データ構成を示した
図である。

【符号の説明】

００００…表示装置、１０００…ＣＰＵ、２０００…主
メモリＭＭ、３０００…ジオメトリプロセッサ、４００
０−１〜４０００−４…描画プロセッサ、5000−１〜５
０００−４…テクスチャキャッシュ、６０００…テクス
チャメモリマネージャ、７０００…テクスチャメモリ、
８０００−１〜８０００−４…フレームメモリＦＭ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 高見 和久 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 鬼木 一徳 茨城県日立市大みか町五丁目２番１号 株 式会社日立製作所大みか工場内

Claims (7)

【特許請求の範囲】
1. 【請求項１】ＣＰＵと、 複数種類のテクスチャ画像を記憶するメモリと、 ＣＰＵから送られてくるコマンドに基づいて生成した図
   形にテクスチャ画像をマッピングするための複数の描画
   プロセッサと、 上記各描画プロセッサと接続され、上記描画プロセッサ
   で処理されるテクスチャ画像を記憶する複数のキャッシ
   ュメモリと、 上記メモリ及び複数の上記キャッシュメモリと接続さ
   れ、上記キャッシュメモリからの要求に応じて、上記メ
   モリから上記キャッシュメモリへテクスチャ画像を転送
   する転送装置とを有するグラフィック処理システムにお
   いて、 上記転送装置は、複数の上記キャッシュメモリからの要
   求のうち１つの要求を選択し、この要求に対応するテク
   スチャ画像を上記メモリから全ての上記キャッシュメモ
   リに転送することを特徴とするグラフィックスシステ
   ム。
2. 【請求項２】請求項１において上記転送装置は、複数の
   上記キャッシュメモリからの要求のうち最も要求の多い
   テクスチャ画像を上記メモリから全てのキャッシュメモ
   リに転送することを特徴とするグラフィックスシステ
   ム。
3. 【請求項３】請求項１において、 上記メモリに格納されているテクスチャ画像は、圧縮さ
   れたテクスチャ画像であって、上記各キャッシュメモリ
   は、上記メモリから転送されてきたテクスチャ画像を伸
   張するための伸張部を有し、伸張したテクスチャ画像を
   記憶することを特徴とするグラフィックスシステム。
4. 【請求項４】請求項３においてテクスチャキャッシュは
   テクスチャのフィルタリングを行うフィルタ演算部を有
   することを特徴とする図形表示装置。
5. 【請求項５】データを記憶するメモリ及びこのメモリに
   記憶されたデータに基づいて処理を行うプロセッサと接
   続され、上記プロセッサからの要求に応じて上記メモリ
   から読み出したデータを記憶する記憶部を有するキャッ
   シュメモリにおいて、 上記記憶部は、上記プロセッサから要求がなく、かつ上
   記メモリから転送されるデータを記憶し、上記記憶した
   データが上記プロセッサから要求されたデータと一致す
   るときに上記データをプロセッサに転送することを特徴
   とするキャッシュメモリ。
6. 【請求項６】データを記憶するメモリ及びこのメモリに
   記憶されたデータに基づいて処理を行うプロセッサと接
   続され、上記プロセッサからの要求に応じて上記メモリ
   から読み出したデータを記憶する記憶部を有するキャッ
   シュメモリにおいて、 上記記憶部に記憶されたデータを読み出すための情報
   が、上記メモリからデータを読み出すための情報より少
   ないことを特徴とするキャッシュメモリ。
7. 【請求項７】プロセッサ及び圧縮されたテクスチャデー
   タを記憶するメモリと接続され、 上記メモリから転送される圧縮されたテクスチャデータ
   を伸張する伸張部と、 上記伸張されたテクスチャデータを記憶する記憶部と、 上記テクスチャデータのフィルタリング処理を行うフィ
   ルタ演算部とを有することを特徴とするキャッシュメモ
   リ。