JPH11231798A - 信号分割回路及び半導体装置 - Google Patents
信号分割回路及び半導体装置Info
- Publication number
- JPH11231798A JPH11231798A JP10152307A JP15230798A JPH11231798A JP H11231798 A JPH11231798 A JP H11231798A JP 10152307 A JP10152307 A JP 10152307A JP 15230798 A JP15230798 A JP 15230798A JP H11231798 A JPH11231798 A JP H11231798A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- tft
- digital signal
- film
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 239000011159 matrix material Substances 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 25
- 230000008569 process Effects 0.000 claims abstract description 8
- 238000002425 crystallisation Methods 0.000 claims description 12
- 230000008025 crystallization Effects 0.000 claims description 12
- 239000004973 liquid crystal related substance Substances 0.000 claims description 10
- 239000003054 catalyst Substances 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 239000010408 film Substances 0.000 description 104
- 239000013078 crystal Substances 0.000 description 90
- 239000010409 thin film Substances 0.000 description 24
- 239000010410 layer Substances 0.000 description 21
- 229910021419 crystalline silicon Inorganic materials 0.000 description 20
- 230000007547 defect Effects 0.000 description 20
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 14
- 239000012535 impurity Substances 0.000 description 13
- 239000012298 atmosphere Substances 0.000 description 10
- 238000010438 heat treatment Methods 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- 230000008859 change Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 230000008901 benefit Effects 0.000 description 7
- 238000010894 electron beam technology Methods 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 7
- 230000003197 catalytic effect Effects 0.000 description 6
- 238000005247 gettering Methods 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 229910052759 nickel Inorganic materials 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000002524 electron diffraction data Methods 0.000 description 5
- 238000002173 high-resolution transmission electron microscopy Methods 0.000 description 5
- 238000005259 measurement Methods 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000002441 X-ray diffraction Methods 0.000 description 4
- 239000010407 anodic oxide Substances 0.000 description 4
- 229910052736 halogen Inorganic materials 0.000 description 4
- 150000002367 halogens Chemical class 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000002003 electron diffraction Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 238000004435 EPR spectroscopy Methods 0.000 description 1
- 229910021586 Nickel(II) chloride Inorganic materials 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 229910008045 Si-Si Inorganic materials 0.000 description 1
- 229910006285 Si—Ni—Si Inorganic materials 0.000 description 1
- 229910006411 Si—Si Inorganic materials 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 150000001408 amides Chemical class 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 150000002366 halogen compounds Chemical group 0.000 description 1
- 229910000041 hydrogen chloride Inorganic materials 0.000 description 1
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- QMMRZOWCJAIUJA-UHFFFAOYSA-L nickel dichloride Chemical compound Cl[Ni]Cl QMMRZOWCJAIUJA-UHFFFAOYSA-L 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 1
- 230000009291 secondary effect Effects 0.000 description 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
Abstract
(57)【要約】
【課題】 デジタル信号を入力信号とする駆動回路及び
画素マトリクス部一体型の表示用半導体装置において、
生産価格を低減できる構成を提供する。 【解決手段】 信号分割回路２０２を駆動回路２０４、
２０５及び画素マトリクス部２０６の形成される基板２
０３上に、駆動回路２０４、２０５及び画素マトリクス
部２０６と製造工程上同時に形成する。これにより別に
工程を加えることなく、信号分割回路自体の製造工程と
信号分割回路を基板上の配線に接続するのに要する工程
とを省くことができる。
画素マトリクス部一体型の表示用半導体装置において、
生産価格を低減できる構成を提供する。 【解決手段】 信号分割回路２０２を駆動回路２０４、
２０５及び画素マトリクス部２０６の形成される基板２
０３上に、駆動回路２０４、２０５及び画素マトリクス
部２０６と製造工程上同時に形成する。これにより別に
工程を加えることなく、信号分割回路自体の製造工程と
信号分割回路を基板上の配線に接続するのに要する工程
とを省くことができる。
Description
【０００１】
【発明が属する技術分野】本明細書で開示する発明は、
デジタル信号を入力信号とする半導体装置に関する。例
えば本発明はアクティブマトリクス型の液晶表示装置、
ＥＬ表示装置等に利用することができる。より正確には
アクティブマトリクス型の液晶表示装置、ＥＬ表示装置
等の駆動基板に利用できる。
デジタル信号を入力信号とする半導体装置に関する。例
えば本発明はアクティブマトリクス型の液晶表示装置、
ＥＬ表示装置等に利用することができる。より正確には
アクティブマトリクス型の液晶表示装置、ＥＬ表示装置
等の駆動基板に利用できる。
【０００２】
【従来の技術】デジタル信号を入力信号とする半導体装
置の一例として、アクティブマトリクス型の液晶表示装
置がある。
置の一例として、アクティブマトリクス型の液晶表示装
置がある。
【０００３】デジタル信号を入力信号とするアクティブ
マトリクス型の液晶表示装置は従来、図１のような構成
をとっていた。
マトリクス型の液晶表示装置は従来、図１のような構成
をとっていた。
【０００４】信号分割回路１０２は、入力信号となるデ
ジタル信号（以下、入力デジタル信号）の入力を受け、
そのパルス長を時間伸長（何倍に伸長してもよいが、ｍ
倍に伸長するのが最も一般的である）した修正デジタル
信号を、修正デジタル信号線１１２に出力する。入力デ
ジタル信号のパルス長をｍ倍に時間伸長するということ
は、換言すれば入力デジタル信号の周波数を１／ｍ倍に
落とすことでもある。
ジタル信号（以下、入力デジタル信号）の入力を受け、
そのパルス長を時間伸長（何倍に伸長してもよいが、ｍ
倍に伸長するのが最も一般的である）した修正デジタル
信号を、修正デジタル信号線１１２に出力する。入力デ
ジタル信号のパルス長をｍ倍に時間伸長するということ
は、換言すれば入力デジタル信号の周波数を１／ｍ倍に
落とすことでもある。
【０００５】図１では入力デジタル信号線１１１、修正
デジタル信号線１１２は各１本しか図示していないが、
実際には入力デジタル信号線はｎ本、修正デジタル信号
線はｍ×ｎ本ある。ｎは自然数、ｍは２以上の自然数で
ある。そして各入力デジタル信号線における連続するｍ
個の入力デジタル信号に対応する、ｍ個の修正デジタル
信号は、ｍ本の別個の修正デジタル信号線に出力され
る。すなわちｍ×ｎ本の修正デジタル信号線のうちの任
意の１本についてみると、連続する２つの修正デジタル
信号は、ある入力デジタル信号線におけるｍ個分前後し
た２つの入力デジタル信号に対応したものである。図９
にｎ＝２、ｍ＝２の場合についてのタイミングチャート
の例を示す。これを参照すれば、４本ある修正デジタル
信号線の１本にはＳＤ１のような修正デジタル信号が出
力されるが、連続する２つの修正デジタル信号であるＰ
とＱとは各々、一方の入力デジタル信号線により伝達さ
れるＤＳ１のＡとＣとに対応している。同様に別の修正
デジタル信号線に出力されるＳＤ２におけるＷとＸとは
各々、ＤＳ１のＤとＦとに対応している。さらに別の修
正デジタル信号線に出力されるＳＤ３のｓとｕとは各
々、他方の入力デジタル信号線により伝達されるＤＳ２
のｇとｉに対応している。
デジタル信号線１１２は各１本しか図示していないが、
実際には入力デジタル信号線はｎ本、修正デジタル信号
線はｍ×ｎ本ある。ｎは自然数、ｍは２以上の自然数で
ある。そして各入力デジタル信号線における連続するｍ
個の入力デジタル信号に対応する、ｍ個の修正デジタル
信号は、ｍ本の別個の修正デジタル信号線に出力され
る。すなわちｍ×ｎ本の修正デジタル信号線のうちの任
意の１本についてみると、連続する２つの修正デジタル
信号は、ある入力デジタル信号線におけるｍ個分前後し
た２つの入力デジタル信号に対応したものである。図９
にｎ＝２、ｍ＝２の場合についてのタイミングチャート
の例を示す。これを参照すれば、４本ある修正デジタル
信号線の１本にはＳＤ１のような修正デジタル信号が出
力されるが、連続する２つの修正デジタル信号であるＰ
とＱとは各々、一方の入力デジタル信号線により伝達さ
れるＤＳ１のＡとＣとに対応している。同様に別の修正
デジタル信号線に出力されるＳＤ２におけるＷとＸとは
各々、ＤＳ１のＤとＦとに対応している。さらに別の修
正デジタル信号線に出力されるＳＤ３のｓとｕとは各
々、他方の入力デジタル信号線により伝達されるＤＳ２
のｇとｉに対応している。
【０００６】駆動回路１０４、１０５は、前記修正デジ
タル信号線１１２より修正デジタル信号を受け取り、そ
れを所定のタイミングで階調電圧信号に変換して所定の
画素に書き込む。画素マトリクス部１０６は、前記階調
電圧信号により書き込みを受ける各画素が、格子状又は
格子に類似する形状（例えばデルタ配置など）に配置さ
れている。そして画素マトリクス部は、全体または一部
分で１画面の画像を表示する。
タル信号線１１２より修正デジタル信号を受け取り、そ
れを所定のタイミングで階調電圧信号に変換して所定の
画素に書き込む。画素マトリクス部１０６は、前記階調
電圧信号により書き込みを受ける各画素が、格子状又は
格子に類似する形状（例えばデルタ配置など）に配置さ
れている。そして画素マトリクス部は、全体または一部
分で１画面の画像を表示する。
【０００７】信号分割回路は従来、次のような大きな意
義を有していた。つまり入力デジタル信号は数１０ＭＨ
ｚのものが通常である（将来的には百数１０ＭＨｚのも
のが一般化する可能性もある）。しかしこのような高周
波数条件下では駆動回路中のトランジスタの性能は不充
分で、動作が不可能か或いは信頼性の上で難があった。
そこで駆動回路を十全に動作できる程度にまで入力デジ
タル信号の周波数を落とすことが不可欠であり、信号分
割回路がその入力デジタル信号の周波数を落とすという
役割を担っていた。
義を有していた。つまり入力デジタル信号は数１０ＭＨ
ｚのものが通常である（将来的には百数１０ＭＨｚのも
のが一般化する可能性もある）。しかしこのような高周
波数条件下では駆動回路中のトランジスタの性能は不充
分で、動作が不可能か或いは信頼性の上で難があった。
そこで駆動回路を十全に動作できる程度にまで入力デジ
タル信号の周波数を落とすことが不可欠であり、信号分
割回路がその入力デジタル信号の周波数を落とすという
役割を担っていた。
【０００８】ただし駆動回路中のトランジスタの性能が
向上したとしても、信号分割回路がただちに不要となる
ものではない。高周波数条件で駆動回路の動作を可能に
するための要素はトランジスタの性能だけではないから
である。
向上したとしても、信号分割回路がただちに不要となる
ものではない。高周波数条件で駆動回路の動作を可能に
するための要素はトランジスタの性能だけではないから
である。
【０００９】まず第一に抵抗や容量に起因する問題があ
る。現実の液晶表示装置では駆動回路は規模が大きいた
め、外部から駆動回路が動作するのに必要な信号を伝達
する線や電源線は長くなり抵抗が生じる。またそれらの
各線には多くの素子が接続することから、大きな負荷容
量が付くことになる。すると外部から伝達される信号の
周波数が高い場合には、その信号が駆動回路内でかなり
鈍ったり、駆動回路内のある動作の影響で瞬間的に電源
線の電圧値が変化した場合に回復に許される時間が不足
したりするなど、駆動回路が正常に動作するのに支障が
でることがある。例えば駆動回路中にはシフトレジスタ
が用いられるが、シフトレジスタのクロック信号を入力
するときに、クロック線は長く又多くのクロックド・イ
ンバータの接続を受ける。そのためクロック信号の鈍り
が途中から限度を超え、クロック信号が所期のタイミン
グで読み込まれなくなることで、シフトレジスタが正常
に動作しなくなることがあり得る。これに対し信号分割
回路は、通常、駆動回路の数分の１の面積という規模の
小ささゆえに電源線や各信号供給線は短く、接続される
負荷容量も小さいため、動作に必要な外部からの信号の
周波数が高くとも、正常に動作するのに駆動回路のとき
ほどの支障はない。
る。現実の液晶表示装置では駆動回路は規模が大きいた
め、外部から駆動回路が動作するのに必要な信号を伝達
する線や電源線は長くなり抵抗が生じる。またそれらの
各線には多くの素子が接続することから、大きな負荷容
量が付くことになる。すると外部から伝達される信号の
周波数が高い場合には、その信号が駆動回路内でかなり
鈍ったり、駆動回路内のある動作の影響で瞬間的に電源
線の電圧値が変化した場合に回復に許される時間が不足
したりするなど、駆動回路が正常に動作するのに支障が
でることがある。例えば駆動回路中にはシフトレジスタ
が用いられるが、シフトレジスタのクロック信号を入力
するときに、クロック線は長く又多くのクロックド・イ
ンバータの接続を受ける。そのためクロック信号の鈍り
が途中から限度を超え、クロック信号が所期のタイミン
グで読み込まれなくなることで、シフトレジスタが正常
に動作しなくなることがあり得る。これに対し信号分割
回路は、通常、駆動回路の数分の１の面積という規模の
小ささゆえに電源線や各信号供給線は短く、接続される
負荷容量も小さいため、動作に必要な外部からの信号の
周波数が高くとも、正常に動作するのに駆動回路のとき
ほどの支障はない。
【００１０】そこで信号分割回路を使用して入力デジタ
ル信号の周波数を１／ｎ倍に落とすことにより、駆動回
路の動作に必要な信号の周波数も１／ｎに落とすことが
可能となり、入力デジタル信号あるいは外部から伝達さ
れる他の信号が高周波数の場合における駆動回路が抱え
る、上述のような不都合の発生を回避することができ
る。ここで入力デジタル信号の周波数をどの程度まで落
とせばよいのかは、個々の駆動回路につき具体的に決す
ることを要するが、通常２０ＭＨｚ以下にすれば充分で
あろう。
ル信号の周波数を１／ｎ倍に落とすことにより、駆動回
路の動作に必要な信号の周波数も１／ｎに落とすことが
可能となり、入力デジタル信号あるいは外部から伝達さ
れる他の信号が高周波数の場合における駆動回路が抱え
る、上述のような不都合の発生を回避することができ
る。ここで入力デジタル信号の周波数をどの程度まで落
とせばよいのかは、個々の駆動回路につき具体的に決す
ることを要するが、通常２０ＭＨｚ以下にすれば充分で
あろう。
【００１１】第二に信号のタイミング合せの問題があ
る。たとえ高周波数条件で動作可能なトランジスタであ
ったとしても、個々のトランジスタで応答速度にある程
度のバラツキが生じるのは仕方ない。駆動回路は多数の
トランジスタを組み合わせて構成されるので、このバラ
ツキの集積が原因で所期のタイミングとのズレができる
が、ズレの大きさは周波数の高低に依存しない。従って
高周波数条件ほどズレの影響は相対的に大きく、駆動回
路全体で正常な動作をしなくなる確率も上昇する。
る。たとえ高周波数条件で動作可能なトランジスタであ
ったとしても、個々のトランジスタで応答速度にある程
度のバラツキが生じるのは仕方ない。駆動回路は多数の
トランジスタを組み合わせて構成されるので、このバラ
ツキの集積が原因で所期のタイミングとのズレができる
が、ズレの大きさは周波数の高低に依存しない。従って
高周波数条件ほどズレの影響は相対的に大きく、駆動回
路全体で正常な動作をしなくなる確率も上昇する。
【００１２】この危険を回避するために入力デジタル信
号の周波数をどの程度まで落とすべきかも、実際には個
々の駆動回路につき具体的、経験的に決することにな
る。しかし個々のトランジスタの応答速度のバラツキ
は、現在のトランジスタの製造工程を勘案すると、概ね
２０ＭＨｚ以下とする必要があろう。
号の周波数をどの程度まで落とすべきかも、実際には個
々の駆動回路につき具体的、経験的に決することにな
る。しかし個々のトランジスタの応答速度のバラツキ
は、現在のトランジスタの製造工程を勘案すると、概ね
２０ＭＨｚ以下とする必要があろう。
【００１３】次に信号分割回路、駆動回路、画素マトリ
クス部の回路に使用されるトランジスタについて述べ
る。
クス部の回路に使用されるトランジスタについて述べ
る。
【００１４】画素マトリクス部の回路には信号分割回
路、駆動回路とは異なり、トランジスタを用いることは
不可欠ではない。しかしトランジスタを用いて各画素毎
に書き込む電圧情報を制御する、即ちアクティブマトリ
クス方式をとることで、画素間の電圧情報の干渉を抑え
た良質な画面が実現される。このトランジスタは可視光
を透過する基板上に微小規模（画素の大きさの数分の１
以下。代表的には２０ミクロン角程度）で存在すること
が要求されることから、薄膜トランジスタ（ＴＦＴと略
称する）が使用される。
路、駆動回路とは異なり、トランジスタを用いることは
不可欠ではない。しかしトランジスタを用いて各画素毎
に書き込む電圧情報を制御する、即ちアクティブマトリ
クス方式をとることで、画素間の電圧情報の干渉を抑え
た良質な画面が実現される。このトランジスタは可視光
を透過する基板上に微小規模（画素の大きさの数分の１
以下。代表的には２０ミクロン角程度）で存在すること
が要求されることから、薄膜トランジスタ（ＴＦＴと略
称する）が使用される。
【００１５】駆動回路には現在、ＴＦＴを用いる場合と
ＭＯＳＦＥＴなどのＩＣを用いる場合とがある。ＴＦＴ
を用いる場合は、基板に画素マトリクス部と駆動回路と
を同時につくること（これを一体形成と称する）が可能
で、その分生産工程や費用の削減に資する。ＩＣを用い
る場合は基板に外付けで用いることになり、ＩＣと画素
マトリクス部とを結ぶ配線も必要であるが、画素マトリ
クス部のＴＦＴの性能が低くても良いのが利点である。
ＩＣを用いる場合には、画素マトリクス部が形成されて
いる基板上にＩＣを貼り付ける、チップ・オン・グラス
（ＣＯＧ）方式もある。
ＭＯＳＦＥＴなどのＩＣを用いる場合とがある。ＴＦＴ
を用いる場合は、基板に画素マトリクス部と駆動回路と
を同時につくること（これを一体形成と称する）が可能
で、その分生産工程や費用の削減に資する。ＩＣを用い
る場合は基板に外付けで用いることになり、ＩＣと画素
マトリクス部とを結ぶ配線も必要であるが、画素マトリ
クス部のＴＦＴの性能が低くても良いのが利点である。
ＩＣを用いる場合には、画素マトリクス部が形成されて
いる基板上にＩＣを貼り付ける、チップ・オン・グラス
（ＣＯＧ）方式もある。
【００１６】信号分割回路には、ＴＦＴは用いられず外
付けＩＣのみが用いられてきた。それはＴＦＴのチャネ
ルに使われる珪素（シリコン）膜の質が充分でなかった
ためである。前述のとおり入力デジタル信号は数１０Ｍ
Ｈｚのものが通常であるが、このような情況に対して、
これまでのＴＦＴのチャネルに使われていた珪素膜で最
も良質である多結晶珪素（ポリシリコン）膜のもので
も、ＴＦＴのキャリヤの移動度は５０ｃｍ2／Ｖｓ程度
であったので、１０ＭＨｚ以上の高周波条件下で駆動す
ることは現実的にはできなかった。しかし画素マトリク
ス部と駆動回路とをＴＦＴにより一体形成する場合、信
号分割回路には外付けＩＣを用いるという方法では、外
付けの分に余計な工程と費用とを要しそれだけ生産価格
の上昇は避けられない。そのため生産費削減という一体
形成の利点が充分に生かされていなかった。
付けＩＣのみが用いられてきた。それはＴＦＴのチャネ
ルに使われる珪素（シリコン）膜の質が充分でなかった
ためである。前述のとおり入力デジタル信号は数１０Ｍ
Ｈｚのものが通常であるが、このような情況に対して、
これまでのＴＦＴのチャネルに使われていた珪素膜で最
も良質である多結晶珪素（ポリシリコン）膜のもので
も、ＴＦＴのキャリヤの移動度は５０ｃｍ2／Ｖｓ程度
であったので、１０ＭＨｚ以上の高周波条件下で駆動す
ることは現実的にはできなかった。しかし画素マトリク
ス部と駆動回路とをＴＦＴにより一体形成する場合、信
号分割回路には外付けＩＣを用いるという方法では、外
付けの分に余計な工程と費用とを要しそれだけ生産価格
の上昇は避けられない。そのため生産費削減という一体
形成の利点が充分に生かされていなかった。
【００１７】なお本明細書で用いるＴＦＴの移動度は、
ＴＦＴのチャネル長Ｌ、チャネル幅Ｗ、チャネル面積
Ｓ、ゲート絶縁膜厚ｄox、ゲート絶縁膜誘電率ε、ゲー
ト電圧変化ｄＶG、ドレイン電流変化ｄＩD、ドレイン電
圧ＶD（１Ｖとする）をもとにしたときの算出式 μ＝（Ｌｄox／ＷＳεＶD）×（ｄＩD／ｄＶG） 或いはこれと同等の式より求められる。この式より明ら
かであるようにμはＶGに依存して変化するが、ＴＦＴ
の移動度はそのμの最大値を指すものとする（図８
（Ａ）参照）。
ＴＦＴのチャネル長Ｌ、チャネル幅Ｗ、チャネル面積
Ｓ、ゲート絶縁膜厚ｄox、ゲート絶縁膜誘電率ε、ゲー
ト電圧変化ｄＶG、ドレイン電流変化ｄＩD、ドレイン電
圧ＶD（１Ｖとする）をもとにしたときの算出式 μ＝（Ｌｄox／ＷＳεＶD）×（ｄＩD／ｄＶG） 或いはこれと同等の式より求められる。この式より明ら
かであるようにμはＶGに依存して変化するが、ＴＦＴ
の移動度はそのμの最大値を指すものとする（図８
（Ａ）参照）。
【００１８】
【発明が解決しようとする課題】デジタル信号を入力信
号とする半導体装置、例えばアクティブマトリクス型の
液晶表示装置、ＥＬ表示装置等では、画素マトリクス部
と駆動回路とにＴＦＴを用いることにより一体形成する
方法は、生産工程及び費用削減という観点から非常に価
値がある。この利点を充分に生かしきることが求められ
る。
号とする半導体装置、例えばアクティブマトリクス型の
液晶表示装置、ＥＬ表示装置等では、画素マトリクス部
と駆動回路とにＴＦＴを用いることにより一体形成する
方法は、生産工程及び費用削減という観点から非常に価
値がある。この利点を充分に生かしきることが求められ
る。
【００１９】本明細書で開示する発明は、デジタル信号
を入力信号とする半導体装置において、その信号処理の
性能を保ちつつ且つ生産工程及び費用を少なく抑えるこ
とのできる構成を提供することを課題とする。
を入力信号とする半導体装置において、その信号処理の
性能を保ちつつ且つ生産工程及び費用を少なく抑えるこ
とのできる構成を提供することを課題とする。
【００２０】
【課題を解決するための手段】本明細書で開示する発明
は、ｎ個の入力部とｍ×ｎ個の出力部とを具え、ｎ個の
前記入力部それぞれより入力デジタル信号の供給を受
け、前記入力デジタル信号のパルスの長さを時間伸長し
た修正デジタル信号をｍ×ｎ個ある前記出力部のいずれ
かより送出し、絶縁表面を有する基板上にＴＦＴを用い
て作製される信号分割回路であって、前記ｎは自然数、
前記ｍは２以上の自然数であり、前記ＴＦＴはキャリヤ
のドリフト移動度が１５０ｃｍ2／Ｖｓ以上であること
を特徴とする信号分割回路である。
は、ｎ個の入力部とｍ×ｎ個の出力部とを具え、ｎ個の
前記入力部それぞれより入力デジタル信号の供給を受
け、前記入力デジタル信号のパルスの長さを時間伸長し
た修正デジタル信号をｍ×ｎ個ある前記出力部のいずれ
かより送出し、絶縁表面を有する基板上にＴＦＴを用い
て作製される信号分割回路であって、前記ｎは自然数、
前記ｍは２以上の自然数であり、前記ＴＦＴはキャリヤ
のドリフト移動度が１５０ｃｍ2／Ｖｓ以上であること
を特徴とする信号分割回路である。
【００２１】ここで前記ＴＦＴは、Ｓ値（サブスレショ
ルド係数）が０．１５Ｖ／ｄｅｃ以下であり、しきい電
圧がＰチャネルＴＦＴならば−１．０Ｖ〜０．０Ｖ、Ｎ
チャネルＴＦＴならば０．０Ｖ〜１．０Ｖであることが
望ましい。
ルド係数）が０．１５Ｖ／ｄｅｃ以下であり、しきい電
圧がＰチャネルＴＦＴならば−１．０Ｖ〜０．０Ｖ、Ｎ
チャネルＴＦＴならば０．０Ｖ〜１．０Ｖであることが
望ましい。
【００２２】修正デジタル信号は、入力デジタル信号の
パルスの長さを何倍に時間伸長したものであってもよ
い。自然数倍に限られるわけでもない。ただしｍ倍にす
るのが最も簡便であり、利用価値も高いであろう。
パルスの長さを何倍に時間伸長したものであってもよ
い。自然数倍に限られるわけでもない。ただしｍ倍にす
るのが最も簡便であり、利用価値も高いであろう。
【００２３】本明細書で開示する他の発明は、信号分割
回路を具えた半導体装置であって、前記信号分割回路
は、ｎ個の入力部とｍ×ｎ個の出力部を具え、ｎ個の前
記入力部より入力デジタル信号の供給を受け、ｍ×ｎ個
ある前記出力部のいずれかより前記入力デジタル信号の
パルスの長さを伸長した修正デジタル信号を送出し、絶
縁表面を有する基板上にＴＦＴを用いて作製され、前記
ｎは自然数、前記ｍは２以上の自然数であり、前記ＴＦ
Ｔはキャリヤのドリフト移動度が１５０ｃｍ2／Ｖｓ以
上であることを特徴とする半導体装置である。
回路を具えた半導体装置であって、前記信号分割回路
は、ｎ個の入力部とｍ×ｎ個の出力部を具え、ｎ個の前
記入力部より入力デジタル信号の供給を受け、ｍ×ｎ個
ある前記出力部のいずれかより前記入力デジタル信号の
パルスの長さを伸長した修正デジタル信号を送出し、絶
縁表面を有する基板上にＴＦＴを用いて作製され、前記
ｎは自然数、前記ｍは２以上の自然数であり、前記ＴＦ
Ｔはキャリヤのドリフト移動度が１５０ｃｍ2／Ｖｓ以
上であることを特徴とする半導体装置である。
【００２４】ここで信号分割回路は画素マトリクス部の
回路や駆動回路と一体形成するのが好ましい。同一の絶
縁体基板上に製造工程上同時につくることを一体形成と
称する。
回路や駆動回路と一体形成するのが好ましい。同一の絶
縁体基板上に製造工程上同時につくることを一体形成と
称する。
【００２５】本発明は例えば、液晶表示装置あるいはＥ
Ｌ表示装置等に用いることができる。
Ｌ表示装置等に用いることができる。
【００２６】本明細書で用いるＴＦＴの移動度は、ＴＦ
Ｔのチャネル長Ｌ、チャネル幅Ｗ、チャネル面積Ｓ、ゲ
ート絶縁膜厚ｄox、ゲート絶縁膜誘電率ε、ゲート電圧
変化ｄＶG、ドレイン電流変化ｄＩD、ドレイン電圧ＶD
（１Ｖとする）、をもとにしたときの算出式 μ＝（Ｌｄox／ＷＳεＶD）×（ｄＩD／ｄＶG） 或いはこれと同等の式より求められる。この式より明ら
かであるようにμはＶGに依存して変化するが、ＴＦＴ
の移動度はそのμの最大値を指すものとする（図８
（Ａ）参照）。
Ｔのチャネル長Ｌ、チャネル幅Ｗ、チャネル面積Ｓ、ゲ
ート絶縁膜厚ｄox、ゲート絶縁膜誘電率ε、ゲート電圧
変化ｄＶG、ドレイン電流変化ｄＩD、ドレイン電圧ＶD
（１Ｖとする）、をもとにしたときの算出式 μ＝（Ｌｄox／ＷＳεＶD）×（ｄＩD／ｄＶG） 或いはこれと同等の式より求められる。この式より明ら
かであるようにμはＶGに依存して変化するが、ＴＦＴ
の移動度はそのμの最大値を指すものとする（図８
（Ａ）参照）。
【００２７】またＴＦＴのしきい電圧は、１μＡのドレ
イン電流ＩDが流れるときのゲート電圧ＶGに等しいと定
めることとする（図８（Ｂ）参照）。
イン電流ＩDが流れるときのゲート電圧ＶGに等しいと定
めることとする（図８（Ｂ）参照）。
【００２８】ＴＦＴのＳ値については、ゲート電圧変化
ｄＶGと、ドレイン電流の常用対数変化ｄｌｏｇＩDとか
ら Ｓ＝（ｄＶG／ｄｌｏｇＩD） により求める。本明細書においてはドレイン電圧ＶDが
１Ｖでの（ｌｏｇＩD−ＶG）測定曲線から、上式により
算出したＳの曲線の最小値を指すものとする。
ｄＶGと、ドレイン電流の常用対数変化ｄｌｏｇＩDとか
ら Ｓ＝（ｄＶG／ｄｌｏｇＩD） により求める。本明細書においてはドレイン電圧ＶDが
１Ｖでの（ｌｏｇＩD−ＶG）測定曲線から、上式により
算出したＳの曲線の最小値を指すものとする。
【００２９】ところでＴＦＴではＭＯＳＦＥＴのバルク
に対応する部分が絶縁体基板となるために、チャネル、
ソースやドレインとバルクとの間で生じる従属容量が無
い。そこで駆動電圧が等しければ、動作のための消費電
力はＩＣ外付けのときに比べて少ないはずである。しか
し従来のＴＦＴはしきい電圧制御が不充分であったので
一体形成の場合、駆動電圧はＩＣ外付けの場合の数倍に
せざるを得なく、むしろ高消費電力となっていた。本発
明では、しきい電圧が−１．０Ｖ〜１．０Ｖと均質なＴ
ＦＴを用いることで駆動電圧を従来の一体形成の駆動回
路の１／２倍程度に下げることができ、ＩＣ外付けの場
合との比較において消費電力の点で大きな不利がなく済
むという特長が存する。
に対応する部分が絶縁体基板となるために、チャネル、
ソースやドレインとバルクとの間で生じる従属容量が無
い。そこで駆動電圧が等しければ、動作のための消費電
力はＩＣ外付けのときに比べて少ないはずである。しか
し従来のＴＦＴはしきい電圧制御が不充分であったので
一体形成の場合、駆動電圧はＩＣ外付けの場合の数倍に
せざるを得なく、むしろ高消費電力となっていた。本発
明では、しきい電圧が−１．０Ｖ〜１．０Ｖと均質なＴ
ＦＴを用いることで駆動電圧を従来の一体形成の駆動回
路の１／２倍程度に下げることができ、ＩＣ外付けの場
合との比較において消費電力の点で大きな不利がなく済
むという特長が存する。
【００３０】さらに外付けＩＣを用いて信号分割回路を
構成すると、信号分割回路の出力部の数（信号分割数）
ｍが大きい場合には、基板上と基板外部との接続線（電
源線、信号供給線や共通定電位線が通常含まれる）の数
は著しく増加し、接続不良発生や製造中における静電気
によるＴＦＴ破壊の危険も高くなる。本発明はこの危険
の回避に役立つという利点がある。
構成すると、信号分割回路の出力部の数（信号分割数）
ｍが大きい場合には、基板上と基板外部との接続線（電
源線、信号供給線や共通定電位線が通常含まれる）の数
は著しく増加し、接続不良発生や製造中における静電気
によるＴＦＴ破壊の危険も高くなる。本発明はこの危険
の回避に役立つという利点がある。
【００３１】例えば、入力デジタル信号が８ビットで１
画素情報を表現しており、この入力デジタル信号を８分
割（すなわちｍ＝８）して駆動回路に供給する場合を考
えてみる。簡単のためＲＧＢ等の区別はせず、入力デジ
タル信号線は１本とする。外付けＩＣの信号分割回路を
用いるなら、６４（８ビット×８分割）本の修正デジタ
ル信号線と、約２０本のその他の線（駆動回路を動作さ
せる上で必要となる信号供給線および電源線、共通定電
位線など）とで、計約８０本の基板上と外部との接続線
が必要である。これに対し一体形成のＴＦＴの信号分割
回路を用いるなら、８（８ビット）本の入力デジタル信
号線と、約３０本のその他の線（信号分割回路、駆動回
路を動作させる上で必要となる信号供給線および電源
線、共通定電位線など）とで、計約４０本の基板上と外
部との接続線で足りる。
画素情報を表現しており、この入力デジタル信号を８分
割（すなわちｍ＝８）して駆動回路に供給する場合を考
えてみる。簡単のためＲＧＢ等の区別はせず、入力デジ
タル信号線は１本とする。外付けＩＣの信号分割回路を
用いるなら、６４（８ビット×８分割）本の修正デジタ
ル信号線と、約２０本のその他の線（駆動回路を動作さ
せる上で必要となる信号供給線および電源線、共通定電
位線など）とで、計約８０本の基板上と外部との接続線
が必要である。これに対し一体形成のＴＦＴの信号分割
回路を用いるなら、８（８ビット）本の入力デジタル信
号線と、約３０本のその他の線（信号分割回路、駆動回
路を動作させる上で必要となる信号供給線および電源
線、共通定電位線など）とで、計約４０本の基板上と外
部との接続線で足りる。
【００３２】なお信号分割回路の必要性とそのＴＦＴ化
の利点は、デジタル信号を入力信号とする半導体装置に
限らず、アナログ信号を入力信号とする半導体装置の場
合についても妥当する。ただアナログ信号を入力信号と
する半導体装置は、やはり図１のような構成は採るもの
の、駆動回路、信号分割回路の中身は入力信号がデジタ
ル信号かアナログ信号かに対応して変わる。そして特に
信号分割回路中では入力信号の増幅が欠かせないが、Ｔ
ＦＴにより増幅を行うことはアナログ信号だと精度が低
く実用的ではない。その点デジタル信号はＴＦＴによっ
ても高精度で増幅可能であるという大きな差異があり、
本発明の実現が可能となる。
の利点は、デジタル信号を入力信号とする半導体装置に
限らず、アナログ信号を入力信号とする半導体装置の場
合についても妥当する。ただアナログ信号を入力信号と
する半導体装置は、やはり図１のような構成は採るもの
の、駆動回路、信号分割回路の中身は入力信号がデジタ
ル信号かアナログ信号かに対応して変わる。そして特に
信号分割回路中では入力信号の増幅が欠かせないが、Ｔ
ＦＴにより増幅を行うことはアナログ信号だと精度が低
く実用的ではない。その点デジタル信号はＴＦＴによっ
ても高精度で増幅可能であるという大きな差異があり、
本発明の実現が可能となる。
【００３３】
【００３４】（実施例１）
【００３５】本発明の実施例の構成ブロック図を図２に
示す。これはデジタル信号を入力信号とする液晶表示装
置に適用する例である。信号分割回路２０２はＴＦＴを
用いて構成され、画素マトリクス部２０６の回路や駆動
回路２０４、２０５と同一の基板上に一体形成される。
示す。これはデジタル信号を入力信号とする液晶表示装
置に適用する例である。信号分割回路２０２はＴＦＴを
用いて構成され、画素マトリクス部２０６の回路や駆動
回路２０４、２０５と同一の基板上に一体形成される。
【００３６】信号分割回路２０２の構成図を図３（１）
に示す。本実施例では入力デジタル信号線本数ｎは１、
信号分割数ｍは４とし、入力デジタル信号は８０ＭＨｚ
（ＸＧＡ規格の画像表示に対応）を想定している。ラッ
チ前段３０１乃至３０４およびラッチ後段３０５乃至３
０８は、各々図３（２）のように２個のインバータ（３
７２、３７４）と４個のクロックド・インバータ（３７
１、３７３、３７５、３７６）により構成できる。信号
入力部３８１は３６１に、信号出力部３８２は３６２
に、クロック信号入力部３８３、３８４はそれぞれ３６
３、３６４に対応する。
に示す。本実施例では入力デジタル信号線本数ｎは１、
信号分割数ｍは４とし、入力デジタル信号は８０ＭＨｚ
（ＸＧＡ規格の画像表示に対応）を想定している。ラッ
チ前段３０１乃至３０４およびラッチ後段３０５乃至３
０８は、各々図３（２）のように２個のインバータ（３
７２、３７４）と４個のクロックド・インバータ（３７
１、３７３、３７５、３７６）により構成できる。信号
入力部３８１は３６１に、信号出力部３８２は３６２
に、クロック信号入力部３８３、３８４はそれぞれ３６
３、３６４に対応する。
【００３７】まず本実施例の動作を、図４のタイミング
チャートを参照しながら説明する。Ｔ０、Ｔ１、Ｔ２、
Ｔ３、Ｔ４、・・・・・Ｔ１０の各期間は入力デジタル
信号のパルス長と等しく１２．５ｎｓである。クロック
信号線３２３にはＣＫのような信号が入力され、クロッ
ク信号線３２２にはその反転信号ＣＫｂが入力される。
このような両クロック信号およびＲＳに示されるような
リセット信号の入力を受け、カウンタ回路３０９はＳＣ
のような修正クロック信号を修正クロック信号線３２４
に、その反転信号ＳＣｂを修正クロック信号線３２５に
出力する。
チャートを参照しながら説明する。Ｔ０、Ｔ１、Ｔ２、
Ｔ３、Ｔ４、・・・・・Ｔ１０の各期間は入力デジタル
信号のパルス長と等しく１２．５ｎｓである。クロック
信号線３２３にはＣＫのような信号が入力され、クロッ
ク信号線３２２にはその反転信号ＣＫｂが入力される。
このような両クロック信号およびＲＳに示されるような
リセット信号の入力を受け、カウンタ回路３０９はＳＣ
のような修正クロック信号を修正クロック信号線３２４
に、その反転信号ＳＣｂを修正クロック信号線３２５に
出力する。
【００３８】入力デジタル信号は信号分割回路の入力部
３２１に伝えられる。そして入力デジタル信号の各情報
は、クロック信号ＣＫ又はＣＫｂの周期毎にラッチ前段
３０１から同３０２へ、ラッチ前段３０２から同３０３
へと順に移されていく。ＯＬ１、ＯＬ２、ＯＬ３、ＯＬ
４は各ラッチ前段の出力部３１１、３１２、３１３、３
１４での電位変化であるが、入力デジタル信号の電位情
報が移されていく様子が示されている。
３２１に伝えられる。そして入力デジタル信号の各情報
は、クロック信号ＣＫ又はＣＫｂの周期毎にラッチ前段
３０１から同３０２へ、ラッチ前段３０２から同３０３
へと順に移されていく。ＯＬ１、ＯＬ２、ＯＬ３、ＯＬ
４は各ラッチ前段の出力部３１１、３１２、３１３、３
１４での電位変化であるが、入力デジタル信号の電位情
報が移されていく様子が示されている。
【００３９】修正クロック信号ＳＣが負になる時（例Ｔ
５及びＴ６）、ラッチ前段３０１に保持されている入力
デジタル信号の電位情報はラッチ前段３０２にだけでな
くラッチ後段３０５にも移される。同様にラッチ前段３
０２の電位情報はラッチ後段３０６にも、ラッチ前段３
０３の電位情報はラッチ後段３０７にも、ラッチ前段３
０４の電位情報はラッチ後段３０８に移される。ただ各
ラッチ後段においてＴ５の時の電位情報は、Ｔ６の時に
移されてくる電位情報の上書きを受けるため、結果とし
てはＴ６のときの電位情報のみが残ることになる。
５及びＴ６）、ラッチ前段３０１に保持されている入力
デジタル信号の電位情報はラッチ前段３０２にだけでな
くラッチ後段３０５にも移される。同様にラッチ前段３
０２の電位情報はラッチ後段３０６にも、ラッチ前段３
０３の電位情報はラッチ後段３０７にも、ラッチ前段３
０４の電位情報はラッチ後段３０８に移される。ただ各
ラッチ後段においてＴ５の時の電位情報は、Ｔ６の時に
移されてくる電位情報の上書きを受けるため、結果とし
てはＴ６のときの電位情報のみが残ることになる。
【００４０】上述のような動作により、各ラッチ後段の
出力部に接続する各修正デジタル信号線３３１、３３
２、３３３、３３４からはＯＬ１、ＯＬ２、ＯＬ３、Ｏ
Ｌ４に示す修正デジタル信号が送出される。Ｔ７からＴ
１０の期間の各修正デジタル信号は、ＳＤ１がＴ３、Ｓ
Ｄ２がＴ４、ＳＤ３がＴ５、ＳＤ４がＴ６の時における
ＯＬ１の電位情報に相当するものである。各修正デジタ
ル信号のパルス長は５０ｎｓ（入力デジタル信号のパル
ス長の４倍）になっている。
出力部に接続する各修正デジタル信号線３３１、３３
２、３３３、３３４からはＯＬ１、ＯＬ２、ＯＬ３、Ｏ
Ｌ４に示す修正デジタル信号が送出される。Ｔ７からＴ
１０の期間の各修正デジタル信号は、ＳＤ１がＴ３、Ｓ
Ｄ２がＴ４、ＳＤ３がＴ５、ＳＤ４がＴ６の時における
ＯＬ１の電位情報に相当するものである。各修正デジタ
ル信号のパルス長は５０ｎｓ（入力デジタル信号のパル
ス長の４倍）になっている。
【００４１】信号分割回路より送出される各修正デジタ
ル信号は、信号分割回路と同一基板上に一体形成されて
いる駆動回路２０４に、やはり同一基板上に一体形成さ
れている修正デジタル信号線２１２を通して伝えられ
る。修正デジタル信号線２１２は１本しか図示していな
いが、４（＝ｍ×ｎ）本ある。
ル信号は、信号分割回路と同一基板上に一体形成されて
いる駆動回路２０４に、やはり同一基板上に一体形成さ
れている修正デジタル信号線２１２を通して伝えられ
る。修正デジタル信号線２１２は１本しか図示していな
いが、４（＝ｍ×ｎ）本ある。
【００４２】以下に本実施例の実現を可能とするキャリ
ヤ移動度１５０ｃｍ2／Ｖｓ以上の高質多結晶珪素膜を
有するＴＦＴの作製工程の例を述べる。この工程によれ
ば、さらにＳ値が０．１５Ｖ／ｄｅｃ以下、しきい電圧
が−１．０Ｖ〜１．０Ｖの条件にも適合するＴＦＴを作
製し得る。ただし本実施例は、以下の工程以外の方法に
より作製される移動度１５０ｃｍ2／Ｖｓ以上のＴＦＴ
を用いてもよいことは言うまでもない。
ヤ移動度１５０ｃｍ2／Ｖｓ以上の高質多結晶珪素膜を
有するＴＦＴの作製工程の例を述べる。この工程によれ
ば、さらにＳ値が０．１５Ｖ／ｄｅｃ以下、しきい電圧
が−１．０Ｖ〜１．０Ｖの条件にも適合するＴＦＴを作
製し得る。ただし本実施例は、以下の工程以外の方法に
より作製される移動度１５０ｃｍ2／Ｖｓ以上のＴＦＴ
を用いてもよいことは言うまでもない。
【００４３】（ＴＦＴ作製工程例）ここでは本実施例に
用いられるＴＦＴの中でも特に、信号分割回路、駆動回
路の両方で使用される素子であるインバータ中のＴＦＴ
を例にとり、平面図（図１０〜図１１）および断面図
（図５〜図７左）を示しながら作製工程を説明する。イ
ンバータはＮチャネルＴＦＴ、ＰチャネルＴＦＴ各々一
つずつを用い構成している。又これらと一体形成される
画素マトリクス部の回路に用いられる画素ＴＦＴ（Ｎチ
ャネルＴＦＴを用いている）についても、断面図のみ
（図５〜図７右）であるが示しながら説明する。ただし
本工程例ではインバータ、画素ＴＦＴに限らず、薄膜に
より構成可能ないかなる電子部品も同時に作製可能であ
り、信号分割回路、駆動回路および画素マトリクス部の
回路の全体が一体形成できる。
用いられるＴＦＴの中でも特に、信号分割回路、駆動回
路の両方で使用される素子であるインバータ中のＴＦＴ
を例にとり、平面図（図１０〜図１１）および断面図
（図５〜図７左）を示しながら作製工程を説明する。イ
ンバータはＮチャネルＴＦＴ、ＰチャネルＴＦＴ各々一
つずつを用い構成している。又これらと一体形成される
画素マトリクス部の回路に用いられる画素ＴＦＴ（Ｎチ
ャネルＴＦＴを用いている）についても、断面図のみ
（図５〜図７右）であるが示しながら説明する。ただし
本工程例ではインバータ、画素ＴＦＴに限らず、薄膜に
より構成可能ないかなる電子部品も同時に作製可能であ
り、信号分割回路、駆動回路および画素マトリクス部の
回路の全体が一体形成できる。
【００４４】図１０〜図１１は基板を上からみた平面図
である。図５〜図７中の各断面図は、図１０〜図１１に
おける破線４７０に沿って切った断面を示している。
である。図５〜図７中の各断面図は、図１０〜図１１に
おける破線４７０に沿って切った断面を示している。
【００４５】図１０および図５を参照する。まず、絶縁
表面を有する基板として石英基板４０１を準備する。
表面を有する基板として石英基板４０１を準備する。
【００４６】４０２は非晶質珪素膜であり、最終的な膜
厚（熱酸化後の膜減りを考慮した膜厚）が１０〜７０ｎ
ｍ（好ましくは５０ｎｍ）となる様に成膜する。なお、
成膜に際して膜中の不純物濃度の管理を徹底的に行うこ
とは重要である。
厚（熱酸化後の膜減りを考慮した膜厚）が１０〜７０ｎ
ｍ（好ましくは５０ｎｍ）となる様に成膜する。なお、
成膜に際して膜中の不純物濃度の管理を徹底的に行うこ
とは重要である。
【００４７】本例の場合、非晶質珪素膜４０２中におい
て代表的な不純物であるＣ（炭素）、Ｎ（窒素）、Ｏ
（酸素）、Ｓ（硫黄）の濃度はいずれも５×１０18ａｔ
ｏｍｓ／ｃｍ3未満（好ましくは１×１０18ａｔｏｍｓ
／ｃｍ3以下）となる様に管理している。各不純物がこ
れ以上の濃度で存在すると、結晶化の際に悪影響を及ぼ
し、結晶化後の膜質を低下させる原因となりうる。
て代表的な不純物であるＣ（炭素）、Ｎ（窒素）、Ｏ
（酸素）、Ｓ（硫黄）の濃度はいずれも５×１０18ａｔ
ｏｍｓ／ｃｍ3未満（好ましくは１×１０18ａｔｏｍｓ
／ｃｍ3以下）となる様に管理している。各不純物がこ
れ以上の濃度で存在すると、結晶化の際に悪影響を及ぼ
し、結晶化後の膜質を低下させる原因となりうる。
【００４８】なお、非晶質珪素膜４０２中の水素濃度も
非常に重要なパラメータであり、水素含有量を低く抑え
た方が結晶性の良い膜が得られる様である。そのため、
非晶質珪素膜４０２の成膜は減圧熱ＣＶＤ法であること
が好ましい。
非常に重要なパラメータであり、水素含有量を低く抑え
た方が結晶性の良い膜が得られる様である。そのため、
非晶質珪素膜４０２の成膜は減圧熱ＣＶＤ法であること
が好ましい。
【００４９】次に、非晶質珪素膜４０２の結晶化工程を
行う。結晶化の手段としては特開平７−１３０６５２号
公報記載の技術を用いる。同公報の実施例１および実施
例２のどちらの手段でも良いが、本例では、同広報の実
施例２に記載した技術内容（特開平８−７８３２９号公
報に詳しい）を利用するのが好ましい。
行う。結晶化の手段としては特開平７−１３０６５２号
公報記載の技術を用いる。同公報の実施例１および実施
例２のどちらの手段でも良いが、本例では、同広報の実
施例２に記載した技術内容（特開平８−７８３２９号公
報に詳しい）を利用するのが好ましい。
【００５０】特開平８−７８３２９号公報記載の技術
は、まず触媒元素の添加領域を選択するマスク絶縁膜４
０３を形成する。マスク絶縁膜４０３は触媒元素を添加
するために複数箇所の開口部を有している（図５
（Ａ）、図１０（Ａ））。この開口部の位置によって結
晶領域の位置を決定することができる。
は、まず触媒元素の添加領域を選択するマスク絶縁膜４
０３を形成する。マスク絶縁膜４０３は触媒元素を添加
するために複数箇所の開口部を有している（図５
（Ａ）、図１０（Ａ））。この開口部の位置によって結
晶領域の位置を決定することができる。
【００５１】そして、非晶質珪素膜の結晶化を助長する
触媒元素としてニッケル（Ｎｉ）を含有した溶液をスピ
ンコート法により塗布し、Ｎｉ含有層４０４を形成す
る。
触媒元素としてニッケル（Ｎｉ）を含有した溶液をスピ
ンコート法により塗布し、Ｎｉ含有層４０４を形成す
る。
【００５２】次に、触媒元素の添加工程が終了したら、
４５０℃で１時間程度の水素出しの後、不活性雰囲気、
水素雰囲気または酸素雰囲気中において５５０〜６５０
℃の温度で４〜２４時間の加熱処理を加えて非晶質珪素
膜８０２の結晶化を行う。本例では窒素雰囲気で５７０
℃で１４時間の加熱処理を行う。
４５０℃で１時間程度の水素出しの後、不活性雰囲気、
水素雰囲気または酸素雰囲気中において５５０〜６５０
℃の温度で４〜２４時間の加熱処理を加えて非晶質珪素
膜８０２の結晶化を行う。本例では窒素雰囲気で５７０
℃で１４時間の加熱処理を行う。
【００５３】この時、非晶質珪素膜４０２の結晶化はニ
ッケルを添加した領域４０５および４０６で発生した核
から優先的に進行し、基板４０１の基板面に対してほぼ
平行に成長した結晶領域４０７および４０８が形成され
る（図５（Ｂ）、図１０（Ｂ））。この結晶領域４０７
および４０８を横成長領域と呼ぶ。横成長領域は比較的
揃った状態で個々の結晶が集合しているため、全体的な
結晶性に優れるという利点がある。
ッケルを添加した領域４０５および４０６で発生した核
から優先的に進行し、基板４０１の基板面に対してほぼ
平行に成長した結晶領域４０７および４０８が形成され
る（図５（Ｂ）、図１０（Ｂ））。この結晶領域４０７
および４０８を横成長領域と呼ぶ。横成長領域は比較的
揃った状態で個々の結晶が集合しているため、全体的な
結晶性に優れるという利点がある。
【００５４】なお、上述の特開平７−１３０６５２号公
報の実施例１に記載された技術を用いた場合も微視的に
は横成長領域と呼びうる領域が形成されている。しかし
ながら、核発生が面内において不均一に起こるので結晶
粒界の制御性の面で難がある。
報の実施例１に記載された技術を用いた場合も微視的に
は横成長領域と呼びうる領域が形成されている。しかし
ながら、核発生が面内において不均一に起こるので結晶
粒界の制御性の面で難がある。
【００５５】結晶化のための加熱処理が終了したら、マ
スク絶縁膜４０３を除去してパターニングを行い、横成
長領域４０７および４０８でなる島状半導体層（活性
層）４０９、４１０、および４１１を形成する（図５
（Ｃ）、図１０（Ｃ））。
スク絶縁膜４０３を除去してパターニングを行い、横成
長領域４０７および４０８でなる島状半導体層（活性
層）４０９、４１０、および４１１を形成する（図５
（Ｃ）、図１０（Ｃ））。
【００５６】ここで４０９は信号分割回路又は駆動回路
を構成するＮ型ＴＦＴの活性層、４１０は同Ｐ型ＴＦＴ
の活性層、４１１は画素マトリクス回路を構成するＮ型
ＴＦＴ（画素ＴＦＴ）の活性層である。
を構成するＮ型ＴＦＴの活性層、４１０は同Ｐ型ＴＦＴ
の活性層、４１１は画素マトリクス回路を構成するＮ型
ＴＦＴ（画素ＴＦＴ）の活性層である。
【００５７】活性層４０９、４１０、および４１１を形
成したら、その上に珪素を含む絶縁膜でなるゲート絶縁
膜４１２を成膜する。
成したら、その上に珪素を含む絶縁膜でなるゲート絶縁
膜４１２を成膜する。
【００５８】そして、次に図５（Ｄ）、図１０（Ｄ）に
示す様に触媒元素（ニッケル）を除去または低減するた
めの加熱処理（触媒元素のゲッタリングプロセス）を行
う。この加熱処理は処理雰囲気中にハロゲン元素を含ま
せ、ハロゲン元素による金属元素のゲッタリング効果を
利用するものである。
示す様に触媒元素（ニッケル）を除去または低減するた
めの加熱処理（触媒元素のゲッタリングプロセス）を行
う。この加熱処理は処理雰囲気中にハロゲン元素を含ま
せ、ハロゲン元素による金属元素のゲッタリング効果を
利用するものである。
【００５９】なお、ハロゲン元素によるゲッタリング効
果を十分に得るためには、上記加熱処理を７００℃を超
える温度で行なうことが好ましい。この温度以下では処
理雰囲気中のハロゲン化合物の分解が困難となり、ゲッ
タリング効果が得られなくなる恐れがある。
果を十分に得るためには、上記加熱処理を７００℃を超
える温度で行なうことが好ましい。この温度以下では処
理雰囲気中のハロゲン化合物の分解が困難となり、ゲッ
タリング効果が得られなくなる恐れがある。
【００６０】本例では酸素雰囲気中に対して塩化水素
（ＨＣｌ）を３体積％の濃度で含有させた雰囲気中にお
いて、９５０℃で、３０分の加熱処理を行う。ＨＣｌ濃
度を１０体積％以上とすると、活性層４０９、４１０、
および４１１の表面に膜厚程度の凹凸が生じてしまうた
め好ましくない。
（ＨＣｌ）を３体積％の濃度で含有させた雰囲気中にお
いて、９５０℃で、３０分の加熱処理を行う。ＨＣｌ濃
度を１０体積％以上とすると、活性層４０９、４１０、
および４１１の表面に膜厚程度の凹凸が生じてしまうた
め好ましくない。
【００６１】この工程においては活性層４０９、４１
０、および４１１中のニッケルが塩素の作用によりゲッ
タリングされ、揮発性の塩化ニッケルとなって大気中へ
離脱して除去されると考えられる。そして、この工程に
より活性層４０９、４１０、および４１１中のニッケル
の濃度は５×１０17ａｔｏｍｓ／ｃｍ3以下にまで低減
される。
０、および４１１中のニッケルが塩素の作用によりゲッ
タリングされ、揮発性の塩化ニッケルとなって大気中へ
離脱して除去されると考えられる。そして、この工程に
より活性層４０９、４１０、および４１１中のニッケル
の濃度は５×１０17ａｔｏｍｓ／ｃｍ3以下にまで低減
される。
【００６２】また、上記加熱処理により活性層４０９、
４１０、および４１１とゲート絶縁膜４１２の界面では
熱酸化反応が進行し、熱酸化膜の分だけゲート絶縁膜４
１２の膜厚は増加する。この様にして熱酸化膜を形成す
ると、非常に界面準位の少ない半導体／絶縁膜界面を得
ることができる。また、活性層端部における熱酸化膜の
形成不良（エッジシニング）を防ぐ効果もある。
４１０、および４１１とゲート絶縁膜４１２の界面では
熱酸化反応が進行し、熱酸化膜の分だけゲート絶縁膜４
１２の膜厚は増加する。この様にして熱酸化膜を形成す
ると、非常に界面準位の少ない半導体／絶縁膜界面を得
ることができる。また、活性層端部における熱酸化膜の
形成不良（エッジシニング）を防ぐ効果もある。
【００６３】さらに、上記ハロゲン雰囲気における加熱
処理を施した後に、窒素雰囲気中で９５０℃で１時間程
度の加熱処理を行なうことで、ゲート絶縁膜４１２の膜
質の向上を図ることも有効である。
処理を施した後に、窒素雰囲気中で９５０℃で１時間程
度の加熱処理を行なうことで、ゲート絶縁膜４１２の膜
質の向上を図ることも有効である。
【００６４】次に、図１０、図１１および図６を参照す
る。図示しないアルミニウムを主成分とする金属膜を成
膜し、パターニングによって後のゲート電極の原型４１
３、４１４、および４１５を形成する。本例では２ｗｔ
％のスカンジウムを含有したアルミニウム膜を用いる
（図６（Ａ）、図１０（Ｅ））。
る。図示しないアルミニウムを主成分とする金属膜を成
膜し、パターニングによって後のゲート電極の原型４１
３、４１４、および４１５を形成する。本例では２ｗｔ
％のスカンジウムを含有したアルミニウム膜を用いる
（図６（Ａ）、図１０（Ｅ））。
【００６５】次に、特開平７−１３５３１８号公報記載
の技術により多孔性の陽極酸化膜４１６、４１７、およ
び４１８、無孔性の陽極酸化膜４１９、４２０、および
４２１、ゲート電極４２２、４２３、および４２４を形
成する（図６（Ｂ）、図１０（Ｆ））。
の技術により多孔性の陽極酸化膜４１６、４１７、およ
び４１８、無孔性の陽極酸化膜４１９、４２０、および
４２１、ゲート電極４２２、４２３、および４２４を形
成する（図６（Ｂ）、図１０（Ｆ））。
【００６６】こうして図６（Ｂ）の状態が得られたら、
次にゲート電極４２２、４２３、および４２４、多孔性
の陽極酸化膜４１６、４１７、および４１８をマスクと
してゲート絶縁膜４１２をエッチングする。そして、多
孔性の陽極酸化膜４１６、４１７、および４１８を除去
して図６（Ｃ）（平面図は図１１（Ａ））の状態を得
る。なお、図６（Ｃ）において４２５、４２６、および
４２７で示されるのは加工後のゲート絶縁膜である。
次にゲート電極４２２、４２３、および４２４、多孔性
の陽極酸化膜４１６、４１７、および４１８をマスクと
してゲート絶縁膜４１２をエッチングする。そして、多
孔性の陽極酸化膜４１６、４１７、および４１８を除去
して図６（Ｃ）（平面図は図１１（Ａ））の状態を得
る。なお、図６（Ｃ）において４２５、４２６、および
４２７で示されるのは加工後のゲート絶縁膜である。
【００６７】次に図６（Ｄ）、図１１（Ｂ）に示す工程
では、一導電性を付与する不純物元素の添加を行う。不
純物元素としてはＮ型ならばＰ（リン）またはＡｓ（砒
素）、Ｐ型ならばＢ（硼素）を用いれば良い。
では、一導電性を付与する不純物元素の添加を行う。不
純物元素としてはＮ型ならばＰ（リン）またはＡｓ（砒
素）、Ｐ型ならばＢ（硼素）を用いれば良い。
【００６８】本例では、不純物添加を２回の工程に分け
て行う。まず、１回目の不純物添加（本例ではＰ（リ
ン）を用いる）を高加速電圧８０ｋｅＶ程度で行い、ｎ
-領域を形成する。このｎ-領域は、Ｐイオン濃度が１×
１０18ａｔｏｍｓ／ｃｍ3〜１×１０19ａｔｏｍｓ／ｃ
ｍ3となるように調節する。
て行う。まず、１回目の不純物添加（本例ではＰ（リ
ン）を用いる）を高加速電圧８０ｋｅＶ程度で行い、ｎ
-領域を形成する。このｎ-領域は、Ｐイオン濃度が１×
１０18ａｔｏｍｓ／ｃｍ3〜１×１０19ａｔｏｍｓ／ｃ
ｍ3となるように調節する。
【００６９】さらに、２回目の不純物添加を低加速電圧
１０ｋeＶ程度で行い、ｎ+領域を形成する。この時は、
加速電圧が低いので、ゲート絶縁膜がマスクとして機能
する。また、このｎ+領域は、シート抵抗が５００Ω以
下（好ましくは３００Ω以下）となるように調節する。
１０ｋeＶ程度で行い、ｎ+領域を形成する。この時は、
加速電圧が低いので、ゲート絶縁膜がマスクとして機能
する。また、このｎ+領域は、シート抵抗が５００Ω以
下（好ましくは３００Ω以下）となるように調節する。
【００７０】以上の工程を経て、信号分割回路又は駆動
回路を構成するＮ型ＴＦＴのソース領域４２８、ドレイ
ン領域４２９、低濃度不純物領域４３０、チャネル形成
領域４３１が形成される。また、画素ＴＦＴを構成する
Ｎ型ＴＦＴのソース領域４３２、ドレイン領域４３３、
低濃度不純物領域４３４、チャネル形成領域４３５が確
定する（図６（Ｄ）、図１１（Ｂ））。
回路を構成するＮ型ＴＦＴのソース領域４２８、ドレイ
ン領域４２９、低濃度不純物領域４３０、チャネル形成
領域４３１が形成される。また、画素ＴＦＴを構成する
Ｎ型ＴＦＴのソース領域４３２、ドレイン領域４３３、
低濃度不純物領域４３４、チャネル形成領域４３５が確
定する（図６（Ｄ）、図１１（Ｂ））。
【００７１】なお、図６（Ｄ）に示す状態では信号分割
回路又は駆動回路を構成するＰ型ＴＦＴの活性層もＮ型
ＴＦＴの活性層と同じ構成となっている。
回路又は駆動回路を構成するＰ型ＴＦＴの活性層もＮ型
ＴＦＴの活性層と同じ構成となっている。
【００７２】次に図１１および図７を参照する。図７
（Ａ）（平面図は図１１（Ｃ））に示すように、Ｎ型Ｔ
ＦＴを覆ってレジストマスク４３６を設け、Ｐ型を付与
する不純物イオン（本例では硼素を用いる）の添加を行
う。
（Ａ）（平面図は図１１（Ｃ））に示すように、Ｎ型Ｔ
ＦＴを覆ってレジストマスク４３６を設け、Ｐ型を付与
する不純物イオン（本例では硼素を用いる）の添加を行
う。
【００７３】この工程も前述の不純物添加工程と同様に
２回に分けて行うが、Ｎ型をＰ型に反転させる必要があ
るため、前述のＰイオンの添加濃度の数倍程度の濃度の
Ｂ（硼素）イオンを添加する。
２回に分けて行うが、Ｎ型をＰ型に反転させる必要があ
るため、前述のＰイオンの添加濃度の数倍程度の濃度の
Ｂ（硼素）イオンを添加する。
【００７４】こうして信号分割回路又は駆動回路を構成
する回路を構成するＰ型ＴＦＴのソース領域４３８、ド
レイン領域４３７、低濃度不純物領域４３９、チャネル
形成領域４４０が形成される（図７（Ａ）、図９
（Ｃ））。
する回路を構成するＰ型ＴＦＴのソース領域４３８、ド
レイン領域４３７、低濃度不純物領域４３９、チャネル
形成領域４４０が形成される（図７（Ａ）、図９
（Ｃ））。
【００７５】以上の様にして活性層が完成したら、ファ
ーネスアニール、レーザーアニール、ランプアニール等
の組み合わせによって不純物イオンの活性化を行う。そ
れと同時に添加工程で受けた活性層の損傷も修復され
る。
ーネスアニール、レーザーアニール、ランプアニール等
の組み合わせによって不純物イオンの活性化を行う。そ
れと同時に添加工程で受けた活性層の損傷も修復され
る。
【００７６】次に、層間絶縁膜４４１として酸化珪素膜
と窒化珪素膜との積層膜を形成する。さらに層間絶縁膜
４４１にコンタクトホールを形成した後、ソース電極４
４２、４４３、および４４４、ドレイン電極４４５、４
４６を形成すると図７（Ｂ）および図１１（Ｄ）に示す
状態を得る。
と窒化珪素膜との積層膜を形成する。さらに層間絶縁膜
４４１にコンタクトホールを形成した後、ソース電極４
４２、４４３、および４４４、ドレイン電極４４５、４
４６を形成すると図７（Ｂ）および図１１（Ｄ）に示す
状態を得る。
【００７７】次に、有機性樹脂膜でなる第２の層間絶縁
膜４４７を０．５〜３μｍの厚さに形成する（図７
（Ｃ）、図１１（Ｅ））。この有機性樹脂膜としてはポ
リイミド、アクリル、ポリアミド、ポリイミドアミドな
どが用いられ得る。この第２の層間絶縁膜４４８に有機
性樹脂膜を用いることの利点は、成膜方法が簡単であ
ること、膜厚を容易に厚くできること、比誘電率が
低いので寄生容量を低減できること、平坦性に優れて
いること、などが挙げられる。
膜４４７を０．５〜３μｍの厚さに形成する（図７
（Ｃ）、図１１（Ｅ））。この有機性樹脂膜としてはポ
リイミド、アクリル、ポリアミド、ポリイミドアミドな
どが用いられ得る。この第２の層間絶縁膜４４８に有機
性樹脂膜を用いることの利点は、成膜方法が簡単であ
ること、膜厚を容易に厚くできること、比誘電率が
低いので寄生容量を低減できること、平坦性に優れて
いること、などが挙げられる。
【００７８】次に、１０〜５０ｎｍの厚さの窒化珪素膜
４５０、ブラックマスク４４８を形成する。そして、酸
化珪素膜、窒化珪素膜、有機性樹脂膜のいずれかあるい
はこれらの積層膜からなる第３の層間絶縁膜４４９を
０．１〜０．３μｍの厚さに形成する。さらに、層間絶
縁膜４４９にコンタクトホールを形成し、成膜した導電
膜をパターニングすることにより画素電極４５０を形成
する。本例は透過型の例であるため画素電極４５０を構
成する導電膜としてＩＴＯ等の透明導電膜を用いる（図
７（Ｃ）、図１１（Ｅ））。
４５０、ブラックマスク４４８を形成する。そして、酸
化珪素膜、窒化珪素膜、有機性樹脂膜のいずれかあるい
はこれらの積層膜からなる第３の層間絶縁膜４４９を
０．１〜０．３μｍの厚さに形成する。さらに、層間絶
縁膜４４９にコンタクトホールを形成し、成膜した導電
膜をパターニングすることにより画素電極４５０を形成
する。本例は透過型の例であるため画素電極４５０を構
成する導電膜としてＩＴＯ等の透明導電膜を用いる（図
７（Ｃ）、図１１（Ｅ））。
【００７９】図７（Ｃ）の構成では、層間絶縁膜４４９
を介して、画素電極４５０とブラックマスク４４８とが
重畳する領域で補助容量が形成する。
を介して、画素電極４５０とブラックマスク４４８とが
重畳する領域で補助容量が形成する。
【００８０】なお、図７（Ｃ）に示すような構成では、
広い面積を占めやすい補助容量をＴＦＴの上に形成する
ことで開口率の低下を防ぐことが可能である。また、誘
電率の高い窒化珪素膜を２５ｎｍ程度の厚さで用いる
と、少ない面積で非常に大きな容量を確保することが可
能である。
広い面積を占めやすい補助容量をＴＦＴの上に形成する
ことで開口率の低下を防ぐことが可能である。また、誘
電率の高い窒化珪素膜を２５ｎｍ程度の厚さで用いる
と、少ない面積で非常に大きな容量を確保することが可
能である。
【００８１】次に、基板全体を３５０℃の水素雰囲気で
１〜２時間加熱し、素子全体の水素化を行うことで膜中
（特に活性層中）のダングリングボンド（不対結合手）
を補償する。以上の工程を経て同一基板上に信号分割回
路、駆動回路および画素マトリクス部の回路を作製する
ことができる。
１〜２時間加熱し、素子全体の水素化を行うことで膜中
（特に活性層中）のダングリングボンド（不対結合手）
を補償する。以上の工程を経て同一基板上に信号分割回
路、駆動回路および画素マトリクス部の回路を作製する
ことができる。
【００８２】この工程により本発明の出願人らは、Ｐチ
ャネルＴＦＴにおいてはホールの移動度が１５０ｃｍ2
／Ｖｓ以上、Ｓ値が０．１５Ｖ／ｄｅｃ以下、しきい電
圧が−１．０Ｖ〜０．０Ｖの特性をもつＴＦＴが作製で
き、ＮチャネルＴＦＴにおいては電子の移動度が１５０
ｃｍ2／Ｖｓ以上、Ｓ値が０．１５Ｖ／ｄｅｃ以下、し
きい電圧が０．０Ｖ〜１．０Ｖの特性をもつＴＦＴが作
製できた。
ャネルＴＦＴにおいてはホールの移動度が１５０ｃｍ2
／Ｖｓ以上、Ｓ値が０．１５Ｖ／ｄｅｃ以下、しきい電
圧が−１．０Ｖ〜０．０Ｖの特性をもつＴＦＴが作製で
き、ＮチャネルＴＦＴにおいては電子の移動度が１５０
ｃｍ2／Ｖｓ以上、Ｓ値が０．１５Ｖ／ｄｅｃ以下、し
きい電圧が０．０Ｖ〜１．０Ｖの特性をもつＴＦＴが作
製できた。
【００８３】ここで、本実施例の作製方法によって作製
され半導体薄膜について説明する。本実施例の作製方法
によると、非晶質珪素膜を結晶化させて、連続粒界結晶
シリコン（いわゆるContinuous Grain Silicon：ＣＧ
Ｓ）と呼ばれる結晶シリコン膜を得ることができる。
され半導体薄膜について説明する。本実施例の作製方法
によると、非晶質珪素膜を結晶化させて、連続粒界結晶
シリコン（いわゆるContinuous Grain Silicon：ＣＧ
Ｓ）と呼ばれる結晶シリコン膜を得ることができる。
【００８４】本実施例の作製方法によって得られた半導
体薄膜の横成長領域は棒状または偏平棒状結晶の集合体
からなる特異な結晶構造を示す。以下にその特徴につい
て示す。
体薄膜の横成長領域は棒状または偏平棒状結晶の集合体
からなる特異な結晶構造を示す。以下にその特徴につい
て示す。
【００８５】〔活性層の結晶構造に関する知見〕
【００８６】上述の作製工程に従って形成した横成長領
域は、微視的に見れば複数の棒状（または偏平棒状）結
晶が互いに概略平行に特定方向への規則性をもって並ん
だ結晶構造を有する。このことはＴＥＭ（透過型電子顕
微鏡法）による観察で容易に確認することができる。
域は、微視的に見れば複数の棒状（または偏平棒状）結
晶が互いに概略平行に特定方向への規則性をもって並ん
だ結晶構造を有する。このことはＴＥＭ（透過型電子顕
微鏡法）による観察で容易に確認することができる。
【００８７】また、本発明者らは上述した作製方法によ
って得られた半導体薄膜の結晶粒界をＨＲ−ＴＥＭ（高
分解能透過型電子顕微鏡法）を用いて８００万倍に拡大
し、詳細に観察した（図１２（Ａ））。ただし、本明細
書中において結晶粒界とは、断りがない限り異なる棒状
結晶同士が接した境界に形成される粒界を指すものと定
義する。従って、例えば別々の横成長領域がぶつかりあ
って形成される様なマクロな意味あいでの粒界とは区別
して考える。
って得られた半導体薄膜の結晶粒界をＨＲ−ＴＥＭ（高
分解能透過型電子顕微鏡法）を用いて８００万倍に拡大
し、詳細に観察した（図１２（Ａ））。ただし、本明細
書中において結晶粒界とは、断りがない限り異なる棒状
結晶同士が接した境界に形成される粒界を指すものと定
義する。従って、例えば別々の横成長領域がぶつかりあ
って形成される様なマクロな意味あいでの粒界とは区別
して考える。
【００８８】ところで前述のＨＲ−ＴＥＭ（高分解能透
過型電子顕微鏡法）とは、試料に対して垂直に電子線を
照射し、透過電子や弾性散乱電子の干渉を利用して原子
・分子配列を評価する手法である。同手法を用いること
で結晶格子の配列状態を格子縞として観察することが可
能である。従って、結晶粒界を観察することで、結晶粒
界における原子同士の結合状態を推測することができ
る。
過型電子顕微鏡法）とは、試料に対して垂直に電子線を
照射し、透過電子や弾性散乱電子の干渉を利用して原子
・分子配列を評価する手法である。同手法を用いること
で結晶格子の配列状態を格子縞として観察することが可
能である。従って、結晶粒界を観察することで、結晶粒
界における原子同士の結合状態を推測することができ
る。
【００８９】本出願人らが得たＴＥＭ写真（図１２
（Ａ））では異なる二つの結晶粒（棒状結晶粒）が結晶
粒界で接した状態が明瞭に観察された。また、この時、
二つの結晶粒は結晶軸に多少のずれが含まれているもの
の概略｛１１０｝配向であることが電子線回折により確
認されている。
（Ａ））では異なる二つの結晶粒（棒状結晶粒）が結晶
粒界で接した状態が明瞭に観察された。また、この時、
二つの結晶粒は結晶軸に多少のずれが含まれているもの
の概略｛１１０｝配向であることが電子線回折により確
認されている。
【００９０】ところで、前述の様なＴＥＭ写真による格
子縞観察では｛１１０｝面内に｛１１１｝面に対応する
格子縞が観察された。なお、｛１１１｝面に対応する格
子縞とは、その格子縞に沿って結晶粒を切断した場合に
断面に｛１１１｝面が現れる様な格子縞を指している。
格子縞がどの様な面に対応するかは、簡易的には格子縞
間の距離により確認できる。
子縞観察では｛１１０｝面内に｛１１１｝面に対応する
格子縞が観察された。なお、｛１１１｝面に対応する格
子縞とは、その格子縞に沿って結晶粒を切断した場合に
断面に｛１１１｝面が現れる様な格子縞を指している。
格子縞がどの様な面に対応するかは、簡易的には格子縞
間の距離により確認できる。
【００９１】この時、本出願人らは上述した作製方法に
よって得られた半導体薄膜のＴＥＭ写真を詳細に観察し
た結果、非常に興味深い知見を得た。写真に見える異な
る二つの結晶粒ではどちらにも｛１１１｝面に対応する
格子縞が見えていた。そして、互いの格子縞が明らかに
平行に走っているのが観察されたのである。
よって得られた半導体薄膜のＴＥＭ写真を詳細に観察し
た結果、非常に興味深い知見を得た。写真に見える異な
る二つの結晶粒ではどちらにも｛１１１｝面に対応する
格子縞が見えていた。そして、互いの格子縞が明らかに
平行に走っているのが観察されたのである。
【００９２】さらに、結晶粒界の存在と関係なく、結晶
粒界を横切る様にして異なる二つの結晶粒の格子縞が繋
がっていた。即ち、結晶粒界を横切る様にして観測され
る格子縞の殆どが、異なる結晶粒の格子縞であるにも拘
らず直線的に連続していることが確認できた。これは任
意の結晶粒界で同様であり、全体の９０％以上（典型的
には９５％以上）の格子縞が結晶粒界で連続性を保って
いる。
粒界を横切る様にして異なる二つの結晶粒の格子縞が繋
がっていた。即ち、結晶粒界を横切る様にして観測され
る格子縞の殆どが、異なる結晶粒の格子縞であるにも拘
らず直線的に連続していることが確認できた。これは任
意の結晶粒界で同様であり、全体の９０％以上（典型的
には９５％以上）の格子縞が結晶粒界で連続性を保って
いる。
【００９３】この様な結晶構造（正確には結晶粒界の構
造）は、結晶粒界において異なる二つの結晶粒が極めて
整合性よく接合していることを示している。即ち、結晶
粒界において結晶格子が連続的に連なり、結晶欠陥等に
起因するトラップ準位を非常に作りにくい構成となって
いる。換言すれば、結晶粒界において結晶格子に連続性
があるとも言える。
造）は、結晶粒界において異なる二つの結晶粒が極めて
整合性よく接合していることを示している。即ち、結晶
粒界において結晶格子が連続的に連なり、結晶欠陥等に
起因するトラップ準位を非常に作りにくい構成となって
いる。換言すれば、結晶粒界において結晶格子に連続性
があるとも言える。
【００９４】なお、図１２（Ｂ）に、本出願人らはリフ
ァレンスとして従来の多結晶珪素膜（いわゆる高温ポリ
シリコン膜）についても電子線回折およびＨＲ−ＴＥＭ
観察による解析を行った。その結果、異なる二つの結晶
粒において互いの格子縞は全くバラバラに走っており、
結晶粒界で整合性よく連続する様な接合は殆どなかっ
た。即ち、結晶粒界では格子縞が途切れた部分が多く、
結晶欠陥が多いことが判明した。このような部分では、
未結合手が存在することになり、トラップ準位としてキ
ャリアの移動を阻害する可能性が高い。
ァレンスとして従来の多結晶珪素膜（いわゆる高温ポリ
シリコン膜）についても電子線回折およびＨＲ−ＴＥＭ
観察による解析を行った。その結果、異なる二つの結晶
粒において互いの格子縞は全くバラバラに走っており、
結晶粒界で整合性よく連続する様な接合は殆どなかっ
た。即ち、結晶粒界では格子縞が途切れた部分が多く、
結晶欠陥が多いことが判明した。このような部分では、
未結合手が存在することになり、トラップ準位としてキ
ャリアの移動を阻害する可能性が高い。
【００９５】本出願人らは、上述した作製方法で得られ
る半導体薄膜の様に格子縞が整合性良く対応した場合の
原子の結合状態を整合結合と呼び、その時の結合手を整
合結合手と呼ぶ。また、逆に従来の多結晶珪素膜に多く
見られる様に格子縞が整合性良く対応しない場合の原子
の結合状態を不整合結合と呼び、その時の結合手を不整
合結合手（又は不対結合手）と呼ぶ。
る半導体薄膜の様に格子縞が整合性良く対応した場合の
原子の結合状態を整合結合と呼び、その時の結合手を整
合結合手と呼ぶ。また、逆に従来の多結晶珪素膜に多く
見られる様に格子縞が整合性良く対応しない場合の原子
の結合状態を不整合結合と呼び、その時の結合手を不整
合結合手（又は不対結合手）と呼ぶ。
【００９６】本願発明で利用する半導体薄膜は結晶粒界
における整合性が極めて優れているため、上述の不整合
結合手が極めて少ない。本発明者らが任意の複数の結晶
粒界について調べた結果、全体の結合手に対する不整合
結合手の存在割合は10％以下（好ましくは５％以下、さ
らに好ましくは３％以下）であった。即ち、全体の結合
手の90％以上（好ましくは95％以上、さらに好ましくは
97％以上）が整合結合手によって構成されているのであ
る。
における整合性が極めて優れているため、上述の不整合
結合手が極めて少ない。本発明者らが任意の複数の結晶
粒界について調べた結果、全体の結合手に対する不整合
結合手の存在割合は10％以下（好ましくは５％以下、さ
らに好ましくは３％以下）であった。即ち、全体の結合
手の90％以上（好ましくは95％以上、さらに好ましくは
97％以上）が整合結合手によって構成されているのであ
る。
【００９７】また、前述の作製方法に従って作製した横
成長領域を電子線回折で観察した結果を図１３（Ａ）に
示す。なお、図１３（Ｂ）は比較のために観察した従来
のポリシリコン膜（高温ポリシリコン膜と呼ばれるも
の）の電子線回折パターンである。
成長領域を電子線回折で観察した結果を図１３（Ａ）に
示す。なお、図１３（Ｂ）は比較のために観察した従来
のポリシリコン膜（高温ポリシリコン膜と呼ばれるも
の）の電子線回折パターンである。
【００９８】次に、本実施例の作製方法による結晶性珪
素膜を電子線回折によって調べた結果を図１３に示す。
ここでは、図１３（Ａ）に本願発明の結晶性珪素膜の代
表的な電子線回折パターンを示し、図１３（Ｂ）に参考
として従来の高温ポリシリコン膜の代表的な電子線回折
パターンを示す。
素膜を電子線回折によって調べた結果を図１３に示す。
ここでは、図１３（Ａ）に本願発明の結晶性珪素膜の代
表的な電子線回折パターンを示し、図１３（Ｂ）に参考
として従来の高温ポリシリコン膜の代表的な電子線回折
パターンを示す。
【００９９】なお、図１３（Ａ）および（Ｂ）は電子線
の照射スポットの径を1.35μｍとして測定を行っている
ため、格子縞レベルに比べて十分マクロな領域の情報を
拾っていると考えてよい。
の照射スポットの径を1.35μｍとして測定を行っている
ため、格子縞レベルに比べて十分マクロな領域の情報を
拾っていると考えてよい。
【０１００】また、図１３（Ｃ）は単結晶シリコンの
｛１１０｝面に垂直に電子線を照射した場合の電子線回
折パターンである。通常、この様な電子線回折パターン
と観測結果とを見比べ、観察試料の配向性が何であるか
を推測する。
｛１１０｝面に垂直に電子線を照射した場合の電子線回
折パターンである。通常、この様な電子線回折パターン
と観測結果とを見比べ、観察試料の配向性が何であるか
を推測する。
【０１０１】図１３（Ａ）の場合、図１３（Ｃ）に示す
様な〈１１０〉入射に対応する回折斑点が比較的きれい
に現れており、結晶軸が〈１１０〉軸である（結晶面が
｛１１０｝面である）ことが確認できる。
様な〈１１０〉入射に対応する回折斑点が比較的きれい
に現れており、結晶軸が〈１１０〉軸である（結晶面が
｛１１０｝面である）ことが確認できる。
【０１０２】なお、各斑点は同心円状の広がりを僅かに
もっているが、これは結晶軸まわりにある程度の回転角
度の分布をもつためと予想される。その広がりの程度は
パターンから見積もっても５°以内である。
もっているが、これは結晶軸まわりにある程度の回転角
度の分布をもつためと予想される。その広がりの程度は
パターンから見積もっても５°以内である。
【０１０３】また、多数観測するうちには回折斑点が部
分的に見えない場合があった（図１３（Ａ）でも一部分
の回折斑点が見えない）。おそらくは概略｛１１０｝配
向であるものの、わずかに結晶軸がずれているために回
折パターンが見えなくなっているものと思われる。
分的に見えない場合があった（図１３（Ａ）でも一部分
の回折斑点が見えない）。おそらくは概略｛１１０｝配
向であるものの、わずかに結晶軸がずれているために回
折パターンが見えなくなっているものと思われる。
【０１０４】本出願人らは、結晶面内に殆ど必ず｛１１
１｝面が含まれるという事実を踏まえ、おそらく〈１１
１〉軸まわりの回転角のずれがその様な現象の原因であ
ろうと推測している。
１｝面が含まれるという事実を踏まえ、おそらく〈１１
１〉軸まわりの回転角のずれがその様な現象の原因であ
ろうと推測している。
【０１０５】一方、図１３（Ｂ）に示す電子線回折パタ
ーンの場合、回折斑点には明瞭な規則性が見られず、ほ
ぼランダムに配向していることが確認できる。即ち、
｛１１０｝面以外の面方位の結晶が不規則に混在すると
予想される。
ーンの場合、回折斑点には明瞭な規則性が見られず、ほ
ぼランダムに配向していることが確認できる。即ち、
｛１１０｝面以外の面方位の結晶が不規則に混在すると
予想される。
【０１０６】これらの結果が示す様に、本願発明の結晶
性珪素膜の特徴は殆ど全ての結晶粒が概略｛１１０｝面
に配向しており、かつ、結晶粒界において格子に連続性
を有することにある。この特徴は、従来のポリシリコン
膜にはないものである。
性珪素膜の特徴は殆ど全ての結晶粒が概略｛１１０｝面
に配向しており、かつ、結晶粒界において格子に連続性
を有することにある。この特徴は、従来のポリシリコン
膜にはないものである。
【０１０７】以上の様に、前述した作製工程で作製され
た半導体薄膜は従来の半導体薄膜とは全く異なる結晶構
造（正確には結晶粒界の構造）を有する半導体薄膜であ
った。本発明者らは本願発明で利用する半導体薄膜につ
いて解析した結果を特願平9-55633 号、同9-165216号、
同9-212428号でも説明している。
た半導体薄膜は従来の半導体薄膜とは全く異なる結晶構
造（正確には結晶粒界の構造）を有する半導体薄膜であ
った。本発明者らは本願発明で利用する半導体薄膜につ
いて解析した結果を特願平9-55633 号、同9-165216号、
同9-212428号でも説明している。
【０１０８】なお、本出願人らは特開平7-321339号公報
に記載した手法に従ってＸ線回折を行い、上述の作製方
法の結晶性珪素膜について配向比率を算出した。同公報
では下記数１に示す様な算出方法で配向比率を定義して
いる。
に記載した手法に従ってＸ線回折を行い、上述の作製方
法の結晶性珪素膜について配向比率を算出した。同公報
では下記数１に示す様な算出方法で配向比率を定義して
いる。
【０１０９】
【数１】
【０１１０】ここで上述の半導体薄膜の配向性をＸ線回
折で測定した結果の一例を図１７に示す。なお、Ｘ線回
折パターンには（２２０）面に相当するピークが現れて
いるが、｛１１０｝面と等価であることは言うまでもな
い。この測定の結果、｛１１０｝面が主たる配向であ
り、配向比率は０．７以上（典型的には０．９以上）で
あることが判明した。
折で測定した結果の一例を図１７に示す。なお、Ｘ線回
折パターンには（２２０）面に相当するピークが現れて
いるが、｛１１０｝面と等価であることは言うまでもな
い。この測定の結果、｛１１０｝面が主たる配向であ
り、配向比率は０．７以上（典型的には０．９以上）で
あることが判明した。
【０１１１】以上に示してきた通り、本実施例の作製方
法による結晶性珪素膜と従来のポリシリコン膜とは全く
異なる結晶構造（結晶構成）を有していることが判る。
この点からも本願発明の結晶性珪素膜は全く新しい半導
体膜であると言える。
法による結晶性珪素膜と従来のポリシリコン膜とは全く
異なる結晶構造（結晶構成）を有していることが判る。
この点からも本願発明の結晶性珪素膜は全く新しい半導
体膜であると言える。
【０１１２】なお、本発明の半導体薄膜を形成するにあ
たって結晶化温度以上の温度でのアニール工程は、結晶
粒内の欠陥低減に関して重要な役割を果たしている。そ
の事について説明する。
たって結晶化温度以上の温度でのアニール工程は、結晶
粒内の欠陥低減に関して重要な役割を果たしている。そ
の事について説明する。
【０１１３】図１４（Ａ）は上述の結晶化工程までを終
了した時点での結晶シリコン膜を２５万倍に拡大したＴ
ＥＭ写真であり、結晶粒内（黒い部分と白い部分はコン
トラストの差に起因して現れる）に矢印で示される様な
ジグザグ状に見える欠陥が確認される。
了した時点での結晶シリコン膜を２５万倍に拡大したＴ
ＥＭ写真であり、結晶粒内（黒い部分と白い部分はコン
トラストの差に起因して現れる）に矢印で示される様な
ジグザグ状に見える欠陥が確認される。
【０１１４】この様な欠陥は主としてシリコン結晶格子
面の原子の積み重ね順序が食い違っている積層欠陥であ
るが、転位などの場合もある。図１４（Ａ）は｛１１
１｝面に平行な欠陥面を有する積層欠陥と思われる。そ
の事は、ジグザグ状に見える欠陥が約７０°の角をなし
て折れ曲がっていることから推測できる。
面の原子の積み重ね順序が食い違っている積層欠陥であ
るが、転位などの場合もある。図１４（Ａ）は｛１１
１｝面に平行な欠陥面を有する積層欠陥と思われる。そ
の事は、ジグザグ状に見える欠陥が約７０°の角をなし
て折れ曲がっていることから推測できる。
【０１１５】一方、図１４（Ｂ）に示す様に、同倍率で
見た本実施例の作製方法による結晶シリコン膜は、結晶
粒内には殆ど積層欠陥や転位などに起因する欠陥が見ら
れず、非常に結晶性が高いことが確認できる。この傾向
は膜面全体について言えることであり、欠陥数をゼロに
することは現状では困難であるが、実質的にゼロと見な
せる程度にまで低減することができる。
見た本実施例の作製方法による結晶シリコン膜は、結晶
粒内には殆ど積層欠陥や転位などに起因する欠陥が見ら
れず、非常に結晶性が高いことが確認できる。この傾向
は膜面全体について言えることであり、欠陥数をゼロに
することは現状では困難であるが、実質的にゼロと見な
せる程度にまで低減することができる。
【０１１６】即ち、図１４（Ｂ）に示す結晶シリコン膜
は結晶粒内の欠陥が殆ど無視しうる程度にまで低減さ
れ、且つ、結晶粒界が高い連続性によってキャリア移動
の障壁になりえないため、単結晶または実質的に単結晶
と見なせる。
は結晶粒内の欠陥が殆ど無視しうる程度にまで低減さ
れ、且つ、結晶粒界が高い連続性によってキャリア移動
の障壁になりえないため、単結晶または実質的に単結晶
と見なせる。
【０１１７】この様に、図１４（Ａ）と（Ｂ）の写真に
示した結晶シリコン膜は結晶粒界はほぼ同等の連続性を
有しているが、結晶粒内の欠陥数には大きな差がある。
本発明の結晶シリコン膜が図１４（Ａ）に示した結晶シ
リコン膜よりも遙に高い電気特性を示す理由はこの欠陥
数の差によるところが大きい。
示した結晶シリコン膜は結晶粒界はほぼ同等の連続性を
有しているが、結晶粒内の欠陥数には大きな差がある。
本発明の結晶シリコン膜が図１４（Ａ）に示した結晶シ
リコン膜よりも遙に高い電気特性を示す理由はこの欠陥
数の差によるところが大きい。
【０１１８】こうして得られた本実施例の作製方法によ
る結晶シリコン膜（図１４（Ａ））は、単に結晶化を行
っただけの結晶シリコン膜（図１４（Ｂ））に較べて格
段に結晶粒内の欠陥数が少ないという特徴を有してい
る。
る結晶シリコン膜（図１４（Ａ））は、単に結晶化を行
っただけの結晶シリコン膜（図１４（Ｂ））に較べて格
段に結晶粒内の欠陥数が少ないという特徴を有してい
る。
【０１１９】この欠陥数の差は電子スピン共鳴分析（El
ectron Spin Resonance ：ＥＳＲ）によってスピン密度
の差となって現れる。現状では本実施例の作製方法によ
る結晶シリコン膜のスピン密度は少なくとも 5×1017sp
ins/cm3 以下（好ましくは 3×1017spins/cm3 以下）で
あることが判明している。ただし、この測定値はは現存
する測定装置の検出限界に近いので、実際のスピン密度
はさらに低いと予想される。
ectron Spin Resonance ：ＥＳＲ）によってスピン密度
の差となって現れる。現状では本実施例の作製方法によ
る結晶シリコン膜のスピン密度は少なくとも 5×1017sp
ins/cm3 以下（好ましくは 3×1017spins/cm3 以下）で
あることが判明している。ただし、この測定値はは現存
する測定装置の検出限界に近いので、実際のスピン密度
はさらに低いと予想される。
【０１２０】以上の様な結晶構造および特徴を有する本
発明の結晶シリコン膜は、連続粒界結晶シリコン（Cont
inuous Grain Silicon：ＣＧＳ）と呼ばれる。
発明の結晶シリコン膜は、連続粒界結晶シリコン（Cont
inuous Grain Silicon：ＣＧＳ）と呼ばれる。
【０１２１】従来の半導体薄膜では結晶粒界がキャリア
の移動を妨げる障壁として機能していたのだが、本実施
例の作製方法による半導体薄膜ではその様な結晶粒界が
実質的に存在しないので高いキャリア移動度が実現され
る。そのため、本実施例の作製方法による半導体薄膜を
用いて作製したＴＦＴの電気特性は非常に優れた値を示
す。この事については以下に示す。
の移動を妨げる障壁として機能していたのだが、本実施
例の作製方法による半導体薄膜ではその様な結晶粒界が
実質的に存在しないので高いキャリア移動度が実現され
る。そのため、本実施例の作製方法による半導体薄膜を
用いて作製したＴＦＴの電気特性は非常に優れた値を示
す。この事については以下に示す。
【０１２２】〔ＴＦＴの電気特性に関する知見〕
【０１２３】本実施例の作製方法による半導体薄膜は実
質的に単結晶と見なせる（実質的に結晶粒界が存在しな
い）ため、それを活性層とするＴＦＴは単結晶シリコン
を用いたＭＯＳＦＥＴに匹敵する電気特性を示す。本出
願人らが試作したＴＦＴからは次に示す様なデータが得
られている。
質的に単結晶と見なせる（実質的に結晶粒界が存在しな
い）ため、それを活性層とするＴＦＴは単結晶シリコン
を用いたＭＯＳＦＥＴに匹敵する電気特性を示す。本出
願人らが試作したＴＦＴからは次に示す様なデータが得
られている。
【０１２４】（１）ＴＦＴのスイッチング性能（オン／
オフ動作の切り換えの俊敏性）の指標となるサブスレッ
ショルド係数が、Ｎチャネル型ＴＦＴおよびＰチャネル
型ＴＦＴともに60〜100mV/decade（代表的には60〜85mV
/decade ）と小さい。 （２）ＴＦＴの動作速度の指標となる電界効果移動度
（μFE）が、Ｎチャネル型ＴＦＴで200 〜650cm2/Vs
（代表的には250 〜300cm2/Vs ）、Ｐチャネル型ＴＦＴ
で100 〜300cm2/Vs （代表的には150 〜200cm2/Vs ）と
大きい。 （３）ＴＦＴの駆動電圧の指標となるしきい値電圧（Ｖ
th）が、Ｎチャネル型ＴＦＴで-0.5〜1.5 Ｖ、Ｐチャネ
ル型ＴＦＴで-1.5〜0.5 Ｖと小さい。
オフ動作の切り換えの俊敏性）の指標となるサブスレッ
ショルド係数が、Ｎチャネル型ＴＦＴおよびＰチャネル
型ＴＦＴともに60〜100mV/decade（代表的には60〜85mV
/decade ）と小さい。 （２）ＴＦＴの動作速度の指標となる電界効果移動度
（μFE）が、Ｎチャネル型ＴＦＴで200 〜650cm2/Vs
（代表的には250 〜300cm2/Vs ）、Ｐチャネル型ＴＦＴ
で100 〜300cm2/Vs （代表的には150 〜200cm2/Vs ）と
大きい。 （３）ＴＦＴの駆動電圧の指標となるしきい値電圧（Ｖ
th）が、Ｎチャネル型ＴＦＴで-0.5〜1.5 Ｖ、Ｐチャネ
ル型ＴＦＴで-1.5〜0.5 Ｖと小さい。
【０１２５】以上の様に、極めて優れたスイッチング特
性および高速動作特性が実現可能であることが確認され
ている。
性および高速動作特性が実現可能であることが確認され
ている。
【０１２６】なお、ＣＧＳを形成するにあたって前述し
た結晶化温度以上の温度（７００〜１１００℃）でのア
ニール工程は、結晶粒内の欠陥低減に関して重要な役割
を果たしている。そのことについて以下に説明する。
た結晶化温度以上の温度（７００〜１１００℃）でのア
ニール工程は、結晶粒内の欠陥低減に関して重要な役割
を果たしている。そのことについて以下に説明する。
【０１２７】以上のことから、ＣＧＳを作製するにあた
って、触媒元素のゲッタリングプロセスは必要不可欠な
工程であることが判る。本発明者らは、この工程によっ
て起こる現象について次のようなモデルを考えている。
って、触媒元素のゲッタリングプロセスは必要不可欠な
工程であることが判る。本発明者らは、この工程によっ
て起こる現象について次のようなモデルを考えている。
【０１２８】まず、図１４（Ａ）に示す状態では結晶粒
内の欠陥（主として積層欠陥）には触媒元素（代表的に
はニッケル）が偏析している。即ち、Si-Ni-Siといった
形の結合が多数存在していると考えられる。
内の欠陥（主として積層欠陥）には触媒元素（代表的に
はニッケル）が偏析している。即ち、Si-Ni-Siといった
形の結合が多数存在していると考えられる。
【０１２９】しかしながら、触媒元素のゲッタリングプ
ロセスを行うことで欠陥に存在するNiが除去されるとSi
-Ni 結合は切れる。そのため、シリコンの余った結合手
は、すぐにSi-Si 結合を形成して安定する。こうして欠
陥が消滅する。
ロセスを行うことで欠陥に存在するNiが除去されるとSi
-Ni 結合は切れる。そのため、シリコンの余った結合手
は、すぐにSi-Si 結合を形成して安定する。こうして欠
陥が消滅する。
【０１３０】勿論、高い温度での熱アニールによって結
晶シリコン膜中の欠陥が消滅することは知られている
が、ニッケルとの結合が切れて、未結合手が多く発生す
るためのシリコンの再結合がスムーズに行われると推測
できる。
晶シリコン膜中の欠陥が消滅することは知られている
が、ニッケルとの結合が切れて、未結合手が多く発生す
るためのシリコンの再結合がスムーズに行われると推測
できる。
【０１３１】また、本発明者らは結晶化温度以上の温度
（７００〜１１００℃）で加熱処理を行うことで結晶シ
リコン膜とその下地との間が固着し、密着性が高まるこ
とで欠陥が消滅するというモデルも考えている。
（７００〜１１００℃）で加熱処理を行うことで結晶シ
リコン膜とその下地との間が固着し、密着性が高まるこ
とで欠陥が消滅するというモデルも考えている。
【０１３２】〔ＴＦＴ特性とＣＧＳの関係に関する知
見〕上述の様な優れたＴＦＴ特性は、ＴＦＴの活性層と
して、結晶粒界において結晶格子に連続性を有する半導
体薄膜を利用している点によるところが大きい。その理
由について以下に考察する。
見〕上述の様な優れたＴＦＴ特性は、ＴＦＴの活性層と
して、結晶粒界において結晶格子に連続性を有する半導
体薄膜を利用している点によるところが大きい。その理
由について以下に考察する。
【０１３３】結晶粒界における結晶格子の連続性は、そ
の結晶粒界が「平面状粒界」と呼ばれる粒界であること
に起因する。本明細書における平面状粒界の定義は、
「Characterization of High-Efficiency Cast-Si Sola
r Cell Wafers by MBIC Measurement ；Ryuichi Shimok
awa and Yutaka Hayashi，Japanese Journal of Applie
d Physics vol.27，No.5，pp.751-758，1988」に記載さ
れた「Planar boundary」である。
の結晶粒界が「平面状粒界」と呼ばれる粒界であること
に起因する。本明細書における平面状粒界の定義は、
「Characterization of High-Efficiency Cast-Si Sola
r Cell Wafers by MBIC Measurement ；Ryuichi Shimok
awa and Yutaka Hayashi，Japanese Journal of Applie
d Physics vol.27，No.5，pp.751-758，1988」に記載さ
れた「Planar boundary」である。
【０１３４】上記論文によれば、平面状粒界には｛１１
１｝双晶粒界、｛１１１｝積層欠陥、｛２２１｝双晶粒
界、｛２２１｝twist 粒界などが含まれる。この平面状
粒界は電気的に不活性であるという特徴を持つ。即ち、
結晶粒界でありながらキャリアの移動を阻害するトラッ
プとして機能しないため、実質的に存在しないと見なす
ことができる。
１｝双晶粒界、｛１１１｝積層欠陥、｛２２１｝双晶粒
界、｛２２１｝twist 粒界などが含まれる。この平面状
粒界は電気的に不活性であるという特徴を持つ。即ち、
結晶粒界でありながらキャリアの移動を阻害するトラッ
プとして機能しないため、実質的に存在しないと見なす
ことができる。
【０１３５】特に｛１１１｝双晶粒界はΣ３の対応粒
界、｛２２１｝双晶粒界はΣ９の対応粒界とも呼ばれ
る。Σ値は対応粒界の整合性の程度を示す指針となるパ
ラメータであり、Σ値が小さいほど整合性の良い粒界で
あることが知られている。
界、｛２２１｝双晶粒界はΣ９の対応粒界とも呼ばれ
る。Σ値は対応粒界の整合性の程度を示す指針となるパ
ラメータであり、Σ値が小さいほど整合性の良い粒界で
あることが知られている。
【０１３６】本出願人が本実施例の作製方法による半導
体薄膜を詳細にＴＥＭで観察した結果、結晶粒界の殆ど
（９０％以上、典型的には９５％以上）がΣ３の対応粒
界、即ち｛１１１｝双晶粒界であることが判明した。
体薄膜を詳細にＴＥＭで観察した結果、結晶粒界の殆ど
（９０％以上、典型的には９５％以上）がΣ３の対応粒
界、即ち｛１１１｝双晶粒界であることが判明した。
【０１３７】二つの結晶粒の間に形成された結晶粒界に
おいて、両方の結晶の面方位が｛１１０｝である場合、
｛１１１｝面に対応する格子縞がなす角をθとすると、
θ＝70.5°の時にΣ３の対応粒界となることが知られて
いる。
おいて、両方の結晶の面方位が｛１１０｝である場合、
｛１１１｝面に対応する格子縞がなす角をθとすると、
θ＝70.5°の時にΣ３の対応粒界となることが知られて
いる。
【０１３８】従って、図１２（Ａ）のＴＥＭ写真に示さ
れた結晶粒界では、隣接する結晶粒の各格子縞が約70°
の角度で連続しており、この結晶粒界は｛１１１｝双晶
粒界であると容易に推察することができる。
れた結晶粒界では、隣接する結晶粒の各格子縞が約70°
の角度で連続しており、この結晶粒界は｛１１１｝双晶
粒界であると容易に推察することができる。
【０１３９】なお、θ＝ 38.9 °の時にはΣ９の対応粒
界となるが、この様な他の結晶粒界も存在した。
界となるが、この様な他の結晶粒界も存在した。
【０１４０】この様な対応粒界は、同一面方位の結晶粒
間にしか形成されない。即ち、本願発明の半導体薄膜は
面方位が概略｛１１０｝で揃っているからこそ、広範囲
に渡ってこの様な対応粒界を形成しうるのである。この
特徴は、面方位が不規則な他のポリシリコン膜ではあり
得ることではない。
間にしか形成されない。即ち、本願発明の半導体薄膜は
面方位が概略｛１１０｝で揃っているからこそ、広範囲
に渡ってこの様な対応粒界を形成しうるのである。この
特徴は、面方位が不規則な他のポリシリコン膜ではあり
得ることではない。
【０１４１】ここで、本実施例の作製方法による半導体
薄膜を１万５千倍に拡大したＴＥＭ写真（暗視野像）を
図１５（Ａ）に示す。白く見える領域と黒く見える領域
とが存在するが、同色に見える部分は配向性が同一であ
ることを示している。
薄膜を１万５千倍に拡大したＴＥＭ写真（暗視野像）を
図１５（Ａ）に示す。白く見える領域と黒く見える領域
とが存在するが、同色に見える部分は配向性が同一であ
ることを示している。
【０１４２】図１５（Ａ）で特筆すべきはこれだけ広範
囲の暗視野像において、白く見える領域がかなりの割合
で連続的にまとまっている点である。これは配向性の同
じ結晶粒がある程度の方向性をもって存在し、隣接する
結晶粒同士で殆ど同一の配向性を有していることを意味
している。
囲の暗視野像において、白く見える領域がかなりの割合
で連続的にまとまっている点である。これは配向性の同
じ結晶粒がある程度の方向性をもって存在し、隣接する
結晶粒同士で殆ど同一の配向性を有していることを意味
している。
【０１４３】他方、従来の高温ポリシリコン膜を１万５
千倍に拡大したＴＥＭ写真（暗視野像）を図１５（Ｂ）
に示す。従来の高温ポリシリコン膜では同一面方位の部
分はばらばらに点在するのみであり、図１５（Ａ）に示
す様な方向性のあるまとまりは確認できない。これは隣
接する結晶粒同士の配向性が全く不規則であるためと考
えられる。
千倍に拡大したＴＥＭ写真（暗視野像）を図１５（Ｂ）
に示す。従来の高温ポリシリコン膜では同一面方位の部
分はばらばらに点在するのみであり、図１５（Ａ）に示
す様な方向性のあるまとまりは確認できない。これは隣
接する結晶粒同士の配向性が全く不規則であるためと考
えられる。
【０１４４】また、本出願人は図１２に示した測定点以
外にも多数の領域に渡って観察と測定を繰り返し、ＴＦ
Ｔを作製するのに十分な広い領域において、結晶粒界に
おける結晶格子の連続性が保たれていることを確認して
いる。
外にも多数の領域に渡って観察と測定を繰り返し、ＴＦ
Ｔを作製するのに十分な広い領域において、結晶粒界に
おける結晶格子の連続性が保たれていることを確認して
いる。
【０１４５】以上に説明した本発明の実施例は、信号分
割回路を画素マトリクス部の回路や駆動回路と同一の基
板上に一体形成する表示装置の例であった。しかし基板
上に信号分割回路のみを形成することも、同様に行い得
る。また入力デジタル信号線は１本でなく複数本でもよ
いし、信号分割数ｍは４でなくとも２以上の自然数なら
ばよい。修正デジタル信号も入力デジタル信号のパルス
長を何倍に時間伸長したものでもよく、ｍ倍に限られる
ものではない。入力デジタル信号も８０ＭＨｚに限られ
ないこと勿論である。入力デジタル信号は８０ＭＨｚ以
下ならば当然問題はなく、また百数１０ＭＨｚであって
もよい。
割回路を画素マトリクス部の回路や駆動回路と同一の基
板上に一体形成する表示装置の例であった。しかし基板
上に信号分割回路のみを形成することも、同様に行い得
る。また入力デジタル信号線は１本でなく複数本でもよ
いし、信号分割数ｍは４でなくとも２以上の自然数なら
ばよい。修正デジタル信号も入力デジタル信号のパルス
長を何倍に時間伸長したものでもよく、ｍ倍に限られる
ものではない。入力デジタル信号も８０ＭＨｚに限られ
ないこと勿論である。入力デジタル信号は８０ＭＨｚ以
下ならば当然問題はなく、また百数１０ＭＨｚであって
もよい。
【０１４６】（実施例２）
【０１４７】本実施例では、図３に示される本発明の信
号分割回路において、入力デジタル信号本数ｎを１と
し、信号分割数ｍを８とした場合について説明する。な
お、入力デジタル信号は、８０ＭＨｚとした。また、作
製方法については、実施例１の方法に従った。
号分割回路において、入力デジタル信号本数ｎを１と
し、信号分割数ｍを８とした場合について説明する。な
お、入力デジタル信号は、８０ＭＨｚとした。また、作
製方法については、実施例１の方法に従った。
【０１４８】図１６に本実施例の信号分割回路の動作を
オシロスコープによって測定した結果を示す。それぞれ
の信号波形を説明する。ここでは、各信号波形の左にあ
る符号（１、２、３、Ｒ１、Ｒ２、Ｒ３）を用いて、各
信号波形を説明する。
オシロスコープによって測定した結果を示す。それぞれ
の信号波形を説明する。ここでは、各信号波形の左にあ
る符号（１、２、３、Ｒ１、Ｒ２、Ｒ３）を用いて、各
信号波形を説明する。
【０１４９】信号波形１は、リセット信号をモニタして
いる。信号波形２は、クロック信号をモニタしている。
信号波形Ｒ１は、入力デジタル信号をモニタしている。
本実施例においては、上述したように、入力デジタル信
号は８０ＭＨｚとしている。信号波形Ｒ２は、シンクロ
ナスカウンタ（カウンタ）の出力信号をモニタしてい
る。信号波形３は、信号分割回路からの出力デジタル信
号（１０ＭＨｚ）が示されている。
いる。信号波形２は、クロック信号をモニタしている。
信号波形Ｒ１は、入力デジタル信号をモニタしている。
本実施例においては、上述したように、入力デジタル信
号は８０ＭＨｚとしている。信号波形Ｒ２は、シンクロ
ナスカウンタ（カウンタ）の出力信号をモニタしてい
る。信号波形３は、信号分割回路からの出力デジタル信
号（１０ＭＨｚ）が示されている。
【０１５０】図１６のオシロスコープの信号波形からも
わかるように、８０ＭＨｚで入力された入力デジタル信
号が、１０ＭＨｚの出力デジタル信号となって出力され
ている。
わかるように、８０ＭＨｚで入力された入力デジタル信
号が、１０ＭＨｚの出力デジタル信号となって出力され
ている。
【０１５１】
【発明の効果】本明細書に開示する発明を用いることに
より、デジタル信号を入力信号とする半導体表示装置の
生産費用を削減することができる。すなわち信号分割回
路をＴＦＴを用いて構成し画素マトリクス部の回路及び
駆動回路と同一基板上に同時に形成することから、信号
分割回路のＩＣを外付けするために要していた工程や費
用が不要となる。
より、デジタル信号を入力信号とする半導体表示装置の
生産費用を削減することができる。すなわち信号分割回
路をＴＦＴを用いて構成し画素マトリクス部の回路及び
駆動回路と同一基板上に同時に形成することから、信号
分割回路のＩＣを外付けするために要していた工程や費
用が不要となる。
【０１５２】また副次的な効果として、ＩＣ外付けのと
きに比べ、動作のための消費電力を同程度に維持しつ
つ、信号分割数ｍが大きい場合における基板外部との接
続線数の大幅な増加を回避して接続不良発生等の危険を
抑制することもできる。
きに比べ、動作のための消費電力を同程度に維持しつ
つ、信号分割数ｍが大きい場合における基板外部との接
続線数の大幅な増加を回避して接続不良発生等の危険を
抑制することもできる。
【図１】 アクティブマトリクス型液晶表示装置の構成
概略を示す図である。
概略を示す図である。
【図２】 本発明の実施例を示す構成ブロック図であ
る。
る。
【図３】 本発明の実施例に用いる信号分割回路の構成
を示す図である。
を示す図である。
【図４】 本発明の実施例に用いる信号分割回路の動作
を説明するタイミングチャートである。
を説明するタイミングチャートである。
【図５】 本発明の実施に用いるＴＦＴの作製工程例を
説明する断面図である。
説明する断面図である。
【図６】 本発明の実施に用いるＴＦＴの作製工程例を
説明する断面図である。
説明する断面図である。
【図７】 本発明の実施に用いるＴＦＴの作製工程例を
説明する断面図である。
説明する断面図である。
【図８】 移動度、しきい電圧の決定方法を示す図であ
る。
る。
【図９】 信号分割回路の動作を説明するタイミングチ
ャートである。
ャートである。
【図１０】 本発明の実施に用いるＴＦＴの作製工程例
を説明する、上からみた平面図である。
を説明する、上からみた平面図である。
【図１１】 本発明の実施に用いるＴＦＴの作製工程例
を説明する、上からみた平面図である。
を説明する、上からみた平面図である。
【図１２】 半導体薄膜の結晶粒界を拡大したＨＲ−Ｔ
ＥＭ写真図である。
ＥＭ写真図である。
【図１３】 電子回折パターンの写真図および模式図で
ある。
ある。
【図１４】 結晶シリコン膜の結晶粒を示すＴＥＭ写真
図である。
図である。
【図１５】 半導体薄膜の暗視野像の写真図である。
【図１６】 本発明のある実施形態による信号分割回路
の動作波形のをオシロスコープ図である。
の動作波形のをオシロスコープ図である。
【図１７】 Ｘ線回折の結果を示す図である。
２０１ デジタル信号源 ２０２ 信号分割回路 ２０３ 基板 ２０４、２０５ 駆動回路 ２０６ 画素マトリクス部 ２１１ 入力デジタル信号線 ２１２ 修正デジタル信号線
Claims (7)
- 【請求項１】ｎ個の入力部とｍ×ｎ個の出力部とを具
え、ｎ個の前記入力部それぞれより入力デジタル信号の
供給を受け、前記入力デジタル信号のパルスの長さを伸
長した修正デジタル信号をｍ×ｎ個ある前記出力部のい
ずれかより送出し、絶縁表面を有する基板上にＴＦＴを
用いて作製される信号分割回路であって、 前記ｎは自然数、前記ｍは２以上の自然数であり、 前記ＴＦＴはキャリヤのドリフト移動度が１５０ｃｍ2
／Ｖｓ以上であることを特徴とする信号分割回路。 - 【請求項２】前記ＴＦＴはＳ値が０．１５Ｖ／ｄｅｃ以
下であることを特徴とする請求項１に記載の信号分割回
路。 - 【請求項３】前記ＴＦＴは、しきい電圧がＰチャネルＴ
ＦＴにおいては−１．０Ｖ〜０．０Ｖ、ＮチャネルＴＦ
Ｔにおいては０．０Ｖ〜１．０Ｖであることを特徴とす
る請求項１に記載の信号分割回路。 - 【請求項４】前記ＴＦＴは金属触媒を用いた結晶化工程
を通して形成されることを特徴とする請求項１に記載の
信号分割回路。 - 【請求項５】信号分割回路を具えた半導体装置であっ
て、 前記信号分割回路は、ｎ個の入力部とｍ×ｎ個の出力部
を具え、ｎ個の前記入力部より入力デジタル信号の供給
を受け、ｍ×ｎ個ある前記出力部のいずれかより前記入
力デジタル信号のパルスの長さを伸長した修正デジタル
信号を送出し、絶縁表面を有する基板上にＴＦＴを用い
て作製され、 前記ｎは自然数、前記ｍは２以上の自然数であり、 前記ＴＦＴはキャリヤのドリフト移動度が１５０ｃｍ2
／Ｖｓ以上であることを特徴とする半導体装置。 - 【請求項６】前記信号分割回路は画素マトリクス部の回
路と同一の基板上に、製造工程上同時に形成されること
を特徴とする請求項５に記載の半導体装置。 - 【請求項７】前記半導体装置は液晶表示装置あるいはＥ
Ｌ表示装置であることを特徴とする請求項５に記載の半
導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15230798A JP4090569B2 (ja) | 1997-12-08 | 1998-05-16 | 半導体装置、液晶表示装置及びｅｌ表示装置 |
| US09/206,297 US6992651B1 (en) | 1997-12-08 | 1998-12-07 | Signal dividing circuit and semiconductor device |
| EP98123366.1A EP0921517B1 (en) | 1997-12-08 | 1998-12-08 | Signal dividing circuit and semiconductor device |
| US11/291,875 US7791576B2 (en) | 1997-12-08 | 2005-12-02 | Signal dividing circuit and semiconductor device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35623897 | 1997-12-08 | ||
| JP9-356238 | 1997-12-08 | ||
| JP15230798A JP4090569B2 (ja) | 1997-12-08 | 1998-05-16 | 半導体装置、液晶表示装置及びｅｌ表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11231798A true JPH11231798A (ja) | 1999-08-27 |
| JP4090569B2 JP4090569B2 (ja) | 2008-05-28 |
Family
ID=26481267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15230798A Expired - Fee Related JP4090569B2 (ja) | 1997-12-08 | 1998-05-16 | 半導体装置、液晶表示装置及びｅｌ表示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6992651B1 (ja) |
| EP (1) | EP0921517B1 (ja) |
| JP (1) | JP4090569B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6512469B1 (en) | 1999-01-28 | 2003-01-28 | Semiconductor Energy Laboratory Co., Ltd. | Serial-to-parallel conversion circuit, and semiconductor display device employing the same |
| US6606045B2 (en) | 1998-12-03 | 2003-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Digital analog converter and electronic device using the same |
| JP2009004770A (ja) * | 2007-06-19 | 2009-01-08 | Samsung Sdi Co Ltd | 多結晶シリコン層の製造方法、これを用いて形成した薄膜トランジスタ、その製造方法、並びに、これを備えた有機電界発光表示装置 |
| JP2009187024A (ja) * | 2001-10-03 | 2009-08-20 | Nec Corp | 表示装置及び半導体装置 |
| JP2017161905A (ja) * | 2000-05-12 | 2017-09-14 | 株式会社半導体エネルギー研究所 | 発光装置 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000039628A (ja) * | 1998-05-16 | 2000-02-08 | Semiconductor Energy Lab Co Ltd | 半導体表示装置 |
| US6512504B1 (en) | 1999-04-27 | 2003-01-28 | Semiconductor Energy Laborayory Co., Ltd. | Electronic device and electronic apparatus |
| JP5210473B2 (ja) | 1999-06-21 | 2013-06-12 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US6882012B2 (en) | 2000-02-28 | 2005-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and a method of manufacturing the same |
| JP3892650B2 (ja) * | 2000-07-25 | 2007-03-14 | 株式会社日立製作所 | 液晶表示装置 |
| CN101312033B (zh) * | 2001-10-03 | 2013-09-18 | 金振有限公司 | 显示装置 |
| KR100685819B1 (ko) * | 2005-02-18 | 2007-02-22 | 삼성에스디아이 주식회사 | 초기화를 수행하는 필드순차 구동형 액정표시장치 |
| KR100685817B1 (ko) * | 2005-02-18 | 2007-02-22 | 삼성에스디아이 주식회사 | 필드순차방식 액정표시장치 |
| KR100685816B1 (ko) * | 2005-02-18 | 2007-02-22 | 삼성에스디아이 주식회사 | 필드순차 구동방법 및 필드순차 구동형 액정표시장치 |
| TWI434356B (zh) * | 2008-05-23 | 2014-04-11 | Innolux Corp | 顯示裝置及其形成方法，以及包含顯示裝置之電子裝置 |
Family Cites Families (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5910988A (ja) | 1982-07-12 | 1984-01-20 | ホシデン株式会社 | カラ−液晶表示器 |
| JPS6337394A (ja) * | 1986-08-01 | 1988-02-18 | 株式会社日立製作所 | マトリクス表示装置 |
| US4782340A (en) * | 1986-08-22 | 1988-11-01 | Energy Conversion Devices, Inc. | Electronic arrays having thin film line drivers |
| JPH07119702B2 (ja) * | 1987-08-06 | 1995-12-20 | 株式会社ニコン | 欠陥検査装置及び欠陥検査方法 |
| US4872002A (en) * | 1988-02-01 | 1989-10-03 | General Electric Company | Integrated matrix display circuitry |
| JPH06101563B2 (ja) | 1988-07-19 | 1994-12-12 | 工業技術院長 | 薄膜電界効果トランジスタとその製造方法 |
| JP2951352B2 (ja) * | 1990-03-08 | 1999-09-20 | 株式会社日立製作所 | 多階調液晶表示装置 |
| US6893906B2 (en) | 1990-11-26 | 2005-05-17 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and driving method for the same |
| US20010050664A1 (en) | 1990-11-13 | 2001-12-13 | Shunpei Yamazaki | Electro-optical device and driving method for the same |
| EP0486284A3 (en) | 1990-11-13 | 1993-09-01 | Sel Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and driving method for the same |
| JPH04177326A (ja) | 1990-11-13 | 1992-06-24 | Semiconductor Energy Lab Co Ltd | 液晶表示装置およびその駆動方法 |
| TW209895B (ja) | 1990-11-26 | 1993-07-21 | Semiconductor Energy Res Co Ltd | |
| JP3120200B2 (ja) * | 1992-10-12 | 2000-12-25 | セイコーインスツルメンツ株式会社 | 光弁装置、立体画像表示装置および画像プロジェクタ |
| JPH06161393A (ja) | 1992-11-18 | 1994-06-07 | Hitachi Ltd | 液晶駆動回路 |
| US5604360A (en) | 1992-12-04 | 1997-02-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including a plurality of thin film transistors at least some of which have a crystalline silicon film crystal-grown substantially in parallel to the surface of a substrate for the transistor |
| TW226478B (en) | 1992-12-04 | 1994-07-11 | Semiconductor Energy Res Co Ltd | Semiconductor device and method for manufacturing the same |
| JP2791858B2 (ja) | 1993-06-25 | 1998-08-27 | 株式会社半導体エネルギー研究所 | 半導体装置作製方法 |
| US5923962A (en) * | 1993-10-29 | 1999-07-13 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
| TW264575B (ja) | 1993-10-29 | 1995-12-01 | Handotai Energy Kenkyusho Kk | |
| TW299897U (en) | 1993-11-05 | 1997-03-01 | Semiconductor Energy Lab | A semiconductor integrated circuit |
| JP3562590B2 (ja) * | 1993-12-01 | 2004-09-08 | 株式会社半導体エネルギー研究所 | 半導体装置作製方法 |
| US5712653A (en) * | 1993-12-27 | 1998-01-27 | Sharp Kabushiki Kaisha | Image display scanning circuit with outputs from sequentially switched pulse signals |
| US5525867A (en) | 1994-08-05 | 1996-06-11 | Hughes Aircraft Company | Electroluminescent display with integrated drive circuitry |
| JP3464287B2 (ja) | 1994-09-05 | 2003-11-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| EP0718816B1 (en) | 1994-12-20 | 2003-08-06 | Seiko Epson Corporation | Image display device |
| JP2957920B2 (ja) | 1995-03-30 | 1999-10-06 | 三洋電機株式会社 | 表示装置 |
| WO1997008677A1 (fr) | 1995-08-30 | 1997-03-06 | Seiko Epson Corporation | Afficheur d'images, procede d'affichage d'images, dispositif de commande d'affichage et appareil electronique les utilisant |
| JPH0982978A (ja) * | 1995-09-20 | 1997-03-28 | Hitachi Ltd | 半導体装置及びこれを用いた液晶表示装置 |
| JPH09101503A (ja) | 1995-10-04 | 1997-04-15 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JPH09274470A (ja) | 1996-04-09 | 1997-10-21 | Toshiba Corp | 液晶表示装置の駆動方法 |
| JP4086925B2 (ja) | 1996-12-27 | 2008-05-14 | 株式会社半導体エネルギー研究所 | アクティブマトリクスディスプレイ |
| JP4401448B2 (ja) | 1997-02-24 | 2010-01-20 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JPH11338439A (ja) | 1998-03-27 | 1999-12-10 | Semiconductor Energy Lab Co Ltd | 半導体表示装置の駆動回路および半導体表示装置 |
-
1998
- 1998-05-16 JP JP15230798A patent/JP4090569B2/ja not_active Expired - Fee Related
- 1998-12-07 US US09/206,297 patent/US6992651B1/en not_active Expired - Fee Related
- 1998-12-08 EP EP98123366.1A patent/EP0921517B1/en not_active Expired - Lifetime
-
2005
- 2005-12-02 US US11/291,875 patent/US7791576B2/en not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6606045B2 (en) | 1998-12-03 | 2003-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Digital analog converter and electronic device using the same |
| US6512469B1 (en) | 1999-01-28 | 2003-01-28 | Semiconductor Energy Laboratory Co., Ltd. | Serial-to-parallel conversion circuit, and semiconductor display device employing the same |
| US6750792B2 (en) | 1999-01-28 | 2004-06-15 | Semiconductor Energy Laboratory Co., Ltd. | Serial-to-parallel conversion circuit, and semiconductor display device employing the same |
| US7049983B2 (en) | 1999-01-28 | 2006-05-23 | Semiconductor Energy Laboratory Co., Ltd. | Serial-to-parallel conversion circuit, and semiconductor display device employing the same |
| US7355534B2 (en) | 1999-01-28 | 2008-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Serial-to-parallel conversion circuit, and semiconductor display device employing the same |
| JP2017161905A (ja) * | 2000-05-12 | 2017-09-14 | 株式会社半導体エネルギー研究所 | 発光装置 |
| JP2009187024A (ja) * | 2001-10-03 | 2009-08-20 | Nec Corp | 表示装置及び半導体装置 |
| US8035132B2 (en) | 2001-10-03 | 2011-10-11 | Nec Corporation | Display device and semiconductor device |
| JP2009004770A (ja) * | 2007-06-19 | 2009-01-08 | Samsung Sdi Co Ltd | 多結晶シリコン層の製造方法、これを用いて形成した薄膜トランジスタ、その製造方法、並びに、これを備えた有機電界発光表示装置 |
| US7825476B2 (en) | 2007-06-19 | 2010-11-02 | Samsung Mobile Display Co., Ltd. | Method of fabricating polycrystalline silicon, TFT fabricated using the same, method of fabricating the TFT, and organic light emitting diode display device including the TFT |
| US8445336B2 (en) | 2007-06-19 | 2013-05-21 | Samsung Display Co., Ltd. | Method of fabricating polycrystalline silicon, TFT fabricated using the same, method of fabricating the TFT, and organic light emitting diode display device including the TFT |
Also Published As
| Publication number | Publication date |
|---|---|
| US6992651B1 (en) | 2006-01-31 |
| JP4090569B2 (ja) | 2008-05-28 |
| EP0921517A3 (en) | 1999-12-01 |
| US20060156082A1 (en) | 2006-07-13 |
| US7791576B2 (en) | 2010-09-07 |
| EP0921517B1 (en) | 2013-06-05 |
| EP0921517A2 (en) | 1999-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7791576B2 (en) | Signal dividing circuit and semiconductor device | |
| US8373631B2 (en) | Driving circuit of a semiconductor display device and the semiconductor display device | |
| US7750347B2 (en) | Semiconductor device and semiconductor display device | |
| US6603453B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP2000174282A (ja) | 半導体装置 | |
| JPH11143379A (ja) | 半導体表示装置補正システムおよび半導体表示装置の補正方法 | |
| JP2006237624A (ja) | 半導体装置及びインバータ回路 | |
| JP2000208780A (ja) | オペアンプ回路群及び差動増幅回路群 | |
| JPH11251600A (ja) | 半導体装置およびその作製方法 | |
| US6444390B1 (en) | Process for producing semiconductor thin film devices using group 14 element and high temperature oxidizing treatment to achieve a crystalline silicon film | |
| US6717179B1 (en) | Semiconductor device and semiconductor display device | |
| JP4294118B2 (ja) | 表示装置および表示装置の作製方法 | |
| JP4112686B2 (ja) | 半導体装置 | |
| JP2007235147A (ja) | 半導体装置 | |
| JP2006203241A (ja) | 半導体装置 | |
| JP2734359B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP4712926B2 (ja) | 半導体装置及び半導体装置の作製方法 | |
| JP4027449B2 (ja) | 半導体薄膜及び半導体装置の作製方法 | |
| JP2000284330A (ja) | 電気光学装置 | |
| JPH08236772A (ja) | 薄膜半導体装置の駆動方法、薄膜半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050512 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050913 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070928 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071012 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071113 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071204 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080123 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080226 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080227 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140307 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |