JPH11231159A - Manufacture of optical waveguide - Google Patents

Manufacture of optical waveguide

Info

Publication number
JPH11231159A
JPH11231159A JP5146198A JP5146198A JPH11231159A JP H11231159 A JPH11231159 A JP H11231159A JP 5146198 A JP5146198 A JP 5146198A JP 5146198 A JP5146198 A JP 5146198A JP H11231159 A JPH11231159 A JP H11231159A
Authority
JP
Japan
Prior art keywords
core
optical waveguide
core material
cores
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5146198A
Other languages
Japanese (ja)
Inventor
Tomiyuki Arakawa
富行 荒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP5146198A priority Critical patent/JPH11231159A/en
Publication of JPH11231159A publication Critical patent/JPH11231159A/en
Pending legal-status Critical Current

Links

Landscapes

  • Optical Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an optical waveguide manufacturing method which can easily embed an upper clad even when the ratio of the height of a core and the distance between cores is large and manufacture a high-precision optical waveguide. SOLUTION: This manufacturing method for the optical waveguide in which cores and a clad layer surrounding the core are formed on a substrate includes a process for forming the lower clad layer 12 on the substrate 11, a process for forming a core groove 12a in the lower clad layer, a process for embedding a core material 14 in the core groove, a process for removing the core material projecting from the core groove, and a process for forming the upper clad layer 16 over the entire surface of the lower clad and core material. Even when the distance between the cores is smaller than the height of the cores, the core material is embedded in the core groove and neither the core material nor the clad layer needs to be formed between the cores where it is difficult to embed the core material, so the cores can easily be formed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は,光導波路の製造方
法にかかり,特に,石英系光導波路の製造方法に関す
る。
The present invention relates to a method for manufacturing an optical waveguide, and more particularly to a method for manufacturing a silica-based optical waveguide.

【0002】[0002]

【従来の技術】従来の石英系導波路の製造方法は,「N
TT R&D Vol.43,NO.11,1994,
第101〜108項」に示されている。以下では,図5
を参照しながら,従来の石英系光導波路の製造方法を説
明する。
2. Description of the Related Art A conventional method for manufacturing a silica-based waveguide is described in "N.
TT R & D Vol. 43, NO. 11, 1994,
Sections 101 to 108 ". In the following, FIG.
A conventional method for manufacturing a silica-based optical waveguide will be described with reference to FIG.

【0003】まず,光ファイバと同じ気体状原料(主成
分:四塩化シリコン)を,酸水素トーチ37を用いた酸
水素炎中で加熱加水分解して得られる酸化シリコンガラ
ス微粒子(粒径0.1μm以下)をシリコン基板31上
に吹きつけ堆積させる。このとき,酸化シリコンガラス
微粒子の組成(GeOドーパント濃度)を変えることに
より,シリコン基板31の上面全体にSiO2微粒子3
2’を堆積させ,SiO2微粒子32’の上面全体にS
iO2−GeO2微粒子33’を堆積させる(図5(A)
参照のこと)。
[0003] First, silicon oxide glass fine particles (having a particle diameter of 0,1) obtained by heating and hydrolyzing the same gaseous raw material as the optical fiber (main component: silicon tetrachloride) in an oxyhydrogen flame using an oxyhydrogen torch 37. (1 μm or less) is sprayed and deposited on the silicon substrate 31. At this time, by changing the composition (GeO dopant concentration) of the silicon oxide glass particles, the SiO 2 particles 3
2 ′ is deposited on the entire upper surface of the SiO 2 fine particles 32 ′.
Deposit iO 2 -GeO 2 fine particles 33 ′ (FIG. 5A)
See).

【0004】次いで,酸化シリコンガラス微粒子膜を電
気炉中で1250℃以上の高温で加熱して,シリコン基
板31の上面を覆う透明な酸化シリコンガラス膜とす
る。上述のように,酸化シリコンガラス微粒子の組成
(GeOドーパント濃度)を変えることにより,下部ク
ラッド層32とコア層33の2層構造の光導波膜とする
(図5(B)参照のこと)。
Then, the silicon oxide glass fine particle film is heated at a high temperature of 1250 ° C. or more in an electric furnace to form a transparent silicon oxide glass film covering the upper surface of the silicon substrate 31. As described above, by changing the composition of the silicon oxide glass fine particles (GeO dopant concentration), an optical waveguide film having a two-layer structure of the lower clad layer 32 and the core layer 33 is obtained (see FIG. 5B).

【0005】次いで,フォトマスク38により所定のパ
ターンをコア層33に転写した後,反応性イオンエッチ
ング法(RIE:Reactive Ion Etch
ing)によりコア層33の不要部分を除去して,線幅
が4〜10μmで高さが4〜10μmのリッジ状のコア
35を形成する(図5(C)参照のこと)。最後に,コ
ア35を覆うようにSiO2微粒子36’を火炎堆積法
(FHD:FlameHydrolysis Depo
sition)で形成し(図5(D)参照のこと),さ
らに透明化して上部クラッド層36とすることにより,
埋め込み型のSiO2−GeO2系単一モード光導波路が
できあがる(図5(E)参照のこと)。
Next, after a predetermined pattern is transferred to the core layer 33 by a photomask 38, a reactive ion etching (RIE) method is used.
Unnecessary portions of the core layer 33 are removed by ing) to form a ridge-shaped core 35 having a line width of 4 to 10 μm and a height of 4 to 10 μm (see FIG. 5C). Finally, the SiO 2 fine particles 36 ′ are coated by a flame deposition method (FHD: Frame Hydrolysis Depo) so as to cover the core 35.
(see FIG. 5D), and furthermore, the upper clad layer 36 is made transparent.
A buried SiO 2 —GeO 2 single mode optical waveguide is completed (see FIG. 5E).

【0006】[0006]

【発明が解決しようとする課題】ところで,Y分岐回
路,方向性結合器,マッハツェンダー干渉計等に用いら
れる光導波路を製造する場合には,コアと他のコアの最
小間隔が4μm以下となるように加工される。しかし,
上部クラッド層を形成するとき,図7に示したように,
コアの高さhに比べコア間の距離wが小さい場合,特
に,コアの高さhとコア間の距離wの比が3:1を越え
る場合(例えばコアの高さhが8μmで,コア間の距離
wが2μm以下の場合等)には,コア間36aを上部ク
ラッド36で埋め込むことは容易ではないという問題が
あった。
When manufacturing an optical waveguide used for a Y-branch circuit, a directional coupler, a Mach-Zehnder interferometer, etc., the minimum distance between a core and another core is 4 μm or less. It is processed as follows. However,
When forming the upper cladding layer, as shown in FIG.
When the distance w between the cores is smaller than the core height h, particularly when the ratio of the core height h to the core distance w exceeds 3: 1 (for example, when the core height h is 8 μm and the core height h is 8 μm, In the case where the distance w between the cores is 2 μm or less, for example, there is a problem that it is not easy to bury the space 36a between the cores with the upper cladding 36.

【0007】また,光導波路は,通常,コアの屈折率を
周囲のクラッドの屈折率より相対的に高くする必要があ
るため,コア及びクラッドの屈折率を制御する目的で不
純物をドープする。上記工程では,酸化シリコンガラス
微粒子形成後,1250℃以上の高温で加熱して透明化
する必要があるが,屈折率制御用の不純物をドープした
後に高温の熱処理を行うと,熱拡散により不純物が移動
し,所望の屈折率分布を得ることができないという問題
があった。
[0007] In addition, since the refractive index of the core is usually required to be relatively higher than the refractive index of the surrounding cladding, the optical waveguide is doped with impurities for the purpose of controlling the refractive index of the core and the cladding. In the above step, after forming the silicon oxide glass fine particles, it is necessary to heat at a high temperature of 1250 ° C. or more to make the material transparent. There is a problem in that it moves and a desired refractive index distribution cannot be obtained.

【0008】本発明は,従来の光導波路の製造方法が有
する上記問題点に鑑みてなされたものであり,本発明の
目的は,コアの高さとコア間の距離の比が大きい場合で
あっても,容易に上部クラッドを埋め込むことができ,
高精度な光導波路を製造することが可能な,新規かつ改
良された光導波路の製造方法を提供することである。
SUMMARY OF THE INVENTION The present invention has been made in view of the above problems of the conventional method of manufacturing an optical waveguide, and an object of the present invention is to provide a case where the ratio between the height of the core and the distance between the cores is large. Can also easily bury the upper cladding,
An object of the present invention is to provide a new and improved optical waveguide manufacturing method capable of manufacturing a highly accurate optical waveguide.

【0009】さらに,本発明の別の目的は,高温の加熱
処理を行うことによる光導波路の損失を防ぎ,歩留まり
を上げることが可能な,新規かつ改良された光導波路の
製造方法を提供することである。
Still another object of the present invention is to provide a new and improved method of manufacturing an optical waveguide which can prevent loss of the optical waveguide due to high-temperature heat treatment and can increase the yield. It is.

【0010】[0010]

【課題を解決するための手段】上記課題を解決するた
め,請求項1の記載によれば,基板の上部にコア及びコ
アを囲むクラッド層が形成される光導波路の製造方法で
あって,基板上に下部クラッド層を形成する工程と,下
部クラッド層にコア用溝を形成する工程と,コア用溝に
コア材を埋め込む工程と,コア用溝からはみ出たコア材
を除去する工程と,下部クラッド及びコア材の上面全体
に上部クラッド層を形成する工程とを含むことを特徴と
する光導波路の製造方法が提供される。なお,コア材を
除去する工程は,請求項2に記載のように,エッチング
により行われてもよい。
According to a first aspect of the present invention, there is provided a method of manufacturing an optical waveguide in which a core and a cladding layer surrounding the core are formed on a substrate. Forming a lower cladding layer thereon, forming a core groove in the lower cladding layer, embedding the core material in the core groove, removing the core material protruding from the core groove, Forming an upper clad layer over the entire upper surfaces of the clad and core materials. The step of removing the core material may be performed by etching as described in claim 2.

【0011】かかる製造方法によれば,コア間の距離が
コアの高さに比べて小さい場合であっても,コア材を埋
め込む場所はコア用溝であり,埋め込みの難しいコア間
にコア材やクラッド層を形成する必要がないので,容易
にコアを形成することが可能である。従って,高精度な
光導波路を製造でき,低損失化が可能である。さらに,
歩留まりを上げることができるため,低価格化が可能で
ある。
According to this manufacturing method, even if the distance between the cores is smaller than the height of the cores, the place where the core material is embedded is the groove for the core, and the core material or the space between the cores which are difficult to embed. Since there is no need to form a cladding layer, a core can be easily formed. Therefore, a highly accurate optical waveguide can be manufactured, and the loss can be reduced. further,
Since the yield can be increased, the price can be reduced.

【0012】さらに好ましくは,コア材を除去する工程
は,請求項3に記載のように,研磨により行われる。か
かる製造方法によれば,コア用溝からはみ出たコア材を
高精度で制御できるため,製造される光導波路の一層の
低損失化が可能である。
[0012] More preferably, the step of removing the core material is performed by polishing. According to such a manufacturing method, since the core material protruding from the core groove can be controlled with high precision, it is possible to further reduce the loss of the manufactured optical waveguide.

【0013】特に本発明は,請求項4に記載のように,
コア用溝間の最小間隔とコア用溝の深さとの比が1:3
以上であり,また,請求項5に記載のように,コア用溝
間の最小間隔が4μm以下であり,コア用溝の深さが4
〜12μmである光導波路を製造する場合に好適に適用
される。本発明にかかる製造方法によれば,コア間の距
離がコアの高さに比べて小さく,従来の光導波路の製造
方法においては困難とされていた形状の光導波路であっ
ても容易に製造することが可能である。
[0013] In particular, the present invention provides,
The ratio of the minimum distance between the core grooves to the depth of the core grooves is 1: 3.
The minimum distance between the core grooves is 4 μm or less, and the depth of the core grooves is 4 μm or less.
It is suitably applied when manufacturing an optical waveguide having a thickness of up to 12 μm. According to the manufacturing method of the present invention, the distance between the cores is smaller than the height of the cores, so that even an optical waveguide having a shape which has been difficult in the conventional optical waveguide manufacturing method can be easily manufactured. It is possible.

【0014】[0014]

【発明の実施の形態】以下に添付図面を参照しながら,
本発明にかかる光導波路の製造方法の好適な実施の形態
について詳細に説明する。なお,本明細書及び図面にお
いて,実質的に同一の機能構成を有する構成要素につい
ては,同一の符号を付することにより重複説明を省略す
る。
BRIEF DESCRIPTION OF THE DRAWINGS FIG.
Preferred embodiments of the method for manufacturing an optical waveguide according to the present invention will be described in detail. In this specification and the drawings, components having substantially the same function and configuration are denoted by the same reference numerals, and redundant description is omitted.

【0015】(第1の実施の形態)本実施の形態におい
ては,基板にシリコン基板11を用い,シリコン基板1
1の上に,下部クラッド層12,コア材13,及び上部
クラッド層16となる石英膜を堆積することにより製造
される光導波路の製造方法の一例について説明する。石
英膜の成膜にはプラズマ化学気相成長(以下,「プラズ
マCVD(Chemical Vapor Depos
ition)」と称する。)法を用いる。まず,プラズ
マCVD法に用いられる装置の一例として,図2に示し
た石英膜形成用のプラズマCVD装置100を説明す
る。
(First Embodiment) In this embodiment, a silicon substrate 11 is used as a substrate.
An example of a method of manufacturing an optical waveguide manufactured by depositing a quartz film to be the lower clad layer 12, the core material 13, and the upper clad layer 16 on the optical waveguide 1 will be described. For the formation of a quartz film, plasma chemical vapor deposition (hereinafter referred to as “plasma CVD (Chemical Vapor Depos)”
ition) ". ) Method. First, a plasma CVD apparatus 100 for forming a quartz film shown in FIG. 2 will be described as an example of an apparatus used for the plasma CVD method.

【0016】石英膜形成用のプラズマCVD装置100
における処理室110内には,被処理体,例えば,シリ
コン基板130を載置するための下部電極120が収容
されている。下部電極120の内部には,温度調節手段
が設けられており,下部電極120上のシリコン基板1
30を所定温度(例えば最高500度)に維持すること
が可能なように構成されている。
A plasma CVD apparatus 100 for forming a quartz film
In the processing chamber 110, a lower electrode 120 for mounting an object to be processed, for example, a silicon substrate 130, is accommodated. Temperature control means is provided inside the lower electrode 120, and the silicon substrate 1 on the lower electrode 120 is provided.
30 is configured to be able to be maintained at a predetermined temperature (for example, a maximum of 500 degrees).

【0017】また,処理室110の上方には処理ガスを
供給するための噴出孔が設けられた上部電極140が備
えられている。上部電極140には,処理ガスの流量を
制御するマスフローコントローラMFC,及び処理ガス
源170が順に接続されており,処理ガス源170から
マフスコントローラMFCを介し,さらに,上部電極1
40に設けられた噴出口を介して,処理室110内に所
定の処理ガス,例えば,O2,C26,N2,テトラエト
キシシラン(以下「TEOS」と称する。)やトリエト
キシシラン(以下「TRIES」と称する。)などを所
定の流量で導入することが可能である。さらに,処理室
110の下方には排気管180が接続されており,排気
管180は,バタフライバルブBBを介して,不図示の
ターボ分子ポンプやロータリーポンプなどから成る排気
系190に通じている。処理室110内は,例えば1×
10-3Paまで減圧することが可能となっている。
Further, an upper electrode 140 having an ejection hole for supplying a processing gas is provided above the processing chamber 110. A mass flow controller MFC for controlling the flow rate of the processing gas and a processing gas source 170 are sequentially connected to the upper electrode 140, and the upper electrode 140 is connected to the upper electrode 140 via the muffs controller MFC.
A predetermined processing gas, for example, O 2 , C 2 F 6 , N 2 , tetraethoxysilane (hereinafter, referred to as “TEOS”) or triethoxysilane is introduced into the processing chamber 110 through an ejection port provided at 40. (Hereinafter referred to as “TRIES”) can be introduced at a predetermined flow rate. Further, an exhaust pipe 180 is connected below the processing chamber 110, and the exhaust pipe 180 communicates with an exhaust system 190 including a turbo molecular pump and a rotary pump (not shown) via a butterfly valve BB. The inside of the processing chamber 110 is, for example, 1 ×
The pressure can be reduced to 10 −3 Pa.

【0018】下部電極120に対しては,所定の周波
数,例えば,13.56MHzの高周波電力を出力する
高周波電源150からの電力が,途中,整合器160を
介して供給される構成となっている。かかる構成によ
り,下部電極120に載置されたシリコン基板130に
対して所望の成膜処理を行うことが可能である。
The lower electrode 120 is supplied with power from a high frequency power supply 150 that outputs a high frequency power of a predetermined frequency, for example, 13.56 MHz, via a matching unit 160 on the way. . With this configuration, a desired film forming process can be performed on the silicon substrate 130 mounted on the lower electrode 120.

【0019】以下では,上述したプラズマCVD装置1
00を用いた光導波路の製造方法を,図1を参照しなが
ら説明する。
In the following, the above-described plasma CVD apparatus 1
A method of manufacturing an optical waveguide using the 00 will be described with reference to FIG.

【0020】(1.基板洗浄工程)まず,所定の洗浄装
置により,シリコン基板11を,硫酸と過酸化水素とを
およそ3:1に混合した温度約85℃の溶液により約5
分間の洗浄した後,純水により洗浄する。次いで,純水
により約1%に希釈したフッ化水素酸溶液により約20
秒間洗浄した後,純水により洗浄する。
(1. Substrate Cleaning Step) First, the silicon substrate 11 is cleaned with a predetermined cleaning apparatus at a temperature of about 85 ° C. in which sulfuric acid and hydrogen peroxide are mixed at about 3: 1 at a temperature of about 5 ° C.
After washing for 1 minute, wash with pure water. Next, about 20% was added using a hydrofluoric acid solution diluted to about 1% with pure water.
After washing for 2 seconds, wash with pure water.

【0021】(2.下部クラッド層形成工程)次に,プ
ラズマCVD装置100を用いて,下部クラッド層12
となる石英膜を堆積する。なお,本実施の形態における
下部クラッド層12は,後述するように,コア15の下
部だけでなく,コア15の側壁部分のクラッドをも担う
が,便宜上「下部クラッド層」と称することにする。
(2. Lower Cladding Layer Forming Step) Next, the lower cladding layer 12
Is deposited. The lower cladding layer 12 in the present embodiment not only serves as the lower portion of the core 15 but also serves as a cladding on the side wall portion of the core 15 as will be described later, but is referred to as a “lower cladding layer” for convenience.

【0022】プラズマCVD装置100の処理室110
内の下部電極120に洗浄後のシリコン基板11を設置
する。シリコン基板11は,温度が約400℃になるま
で加熱される。処理室110内を,不図示のロータリー
ポンプにより,圧力が約1Paになるまで排気する。次
いで,不図示のターボ分子ポンプにより圧力が約1×1
-3Paになるまで処理室110内を排気する。TRI
ESまたはTEOSを約12sccm,酸素を約400
sccm,C26を約10sccm,それぞれの流量で
上部電極から処理室110内に導入する。TRIESま
たはTEOSは,あらかじめ温度を約80℃とし気化さ
せておく。
Processing chamber 110 of plasma CVD apparatus 100
The cleaned silicon substrate 11 is placed on the lower electrode 120 inside. The silicon substrate 11 is heated until the temperature reaches about 400 ° C. The inside of the processing chamber 110 is evacuated by a rotary pump (not shown) until the pressure becomes about 1 Pa. Next, the pressure is reduced to about 1 × 1 by a turbo molecular pump (not shown).
The inside of the processing chamber 110 is evacuated until the pressure becomes 0 −3 Pa. TRI
ES or TEOS about 12sccm, oxygen about 400
Sccm and C 2 F 6 are introduced into the processing chamber 110 from the upper electrode at the respective flow rates of about 10 sccm. TRIES or TEOS is vaporized at a temperature of about 80 ° C. in advance.

【0023】なお,C26は,ノンドープのコアに対す
るクラッド形成のため,コアの屈折率よりクラッドの屈
折率を約0.3%小さくする目的でドープする。また,
26はシリコン基板11上以外の処理室110内に堆
積してしまった膜を除去する処理室110のクリーニン
グにも使用される。酸素は,処理室110内に発生した
フッ素系有機物等のクリーニングにも使用される。
[0023] Incidentally, C 2 F 6, since the clad formation on the non-doped core, is doped for the purpose of about 0.3% less the refractive index of the cladding than the refractive index of the core. Also,
C 2 F 6 is also used for cleaning the processing chamber 110 for removing a film deposited in the processing chamber 110 other than on the silicon substrate 11. Oxygen is also used for cleaning fluorine-containing organic substances generated in the processing chamber 110.

【0024】処理室110内の圧力をおよそ30Paに
保持し,約13.56MHzの高周波を上部電極140
と下部電極120間に電力密度約1.6W/cm2で印
可する。処理室110内にプラズマが発生し,約4時間
36分でシリコン基板11上に膜厚約33μm,屈折率
約1.452の下部クラッド層12となる石英膜が堆積
する(図1(B)参照のこと)。成膜後,高周波電力の
印加を止める。
The pressure in the processing chamber 110 is maintained at about 30 Pa, and a high frequency of about 13.56 MHz is applied to the upper electrode 140.
And a lower electrode 120 at a power density of about 1.6 W / cm 2 . Plasma is generated in the processing chamber 110, and a quartz film serving as the lower cladding layer 12 having a thickness of about 33 μm and a refractive index of about 1.452 is deposited on the silicon substrate 11 in about 4 hours and 36 minutes (FIG. 1B). See). After film formation, application of high frequency power is stopped.

【0025】(3.コア用溝形成工程)次に,光導波路
のパターンが形成されている不図示のマスクを用い,一
般に広く用いられている露光法により,コア用溝12a
を形成するためのレジストパターン13をシリコン基板
11上に形成する。まず,シリコン基板11上にレジス
トをスピンコートを用い厚さ約1μm塗布する。次に,
レジストを塗布したシリコン基板11を温度約90℃の
恒温槽内に約10分間保持した後,i線を用いた縮小投
影露光機にマスクとシリコン基板11を設置する。次
に,シリコン基板11上のレジストにi線を所定の露光
量照射する。次に,現像後温度約80℃の恒温槽内に約
10分間保持することにより,シリコン基板11上に光
導波路のレジストパターン13が形成される(図1
(C)参照のこと)。
(3. Core Groove Forming Step) Next, using a mask (not shown) on which the pattern of the optical waveguide is formed, the core groove 12a is formed by an exposure method generally used widely.
Is formed on the silicon substrate 11. First, a resist is applied on the silicon substrate 11 by spin coating to a thickness of about 1 μm. next,
After holding the silicon substrate 11 coated with the resist in a thermostat at a temperature of about 90 ° C. for about 10 minutes, the mask and the silicon substrate 11 are set on a reduction projection exposure machine using i-line. Next, the resist on the silicon substrate 11 is irradiated with i-line at a predetermined exposure amount. Next, the resist pattern 13 of the optical waveguide is formed on the silicon substrate 11 by holding the substrate in a thermostat at a temperature of about 80 ° C. for about 10 minutes after the development.
(See (C)).

【0026】レジストパターン13は,図3に示すよう
に,個々のコアとなる部分の上にレジストがなく,クラ
ッドとなる部分の上にレジストが存在し,コア間上にも
レジストが存在するという点で,図6に示した従来のフ
ォトマスク38のパターンと相違する。
As shown in FIG. 3, the resist pattern 13 has no resist on the individual core portions, the resist exists on the cladding portions, and the resist also exists between the cores. This is different from the conventional photomask 38 shown in FIG.

【0027】次に,下部クラッド層12を加工する。一
般に広く用いられているRIE(Reactive I
on Etching)装置の処理室110内に,光導
波路のレジストパターン13を形成したシリコン基板1
1を設置する。不図示のロータリーポンプにより処理室
110内の圧力が約1Paとなるまで排気した後,不図
示のターボ分子ポンプにより圧力約1×10-3Paまで
排気する。次に,CHF3を処理室110内に約100
sccmの流量で導入する。処理室110内の圧力を約
2Paに保持し,周波数約13.56MHzの高周波を
約1W/cm2の電力密度で印可する。レジストをマス
クとし,コア用溝12aがエッチングされる。約40分
後に,高周波の放電及びCHF3の導入を止め,不図示
のロータリーポンプ,不図示のターボ分子ポンプを順に
用い,処理室110内を圧力約1×10-3Paまで排気
する。排気後,処理室110内に窒素を導入し大気圧と
した後シリコン基板11を取り出す。一般に広く使用さ
れている酸素プラズマアッシャー法及びそれに続く硫酸
と過酸化水素をおよそ3:1に混合した温度約85℃の
溶液による洗浄によりレジストを剥離する。続いて純水
により洗浄する。以上の工程により,高さhが約8μ
m,幅wが約8μmでコア用溝12a間の最小距離wが
約1μmであるコア用溝12aが形成される(図1
(D),図4参照のこと)。
Next, the lower cladding layer 12 is processed. Generally used RIE (Reactive I
A silicon substrate 1 on which a resist pattern 13 of an optical waveguide is formed in a processing chamber 110 of an on-etching apparatus.
1 is set. After the inside of the processing chamber 110 is evacuated to a pressure of about 1 Pa by a rotary pump (not shown), the pressure is evacuated to a pressure of about 1 × 10 −3 Pa by a turbo molecular pump (not shown). Next, CHF3 is put into the processing chamber 110 for about 100 hours.
Introduce at a flow rate of sccm. The pressure in the processing chamber 110 is maintained at about 2 Pa, and a high frequency of about 13.56 MHz is applied at a power density of about 1 W / cm 2 . The core groove 12a is etched using the resist as a mask. After about 40 minutes, the high-frequency discharge and the introduction of CHF 3 are stopped, and the processing chamber 110 is evacuated to a pressure of about 1 × 10 −3 Pa using a rotary pump (not shown) and a turbo molecular pump (not shown) in this order. After evacuation, nitrogen is introduced into the processing chamber 110 to make it atmospheric pressure, and then the silicon substrate 11 is taken out. The resist is stripped off by a widely used oxygen plasma asher method followed by washing with a solution of sulfuric acid and hydrogen peroxide mixed at a temperature of about 85 ° C. in a ratio of about 3: 1. Subsequently, the substrate is washed with pure water. By the above process, the height h is about 8μ.
m and a width w of about 8 μm and a minimum groove w between the core grooves 12a of about 1 μm is formed.
(D), see FIG. 4).

【0028】(4.コア材埋め込み工程)次に,プラズ
マCVD装置100を用いてコア材14となる石英膜を
下部クラッド層12に設けたコア用溝12aを埋め込む
ように堆積する。プラズマCVD装置100の処理室1
10内の下部電極にシリコン基板11を設置する。シリ
コン基板11は,温度が約400℃となるまで加熱す
る。処理室110内を不図示のロータリーポンプによ
り,圧力約1Paまで排気する。続いて不図示のターボ
分子ポンプMBPにより圧力約1×10-3Paまで排気
する。
(4. Core Material Embedding Step) Next, using a plasma CVD apparatus 100, a quartz film serving as the core material 14 is deposited so as to fill the core groove 12a provided in the lower cladding layer 12. Processing chamber 1 of plasma CVD apparatus 100
A silicon substrate 11 is placed on the lower electrode 10. The silicon substrate 11 is heated until the temperature reaches about 400 ° C. The inside of the processing chamber 110 is evacuated to a pressure of about 1 Pa by a rotary pump (not shown). Subsequently, the gas is exhausted to a pressure of about 1 × 10 −3 Pa by a turbo molecular pump MBP (not shown).

【0029】TRIESまたはTEOSを約12scc
m,酸素を約400sccm,それぞれの流量で上部電
極140から処理室110内に導入する。TRIESま
たはTEOSは,あらかじめ温度を約80℃とし気化さ
せておく。処理室110内の圧力を約30Paに保持
し,約13.56MHzの高周波を上部電極140と下
部電極120間に電力密度約1.6W/cm2で印可す
る。処理室110内にプラズマが発生し,約1時間10
分で下部クラッド層12に設けたコア用溝12aに屈折
率1.456のコア材13となる石英膜が埋め込まれる
(図1(E)参照のこと)。高周波の放電及びガスの導
入を止め,不図示のロータリーポンプ,不図示のターボ
分子ポンプを順に用い,処理室110内を圧力約1×1
-3Paまで排気する。排気後,処理室110内に窒素
を導入し大気圧とした後シリコン基板11を取り出す。
About 12 scc of TRIES or TEOS
m and oxygen are introduced into the processing chamber 110 from the upper electrode 140 at a flow rate of about 400 sccm, respectively. TRIES or TEOS is vaporized at a temperature of about 80 ° C. in advance. The pressure in the processing chamber 110 is maintained at about 30 Pa, and a high frequency of about 13.56 MHz is applied between the upper electrode 140 and the lower electrode 120 at a power density of about 1.6 W / cm 2 . Plasma is generated in the processing chamber 110 for about 1 hour 10 hours.
The quartz film serving as the core material 13 having a refractive index of 1.456 is buried in the core groove 12a provided in the lower cladding layer 12 (see FIG. 1E). The high-frequency discharge and introduction of gas are stopped, and a rotary pump (not shown) and a turbo molecular pump (not shown) are used in this order, and the pressure in the processing chamber 110 is about 1 × 1
Evacuate to 0 -3 Pa. After evacuation, nitrogen is introduced into the processing chamber 110 to make it atmospheric pressure, and then the silicon substrate 11 is taken out.

【0030】(5.コア材除去工程)次に,下部クラッ
ド層12のコア用溝12aからはみ出したコア材14を
エッチングして除去する。一般に広く用いられているR
IE装置の処理室内に,下層クラッド層12の溝にコア
材14を埋め込んだシリコン基板11を設置する。不図
示のロータリーポンプにより処理室内の圧力が約1Pa
となるまで排気した後,不図示のターボ分子ポンプによ
り圧力約1×10-3Paまで排気する。次に,CHF3
を処理室内に約100sccmの流量で導入する。処理
室内の圧力を約2Paに保持し,周波数約13.56M
Hzの高周波を約1W/cm2の電力密度で印可する。
約10分後,コア材14のうち下部クラッド12の上面
にはみ出た部分はエッチングされ除去されることにより
コア15が形成される(図1(F)参照のこと)。高周
波の放電及びCHF3の導入を止め,不図示のロータリ
ーポンプ,不図示のターボ分子ポンプを順に用い,処理
室内を圧力約1×10-3Paまで排気する。排気後,処
理室内に窒素を導入し大気圧とした後,シリコン基板1
1を取り出す。
(5. Core Material Removal Step) Next, the core material 14 protruding from the core groove 12a of the lower cladding layer 12 is removed by etching. R widely used in general
A silicon substrate 11 in which a core material 14 is embedded in a groove of a lower clad layer 12 is placed in a processing chamber of an IE apparatus. The pressure inside the processing chamber is about 1 Pa by a rotary pump (not shown)
After evacuating to a pressure of about 1 × 10 −3 Pa using a turbo molecular pump (not shown). Next, CHF 3
Is introduced into the processing chamber at a flow rate of about 100 sccm. The pressure in the processing chamber is maintained at about 2 Pa, and the frequency is about 13.56 M
A high frequency of 1 Hz is applied at a power density of about 1 W / cm 2 .
After about 10 minutes, the portion of the core material 14 protruding from the upper surface of the lower clad 12 is etched and removed to form the core 15 (see FIG. 1F). The high-frequency discharge and the introduction of CHF 3 are stopped, and the processing chamber is evacuated to a pressure of about 1 × 10 −3 Pa using a rotary pump (not shown) and a turbo molecular pump (not shown) in this order. After evacuation, nitrogen is introduced into the processing chamber to atmospheric pressure, and then the silicon substrate 1
Take 1 out.

【0031】(6.上部クラッド層形成工程)次に,プ
ラズマCVD装置100を用いて上部クラッド層16と
なる石英膜を堆積する。プラズマCVD装置100の処
理室110内に,コア15を形成したシリコン基板11
を設置する。シリコン基板11は,温度が約400℃と
なるまで加熱する。処理室110内を不図示のロータリ
ーポンプにより,圧力約1Paまで排気する。次いで,
不図示のターボ分子ポンプにより圧力約1×10-3Pa
まで排気する。TRIESまたはTEOSを約12sc
cm,酸素を約400sccm,C26を約10scc
m,それぞれの流量で上部電極から処理室110内に導
入する。TRIESまたはTEOSは,あらかじめ温度
を約80℃とし気化させておく。
(6. Upper Cladding Layer Forming Step) Next, a quartz film serving as the upper cladding layer 16 is deposited using the plasma CVD apparatus 100. A silicon substrate 11 having a core 15 formed therein is placed in a processing chamber 110 of a plasma CVD apparatus 100.
Is installed. The silicon substrate 11 is heated until the temperature reaches about 400 ° C. The inside of the processing chamber 110 is evacuated to a pressure of about 1 Pa by a rotary pump (not shown). Then,
A pressure of about 1 × 10 -3 Pa by a turbo molecular pump (not shown)
Exhaust until About 12 sc of TRIES or TEOS
cm, oxygen about 400 sccm, C 2 F 6 about 10 sccc
m, and is introduced into the processing chamber 110 from the upper electrode at each flow rate. TRIES or TEOS is vaporized at a temperature of about 80 ° C. in advance.

【0032】処理室110内の圧力を約30Paに保持
し,約13.56MHzの高周波を上部電極と下部電極
間に電力密度約1.6W/cm2で印可する。処理室1
10内にプラズマが発生し,約3時間28分でコア上に
膜厚約20μm,屈折率約1.452の上部クラッド層
16となる石英膜が堆積する(図1(G)参照のこ
と)。堆積後,高周波の印加を止める。次に,TEOS
またはTRIES,C26及び酸素の導入を止め,不図
示のロータリーポンプ,ターボ分子ポンプを順に用い,
処理室110内を圧力約1×10-3Paまで排気する。
排気後,処理室110内に窒素を導入し大気圧とした後
シリコン基板11を取り出す。
The pressure in the processing chamber 110 is maintained at about 30 Pa, and a high frequency of about 13.56 MHz is applied between the upper and lower electrodes at a power density of about 1.6 W / cm 2 . Processing room 1
A plasma is generated in the substrate 10, and a quartz film serving as the upper cladding layer 16 having a thickness of about 20 μm and a refractive index of about 1.452 is deposited on the core in about 3 hours and 28 minutes (see FIG. 1 (G)). . After deposition, stop applying high frequency. Next, TEOS
Alternatively, stop the introduction of TRIES, C 2 F 6 and oxygen, and use a rotary pump (not shown) and a turbo molecular pump in order,
The inside of the processing chamber 110 is evacuated to a pressure of about 1 × 10 −3 Pa.
After evacuation, nitrogen is introduced into the processing chamber 110 to make it atmospheric pressure, and then the silicon substrate 11 is taken out.

【0033】以上のように,第1の実施の形態によれ
ば,コア15の高さ及び幅が8μmでコア15間の距離
が1μmであっても,図4に示すように,石英膜を埋め
込む場所はコア用溝12aであるので,埋め込む溝の高
さhと幅sとの比は1:1である。一方,従来の製造方
法によれば,図7に示すように,埋め込むコアの高さh
とコア間の距離wの比が8:1と大きい場合には,容易
には上部クラッドを埋め込むことができない。また,コ
ア間の距離wが1μm以下となった場合,従来方法によ
れば,埋め込みはさらに難しくなっていく。しかし,本
実施の形態にかかる製造方法によれば,コア間の距離w
に依存せず埋め込む溝は高さhが8μm,幅sが8μ
m,その比は1:1であるので,コア間の距離wが1μ
m以下になった場合も,容易にコア材14の埋め込みが
可能である。従って,コア間に上部クラッドを形成する
従来の光導波路の製造方法に比べ,低損失化,低価格化
が可能な光導波路を容易に製造することが可能である。
さらに,高温の加熱処理を行うことによる光導波路の損
失を防ぎ,歩留まりを上げることが可能である。
As described above, according to the first embodiment, even if the height and the width of the cores 15 are 8 μm and the distance between the cores 15 is 1 μm, as shown in FIG. Since the embedding location is the core groove 12a, the ratio between the height h and the width s of the embedding groove is 1: 1. On the other hand, according to the conventional manufacturing method, as shown in FIG.
When the ratio of the distance w between the core and the core is as large as 8: 1, the upper cladding cannot be easily buried. Further, when the distance w between the cores is 1 μm or less, the embedding becomes more difficult according to the conventional method. However, according to the manufacturing method according to the present embodiment, the distance w between the cores w
The height h is 8 μm and the width s is 8 μm.
m, and the ratio is 1: 1 so that the distance w between the cores is 1 μm.
m, the core material 14 can be easily embedded. Therefore, it is possible to easily manufacture an optical waveguide capable of reducing the loss and the cost as compared with the conventional method of manufacturing an optical waveguide in which an upper clad is formed between cores.
Furthermore, it is possible to prevent the loss of the optical waveguide due to the high-temperature heat treatment, and to increase the yield.

【0034】(第2の実施の形態)第2の実施の形態に
かかる光導波路の製造方法は,5.コア材除去工程につ
いて第1の実施の形態にかかる光導波路の製造方法を改
良したものである。以下では,1.基板洗浄工程,2.
下部クラッド層形成工程,3.コア用溝形成工程,4.
コア材埋め込み工程,及び6.上部クラッド層形成工程
については,第1の実施の形態と同様の工程であるので
説明を省略することにし,5.コア材除去工程について
説明する。
(Second Embodiment) A method for manufacturing an optical waveguide according to a second embodiment is described in 5. The core material removing step is an improvement of the optical waveguide manufacturing method according to the first embodiment. Below, 1. 1. substrate cleaning process;
2. lower cladding layer forming step; 3. groove forming step for core;
5. core material embedding step, and Since the upper clad layer forming step is the same as that of the first embodiment, the description thereof will be omitted. The core material removing step will be described.

【0035】(5.コア材除去工程)第1の実施の形態
と同様に,下部クラッド層12のコア用溝12aからは
み出したコア材14を除去するが,本実施の形態におい
ては,化学的機械研磨装置によりコア材14を除去す
る。化学的機械研磨装置とは,研磨布の上に,研磨する
材料を化学的に浸食する成分を含む研磨剤を置き,研磨
する材料を研磨布に接触させて回転させることにより研
磨する装置であり,CMP(ChemicalMech
anical Polishing)と称されている。
(5. Core Material Removal Step) As in the first embodiment, the core material 14 protruding from the core groove 12a of the lower cladding layer 12 is removed. The core material 14 is removed by a mechanical polishing device. A chemical mechanical polishing apparatus is an apparatus that polishes a polishing cloth by placing an abrasive containing a component that chemically erodes the material to be polished and bringing the polishing material into contact with the polishing cloth and rotating. , CMP (ChemicalMech)
analytic Polishing).

【0036】上述した,一般に広く用いられている化学
的機械研磨装置100の基板チャックに,下層クラッド
12のコア用溝12aにコア材14を埋め込んだシリコ
ン基板11を設置する。シリコン基板11表面は加圧さ
れた状態で研磨材が流動している研磨布に押し付けられ
る。シリコン基板11は研磨布上で回転しながら,シリ
コン基板11表面が研磨されていく。研磨速度は約0.
2μm/分で,研磨後の厚さの均一性は約1%である。
約10分後,コア材14のうち下部クラッド12の上面
にはみ出た部分は研磨され除去されることによりコア1
5が形成される(図1(F)参照のこと)。研磨後は研
磨材をシリコン基板11表面から除去するために洗浄す
る。このとき,ブラシを併用すると研磨材除去効果が増
す。洗浄後は,スピン乾燥させるか,乾燥窒素をシリコ
ン基板11表面に吹き付け,表面の水分を除去し,シリ
コン基板11を取り出す。
The silicon substrate 11 in which the core material 14 is embedded in the core groove 12a of the lower clad 12 is placed on the substrate chuck of the above-described generally used chemical mechanical polishing apparatus 100. The surface of the silicon substrate 11 is pressed against an abrasive cloth in which an abrasive flows in a pressurized state. As the silicon substrate 11 rotates on the polishing cloth, the surface of the silicon substrate 11 is polished. The polishing rate is about 0.
At 2 μm / min, the thickness uniformity after polishing is about 1%.
After about 10 minutes, the portion of the core material 14 protruding from the upper surface of the lower clad 12 is polished and removed, thereby removing the core 1.
5 is formed (see FIG. 1F). After polishing, cleaning is performed to remove the abrasive from the surface of the silicon substrate 11. At this time, if a brush is used together, the effect of removing the abrasive is increased. After the cleaning, the silicon substrate 11 is taken out by spin drying or spraying dry nitrogen onto the surface of the silicon substrate 11 to remove moisture on the surface.

【0037】以上のように第2の実施の形態によれば,
第1の実施の形態と同様,図4に示したように,コア間
の距離wに依存せず埋め込む溝は高さhが8μm,幅s
が8μm,その比は1:1であるので,コア間の距離w
が1μm以下になった場合であっても,容易にコア材1
4の埋め込みが可能である。従って,コア間に上部クラ
ッドを形成する従来の光導波路の製造方法に比べ,低損
失化,低価格化が可能な光導波路を容易に製造すること
が可能である。さらに,高温の加熱処理を行うことによ
る光導波路の損失を防ぎ,歩留まりを上げることが可能
である。
As described above, according to the second embodiment,
As in the first embodiment, as shown in FIG. 4, the groove to be embedded has a height h of 8 μm and a width s regardless of the distance w between the cores.
Is 8 μm, and the ratio is 1: 1.
Even when the core material is 1 μm or less,
4 can be embedded. Therefore, it is possible to easily manufacture an optical waveguide capable of reducing the loss and the cost as compared with the conventional method of manufacturing an optical waveguide in which an upper clad is formed between cores. Furthermore, it is possible to prevent the loss of the optical waveguide due to the high-temperature heat treatment, and to increase the yield.

【0038】さらに,下層クラッドからはみ出たコア材
14を化学研磨により除去しているので,±0.1μm
以下の精度で膜厚が制御でき,しかもコアの上面が平坦
となる。従って,製造される光導波路の一層の低損失化
が可能である。
Further, since the core material 14 protruding from the lower clad is removed by chemical polishing, the core material 14 is ± 0.1 μm.
The film thickness can be controlled with the following accuracy, and the upper surface of the core becomes flat. Therefore, it is possible to further reduce the loss of the manufactured optical waveguide.

【0039】以上,添付図面を参照しながら本発明にか
かる光導波路の製造方法の好適な実施形態について説明
したが,本発明はかかる例に限定されない。当業者であ
れば,特許請求の範囲に記載された技術的思想の範疇内
において各種の変更例または修正例に想到し得ることは
明らかであり,それらについても当然に本発明の技術的
範囲に属するものと了解される。
Although the preferred embodiment of the method for manufacturing an optical waveguide according to the present invention has been described with reference to the accompanying drawings, the present invention is not limited to this example. It is clear that a person skilled in the art can conceive various changes or modifications within the scope of the technical idea described in the claims, and those modifications naturally fall within the technical scope of the present invention. It is understood to belong.

【0040】例えば,上記実施の形態においては,基板
にシリコン基板を用いた場合の一例につき説明したが,
本発明はこれに限定されない。基板にガラス基板を用い
た場合であっても本発明は適用可能である。
For example, in the above embodiment, an example in which a silicon substrate is used as the substrate has been described.
The present invention is not limited to this. The present invention is applicable even when a glass substrate is used as the substrate.

【0041】さらに,上記実施の形態においては,クラ
ッド層の成膜に平行平板型プラズマ化学気相成長装置を
用いた場合の一例につき説明したが,本発明はこれに限
定されない。同様にクラッド層を成膜可能な装置を用い
れば本発明は適用可能である。また,コア材除去工程に
用いたRIE装置についても同様に,これに限定されな
い。
Further, in the above embodiment, an example in which a parallel plate type plasma enhanced chemical vapor deposition apparatus is used for forming the cladding layer has been described, but the present invention is not limited to this. Similarly, the present invention is applicable if an apparatus capable of forming a clad layer is used. Similarly, the RIE device used in the core material removing step is not limited to this.

【0042】さらに,第1の実施の形態におけるコア埋
め込み工程では,堆積を複数回に分割してそれぞれの堆
積の間に,窒素雰囲気中900℃で30分間のリフロー
あるいは堆積膜の異方性エッチングを行っても良い。
Further, in the core embedding step in the first embodiment, the deposition is divided into a plurality of times, and between each deposition, reflow at 900 ° C. for 30 minutes in a nitrogen atmosphere or anisotropic etching of the deposited film. May be performed.

【0043】さらに,第1の実施の形態では,レジスト
のみを用いてエッチングした場合の一例につき説明した
が,本発明はかかる場合に限定されない。レジストの下
にアモルファスシリコン,タングステンシリサイドある
いはアルミニウムやクロム等の膜を形成し,その膜をマ
スクとしてコアをエッチングする多層レジスト構造とし
た場合であっても本発明は適用可能である。
Furthermore, in the first embodiment, an example in which etching is performed using only a resist has been described, but the present invention is not limited to such an example. The present invention is applicable to a multilayer resist structure in which a film of amorphous silicon, tungsten silicide, aluminum, chromium, or the like is formed under a resist and the core is etched using the film as a mask.

【0044】[0044]

【発明の効果】以上説明したように,本発明によれば,
コアの高さ及び幅が8μmでコア間の距離が1μmの場
合,石英膜を埋め込む場所はコア用溝であるので,埋め
込む溝の幅と高さの比は1である。一方,従来の製造方
法によれば,石英膜を埋め込むコア間の距離と高さの比
が8と大きく容易には埋め込むことができない。また,
コア間の距離が1μm以下となると,従来方法によれ
ば,埋め込みはさらに難しくなっていく。しかし,本発
明によれば,コア間の距離に依存せず埋め込む溝は高さ
が8μm,幅が8μm,その比は1であるので,容易に
コア間の距離1μm以下も達成も可能である。さらに,
高温の加熱処理を行うことによる光導波路の損失を防
ぎ,歩留まりを上げることが可能である。
As described above, according to the present invention,
When the height and width of the cores are 8 μm and the distance between the cores is 1 μm, since the place where the quartz film is embedded is the core groove, the ratio of the width to the height of the embedded groove is 1. On the other hand, according to the conventional manufacturing method, the ratio between the distance and the height between the cores in which the quartz film is embedded is as large as 8 and cannot be easily embedded. Also,
When the distance between the cores is 1 μm or less, embedding becomes more difficult according to the conventional method. However, according to the present invention, since the groove to be embedded has a height of 8 μm, a width of 8 μm and a ratio of 1 without depending on the distance between the cores, the distance between the cores of 1 μm or less can be easily achieved. . further,
The loss of the optical waveguide due to the high-temperature heat treatment can be prevented, and the yield can be increased.

【0045】さらに,請求項3に記載の発明によれば,
下層クラッドからはみ出たコア材を化学研磨により除去
しているので,±0.1μm以下の精度で膜厚が制御で
き,しかもコアの上面が平坦となる。従って,従来の場
合に比べ,低損失,低価格の光伝送を実現することが可
能である。
Further, according to the third aspect of the present invention,
Since the core material protruding from the lower clad is removed by chemical polishing, the film thickness can be controlled with an accuracy of ± 0.1 μm or less, and the upper surface of the core becomes flat. Therefore, it is possible to realize low-loss and low-cost optical transmission as compared with the conventional case.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明にかかる光導波路の製造方法の工程図で
あり,図1(A)はシリコン基板を示しており,図1
(B)は下部クラッド層が形成された状態を示してお
り,図1(C)はレジストパターンが形成された状態を
示しており,図1(D)はコア用溝が形成された状態を
示しており,図1(E)はコア材が埋め込まれた状態を
示しており,図1(F)はコア材を除去した状態を示し
ており,図1(G)は上部クラッド層が形成された状態
を示している。
FIG. 1 is a process chart of a method for manufacturing an optical waveguide according to the present invention, and FIG. 1 (A) shows a silicon substrate;
1B shows a state in which a lower clad layer is formed, FIG. 1C shows a state in which a resist pattern is formed, and FIG. 1D shows a state in which a core groove is formed. 1 (E) shows a state where the core material is embedded, FIG. 1 (F) shows a state where the core material is removed, and FIG. 1 (G) shows a state where the upper cladding layer is formed. FIG.

【図2】プラズマ化学気相成長装置の概略を表すブロッ
ク図である。
FIG. 2 is a block diagram schematically illustrating a plasma enhanced chemical vapor deposition apparatus.

【図3】レジストパターンが形成された状態を示す説明
図であり,図3(A)は平面図であり,図3(B)は断
面図である。
3A and 3B are explanatory views showing a state in which a resist pattern is formed, FIG. 3A is a plan view, and FIG. 3B is a cross-sectional view.

【図4】コア用溝が形成された状態を示す説明図であ
る。
FIG. 4 is an explanatory view showing a state in which a core groove is formed.

【図5】従来の光導波路の製造方法の工程図であり,図
5(A)はシリコン基板上に下部クラッド及びコア層が
堆積された状態を示しており,図5(B)はガラス化さ
れた状態を示しており,図5(C)はコアが形成された
状態を示しており,図5(D)は上部クラッドが形成さ
れた状態を示しており,図5(E)はガラス化された状
態を示している。
FIG. 5 is a process chart of a conventional method for manufacturing an optical waveguide. FIG. 5A shows a state in which a lower clad and a core layer are deposited on a silicon substrate, and FIG. 5C shows a state in which a core is formed, FIG. 5D shows a state in which an upper clad is formed, and FIG. FIG.

【図6】従来の光導波路の製造工程のうち,レジストパ
ターンが形成された状態を示す説明図であり,図6
(A)は平面図であり,図6(B)は断面図である。
FIG. 6 is an explanatory view showing a state in which a resist pattern is formed in a conventional optical waveguide manufacturing process.
6A is a plan view, and FIG. 6B is a cross-sectional view.

【図7】従来の光導波路の製造工程のうち,コアが形成
された状態を示す説明図である。
FIG. 7 is an explanatory view showing a state in which a core is formed in a conventional optical waveguide manufacturing process.

【符号の説明】[Explanation of symbols]

11 シリコン基板 12 下部クラッド層 13 レジストパターン 14 コア材 15 コア 16 上部クラッド層 Reference Signs List 11 silicon substrate 12 lower cladding layer 13 resist pattern 14 core material 15 core 16 upper cladding layer

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 基板の上部にコア及び前記コアを囲むク
ラッド層が形成される光導波路の製造方法であって,基
板上に下部クラッド層を形成する工程と,前記下部クラ
ッド層にコア用溝を形成する工程と,前記コア用溝にコ
ア材を埋め込む工程と,前記コア用溝からはみ出た前記
コア材を除去する工程と,前記下部クラッド及び前記コ
ア材の上面全体に上部クラッド層を形成する工程と,を
含むことを特徴とする光導波路の製造方法。
1. A method of manufacturing an optical waveguide in which a core and a clad layer surrounding the core are formed on a substrate, comprising: forming a lower clad layer on the substrate; and forming a core groove in the lower clad layer. Forming a core material in the core groove, removing the core material protruding from the core groove, and forming an upper clad layer on the entire upper surface of the lower clad and the core material. A method of manufacturing an optical waveguide.
【請求項2】 前記コア材を除去する工程は,エッチン
グにより行われることを特徴とする,請求項1に記載の
光導波路の製造方法。
2. The method according to claim 1, wherein the step of removing the core material is performed by etching.
【請求項3】 前記コア材を除去する工程は,研磨によ
り行われることを特徴とする,請求項1に記載の光導波
路の製造方法。
3. The method according to claim 1, wherein the step of removing the core material is performed by polishing.
【請求項4】 前記コア用溝間の最小間隔と,前記コア
用溝の深さとの比が1:3以上であることを特徴とす
る,請求項1,2または3のいずれかに記載の光導波路
の製造方法。
4. The method according to claim 1, wherein a ratio of a minimum interval between the core grooves to a depth of the core grooves is 1: 3 or more. Manufacturing method of optical waveguide.
【請求項5】 前記コア用溝間の最小間隔が4μm以下
であり,前記コア用溝の深さが4〜12μmであること
を特徴とする,請求項4に記載の光導波路の製造方法。
5. The method according to claim 4, wherein a minimum interval between the core grooves is 4 μm or less, and a depth of the core grooves is 4 to 12 μm.
JP5146198A 1998-02-16 1998-02-16 Manufacture of optical waveguide Pending JPH11231159A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5146198A JPH11231159A (en) 1998-02-16 1998-02-16 Manufacture of optical waveguide

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5146198A JPH11231159A (en) 1998-02-16 1998-02-16 Manufacture of optical waveguide

Publications (1)

Publication Number Publication Date
JPH11231159A true JPH11231159A (en) 1999-08-27

Family

ID=12887586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5146198A Pending JPH11231159A (en) 1998-02-16 1998-02-16 Manufacture of optical waveguide

Country Status (1)

Country Link
JP (1) JPH11231159A (en)

Similar Documents

Publication Publication Date Title
US6768828B2 (en) Integrated optical circuit with dense planarized cladding layer
EP1067410A2 (en) Method for preparing optical waveguide substrate
JP2002517089A (en) Method of forming self-planarizing insulating layer for shallow trench isolation
JPH03295239A (en) Manufacture of semiconductor device
JPH11231159A (en) Manufacture of optical waveguide
JP3771034B2 (en) Manufacturing method of optical waveguide
JP4001416B2 (en) Method for manufacturing buried planar lightwave circuit element
KR100439749B1 (en) Method for fabricating optical waveguide on fused silica substrates using inductively coupled plasma etcher
JPH10300962A (en) Manufacture of light guide
KR100509510B1 (en) Fabrication for uniform planar waveguide
KR100361097B1 (en) Fabricating method of optical waveguide using inductively coupled plasma etcher
JP2001141950A (en) Optical waveguide and its manufacturing method
JP2000089053A (en) Manufacture of optical waveguide circuit
US6528341B1 (en) Method of forming a sion antireflection film which is noncontaminating with respect to deep-uv photoresists
JPH05181031A (en) Optical waveguide and its production
JP2000121859A (en) Production of buried optical fiber
JP3384274B2 (en) Method of removing unnecessary oxide glass film
JP2001066450A (en) Method for production of glass waveguide
JP2001337241A (en) Method for manufacturing optical waveguide
JP2003344685A (en) Optical switching element and method for manufacturing the same
JP2001290040A (en) Method for manufacturing optical waveguide parts and optical waveguide parts
JP2000089002A (en) Manufacture of microlens
JPS59218406A (en) Optical guide and its production
JP2953173B2 (en) Optical waveguide
JPH07333452A (en) Production of optical waveguide

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051018

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060228