JP3771034B2 - Manufacturing method of optical waveguide - Google Patents

Manufacturing method of optical waveguide Download PDF

Info

Publication number
JP3771034B2
JP3771034B2 JP5290298A JP5290298A JP3771034B2 JP 3771034 B2 JP3771034 B2 JP 3771034B2 JP 5290298 A JP5290298 A JP 5290298A JP 5290298 A JP5290298 A JP 5290298A JP 3771034 B2 JP3771034 B2 JP 3771034B2
Authority
JP
Japan
Prior art keywords
core
optical waveguide
cladding layer
film
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5290298A
Other languages
Japanese (ja)
Other versions
JPH11231160A (en
Inventor
富行 荒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP5290298A priority Critical patent/JP3771034B2/en
Publication of JPH11231160A publication Critical patent/JPH11231160A/en
Application granted granted Critical
Publication of JP3771034B2 publication Critical patent/JP3771034B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Optical Integrated Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は,光導波路の製造方法にかかり,特に,石英系光導波路の製造方法に関する。
【0002】
【従来の技術】
従来の石英系導波路の製造方法は,「NTT R&D Vol.43,NO.11,1994,第101〜108項」に示されている。以下では,図5を参照しながら,従来の石英系光導波路の製造方法を説明する。
【0003】
まず,光ファイバと同じ気体状原料(主成分:四塩化シリコン)を,酸水素トーチ37を用いた酸水素炎中で加熱加水分解して得られる酸化シリコンガラス微粒子(粒径0.1μm以下)をシリコン基板31上に吹きつけ形成させる。このとき,酸化シリコンガラス微粒子の組成(GeOドーパント濃度)を変えることにより,シリコン基板31の上面全体にSiO2微粒子32’を形成させ,SiO2微粒子32’の上面全体にSiO2−GeO2微粒子33’を形成させる(図5(A)参照のこと)。
【0004】
次いで,酸化シリコンガラス微粒子膜を電気炉中で1250℃以上の高温で加熱して,シリコン基板31の上面を覆う透明な酸化シリコンガラス膜とする。上述のように,酸化シリコンガラス微粒子の組成(GeOドーパント濃度)を変えることにより,下部クラッド層32とコア層33の2層構造の光導波膜とする(図5(B)参照のこと)。
【0005】
次いで,フォトマスク38により所定のパターンをコア層33に転写した後,反応性イオンエッチング法(RIE:Reactive Ion Etching)によりコア層33の不要部分を除去して,線幅が4〜10μmで高さが4〜10μmのリッジ状のコア35を形成する(図5(C)参照のこと)。最後に,コア35を覆うようにSiO2微粒子36’を火炎形成法(FHD:FlameHydrolysis Deposition)で形成し(図5(D)参照のこと),さらに透明化して上部クラッド層36とすることにより,埋め込み型のSiO2−GeO2系単一モード光導波路ができあがる(図5(E)参照のこと)。
【0006】
【発明が解決しようとする課題】
ところで,Y分岐回路,方向性結合器,マッハツェンダー干渉計等に用いられる光導波路を製造する場合には,コアと他のコアの最小間隔が4μm以下となるように加工される。しかし,上部クラッド層を形成するとき,図7に示したように,コアの高さhに比べコア間の距離wが小さい場合,特に,コアの高さhがコア間の距離wに比べて大きい場合(例えばコアの高さhが8μmで,コア間の距離wが4μm以下の場合等)には,コア間36aを上部クラッド36で埋め込むことは容易ではないという問題があった。
【0007】
また,光導波路は,通常,コアの屈折率を周囲のクラッドの屈折率より相対的に高くする必要があるため,コア及びクラッドの屈折率を制御する目的で不純物をドープする。上記工程では,酸化シリコンガラス微粒子形成後,1250℃以上の高温で加熱して透明化する必要があるが,室温に戻したときに熱応力が発生し,光導波路の復屈折を誘起するため,偏波特性が劣化するという問題があった。また,屈折率制御用の不純物をドープした後に高温の熱処理を行うと,熱拡散により不純物が移動し,所望の屈折率分布を得ることができないという問題があった。
【0008】
本発明は,従来の光導波路の製造方法が有する上記問題点に鑑みてなされたものであり,本発明の目的は,コアの高さとコア間の距離の比が大きい場合であっても,容易に上部クラッドを埋め込むことができ,高精度な光導波路を製造することが可能な,新規かつ改良された光導波路の製造方法を提供することである。
【0009】
さらに,本発明の別の目的は,高温の加熱処理を行うことによる光導波路の損失を防ぎ,歩留まりを上げることが可能な,新規かつ改良された光導波路の製造方法を提供することである。
【0010】
【課題を解決するための手段】
上記課題を解決するため,本発明によれば,基板の上部にコア及びコアを囲むクラッド層が形成される光導波路の製造方法であって,基板上に下部クラッド層を形成する工程と,下部クラッド層の上面全体にコア層を形成する工程と,コア層からコアを形成する工程と,下部クラッド層及びコアの上面全体に所定の厚さの第1の上部クラッド層を形成する工程と,コアとコアの間に形成された溝に緩衝膜を形成する工程と,第1の上部クラッド層及び緩衝膜の上面全体に第2の上部クラッド層を形成する工程とを含むことを特徴とする光導波路の製造方法が提供される。なお,緩衝膜は,SOG(Spin on Glass)膜であってもよい。
【0011】
かかる製造方法によれば,コア間に第1の上部クラッド層を形成した後,緩衝膜として流動性の高いSOG膜を形成している。そのため,第2の上部クラッド層を形成する溝の幅と高さの比を低下させると同時に,側壁部の傾斜を緩和させることが可能である。従って,第2の上部クラッド層の形成を容易に行うことが可能である。
【0012】
さらに,SOG膜を第1の上部クラッド層と第2の上部クラッド層で挟む構造にすることは,SOG膜への水の吸湿を低減させ,SOG膜からの水の放出を低減させることが可能である。水は,波長1.39μm付近に吸収性を有するSi−OH基の原因となり,波長1.3μm帯を利用する光導波路に対しては,光の伝搬損失を低下させるおそれがある。そのため,本製造方法のようにSi−OH基の濃度を低減することにより,光の伝搬損失の低下を防止することが可能である。
【0013】
さらに好ましくは,SOG膜は溝の側壁にも形成される。かかる製造方法によれば,約7×10Paの圧縮応力を有するクラッド層となる石英膜と,約3×10Paの引っ張り応力を有するSOG膜を,溝の底部のみならず溝の側壁にも形成されるので,石英膜のみに形成した場合より応力が緩和され,複屈折が減少し,偏波特性を向上させることが可能である。
【0014】
さらに好ましくは,第2の上部クラッド層はプラズマ処理により形成される。かかる製造方法によれば,第2の上部クラッド層を形成する工程において,SOG膜がプラズマに曝されるため,処理ガスであるC2F6から分解したプラズマガス中のFラジカルやFイオンがSOG膜に拡散する。従って,上部クラッドの屈折率を均一に約1.452とすることが可能である。
【0015】
特に本発明は,コア間の最小間隔と,コアの高さとの比が2/3以下であり,また,コア間の最小間隔が5μm以下であり,コアの高さが4〜12μmである光導波路を製造する場合に好適に適用される。本発明にかかる製造方法によれば,コア間の距離がコアの高さに比べて小さく,従来の光導波路の製造方法においては困難とされていた形状の光導波路であっても容易に製造することが可能である。
【0016】
【発明の実施の形態】
以下に添付図面を参照しながら,本発明にかかる光導波路の製造方法の好適な実施の形態について詳細に説明する。なお,本明細書及び図面において,実質的に同一の機能構成を有する構成要素については,同一の符号を付することにより重複説明を省略する。
【0017】
(第1の実施の形態)
本実施の形態においては,図1及び図2に示すように,基板にシリコン基板11を用い,シリコン基板11の上に,下部クラッド層12,コア材13,第1の上部クラッド層16,及び第2の上部クラッド層18となる石英膜と,SOG膜17を形成することにより製造される光導波路の製造方法の一例について説明する。石英膜及びSOG膜の成膜にはプラズマ化学気相成長(以下,「プラズマCVD(Chemical Vapor Deposition)」と称する。)法を用いる。まず,プラズマCVD法に用いられる装置の一例として,図3に示した石英膜形成用のプラズマCVD装置100を説明する。
【0018】
石英膜形成用のプラズマCVD装置100における処理室110内には,被処理体,例えば,シリコン基板130を載置するための下部電極120が収容されている。下部電極120の内部には,温度調節手段が設けられており,下部電極120上のシリコン基板130を所定温度(例えば最高500度)に維持することが可能なように構成されている。
【0019】
また,処理室110の上方には処理ガスを供給するための噴出孔が設けられた上部電極140が備えられている。上部電極140には,処理ガスの流量を制御するマスフローコントローラMFC,及び処理ガス源170が順に接続されており,処理ガス源170からマフスコントローラMFCを介し,さらに,上部電極140に設けられた噴出口を介して,処理室110内に所定の処理ガス,例えば,O2,C26,N2,テトラエトキシシラン(以下「TEOS」と称する。)やトリエトキシシラン(以下「TRIES」と称する。)などを所定の流量で導入することが可能である。さらに,処理室110の下方には排気管180が接続されており,排気管180は,バタフライバルブBBを介して,不図示のターボ分子ポンプやロータリーポンプなどから成る排気系190に通じている。処理室110内は,例えば1×10-3Paまで減圧することが可能となっている。
【0020】
下部電極120に対しては,所定の周波数,例えば,13.56MHzの高周波電力を出力する高周波電源150からの電力が,途中,整合器160を介して供給される構成となっている。かかる構成により,下部電極120に載置されたシリコン基板130に対して所望の成膜処理を行うことが可能である。
【0021】
以下では,上述したプラズマCVD装置100を用いた光導波路の製造方法を,図1及び図2を参照しながら説明する。
【0022】
(1.基板洗浄工程)
まず,所定の洗浄装置により,シリコン基板11を,硫酸と過酸化水素とをおよそ3:1に混合した温度約85℃の溶液により約5分間の洗浄した後,純水により洗浄する。次いで,純水により約1%に希釈したフッ化水素酸溶液により約20秒間洗浄した後,純水により洗浄する。
【0023】
(2.下部クラッド層形成工程)
次に,プラズマCVD装置100を用いて,下部クラッド層12となる石英膜を形成する。
【0024】
プラズマCVD装置100の処理室110内の下部電極120に洗浄後のシリコン基板11を設置する。シリコン基板11は,温度が約400℃になるまで加熱される。処理室110内を,不図示のロータリーポンプにより,圧力が約1Paになるまで排気する。次いで,不図示のターボ分子ポンプにより圧力が約1×10-3Paになるまで処理室110内を排気する。TRIESまたはTEOSを約12sccm,酸素を約400sccm,C2F6を約10sccm,それぞれの流量で上部電極から処理室110内に導入する。TRIESまたはTEOSは,あらかじめ温度を約80℃とし気化させておく。
【0025】
なお,C26は,ノンドープのコアに対するクラッド形成のため,コアの屈折率よりクラッドの屈折率を約0.3%小さくする目的でドープする。また,C26はシリコン基板11上以外の処理室110内に形成してしまった膜を除去する処理室110のクリーニングにも使用される。酸素は,処理室110内に発生したフッ素系有機物等のクリーニングにも使用される。
【0026】
処理室110内の圧力をおよそ30Paに保持し,約13.56MHzの高周波を上部電極140と下部電極120間に電力密度約1.6W/cm2 で印加する。処理室内にプラズマが発生し,約3時間30分でシリコン基板11上に膜厚約25μm,屈折率約1.452の下部クラッド層12となる石英膜が形成する(図1(B)参照のこと)。成膜後,高周波電力の印加を止める。
【0027】
(3.コア層形成工程)
次に,プラズマCVD装置100を用いてコア層13となる石英膜を下部クラッド層12の上面全体に形成する。プラズマCVD装置100の処理室110内の下部電極120にシリコン基板11を載置する。シリコン基板11は,温度が約400℃となるまでに加熱する。処理室110内を不図示ロータリーポンプにより,圧力約1Paまで排気する。続いて不図示のターボ分子ポンプにより圧力約1×10-3Paまで排気する。
【0028】
TRIESまたはTEOSを約12sccm,酸素を約400sccm,それぞれの流量で上部電極140から処理室110内に導入する。TRIESまたはTEOSは,あらかじめ温度を約80℃とし気化させておく。処理室110内の圧力を約30Paに保持し,約13.56MHzの高周波を上部電極140と下部電極120間に電力密度約1.6W/cm2 で印加する。処理室110内にプラズマが発生し,約1時間10分で下部クラッド層12上に膜厚約8μm,屈折率約1.456のコア層13となる石英膜が形成される(図1(C)参照のこと)。高周波の放電及びガスの導入を止め,不図示のロータリーポンプ,不図示のターボ分子ポンプを順に用い,処理室110内を圧力約1×10-3Paまで排気する。排気後,処理室110内に窒素を導入し大気圧とした後シリコン基板11を取り出す。
【0029】
(4.レジストパターン形成工程)
次に,光導波路のパターンが形成されている不図示のマスクを用い,一般に広く用いられている露光法により,コア15を形成するためのレジストパターン14をシリコン基板11上に形成する。まず,シリコン基板11上にレジストをスピンコートを用い厚さ約1.4μm塗布する。次に,レジストを塗布したシリコン基板11を温度約90℃の恒温槽内に約10分間保持した後,i線を用いた縮小投影露光機にマスクとシリコン基板11を設置する。次に,シリコン基板11上のレジストにi線を所定の露光量照射する。次に,現像後温度約80℃の恒温槽内に約10分間保持することにより,シリコン基板11上に光導波路のレジストパターン14が形成される(図1(D)参照のこと)。
【0030】
(5.コア形成工程)
次に,コア層13を加工する。一般に広く用いられているRIE(Reactive Ion Etching)装置の処理室110内に,光導波路のレジストパターン14を形成したシリコン基板11を設置する。不図示のロータリーポンプにより処理室110内の圧力が約1Paとなるまで排気した後,不図示のターボ分子ポンプにより圧力約1×10-3Paまで排気する。次に,CHF3を処理室110内に約100sccmの流量で導入する。処理室110内の圧力を約2Paに保持し,周波数約13.56MHzの高周波を約1W/cm2の電力密度で印加する。レジストパターン14をマスクとし,コア層13がエッチングされる。約40分後に,高周波の放電及びCHF3の導入を止め,不図示のロータリーポンプ,不図示のターボ分子ポンプを順に用い,処理室110内を圧力約1×10-3Paまで排気する。排気後,処理室110内に窒素を導入し大気圧とした後シリコン基板11を取り出す。一般に広く使用されている酸素プラズマアッシャー法及びそれに続く硫酸と過酸化水素をおよそ3:1に混合した温度約85℃の溶液による洗浄によりレジストを剥離する。続いて純水により洗浄する。以上の工程により,高さhが約8μm,幅sが約8μmでコア15間の最小距離wが約3μmであるコア15が形成される(図1(E)参照のこと)。
【0031】
(6.第1の上部クラッド層形成工程)
次に,プラズマCVD装置100を用いて上部クラッド層となる石英膜の一部(以下「第1の上部クラッド層」と称する。)を形成する。プラズマCVD装置100の処理室110内に,コア15を形成したシリコン基板11を設置する。シリコン基板11は,温度が約400℃になるまで加熱される。処理室110内を,不図示のロータリーポンプにより,圧力が約1Paまで排気する。次いで,不図示のターボ分子ポンプにより圧力が約1×10-3Paになるまで処理室110内を排気する。TRIESまたはTEOSを約12sccm,酸素を約400sccm,C26を約10sccm,それぞれの流量で上部電極140から処理室110内に導入する。TRIESまたはTEOSは,あらかじめ温度を約80℃とし気化させておく。
【0032】
処理室110内の圧力をおよそ30Paに保持し,約13.56MHzの高周波を上部電極140と下部電極120間に電力密度約1.6W/cm2で印加する。処理室110内にプラズマが発生し,約30分でコア15の平坦面上に膜厚約5μm,屈折率約1.452の第1の上部クラッド層16となる石英膜が堆積する(図1(F)参照のこと)。成膜後,高周波電力の印加を止める。このとき,石英膜はコア15の側壁にも堆積するが,石英膜の膜厚tは最も厚い個所で約1.2μmであり,コア15間は完全には埋まっておらず,溝16aが形成されている。なお,この状態で形成を継続するとコア15上部では膜がオーバーハング形状となり,コア15間に空隙が形成されてしまう。
【0033】
(7.SOG膜形成工程)
次に,無機SOG(Spin on Glass)膜17をコア間の溝16aに形成する。無機SOG17は,SiとO原子を含む材料で粘度が1.1cPになるように有機溶媒に溶解させてある。一般に広く用いられているスピナーに,第1の上部クラッド層16を形成したシリコン基板11を設置する。試料表面に約lccの無機SOG17を滴下した後,回転数約2000rpm,回転時間約20秒で無機SOG17を塗布する。次に,シリコン基板11を恒温槽に入れ,温度約90℃で約30分間加熱する。この熱処理により溶媒が蒸発する。次に,温度約450℃で約1時間焼成する。これにより,溝16aの第1の上部クラッド層16上に,膜厚約0.13μm,波長1.3μmの屈折率1.457の無機SOG膜17が形成される。同時に,コア15周辺に存在する第1の上部クラッド層16の凹部にも無機SOG膜17が形成され,平坦化が促進される。
【0034】
(8.第2の上部クラッド層形成工程)
続いて,2回目の上部クラッド層(以下「第2の上部クラッド層」と称する。)を第1の上部クラッド層16形成と同様の方法により形成する。約165分間で無機SOG膜17上に膜厚約15μm,屈折率1.452の第2の上部クラッド層18となる石英膜が形成される(図2(H)参照のこと)。高周波の放電及びガスの導入を止め,不図示のロータリーポンプ,不図示のターボ分子ポンプを順に用い,処理室110内を圧力1×10-3Paまで排気する。排気後,処理室110内に窒素を導入し大気圧とした後シリコン基板を取り出す。以上の上部クラッド形成工程により,コア15間にも上部クラッドが埋め込まれる。(図2(H)参照のこと)
【0035】
以上のように,第1の実施の形態によれば,コア15間に第1の上部クラッド層16を形成した後,緩衝剤として流動性の高い無機SOG膜17を形成している。そのため,第2の上部クラッド層18を形成する溝16aの幅と高さの比を低下させると同時に,側壁部の傾斜を緩和させることが可能である。従って,第2の上部クラッド層18の形成を容易に行うことが可能である。さらに,温度500℃以下の温度で光導波路を形成することができるので,屈折率制御用の不純物の分布を急峻とすることが可能である。
【0036】
さらに,無機SOG膜17を第1の上部クラッド層16と第2の上部クラッド層18で挟む構造にすることは,無機SOG膜17への水の吸湿を低減させ,無機SOG膜17からの水の放出を低減させることが可能である。水は,波長約1.39μm付近に吸収性を有するSi−OH基の原因となり,波長約1.3μm帯を利用する光導波路に対しては,光の伝搬損失を低下させるおそれがある。そのため,本製造方法のようにSi−OH基の濃度を低減することにより,光の伝搬損失の低下を防止することが可能である。
【0037】
さらに,第2の上部クラッド層18はプラズマCVD装置100により形成されている。第2の上部クラッド層18を形成する工程において,無機SOG膜17がプラズマに曝されるため,処理ガスであるC26から分解したプラズマガス中のFラジカルやFイオンが無機SOG膜17に拡散する。従って,上部クラッドの屈折率を均一に約1.452とすることが可能である。
【0038】
(第2の実施の形態)
第2の実施の形態にかかる光導波路の製造方法は,7.SOG膜形成工程について第1の実施の形態にかかる光導波路の製造方法を改良したものである。以下では,1.基板洗浄工程,2.下部クラッド層形成工程,3.コア層形成工程,4.レジストパターン形成工程,5.コア形成工程,6.第1の上部クラッド層形成工程,8.第2の上部クラッド層形成工程については,第1の実施の形態と同様の工程であるので説明を省略することにし,7.SOG膜形成工程について説明する。
【0039】
(7.SOG膜形成工程)
無機SOG膜27をコア間の溝26aに形成する。無機SOG膜27は,第1の実施の形態にかかる無機SOG膜17と同様の材料から成る。一般に広く用いられているスピナーに,第1の上部クラッド層26を形成したシリコン基板21を設置する。試料表面に約lccの無機SOGを滴下した後,回転数は第1の実施の形態と異なり約500rpm,回転時間20秒で無機SOGを塗布する。次に,シリコン基板21を垣温槽に入れ,温度約90℃で約30分間加熱する。この熱処理により溶媒が蒸発する。次に,温度約450℃で約1時間焼成する。これにより,平坦な第1の上部クラッド層26上に,膜厚が第1の実施の形態と異なり約0.8μm,波長約1.3μmの屈折率約1.457,膜応力が約3×108 Paの引っ張り応力の無機SOG膜27が形成される。同時に,コア15周辺に存在する第1の上部クラッド層26の側壁部にも無機SOG膜27が形成される。
【0040】
以上のように,第2の実施の形態によれば,上部クラッドの形成において,第1の上部クラッド層26を形成した後,緩衝剤として流動性の高い無機SOG膜27を形成しているため,第1の実施の形態と同様の効果が得られる。
【0041】
さらに,本実施の形態によれば,無機SOG膜27は溝26aの側壁にも形成される。従って,約7×108 Paの圧縮応力を有するクラッド層となる石英膜と,約3×108 Paの引っ張り応力を有する無機SOG膜27が,溝26aの底部のみならず溝26aの側壁にも形成されるので,石英膜のみ形成した場合より応力が緩和され,複屈折が減少し,偏波特性を向上させることが可能である。
【0042】
以上,添付図面を参照しながら本発明にかかる光導波路の製造方法の好適な実施形態について説明したが,本発明はかかる例に限定されない。当業者であれば,特許請求の範囲に記載された技術的思想の範疇内において各種の変更例または修正例に想到し得ることは明らかであり,それらについても当然に本発明の技術的範囲に属するものと了解される。
【0043】
例えば,上記実施の形態では基板としてシリコン基板を用いた場合の一例につき説明したが,本発明はかかる場合に限定されない。基板としてガラス基板を用いた場合であっても同様に本発明は適用可能である。
【0044】
さらに,上記実施の形態においては,クラッド層の成膜に平行平板型プラズマ化学気相成長装置を用いた場合の一例につき説明したが,本発明はこれに限定されない。同様にクラッド層を成膜可能な装置を用いれば本発明は適用可能である。また,コア形成工程に用いたRIE装置についても同様に,これに限定されない。
【0045】
さらに,上記実施の形態ではSOGの材料として無機SOGを用いた場合の一例につき説明したが,本発明はかかる例に限定されない。有機SOGを用いた場合であっても同様に本発明は適用可能である。
【0046】
さらに,上記実施の形態では,レジストのみを用いてコア材をエッチングした場合の一例につき説明したが,本発明はかかる場合に限定されない。レジストの下にアモルファスシリコン,タングステンシリサイドあるいはアルミニウムやクロム等の膜を形成し,その膜をマスクとしてコア材をエッチングする多層レジスト構造とした場合であっても本発明は適用可能である。
【0047】
【発明の効果】
以上説明したように,本発明によれば,コア間に第1の上部クラッド層を形成した後,緩衝剤として流動性の高いSOG膜を形成している。そのため,第2の上部クラッド層を形成する空間の幅と高さの比を低下させると同時に,側壁部の傾斜を緩和させることが可能である。従って,第2の上部クラッド層の形成を容易に行うことが可能である。さらに,高温の加熱処理を行うことによる光導波路の損失を防ぎ,歩留まりを上げることが可能である。
【0048】
さらに,SOG膜を第1の上部クラッド層と第2の上部クラッド層で挟む構造にすることは,SOG膜への水の吸湿を低減させ,SOG膜からの水の放出を低減させることが可能である。水は,波長1.39μm付近に吸収性を有するSi−OH基の原因となり,波長1.3μm帯を利用する光導波路に対しては,光の伝搬損失を低下させるおそれがある。そのため,本製造方法のようにSi−OH基の濃度を低減することにより,光の伝搬損失の低下を防止することが可能である。
【0049】
さらに,SOG膜は溝の側壁にも形成される。かかる製造方法によれば,約7×10Paの圧縮応力を有するクラッド層となる石英膜と,約3×10Paの引っ張り応力を有するSOG膜を,溝の底部のみならず溝の側壁にも形成されるので,石英膜のみに形成した場合より応力が緩和され,複屈折が減少し,偏波特性を向上させることが可能である。
【0050】
さらに,第2の上部クラッド層はプラズマ処理により形成される。かかる製造方法によれば,第2の上部クラッド層を形成する工程において,SOG膜がプラズマに曝されるため,処理ガスであるC2F6から分解したプラズマガス中のFラジカルやFイオンがSOG膜に拡散する。従って,上部クラッドの屈折率を均一に1.452とすることが可能である。
【図面の簡単な説明】
【図1】本発明にかかる光導波路の製造方法の工程図であり,図1(A)はシリコン基板を表し,図1(B)は下部クラッドが形成された状態を表し,図1(C)はコア層が形成された状態を表し,図1(D)はレジストパターンが形成された状態を表し,図1(E)はコアが形成された状態を表している。
【図2】本発明にかかる光導波路の製造方法の工程図であり,図2(F)は第1の上部クラッド層が形成された状態を表し,図2(G)はSOG膜が形成された状態を表し,図2(H)は第2の上部クラッド層が形成された状態を表している。
【図3】プラズマCVD装置の概略を表すブロック図である。
【図4】本発明にかかる光導波路の製造方法の別の工程図であり,図4(F)は第1の上部クラッド層が形成された状態を表し,図4(G)はSOG膜が形成された状態を表し,図4(H)は第2の上部クラッド層が形成された状態を表している。
【図5】従来の光導波路の製造方法の工程図である。
【図6】従来の光導波路の製造工程のうち,レジストパターンが形成された状態を示す説明図であり,図6(A)は平面図であり,図6(B)は断面図である。
【図7】従来の光導波路の製造工程のうち,コアが形成された状態を示す説明図である。
【符号の説明】
11 シリコン基板
12 下部クラッド層
13 コア層
14 レジストパターン
15 コア
16 第1の上部クラッド層
16a 溝
17 無機SOG膜
18 第2の上部クラッド層
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing an optical waveguide, and more particularly to a method for manufacturing a silica-based optical waveguide.
[0002]
[Prior art]
A conventional method for manufacturing a silica-based waveguide is shown in “NTT R & D Vol. 43, No. 11, 1994, Nos. 101 to 108”. Hereinafter, a conventional method for manufacturing a silica-based optical waveguide will be described with reference to FIG.
[0003]
First, silicon oxide glass fine particles (particle size 0.1 μm or less) obtained by heating and hydrolyzing the same gaseous raw material as the optical fiber (main component: silicon tetrachloride) in an oxyhydrogen flame using an oxyhydrogen torch 37 Is sprayed on the silicon substrate 31 to form. At this time, by changing the composition of the silicon oxide glass fine particles (GeO dopant concentration), the entire upper surface of the silicon substrate 31 is SiO 2. 2 Fine particles 32 'are formed and SiO 2 The entire upper surface of the fine particle 32 'is SiO. 2 -GeO 2 Fine particles 33 ′ are formed (see FIG. 5A).
[0004]
Next, the silicon oxide glass fine particle film is heated at a high temperature of 1250 ° C. or higher in an electric furnace to form a transparent silicon oxide glass film covering the upper surface of the silicon substrate 31. As described above, by changing the composition of the silicon oxide glass fine particles (GeO dopant concentration), an optical waveguide film having a two-layer structure of the lower cladding layer 32 and the core layer 33 is obtained (see FIG. 5B).
[0005]
Next, after a predetermined pattern is transferred to the core layer 33 by the photomask 38, unnecessary portions of the core layer 33 are removed by reactive ion etching (RIE), and the line width is increased to 4 to 10 μm. A ridge-shaped core 35 having a length of 4 to 10 μm is formed (see FIG. 5C). Finally, SiO2 fine particles 36 ′ are formed by a flame forming method (FHD: Frame Hydrolysis Deposition) so as to cover the core 35 (see FIG. 5D), and further made transparent to form the upper clad layer 36. Embedded SiO 2 -GeO 2 A system single-mode optical waveguide is completed (see FIG. 5E).
[0006]
[Problems to be solved by the invention]
By the way, when manufacturing an optical waveguide used for a Y-branch circuit, a directional coupler, a Mach-Zehnder interferometer, etc., it is processed so that the minimum distance between the core and the other core is 4 μm or less. However, when the upper cladding layer is formed, as shown in FIG. 7, when the distance w between the cores is smaller than the core height h, the core height h is particularly larger than the distance w between the cores. When the core is large (for example, when the core height h is 8 μm and the distance w between the cores is 4 μm or less), there is a problem that it is not easy to embed the inter-core 36 a with the upper cladding 36.
[0007]
In addition, since the optical waveguide usually needs to have a refractive index of the core relatively higher than that of the surrounding cladding, the optical waveguide is doped with impurities for the purpose of controlling the refractive index of the core and the cladding. In the above process, it is necessary to make transparent by heating at a high temperature of 1250 ° C. or higher after forming the silicon oxide glass fine particles. However, since the thermal stress is generated when the temperature is returned to room temperature, the birefringence of the optical waveguide is induced. There was a problem that the polarization characteristics deteriorated. Further, when a high-temperature heat treatment is performed after doping an impurity for controlling the refractive index, there is a problem that the impurity moves due to thermal diffusion and a desired refractive index distribution cannot be obtained.
[0008]
The present invention has been made in view of the above-mentioned problems of the conventional optical waveguide manufacturing method, and the object of the present invention is easy even when the ratio of the core height to the distance between the cores is large. It is an object of the present invention to provide a new and improved method of manufacturing an optical waveguide that can embed an upper clad in the substrate and can manufacture a highly accurate optical waveguide.
[0009]
Furthermore, another object of the present invention is to provide a new and improved optical waveguide manufacturing method capable of preventing the loss of the optical waveguide due to high-temperature heat treatment and increasing the yield.
[0010]
[Means for Solving the Problems]
To solve the above problems, The present invention According to the present invention, there is provided a method of manufacturing an optical waveguide in which a core and a cladding layer surrounding the core are formed on an upper portion of a substrate, the step of forming a lower cladding layer on the substrate, and the core layer on the entire upper surface of the lower cladding layer. Forming the core, forming the core from the core layer, forming the first upper cladding layer having a predetermined thickness on the entire upper surface of the lower cladding layer and the core, and formed between the cores There is provided a method for manufacturing an optical waveguide, comprising: a step of forming a buffer film in the groove; and a step of forming a second upper clad layer on the entire upper surface of the first upper clad layer and the buffer film. . The buffer film is , S An OG (Spin on Glass) film may be used.
[0011]
According to this manufacturing method, after forming the first upper cladding layer between the cores, the SOG film having high fluidity is formed as the buffer film. Therefore, it is possible to reduce the inclination of the side wall portion while reducing the ratio of the width and height of the groove forming the second upper cladding layer. Therefore, the second upper cladding layer can be easily formed.
[0012]
Further, the structure in which the SOG film is sandwiched between the first upper clad layer and the second upper clad layer can reduce water absorption into the SOG film and reduce water release from the SOG film. It is. Water causes a Si—OH group having an absorptivity in the vicinity of a wavelength of 1.39 μm, and there is a risk of reducing light propagation loss for an optical waveguide using a wavelength band of 1.3 μm. Therefore, it is possible to prevent a decrease in light propagation loss by reducing the concentration of Si—OH groups as in the present manufacturing method.
[0013]
More preferably , S The OG film is also formed on the side wall of the groove. According to such a manufacturing method, about 7 × 10 8 A quartz film as a clad layer having a compressive stress of Pa, and about 3 × 10 8 Since the SOG film having a tensile stress of Pa is formed not only on the bottom of the groove but also on the side wall of the groove, the stress is relaxed, the birefringence is reduced, and the polarization characteristics are reduced. It is possible to improve.
[0014]
More preferably , Number The upper cladding layer 2 is formed by plasma treatment. According to this manufacturing method, since the SOG film is exposed to plasma in the step of forming the second upper cladding layer, F radicals and F ions in the plasma gas decomposed from the processing gas C2F6 are applied to the SOG film. Spread. Therefore, the refractive index of the upper clad can be uniformly set to about 1.452.
[0015]
In particular, the present invention , Ko The ratio between the minimum distance between the cores and the height of the core is 2/3 or less And also , Ko The present invention is suitably applied to the production of an optical waveguide having a minimum interval of 5 μm or less and a core height of 4 to 12 μm. According to the manufacturing method of the present invention, the distance between the cores is small compared to the height of the core, and even an optical waveguide having a shape that has been considered difficult in the conventional optical waveguide manufacturing method is easily manufactured. It is possible.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
Exemplary embodiments of an optical waveguide manufacturing method according to the present invention will be described below in detail with reference to the accompanying drawings. In the present specification and drawings, components having substantially the same functional configuration are denoted by the same reference numerals, and redundant description is omitted.
[0017]
(First embodiment)
In this embodiment, as shown in FIGS. 1 and 2, a silicon substrate 11 is used as a substrate, and a lower clad layer 12, a core material 13, a first upper clad layer 16, and An example of a method for manufacturing an optical waveguide manufactured by forming the quartz film to be the second upper cladding layer 18 and the SOG film 17 will be described. A plasma chemical vapor deposition (hereinafter, referred to as “plasma CVD (Chemical Vapor Deposition)”) method is used to form the quartz film and the SOG film. First, as an example of an apparatus used for the plasma CVD method, a plasma CVD apparatus 100 for forming a quartz film shown in FIG. 3 will be described.
[0018]
In the processing chamber 110 of the plasma CVD apparatus 100 for forming a quartz film, a lower electrode 120 for mounting an object to be processed, for example, a silicon substrate 130 is accommodated. Temperature adjusting means is provided inside the lower electrode 120 so that the silicon substrate 130 on the lower electrode 120 can be maintained at a predetermined temperature (for example, a maximum of 500 degrees).
[0019]
Further, an upper electrode 140 provided with an ejection hole for supplying a processing gas is provided above the processing chamber 110. A mass flow controller MFC for controlling the flow rate of the processing gas and a processing gas source 170 are sequentially connected to the upper electrode 140, and a jet provided in the upper electrode 140 is further connected from the processing gas source 170 through the muffs controller MFC. A predetermined processing gas such as O is introduced into the processing chamber 110 through the outlet. 2 , C 2 F 6 , N 2 , Tetraethoxysilane (hereinafter referred to as “TEOS”), triethoxysilane (hereinafter referred to as “TRIES”), and the like can be introduced at a predetermined flow rate. Further, an exhaust pipe 180 is connected to the lower side of the processing chamber 110, and the exhaust pipe 180 communicates with an exhaust system 190 including a turbo molecular pump, a rotary pump, etc. (not shown) via a butterfly valve BB. The inside of the processing chamber 110 is, for example, 1 × 10 -3 The pressure can be reduced to Pa.
[0020]
The lower electrode 120 is configured to be supplied with power from a high-frequency power source 150 that outputs high-frequency power of a predetermined frequency, for example, 13.56 MHz, through the matching unit 160. With this configuration, a desired film forming process can be performed on the silicon substrate 130 placed on the lower electrode 120.
[0021]
Below, the manufacturing method of the optical waveguide using the plasma CVD apparatus 100 mentioned above is demonstrated, referring FIG.1 and FIG.2.
[0022]
(1. Substrate cleaning process)
First, the silicon substrate 11 is washed for about 5 minutes with a solution having a temperature of about 85 ° C. in which sulfuric acid and hydrogen peroxide are mixed at a ratio of about 3: 1 by a predetermined cleaning apparatus, and then cleaned with pure water. Next, after washing with a hydrofluoric acid solution diluted to about 1% with pure water for about 20 seconds, it is washed with pure water.
[0023]
(2. Lower cladding layer formation process)
Next, a quartz film to be the lower cladding layer 12 is formed using the plasma CVD apparatus 100.
[0024]
The cleaned silicon substrate 11 is placed on the lower electrode 120 in the processing chamber 110 of the plasma CVD apparatus 100. The silicon substrate 11 is heated until the temperature reaches about 400 ° C. The inside of the processing chamber 110 is exhausted by a rotary pump (not shown) until the pressure becomes about 1 Pa. Next, the pressure is about 1 × 10 5 by a turbo molecular pump (not shown). -3 The processing chamber 110 is evacuated until Pa is reached. TRIE or TEOS is introduced into the processing chamber 110 from the upper electrode at a flow rate of about 12 sccm, oxygen of about 400 sccm, and C 2 F 6 of about 10 sccm. TRIE or TEOS is vaporized at a temperature of about 80 ° C. in advance.
[0025]
C 2 F 6 In order to form a clad for a non-doped core, doping is performed for the purpose of making the refractive index of the clad about 0.3% smaller than the refractive index of the core. C 2 F 6 Is also used for cleaning the processing chamber 110 to remove the film formed in the processing chamber 110 other than on the silicon substrate 11. Oxygen is also used for cleaning fluorine-based organic substances generated in the processing chamber 110.
[0026]
The pressure in the processing chamber 110 is maintained at about 30 Pa, and a high frequency of about 13.56 MHz is applied between the upper electrode 140 and the lower electrode 120 with a power density of about 1.6 W / cm. 2 Apply with. Plasma is generated in the processing chamber, and a quartz film that forms the lower cladding layer 12 having a film thickness of about 25 μm and a refractive index of about 1.452 is formed on the silicon substrate 11 in about 3 hours and 30 minutes (see FIG. 1B). thing). After film formation, the application of high-frequency power is stopped.
[0027]
(3. Core layer forming step)
Next, a quartz film serving as the core layer 13 is formed on the entire upper surface of the lower cladding layer 12 using the plasma CVD apparatus 100. The silicon substrate 11 is placed on the lower electrode 120 in the processing chamber 110 of the plasma CVD apparatus 100. The silicon substrate 11 is heated until the temperature reaches about 400 ° C. The processing chamber 110 is evacuated to a pressure of about 1 Pa by a rotary pump (not shown). Subsequently, the pressure is about 1 × 10 by a turbo molecular pump (not shown). -3 Exhaust to Pa.
[0028]
TRIE or TEOS is introduced into the processing chamber 110 from the upper electrode 140 at a flow rate of about 12 sccm and oxygen of about 400 sccm. TRIE or TEOS is vaporized at a temperature of about 80 ° C. in advance. The pressure in the processing chamber 110 is maintained at about 30 Pa, and a high frequency of about 13.56 MHz is applied between the upper electrode 140 and the lower electrode 120 with a power density of about 1.6 W / cm. 2 Apply with. Plasma is generated in the processing chamber 110, and a quartz film serving as the core layer 13 having a film thickness of about 8 μm and a refractive index of about 1.456 is formed on the lower cladding layer 12 in about 1 hour and 10 minutes (FIG. 1C See)). The high-frequency discharge and gas introduction are stopped, and a rotary pump (not shown) and a turbo molecular pump (not shown) are used in this order, and the pressure in the processing chamber 110 is about 1 × 10 -3 Exhaust to Pa. After evacuation, nitrogen is introduced into the processing chamber 110 to bring it to atmospheric pressure, and then the silicon substrate 11 is removed.
[0029]
(4. Resist pattern formation process)
Next, a resist pattern 14 for forming the core 15 is formed on the silicon substrate 11 by a commonly used exposure method using a mask (not shown) on which an optical waveguide pattern is formed. First, a resist is applied on the silicon substrate 11 by spin coating to a thickness of about 1.4 μm. Next, the silicon substrate 11 coated with the resist is held in a constant temperature bath at a temperature of about 90 ° C. for about 10 minutes, and then the mask and the silicon substrate 11 are set in a reduction projection exposure machine using i-line. Next, the resist on the silicon substrate 11 is irradiated with i-line with a predetermined exposure amount. Next, the resist pattern 14 of the optical waveguide is formed on the silicon substrate 11 by holding in a constant temperature bath at a post-development temperature of about 80 ° C. for about 10 minutes (see FIG. 1D).
[0030]
(5. Core formation process)
Next, the core layer 13 is processed. A silicon substrate 11 on which a resist pattern 14 of an optical waveguide is formed is placed in a processing chamber 110 of a generally used RIE (Reactive Ion Etching) apparatus. After exhausting the pressure in the processing chamber 110 to about 1 Pa by a rotary pump (not shown), the pressure is about 1 × 10 10 by a turbo molecular pump (not shown). -3 Exhaust to Pa. Next, CHF Three Is introduced into the processing chamber 110 at a flow rate of about 100 sccm. The pressure in the processing chamber 110 is maintained at about 2 Pa, and a high frequency with a frequency of about 13.56 MHz is about 1 W / cm. 2 Apply at a power density of. Using the resist pattern 14 as a mask, the core layer 13 is etched. After about 40 minutes, high frequency discharge and CHF Three The rotary chamber (not shown) and the turbo molecular pump (not shown) are used in this order, and the pressure in the processing chamber 110 is about 1 × 10 × 10. -3 Exhaust to Pa. After evacuation, nitrogen is introduced into the processing chamber 110 to bring it to atmospheric pressure, and then the silicon substrate 11 is removed. The resist is stripped by a generally used oxygen plasma asher method and subsequent cleaning with a solution at a temperature of about 85 ° C. in which sulfuric acid and hydrogen peroxide are mixed at a ratio of about 3: 1. Subsequently, it is washed with pure water. Through the above steps, the core 15 having a height h of about 8 μm, a width s of about 8 μm, and a minimum distance w between the cores 15 of about 3 μm is formed (see FIG. 1E).
[0031]
(6. First upper clad layer forming step)
Next, a part of a quartz film to be an upper clad layer (hereinafter referred to as “first upper clad layer”) is formed using the plasma CVD apparatus 100. In the processing chamber 110 of the plasma CVD apparatus 100, the silicon substrate 11 on which the core 15 is formed is installed. The silicon substrate 11 is heated until the temperature reaches about 400 ° C. The processing chamber 110 is evacuated to a pressure of about 1 Pa by a rotary pump (not shown). Next, the pressure is about 1 × 10 5 by a turbo molecular pump (not shown). -3 The processing chamber 110 is evacuated until Pa is reached. About 12 sccm for TRIE or TEOS, about 400 sccm for oxygen, C 2 F 6 Is introduced into the processing chamber 110 from the upper electrode 140 at a flow rate of about 10 sccm. TRIE or TEOS is vaporized at a temperature of about 80 ° C. in advance.
[0032]
The pressure in the processing chamber 110 is maintained at about 30 Pa, and a high frequency of about 13.56 MHz is applied between the upper electrode 140 and the lower electrode 120 with a power density of about 1.6 W / cm. 2 Apply with. Plasma is generated in the processing chamber 110, and a quartz film serving as the first upper cladding layer 16 having a film thickness of about 5 μm and a refractive index of about 1.452 is deposited on the flat surface of the core 15 in about 30 minutes (FIG. 1). (See (F)). After film formation, the application of high-frequency power is stopped. At this time, the quartz film is also deposited on the side wall of the core 15, but the thickness t of the quartz film is about 1.2 μm at the thickest portion, and the gap between the cores 15 is not completely filled, and the groove 16 a is formed. Has been. If the formation is continued in this state, the film is overhanged at the upper part of the core 15, and a gap is formed between the cores 15.
[0033]
(7. SOG film formation process)
Next, an inorganic SOG (Spin on Glass) film 17 is formed in the groove 16a between the cores. Inorganic SOG 17 is a material containing Si and O atoms and is dissolved in an organic solvent so that the viscosity becomes 1.1 cP. The silicon substrate 11 on which the first upper clad layer 16 is formed is placed on a spinner that is widely used in general. After about 1 cc of inorganic SOG 17 is dropped on the sample surface, the inorganic SOG 17 is applied at a rotation speed of about 2000 rpm and a rotation time of about 20 seconds. Next, the silicon substrate 11 is placed in a thermostat and heated at a temperature of about 90 ° C. for about 30 minutes. The solvent evaporates by this heat treatment. Next, baking is performed at a temperature of about 450 ° C. for about 1 hour. As a result, an inorganic SOG film 17 having a refractive index of 1.457 having a film thickness of about 0.13 μm and a wavelength of 1.3 μm is formed on the first upper cladding layer 16 of the groove 16a. At the same time, an inorganic SOG film 17 is also formed in the concave portion of the first upper clad layer 16 existing around the core 15 to promote flattening.
[0034]
(8. Second upper clad layer forming step)
Subsequently, a second upper clad layer (hereinafter referred to as “second upper clad layer”) is formed by the same method as the formation of the first upper clad layer 16. In about 165 minutes, a quartz film serving as the second upper cladding layer 18 having a film thickness of about 15 μm and a refractive index of 1.452 is formed on the inorganic SOG film 17 (see FIG. 2H). The high-frequency discharge and gas introduction were stopped, and a rotary pump (not shown) and a turbo molecular pump (not shown) were used in this order, and the pressure inside the processing chamber 110 was 1 × 10. -3 Exhaust to Pa. After evacuation, nitrogen is introduced into the processing chamber 110 to bring it to atmospheric pressure, and then the silicon substrate is taken out. Through the above upper clad formation process, the upper clad is also embedded between the cores 15. (See Fig. 2 (H))
[0035]
As described above, according to the first embodiment, after forming the first upper cladding layer 16 between the cores 15, the inorganic SOG film 17 having high fluidity is formed as a buffer. Therefore, it is possible to reduce the ratio of the width and height of the groove 16a that forms the second upper clad layer 18, and to reduce the inclination of the side wall portion. Therefore, it is possible to easily form the second upper cladding layer 18. Furthermore, since the optical waveguide can be formed at a temperature of 500 ° C. or less, the distribution of impurities for controlling the refractive index can be made steep.
[0036]
Furthermore, the structure in which the inorganic SOG film 17 is sandwiched between the first upper clad layer 16 and the second upper clad layer 18 reduces the water absorption of the inorganic SOG film 17 and the water from the inorganic SOG film 17. Can be reduced. Water causes a Si—OH group having an absorptivity in the vicinity of a wavelength of about 1.39 μm, and there is a risk of reducing light propagation loss for an optical waveguide using a wavelength of about 1.3 μm. Therefore, it is possible to prevent a decrease in light propagation loss by reducing the concentration of Si—OH groups as in the present manufacturing method.
[0037]
Further, the second upper cladding layer 18 is formed by the plasma CVD apparatus 100. In the step of forming the second upper clad layer 18, the inorganic SOG film 17 is exposed to plasma, so that the process gas C 2 F 6 F radicals and F ions in the plasma gas decomposed from the gas diffuse into the inorganic SOG film 17. Therefore, the refractive index of the upper clad can be uniformly set to about 1.452.
[0038]
(Second Embodiment)
The manufacturing method of the optical waveguide according to the second embodiment is as follows. In the SOG film forming process, the optical waveguide manufacturing method according to the first embodiment is improved. In the following, 1. 1. substrate cleaning process; 2. Lower clad layer forming step, 3. core layer forming step; 4. resist pattern forming step; 5. Core formation process, First upper cladding layer forming step, 8. Since the second upper clad layer forming step is the same as that of the first embodiment, the description thereof will be omitted. The SOG film forming process will be described.
[0039]
(7. SOG film formation process)
An inorganic SOG film 27 is formed in the groove 26a between the cores. The inorganic SOG film 27 is made of the same material as that of the inorganic SOG film 17 according to the first embodiment. The silicon substrate 21 on which the first upper clad layer 26 is formed is installed on a spinner that is widely used in general. After about 1 cc of inorganic SOG is dropped onto the sample surface, the inorganic SOG is applied at a rotation speed of about 500 rpm and a rotation time of 20 seconds, unlike the first embodiment. Next, the silicon substrate 21 is placed in a fence temperature bath and heated at a temperature of about 90 ° C. for about 30 minutes. The solvent evaporates by this heat treatment. Next, baking is performed at a temperature of about 450 ° C. for about 1 hour. Thereby, on the flat first upper clad layer 26, the film thickness is about 0.8 μm, the refractive index is about 1.457 having a wavelength of about 1.3 μm, and the film stress is about 3 × unlike the first embodiment. 10 8 An inorganic SOG film 27 having a tensile stress of Pa is formed. At the same time, an inorganic SOG film 27 is also formed on the side wall portion of the first upper cladding layer 26 existing around the core 15.
[0040]
As described above, according to the second embodiment, in forming the upper clad, after the first upper clad layer 26 is formed, the highly fluid inorganic SOG film 27 is formed as a buffering agent. Thus, the same effect as in the first embodiment can be obtained.
[0041]
Furthermore, according to the present embodiment, the inorganic SOG film 27 is also formed on the side wall of the groove 26a. Therefore, about 7 × 10 8 A quartz film as a clad layer having a compressive stress of Pa, and about 3 × 10 8 Since the inorganic SOG film 27 having a tensile stress of Pa is formed not only on the bottom of the groove 26a but also on the side wall of the groove 26a, the stress is relaxed and birefringence is reduced as compared with the case where only the quartz film is formed. It is possible to improve the characteristics.
[0042]
The preferred embodiments of the optical waveguide manufacturing method according to the present invention have been described above with reference to the accompanying drawings, but the present invention is not limited to such examples. It will be obvious to those skilled in the art that various changes or modifications can be conceived within the scope of the technical idea described in the claims, and these are naturally within the technical scope of the present invention. It is understood that it belongs.
[0043]
For example, although the above embodiment has been described with respect to an example in which a silicon substrate is used as the substrate, the present invention is not limited to such a case. Even when a glass substrate is used as the substrate, the present invention can be similarly applied.
[0044]
Further, in the above-described embodiment, an example in which a parallel plate type plasma chemical vapor deposition apparatus is used for forming a cladding layer has been described, but the present invention is not limited to this. Similarly, the present invention can be applied if an apparatus capable of forming a clad layer is used. Similarly, the RIE apparatus used in the core forming process is not limited to this.
[0045]
Furthermore, although the above embodiment has been described with respect to an example in which inorganic SOG is used as the SOG material, the present invention is not limited to this example. The present invention can be similarly applied even when organic SOG is used.
[0046]
Furthermore, in the above embodiment, an example in which the core material is etched using only the resist has been described, but the present invention is not limited to this case. The present invention is applicable even when a multilayer resist structure is formed in which a film of amorphous silicon, tungsten silicide, aluminum, chromium, or the like is formed under the resist and the core material is etched using the film as a mask.
[0047]
【The invention's effect】
As described above, according to the present invention, after the first upper cladding layer is formed between the cores, the SOG film having high fluidity is formed as a buffer. Therefore, it is possible to reduce the inclination of the side wall portion while reducing the ratio of the width and height of the space forming the second upper cladding layer. Therefore, the second upper cladding layer can be easily formed. Furthermore, it is possible to prevent loss of the optical waveguide due to high-temperature heat treatment and increase the yield.
[0048]
Further, the structure in which the SOG film is sandwiched between the first upper clad layer and the second upper clad layer can reduce water absorption into the SOG film and reduce water release from the SOG film. It is. Water causes a Si—OH group having an absorptivity in the vicinity of a wavelength of 1.39 μm, and there is a risk of reducing light propagation loss for an optical waveguide using a wavelength band of 1.3 μm. Therefore, it is possible to prevent a decrease in light propagation loss by reducing the concentration of Si—OH groups as in the present manufacturing method.
[0049]
further , S The OG film is also formed on the side wall of the groove. According to such a manufacturing method, about 7 × 10 8 A quartz film as a clad layer having a compressive stress of Pa, and about 3 × 10 8 Since the SOG film having a tensile stress of Pa is formed not only on the bottom of the groove but also on the side wall of the groove, the stress is relaxed, the birefringence is reduced, and the polarization characteristics are reduced. It is possible to improve.
[0050]
further , Number The upper cladding layer 2 is formed by plasma treatment. According to this manufacturing method, since the SOG film is exposed to plasma in the step of forming the second upper cladding layer, F radicals and F ions in the plasma gas decomposed from the processing gas C2F6 are applied to the SOG film. Spread. Accordingly, the refractive index of the upper clad can be uniformly set to 1.452.
[Brief description of the drawings]
1A and 1B are process diagrams of an optical waveguide manufacturing method according to the present invention, in which FIG. 1A shows a silicon substrate, FIG. 1B shows a state in which a lower cladding is formed, and FIG. ) Represents a state in which a core layer is formed, FIG. 1D represents a state in which a resist pattern is formed, and FIG. 1E represents a state in which a core is formed.
FIG. 2 is a process diagram of a method of manufacturing an optical waveguide according to the present invention, where FIG. 2 (F) shows a state in which a first upper cladding layer is formed, and FIG. 2 (G) shows an SOG film formed. FIG. 2H shows a state in which the second upper clad layer is formed.
FIG. 3 is a block diagram showing an outline of a plasma CVD apparatus.
FIG. 4 is another process chart of the method of manufacturing an optical waveguide according to the present invention. FIG. 4 (F) shows a state in which a first upper cladding layer is formed, and FIG. 4 (G) shows an SOG film. FIG. 4H shows a state in which the second upper cladding layer is formed.
FIG. 5 is a process diagram of a conventional method for manufacturing an optical waveguide.
6A and 6B are explanatory views showing a state in which a resist pattern is formed in a manufacturing process of a conventional optical waveguide, FIG. 6A is a plan view, and FIG. 6B is a cross-sectional view.
FIG. 7 is an explanatory view showing a state in which a core is formed in a manufacturing process of a conventional optical waveguide.
[Explanation of symbols]
11 Silicon substrate
12 Lower cladding layer
13 Core layer
14 resist pattern
15 core
16 First upper cladding layer
16a groove
17 Inorganic SOG membrane
18 Second upper cladding layer

Claims (3)

基板の上部にコア及び前記コアを囲むクラッド層が形成される光導波路のプラズマ化学気相成長を用いた製造方法であって,
基板上に下部クラッド層を形成する工程と,
前記下部クラッド層の上面全体にコア層を形成する工程と,
前記コア層からコアを形成する工程と,
前記下部クラッド層及び前記コアの上面全体に所定の厚さの第1の上部クラッド層を形成する工程と,
前記第1の上部クラッド層が形成されたコアとコアの間の溝の側壁及び底SOG(Spin on Glass)膜から成る緩衝膜を形成する工程と,
前記第1の上部クラッド層及び前記緩衝膜の上面全体に第2の上部クラッド層を形成する工程と,
を含むことを特徴とする,光導波路の製造方法。
A manufacturing method using plasma enhanced chemical vapor deposition of an optical waveguide in which a core and a cladding layer surrounding the core are formed on a substrate,
Forming a lower cladding layer on the substrate;
Forming a core layer over the entire top surface of the lower cladding layer;
Forming a core from the core layer;
Forming a first upper cladding layer having a predetermined thickness on the entire upper surface of the lower cladding layer and the core;
Forming a buffer film made of an SOG (Spin on Glass) film on the side wall and bottom of the groove between the core on which the first upper cladding layer is formed ;
Forming a second upper cladding layer on the entire upper surface of the first upper cladding layer and the buffer film;
A method for manufacturing an optical waveguide, comprising:
前記コア間の最小間隔と,前記コアの高さとの比が2/3以下であることを特徴とする,請求項に記載の光導波路の製造方法。And the minimum spacing between the cores, and the ratio of the height of the core is 2/3 or less, a method of manufacturing an optical waveguide according to claim 1. 前記コア間の最小間隔が5μm以下であり,前記コアの高さが4〜12μmであることを特徴とする,請求項に記載の光導波路の製造方法。The method for manufacturing an optical waveguide according to claim 2 , wherein a minimum interval between the cores is 5 μm or less, and a height of the core is 4 to 12 μm.
JP5290298A 1998-02-17 1998-02-17 Manufacturing method of optical waveguide Expired - Lifetime JP3771034B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5290298A JP3771034B2 (en) 1998-02-17 1998-02-17 Manufacturing method of optical waveguide

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5290298A JP3771034B2 (en) 1998-02-17 1998-02-17 Manufacturing method of optical waveguide

Publications (2)

Publication Number Publication Date
JPH11231160A JPH11231160A (en) 1999-08-27
JP3771034B2 true JP3771034B2 (en) 2006-04-26

Family

ID=12927787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5290298A Expired - Lifetime JP3771034B2 (en) 1998-02-17 1998-02-17 Manufacturing method of optical waveguide

Country Status (1)

Country Link
JP (1) JP3771034B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4670145B2 (en) * 2000-12-19 2011-04-13 住友電気工業株式会社 Fabrication method of optical waveguide device
JP4893518B2 (en) * 2007-07-27 2012-03-07 住友電気工業株式会社 Optical device manufacturing method

Also Published As

Publication number Publication date
JPH11231160A (en) 1999-08-27

Similar Documents

Publication Publication Date Title
JP3771034B2 (en) Manufacturing method of optical waveguide
JP4001416B2 (en) Method for manufacturing buried planar lightwave circuit element
JP4681644B2 (en) Optical waveguide fabrication method
KR100439749B1 (en) Method for fabricating optical waveguide on fused silica substrates using inductively coupled plasma etcher
KR100361097B1 (en) Fabricating method of optical waveguide using inductively coupled plasma etcher
JPH10319263A (en) Optical waveguide and its production as well as optical device
JP2953173B2 (en) Optical waveguide
JP2000089053A (en) Manufacture of optical waveguide circuit
JPH05181031A (en) Optical waveguide and its production
JPH11231159A (en) Manufacture of optical waveguide
JP2003344685A (en) Optical switching element and method for manufacturing the same
JP2000075156A (en) Production of quartz optical waveguide
JPH09243846A (en) Production of high specific refractive index difference optical waveguide
JP3971524B2 (en) Manufacturing method of optical waveguide
JP4670145B2 (en) Fabrication method of optical waveguide device
US20020118942A1 (en) Method for producing an optical waveguide substrate and an optical waveguide substrate
JP2001290040A (en) Method for manufacturing optical waveguide parts and optical waveguide parts
JP2005004054A (en) Method for manufacturing optical waveguide
JP2001337241A (en) Method for manufacturing optical waveguide
JPH0777620A (en) Quartz optical waveguide and its production
JP2001066450A (en) Method for production of glass waveguide
JPH10300963A (en) Formation of optical waveguide
JP2005187847A (en) Method for forming glass film, apparatus for manufacturing the same, and method for forming waveguide
KR100268859B1 (en) Method for forming metal interconnector of semiconductor device
JP4543551B2 (en) Optical waveguide device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060208

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090217

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100217

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110217

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110217

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120217

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120217

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130217

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130217

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140217

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term