JPH11220637A

JPH11220637A - 輪郭強調回路

Info

Publication number: JPH11220637A
Application number: JP10019577A
Authority: JP
Inventors: Takatsugu Nakajima; 孝嗣中島
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1998-01-30
Filing date: 1998-01-30
Publication date: 1999-08-10
Also published as: US6453076B1

Abstract

(57)【要約】【課題】必要とするメモリ容量や、消費電力を低減す
る。【解決手段】入力アナログビデオ信号ＨＶａをクロック
信号ＣＬＫ_H1でサンプリングしてディジタルビデオ信号
ＨＶｂを得、このビデオ信号ＨＶｂとその遅延信号ＨＶ
ｃ，ＨＶｄとを使用したフィルタ演算で輪郭強調信号Ｈ
ＩＥａを得る。ビデオ信号ＨＶａを、クロック信号ＣＬ
Ｋ_H1と位相反転関係にあるクロック信号ＣＬＫ_H2でサン
プリングしてディジタルビデオ信号ＨＶｅを得、その遅
延信号ＨＶｆを得る。ビデオ信号ＨＶｆ，ＨＶｃを構成
する画素データを、クロック信号ＣＬＫ_H1の２倍の周波
数を持つクロック信号ＣＬＫ_H3に基づき、交互に取り出
して本線信号ＨＶｇを得る。この本線信号ＨＶｇと輪郭
強調信号ＨＩＥａを夫々アナログ信号に変換した後加算
して、輪郭強調された出力アナログビデオ信号ＨＶｉを
得る。輪郭強調信号を得るための画素データは本線信号
のそれに対して１画素おきとなる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、画像の輪郭を強
調するための輪郭強調回路に関する。詳しくは、輪郭強
調信号を得るためのフィルタ処理に用いられる画素デー
タを、本線信号の画素データに対して１画素おきとする
ことによって、必要とするメモリ容量や、消費電力を低
減しようとした輪郭強調回路に係るものである。

【０００２】

【従来の技術】画像の輪郭強調を行う方式として、アナ
ログ方式とディジタル方式とがある。アナログ方式で
は、水平方向、垂直方向の輪郭強調信号を別々に作成
し、これらの輪郭強調信号を本線信号に加算する方式が
従来使用されてきたが、各信号のディレー量を正確に合
わせる必要があり、ディレーライン等の部品を使用して
調整する必要があった。

【０００３】一方、ディジタル方式では、ある画素に付
加する輪郭強調信号を、その画素の周囲の画素とのレベ
ル差から計算で求めるので、水平方向、垂直方向、さら
には斜め方向を含めた輪郭強調信号が一度に得られ、上
述したアナログ方式におけるようなの各信号のディレー
量を正確に合わせるための調整は不要となる。

【０００４】図７は、従来のディジタル方式の輪郭強調
回路１００の構成を示している。この輪郭強調回路１０
０は、輪郭強調を行う対象としてのアナログビデオ信号
ＮＶａが入力される信号入力端子１０１と、クロック信
号ＣＬＫ_Nが入力されるクロック入力端子１０２とを有
している。この場合、ビデオ信号ＮＶａが例えばＮＴＳ
Ｃ方式のビデオ信号であるとき、クロック信号ＣＬＫ_N
の周波数は４ｆsc（ｆscは色副搬送波周波数）とされ
る。

【０００５】また、輪郭強調回路１００は、アナログビ
デオ信号ＮＶａをクロック信号ＣＬＫ_Nでサンプリング
してディジタルビデオ信号ＮＶｂを得るＡ／Ｄコンバー
タ１０３と、このビデオ信号ＮＶｂを１水平期間（１
Ｈ）だけ遅延させたビデオ信号ＮＶｃを得るディレーラ
イン１０４と、このビデオ信号ＮＶｃをさらに１水平期
間（１Ｈ）だけ遅延させたビデオ信号ＮＶｄを得るディ
レーライン１０５とを有している。ディレーライン１０
４，１０５は、例えばＦＩＦＯ（first-in first-out）
メモリで構成される。

【０００６】また、輪郭強調回路１００は、ビデオ信号
ＮＶｂ，ＮＶｃ，ＮＶｄを使用してフィルタ処理をする
ことでディジタル輪郭強調信号ＮＩＥａを得るディジタ
ルフィルタ１０６を有している。フィルタ１０６では、
以下の演算が行われて輪郭強調信号ＮＩＥａが形成され
る。すなわち、図８Ａは、演算に使用される９個の画素
データ（サンプルデータ）を示している。Ｐ₀₀，Ｐ₀₁，
Ｐ₀₂はＮＶｄを構成する画素データであり、Ｐ₁₀，
Ｐ₁₁，Ｐ₁₂はＮＶｃを構成する画素データであり、
Ｐ₂₀，Ｐ₂₁，Ｐ₂₂はＮＶｂを構成する画素データであ
る。また、図８Ｂは、各画素データに対する演算子を示
している。ここで、Ｐ₁₁が輪郭強調信号ＮＩＥａを得る
注目画素となり、このＰ₁₁に対する輪郭強調信号ＮＩＥ
ａが、（１）式により求められる。ＮＩＥａ＝8×P₁₁ -(P₀₀＋P₀₁＋P₀₂＋P₁₀＋P₁₂＋P₂₀＋P₂₁＋P₂₂）・・・（１）

【０００７】また、輪郭強調回路１００は、輪郭強調信
号ＮＩＥａをアナログ信号に変換してアナログ輪郭強調
信号ＮＩＥｂを得るＤ／Ａコンバータ１０７と、ディレ
ーライン１０４より出力されるビデオ信号ＮＶｃを本線
信号としてアナログ信号に変換してアナログビデオ信号
ＮＶｅを得るＤ／Ａコンバータ１０８と、ビデオ信号Ｎ
Ｖｅに輪郭強調信号ＮＩＥｂを加算して輪郭強調された
アナログビデオ信号ＮＶｆを得る加算器１０９と、この
ビデオ信号ＮＶｆを出力する信号出力端子１１０とを有
している。

【０００８】なお、ディレーライン１０４，１０５、デ
ィジタルフィルタ１０６、Ｄ／Ａコンバータ１０７，１
０８には、クロック信号ＣＬＫ_Nが動作クロックとして
供給されている。

【０００９】図７に示す輪郭強調回路１００の動作を説
明する。

【００１０】信号入力端子１０１に入力されるアナログ
ビデオ信号ＮＶａはＡ／Ｄコンバータ１０３に供給さ
れ、クロック信号ＣＬＫ_Nでサンプリングされてディジ
タルビデオ信号ＮＶｂに変換される。そして、このビデ
オ信号ＮＶｂがディレーライン１０４で１水平期間だけ
遅延されてビデオ信号ＮＶｃが得られ、さらにこのビデ
オ信号ＮＶｃがディレーライン１０５で１水平期間だけ
遅延されてビデオ信号ＮＶｄが得られる。これらビデオ
信号ＮＶｂ〜ＮＶｄがディジタルフィルタ１０６に供給
され、フィルタ１０６ではビデオ信号ＮＶｂ〜ＮＶｄを
使用したフィルタ演算が行われてディジタル輪郭強調信
号ＮＩＥａが形成される。

【００１１】また、ディレーライン１０４より出力され
るビデオ信号ＮＶｃはＤ／Ａコンバータ１０８に供給さ
れてアナログ信号に変換され、本線信号としてのアナロ
グビデオ信号ＮＶｅが得られる。同様に、フィルタ１０
６より出力される輪郭強調信号ＮＩＥａはＤ／Ａコンバ
ータ１０７に供給されてアナログ信号に変換され、アナ
ログ輪郭強調信号ＮＩＥｂが得られる。そして、ビデオ
信号ＮＶｅおよび輪郭強調信号ＮＩＥｂは加算器１０９
に供給されて加算され、輪郭強調されたアナログビデオ
信号ＮＶｆが得られ、このビデオ信号ＮＶｆが信号出力
端子１１０に導出される。

【００１２】

【発明が解決しよとする課題】図７に示すような輪郭強
調回路１００は、信号入力端子１０１に入力されるアナ
ログビデオ信号ＮＶａがＮＴＳＣ方式等の通常のビデオ
信号であるときは、クロック信号ＣＬＫ_Nの周波数が低
いことから何等問題はない。しかし、アナログビデオ信
号ＮＶａがハイビジョンのビデオ信号であるときは、ク
ロック信号ＣＬＫ_Nの周波数が高くなり、ディレーライ
ン１０４，１０５を構成するＦＩＦＯメモリの容量が増
大し、またディジタルフィルタ１０６の演算の基本クロ
ックが高速となるため消費電力が大幅に増加するという
欠点がある。例えば、２２００画素／ラインのハイビジ
ョン信号に対して輪郭強調をする場合、クロック信号Ｃ
ＬＫ_Nの周波数は７４．２５ＭＨｚとなり、ディレーラ
イン１０４，１０５を構成するＦＩＦＯメモリとして、
１個あたり２２００ワード×８ビット（Ａ／Ｄコンバー
タやＤ／Ａコンバータの量子化を８ビットとして）の容
量と、１０ｎｓ程度のアクセススピードが要求される。

【００１３】そこで、この発明では、例えばハイビジョ
ン信号に対して輪郭強調をする場合に、必要とするメモ
リ容量や消費電力を低減し得る輪郭強調回路を提供する
ことを目的とする。

【００１４】

【課題を解決するための手段】この発明に係る輪郭強調
回路は、入力アナログビデオ信号を第１のクロック信号
でサンプリングして第１のディジタルビデオ信号を得る
第１のアナログ／ディジタル変換手段と、第１のディジ
タルビデオ信号をフィルタ処理してディジタル輪郭強調
信号を得るフィルタ処理手段と、入力アナログビデオ信
号を、第１のクロック信号と同一周波数で、かつ位相反
転関係にある第２のクロック信号でサンプリングして第
２のディジタルビデオ信号を得る第２のアナログ／ディ
ジタル変換手段と、第１のクロック信号の２倍の周波数
を持つ第３のクロック信号に基づき、第１および第２の
ディジタルビデオ信号を構成する画素データ（サンプル
データ）を交互に取り出してディジタル本線信号を得る
スイッチ手段と、ディジタル輪郭強調信号をアナログ信
号に変換してアナログ輪郭強調信号を得る第１のディジ
タル／アナログ変換手段と、ディジタル本線信号をアナ
ログ信号に変換してアナログ本線信号を得る第２のディ
ジタル／アナログ変換手段と、アナログ本線信号にアナ
ログ輪郭強調信号を加算して出力アナログビデオ信号を
得る信号加算手段とを備えるものである。

【００１５】入力アナログビデオ信号は第１のクロック
信号でサンプリングされて第１のディジタルビデオ信号
に変換され、そしてこの第１のディジタルビデオ信号が
フィルタ処理されてディジタル輪郭強調信号が得られ
る。

【００１６】また、入力アナログビデオ信号は、第１の
クロック信号と同一周波数で、かつ位相反転関係にある
第２のクロック信号でサンプリングされて第２のディジ
タルビデオ信号に変換される。そして、第１のクロック
信号の２倍の周波数を持つ第３のクロック信号に基づ
き、第１および第２のディジタルビデオ信号を構成する
画素データが交互に取り出されてディジタル本線信号が
得られる。

【００１７】この場合、第２のクロック信号は第１のク
ロック信号と同一周波数で、かつ位相反転関係にあるこ
とから、第２のディジタルビデオ信号を構成する画素デ
ータは第１のディジタルビデオ信号を構成する画素の間
でサンプリングされたものとなる。

【００１８】そのため、上述したディジタル本線信号
は、入力アナログビデオ信号が第３のクロック信号でサ
ンプリングされて得られるディジタルビデオ信号と等価
となる。このディジタル本線信号の画素データ（サンプ
ルデータ）を基準とすると、上述した輪郭強調信号を得
るためのフィルタ処理に用いられる画素データは１画素
おきということになる。因に、ハイビジョン信号は３０
ＭＨｚの信号帯域を持つが、輪郭強調によって画質改善
を行う際は、２０ＭＨｚ付近を中心に強調するのが効果
的といわれていることを考えると、輪郭強調信号を得る
ためのフィルタ処理に用いられる画素データは１画素お
きで充分である。

【００１９】また、上述したディジタル本線信号および
ディジタル輪郭強調信号はそれぞれアナログ信号に変換
され、その後に加算されて輪郭強調された出力アナログ
ビデオ信号が得られる。

【００２０】例えば、２２００画素／ラインのハイビジ
ョン信号に対して輪郭強調をする場合、第１および第２
のクロック信号の周波数は３７．１２５ＭＨｚとなり、
第３のクロック信号の周波数は７４．２５ＭＨｚとな
る。この場合、フィルタ処理手段は３７．１２５ＭＨｚ
のクロック信号で動作することから、７４．２５ＭＨｚ
のクロック信号で動作するものと比べて、必要なメモリ
容量は１／２で済み、消費電力も大幅に低減される。

【００２１】なお、第１および第２のクロック信号をそ
れぞれ１フィールド毎に位相を反転させるようにしても
よい。これにより、本線信号の画素データを基準とし
て、輪郭強調信号を得るためのフィルタ処理に用いられ
る画素データ（サンプルデータ）を１画素おきとして
も、積分効果によって、斜めエッジ部が滑らかな輪郭強
調画像を得ることが可能となる。

【００２２】

【発明の実施の形態】以下、図面を参照しながら、この
発明の第１の実施の形態について説明する。図１は、第
１の実施の形態としての輪郭強調回路１０の構成を示し
ている。

【００２３】この輪郭強調回路１０は、輪郭強調を行う
対象としてのアナログビデオ信号ＨＶａが入力される信
号入力端子１１と、第２のクロック信号としてのクロッ
ク信号ＣＬＫ_H2が入力されるクロック入力端子１２と、
クロック信号ＣＬＫ_H2の位相を反転させて第１のクロッ
ク信号としてのクロック信号ＣＬＫ_H1を得るインバータ
１３と、クロック信号ＣＬＫ_H1の２倍の周波数を持つ第
３のクロック信号としてのクロック信号ＣＬＫ_H3が入力
されるクロック入力端子１４とを有している。この場
合、ビデオ信号ＨＶａが、例えば２２００画素／ライン
のハイビジョン信号であるとき、クロック信号ＣＬ
Ｋ_H1，ＣＬＫ_H2の周波数は３７．１２５ＭＨｚ、クロッ
ク信号ＣＬＫ_H3の周波数は７４．２５ＭＨｚとされる。

【００２４】また、輪郭強調回路１０は、アナログビデ
オ信号ＨＶａをクロック信号ＣＬＫ_H1でサンプリングし
てディジタルビデオ信号ＨＶｂを得るＡ／Ｄコンバータ
１５と、このビデオ信号ＨＶｂを１水平期間（１Ｈ）だ
け遅延させたビデオ信号ＨＶｃを得るディレーライン１
６と、このビデオ信号ＨＶｃをさらに１水平期間（１
Ｈ）だけ遅延させたビデオ信号ＨＶｄを得るディレーラ
イン１７とを有している。ディレーライン１６，１７
は、例えばＦＩＦＯメモリで構成される。

【００２５】また、輪郭強調回路１０は、ビデオ信号Ｈ
Ｖｂ，ＨＶｃ，ＨＶｄを使用してフィルタ処理をするこ
とでディジタル輪郭強調信号ＨＩＥａを得るディジタル
フィルタ１８を有している。詳細説明は省略するが、フ
ィルタ１８では、図７に示す輪郭強調回路１００におけ
るディジタルフィルタ１０６と同様に演算が行われ（図
８Ａ，Ｂおよび（１）式参照）、輪郭強調信号ＨＩＥａ
が形成される。

【００２６】また、輪郭強調回路１０は、アナログビデ
オ信号ＨＶａをクロック信号ＣＬＫ_H2でサンプリングし
てディジタルビデオ信号ＨＶｅを得るＡ／Ｄコンバータ
１９と、このビデオ信号ＨＶｅを１水平期間（１Ｈ）だ
け遅延させたビデオ信号ＨＶｆを得るディレーライン２
０と、クロック信号ＣＬＫ_H3に基づき、ディレーライン
１６，２０より出力されるビデオ信号ＨＶｃ，ＨＶｆを
構成する画素データ（サンプルデータ）を交互に取り出
してディジタル本線信号ＨＶｇを得る切換スイッチ２１
とを有している。

【００２７】ディレーライン２０は、例えばＦＩＦＯメ
モリで構成される。また、切換スイッチ２１のａ側の固
定端子にビデオ信号ＨＶｃが供給され、そのｂ側の固定
端子にビデオ信号ＨＶｆが供給される。この切換スイッ
チ２１がクロック信号ＣＬＫ_H3の１周期毎に交互にａ側
およびｂ側に接続されることで、ディジタル本線信号Ｈ
Ｖｇが得られる。

【００２８】この場合、クロック信号ＣＬＫ_H2はクロッ
ク信号ＣＬＫ_H1と同一周波数で、かつ位相反転関係にあ
ることから、ビデオ信号ＨＶｆを構成する画素データ
は、ビデオ信号ＨＶｃを構成する画素データの間でサン
プリングされたものとなる。そのため、上述したディジ
タル本線信号ＨＶｇは、入力アナログビデオ信号ＨＶａ
がクロック信号ＣＬＫ_H3でサンプリングされて得られる
ディジタルビデオ信号と等価となる。

【００２９】図２は、画素データ（サンプルデータ）の
配列を示している。この図２において、「●」、「○」
はビデオ信号ＨＶｂを構成する画素データのフィールド
１，２の配列を示し、「■」、「□」はビデオ信号ＨＶ
ｅの画素データのフィールド１，２の配列を示してい
る。したがって、図２は、全体としてディジタル本線信
号ＨＶｇを構成する画素データのフィールド１，２の配
列を示すものとなる。なお、ｆａはクロック信号ＣＬＫ
_H1，ＣＬＫ_H2の周波数を示し、ｆｂはクロック信号ＣＬ
Ｋ_H3の周波数を示している。

【００３０】上述したようにディジタル輪郭強調信号Ｈ
ＩＥａを得るためのフィルタ処理はビデオ信号ＨＶｂ，
ＨＶｃ，ＨＶｄを用いて行われるが、ディジタル本線信
号ＨＶｇの画素データを基準にすると、そのフィルタ処
理に用いられる画素データは１画素おきということにな
る。因に、ハイビジョン信号は３０ＭＨｚの信号帯域を
持つが、輪郭強調によって画質改善を行う際は、２０Ｍ
Ｈｚ付近を中心に強調するのが効果的といわれている。
このことを考えると、輪郭強調信号ＨＩＥａを得るため
のフィルタ処理に用いられる画素データは１画素おきで
充分であるといえる。

【００３１】また、輪郭強調回路１０は、輪郭強調信号
ＨＩＥａをアナログ信号に変換してアナログ輪郭強調信
号ＨＩＥｂを得るＤ／Ａコンバータ２２と、切換スイッ
チ２１より出力される本線信号ＨＶｇをアナログ信号に
変換してアナログ本線信号ＨＶｈを得るＤ／Ａコンバー
タ２３と、本線信号ＨＶｈに輪郭強調信号ＨＩＥｂを加
算して輪郭強調されたアナログビデオ信号ＨＶｉを得る
加算器２４と、このビデオ信号ＨＶｉを出力する信号出
力端子２５とを有している。

【００３２】ここで、Ｄ／Ａコンバータ２２は、輪郭強
調信号ＨＩＥｂのレベルを調整するレベル調整機能を持
っている。すなわち、Ｄ／Ａコンバータ２２では、外部
より供給されるＤＣ電圧ＶＢに応じてダイナミックレン
ジが変更され、輪郭強調信号ＨＩＥｂのレベルが調整さ
れる。

【００３３】なお、ディレーライン１６，１７、ディジ
タルフィルタ１８、Ｄ／Ａコンバータ２２にはクロック
信号ＣＬＫ_H1が動作クロックとして供給され、ディレー
ライン２０にはクロック信号ＣＬＫ_H2が動作クロックと
して供給され、さらにＤ／Ａコンバータ２３にはクロッ
ク信号ＣＬＫ_H3が動作クロックとして供給される。

【００３４】図１に示す輪郭強調回路１０の動作を説明
する。

【００３５】信号入力端子１１に入力されるアナログビ
デオ信号ＨＶａはＡ／Ｄコンバータ１５に供給され、ク
ロック信号ＣＬＫ_H1でサンプリングされてディジタルビ
デオ信号ＨＶｂに変換される。そして、このビデオ信号
ＨＶｂがディレーライン１６で１水平期間だけ遅延され
てビデオ信号ＨＶｃが得られ、さらにこのビデオ信号Ｈ
Ｖｃがディレーライン１７で１水平期間だけ遅延されて
ビデオ信号ＨＶｄが得られる。これらビデオ信号ＨＶｂ
〜ＨＶｄがディジタルフィルタ１８に供給され、フィル
タ１８ではビデオ信号ＨＶｂ〜ＨＶｄを使用したフィル
タ演算が行われてディジタル輪郭強調信号ＨＩＥａが形
成される。

【００３６】また、信号入力端子１１に入力されるアナ
ログビデオ信号ＨＶａはＡ／Ｄコンバータ１９に供給さ
れ、クロック信号ＣＬＫ_H2でサンプリングされてディジ
タルビデオ信号ＨＶｅに変換される。そして、このビデ
オ信号ＨＶｅがディレーライン２０で１水平期間だけ遅
延されてビデオ信号ＨＶｆが得られる。この場合、上述
したようにクロック信号ＣＬＫ_H2はクロック信号ＣＬＫ
_H1と同一周波数で、かつ位相反転関係にあることから、
ビデオ信号ＨＶｆを構成する画素データは、ビデオ信号
ＨＶｃを構成する画素データの間でサンプリングされた
ものとなる。

【００３７】これらビデオ信号ＨＶｃ，ＨＶｆを構成す
る画素データが、クロック信号ＣＬＫ_H3に基づき、切換
スイッチ２１で交互に取り出されてディジタル本線信号
ＨＶｇが得られる。この本線信号ＨＶｇは、入力アナロ
グビデオ信号ＨＶａがクロック信号ＣＬＫ_H3でサンプリ
ングされて得られるディジタルビデオ信号と等価なもの
となる。

【００３８】また、切換スイッチ２１より出力される本
線信号ＨＶｇはＤ／Ａコンバータ２３に供給されてアナ
ログ信号に変換され、アナログ本線信号ＨＶｈが得られ
る。同様に、フィルタ１８より出力される輪郭強調信号
ＨＩＥａはＤ／Ａコンバータ２２に供給されてアナログ
信号に変換され、アナログ輪郭強調信号ＨＩＥｂが得ら
れる。そして、本線信号ＨＶｈおよび輪郭強調信号ＨＩ
Ｅｂは加算器２４に供給されて加算され、輪郭強調され
たアナログビデオ信号ＨＶｉが得られ、このビデオ信号
ＨＶｉが信号出力端子２５に導出される。

【００３９】図１に示すような輪郭強調回路１０におい
て、例えば２２００画素／ラインのハイビジョン信号に
対して輪郭強調をする場合、クロック信号ＣＬＫ_H1，Ｃ
ＬＫ_H2の周波数は３７．１２５ＭＨｚとなり、クロック
信号ＣＬＫ_H3の周波数は７４．２５ＭＨｚとなる。その
ため、ディレーライン１６，１７、ディジタルフィルタ
１８は３７．１２５ＭＨｚのクロック信号で動作するこ
とから、７４．２５ＭＨｚのクロック信号で動作するも
のと比べて、必要なメモリ容量は１／２で済み、消費電
力も大幅に低減される。

【００４０】ところで、図１に示すような輪郭強調回路
１０においては、本線信号ＨＶｇの画素データを基準に
すると、上述したように輪郭強調信号ＨＩＥａを得るた
めのフィルタ処理に用いられる画素データは１画素おき
である。そのため、画像の斜めエッジ部に不自然な輪郭
強調信号が得られ、画像の斜めエッジがギザギザの階段
状に見えて見苦しい画像となる欠点がある。

【００４１】図３Ａ〜Ｅを使用し、図１に示すような輪
郭強調回路１０で輪郭強調をした場合における画像の斜
めエッジ部の見え方について説明する。図３Ａは、本線
信号ＨＶｇの画素データ８０の配列と、この本線信号Ｈ
Ｖｇによる斜めエッジＳＬＥを有する白黒の画像８１と
を、対応させて示したものである。

【００４２】ここで、輪郭強調信号ＨＩＥａを得るため
のフィルタ処理に用いられる画素データ８０は、図３Ｂ
に太線の「□」で示すように、１画素おきとなる。そし
て、ディジタルフィルタ１８におけるフィルタ演算は、
同一フィールドの画素データの間で行われる。すなわ
ち、図３Ｃに示すように、注目画素データ８０ａに対す
る輪郭強調信号ＨＩＥａを求める際には、その注目画素
データ８０ａと共に、同一フィールドで上下、左右、斜
め方向に隣接する８個の画素データ８０ｂが使用され
る。

【００４３】図３Ｄは、上述のように求められた輪郭強
調信号ＨＩＥａを本線信号ＨＶｇの画素データ８０に加
算して輪郭強調をした結果を模式的に示したものであ
る。ここで、画素データ８０ｃ（「■」で図示）はより
黒側のデータに変更され、画素データ８０ｄ（「□」で
図示）はより白側のデータに変更されている。したがっ
て、輪郭強調された画像８２は、マクロ的に見ると、図
３Ｅに示すように、斜めエッジＳＬＥの部分がギザギザ
の階段状に見えるようになる。

【００４４】図４は、この発明の第２の実施の形態とし
ての輪郭強調回路３０の構成を示している。この輪郭強
調回路３０は、上述した図１に示す輪郭強調回路１０に
おける欠点、つまり輪郭強調によって斜めエッジ部がギ
ザギザの階段状に見えるという欠点を解決するものであ
る。図４において、図１と対応する部分には同一符号を
付し、その詳細説明は省略する。

【００４５】この輪郭強調回路３０は、クロック入力端
子１４に入力されるクロック信号ＣＬＫ_H3の１／２の周
波数を持つクロック信号ＣＬＫ_H4を入力するためのクロ
ック入力端子２６と、フィールド毎に交互にハイレベル
「Ｈ」およびローレベル「Ｌ」となるフィールド切換信
号ＦＳＷを入力する入力端子２７と、クロック入力端子
２６に入力されるクロック信号ＣＬＫ_H4と入力端子２７
に入力されるフィールド切換信号ＦＳＷとの排他的論理
和をとってクロック信号ＣＬＫ_H5を得るエクスクルーシ
ブオア回路（以下、「ＥＸ−ＯＲ回路」という）２８と
を有している。

【００４６】ＥＸ−ＯＲ回路２８より出力されるクロッ
ク信号ＣＬＫ_H5は、クロック信号ＣＬＫ_H4が１フィール
ド毎に位相反転したものとなる。そして、このクロック
信号ＣＬＫ_H5はＡ／Ｄコンバータ１９、ディレーライン
２０に動作クロックとして供給される。また、このクロ
ック信号ＣＬＫ_H5はインバータ１３に供給され、このイ
ンバータ１３より出力されるクロック信号ＣＬＫ_H6はＡ
／Ｄコンバータ１５、ディレーライン１６，１７、ディ
ジタルフィルタ１８、Ｄ／Ａコンバータ２２に動作クロ
ックとして供給される。

【００４７】輪郭強調回路３０は以上のように構成さ
れ、その他は図１に示す輪郭強調回路１０と同様に構成
されている。この輪郭強調回路３０は、図１に示す輪郭
強調回路１０における互いに位相反転関係にあるクロッ
ク信号ＣＬＫ_H1，ＣＬＫ_H2の代わりに、同様に互いに位
相反転関係にあるクロック信号ＣＬＫ_H5，ＣＬＫ_H6を使
用するものである。したがって、この輪郭強調回路３０
は、上述した図１に示す輪郭強調回路１０と基本的には
同様に動作し、同様の作用効果を得ることができる。

【００４８】また、図４に示す輪郭強調回路３０では、
クロック信号ＣＬＫ_H5，ＣＬＫ_H6はそれぞれフィールド
毎に位相が反転するものであることから、Ａ／Ｄコンバ
ータ１５，１９におけるサンプリング位相がそれぞれフ
ィールド１，２で１８０度ずれたものとなる。図５は、
画素データ（サンプルデータ）の配列を示している。こ
の図５において、「●」、「○」はビデオ信号ＨＶｂを
構成する画素データのフィールド１，２の配列を示し、
「■」、「□」はビデオ信号ＨＶｅの画素データのフィ
ールド１，２の配列を示している。したがって、図５
は、全体としてディジタル本線信号ＨＶｇを構成する画
素データのフィールド１，２の配列を示すものとなる。
なお、ｆａはクロック信号ＣＬＫ_H5，ＣＬＫ_H6の周波数
を示し、ｆｂはクロック信号ＣＬＫ_H3の周波数を示して
いる。

【００４９】したがって、図４に示す輪郭強調回路３０
では、フィルタ演算処理に使用される画素データの位相
がフィールド１，２で１８０度ずれるため、輪郭強調に
よって斜めエッジ部がギザギザの階段状に見えるという
欠点を解決できる。

【００５０】図６Ａ〜Ｅを使用し、図４に示すような輪
郭強調回路３０で輪郭強調をした場合における画像の斜
めエッジ部の見え方について説明する。図６Ａは、本線
信号ＨＶｇの画素データ８０の配列と、この本線信号Ｈ
Ｖｇによる斜めエッジＳＬＥを有する白黒の画像８１と
を、対応させて示したものである。

【００５１】ここで、輪郭強調信号ＨＩＥａを得るため
のフィルタ処理に用いられる画素データ８０は、図６Ｂ
に太線の「□」で示すように、１画素おきとなると共
に、フィールド１，２でサンプリング位相が１８０度ず
れたものとなる。そして、ディジタルフィルタ１８にお
けるフィルタ演算は、同一フィールドの画素データの間
で行われる。すなわち、図６Ｃに示すように、注目画素
データ８０ａに対する輪郭強調信号ＨＩＥａを求める際
には、その注目画素データ８０ａと共に、同一フィール
ドで上下、左右、斜め方向に隣接する８個の画素データ
８０ｂが使用される。

【００５２】図６Ｄは、上述のように求められた輪郭強
調信号ＨＩＥａを本線信号ＨＶｇの画素データ８０に加
算して輪郭強調をした結果を模式的に示したものであ
る。ここで、画素データ８０ｃ（「■」で図示）はより
黒側のデータに変更され、画素データ８０ｄ（「□」で
図示）はより白側のデータに変更されている。したがっ
て、輪郭強調された画像８２は、マクロ的に見ると、図
６Ｅに示すように、斜めエッジＳＬＥの部分の階段状の
見え方が滑らかになる。

【００５３】なお、上述した輪郭強調信号ＨＩＥａを得
るためのディジタルフィルタ１８の演算例（（１）式参
照）は一例であり、この発明はそれに限定されないこと
は勿論である。

【００５４】

【発明の効果】この発明によれば、輪郭強調信号を得る
ためのフィルタ処理に用いられる画素データを本線信号
の画素データに対して１画素おきとするものであり、必
要とするメモリ容量や、消費電力を低減できる。例え
ば、２２００画素／ラインのハイビジョン信号に対して
輪郭強調をする場合、フィルタ処理手段は３７．１２５
ＭＨｚのクロック信号で動作することから、７４．２５
ＭＨｚのクロック信号で動作するものと比べて、必要な
メモリ容量は１／２で済み、消費電力も大幅に低減でき
る。また、輪郭強調信号を得るためのフィルタ処理に用
いられる画素データをフィールド毎にサンプリング位相
を１８０度ずらしたものとすることで、本線信号の画素
データを基準として、そのフィルタ処理に用いられる画
素データを１画素おきとしても、積分効果によって、斜
めエッジ部が滑らかな輪郭強調画像を得ることができ
る。

【図面の簡単な説明】

【図１】この発明の第１の実施の形態としての輪郭強調
回路の構成を示すブロック図である。

【図２】第１の実施の形態における画素データ（サンプ
ルデータ）の配列を示す図である。

【図３】第１の実施の形態における画像の斜めエッジ部
の見え方を説明するための図である。

【図４】この発明の第２の実施の形態としての輪郭強調
回路の構成を示すブロック図である。

【図５】第２の実施の形態における画素データ（サンプ
ルデータ）の配列を示す図である。

【図６】第２の実施の形態における画像の斜めエッジ部
の見え方を説明するための図である。

【図７】従来のディジタル方式の輪郭強調回路の構成例
を示すブロック図である。

【図８】ディジタルフィルタで使用する画素データと演
算子との対応を示す図である。

【符号の説明】

１０，３０・・・輪郭強調回路、１１・・・信号入力端
子、１２，１４，２６・・・クロック入力端子、１３・
・・インバータ、１５，１９・・・Ａ／Ｄコンバータ、
１６，１７，２０・・・ディレーライン、１８・・・デ
ィジタルフィルタ、２１・・・切換スイッチ、２２，２
３・・・Ｄ／Ａコンバータ、２４・・・加算器、２５・
・・信号出力端子、２７・・・入力端子、２８・・・エ
クスクルーシブオア回路

Claims

【特許請求の範囲】

【請求項１】入力アナログビデオ信号を第１のクロッ
ク信号でサンプリングして第１のディジタルビデオ信号
を得る第１のアナログ／ディジタル変換手段と、上記第１のディジタルビデオ信号をフィルタ処理してデ
ィジタル輪郭強調信号を得るフィルタ処理手段と、上記入力アナログビデオ信号を、上記第１のクロック信
号と同一周波数で、かつ位相反転関係にある第２のクロ
ック信号でサンプリングして第２のディジタルビデオ信
号を得る第２のアナログ／ディジタル変換手段と、上記第１のクロック信号の２倍の周波数を持つ第３のク
ロック信号に基づき、上記第１および第２のディジタル
ビデオ信号を構成する画素データを交互に取り出してデ
ィジタル本線信号を得るスイッチ手段と、上記ディジタル輪郭強調信号をアナログ信号に変換して
アナログ輪郭強調信号を得る第１のディジタル／アナロ
グ変換手段と、上記ディジタル本線信号をアナログ信号に変換してアナ
ログ本線信号を得る第２のディジタル／アナログ変換手
段と、上記アナログ本線信号に上記アナログ輪郭強調信号を加
算して出力アナログビデオ信号を得る信号加算手段とを
備えることを特徴とする輪郭強調回路。
【請求項２】上記第１のディジタル／アナログ変換手
段は、上記アナログ輪郭強調信号のレベルを調整するた
めのレベル調整機能を持つことを特徴とする請求項１に
記載の輪郭強調回路。
【請求項３】上記第１および第２のクロック信号は、
それぞれ１フィールド毎に位相が反転することを特徴と
する請求項１に記載の輪郭強調回路。