JPH11220343A - 高周波電力増幅器 - Google Patents
高周波電力増幅器Info
- Publication number
- JPH11220343A JPH11220343A JP10033775A JP3377598A JPH11220343A JP H11220343 A JPH11220343 A JP H11220343A JP 10033775 A JP10033775 A JP 10033775A JP 3377598 A JP3377598 A JP 3377598A JP H11220343 A JPH11220343 A JP H11220343A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- inductor
- harmonic
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 ２倍波処理回路による出力電力及び電力付加
効率の向上を最大限に引き出す。 【解決手段】 基本波周波数の２倍の周波数で短絡とな
る２倍波処理回路９を備えた出力整合回路７と、増幅出
力用ＦＥＴ１の出力端子とをリードインダクタ６を介し
て接続する電力増幅器で、インダクタ１４とキャパシタ
１５を直列接続した２倍波共振回路１６を上記リードイ
ンダクタ６に並列接続する。これによれば、上記２倍波
共振回路１６により２倍波に対するインピーダンスが０
となり、リードインダク６のインダクタンス値に拘わら
ず、上記ＦＥＴ１のドレインから出力整合回路７を見た
負荷状態は、２倍波に関して短絡となるので、２倍波処
理回路９の機能が十分に発揮される。
効率の向上を最大限に引き出す。 【解決手段】 基本波周波数の２倍の周波数で短絡とな
る２倍波処理回路９を備えた出力整合回路７と、増幅出
力用ＦＥＴ１の出力端子とをリードインダクタ６を介し
て接続する電力増幅器で、インダクタ１４とキャパシタ
１５を直列接続した２倍波共振回路１６を上記リードイ
ンダクタ６に並列接続する。これによれば、上記２倍波
共振回路１６により２倍波に対するインピーダンスが０
となり、リードインダク６のインダクタンス値に拘わら
ず、上記ＦＥＴ１のドレインから出力整合回路７を見た
負荷状態は、２倍波に関して短絡となるので、２倍波処
理回路９の機能が十分に発揮される。
Description
【０００１】
【発明の属する技術分野】本発明は高周波電力増幅器、
特に２倍波処理回路の効果を高めることにより出力電力
及び電力付加効率の向上を可能にした電力増幅器の構成
に関する。
特に２倍波処理回路の効果を高めることにより出力電力
及び電力付加効率の向上を可能にした電力増幅器の構成
に関する。
【０００２】
【従来の技術】図４には、従来の高周波電力増幅器の回
路図が示されており、これは増幅用トランジスタとして
電界効果トランジスタ（ＦＥＴ）を用い、２倍波処理回
路として基本波において４分の１波長の線路長となるシ
ョートスタブを用いた例である。
路図が示されており、これは増幅用トランジスタとして
電界効果トランジスタ（ＦＥＴ）を用い、２倍波処理回
路として基本波において４分の１波長の線路長となるシ
ョートスタブを用いた例である。
【０００３】図４において、増幅用のＦＥＴ１はそのソ
ース（Ｓ）が接地され、ゲート（Ｇ）が入力整合回路２
に接続され、この入力整合回路２に直流防止キャパシタ
３を介して入力端子４が接続される。このＦＥＴ１のゲ
ートには、チョークコイル５を介してゲート電圧Ｖggが
給電される。また、このＦＥＴ１のドレイン（Ｄ）に
は、リードインダクタ６を介して出力整合回路７が接続
されており、このリードインダクタ６は、ドレイン端子
と出力整合回路７を接続するリード線或いはボンデイン
グワイヤ等が持つ寄生インダクタンス成分であり、この
種の回路には例外なく存在するものである。
ース（Ｓ）が接地され、ゲート（Ｇ）が入力整合回路２
に接続され、この入力整合回路２に直流防止キャパシタ
３を介して入力端子４が接続される。このＦＥＴ１のゲ
ートには、チョークコイル５を介してゲート電圧Ｖggが
給電される。また、このＦＥＴ１のドレイン（Ｄ）に
は、リードインダクタ６を介して出力整合回路７が接続
されており、このリードインダクタ６は、ドレイン端子
と出力整合回路７を接続するリード線或いはボンデイン
グワイヤ等が持つ寄生インダクタンス成分であり、この
種の回路には例外なく存在するものである。
【０００４】上記出力整合回路７内には、基本波整合回
路８と２倍波処理回路９が設けられており、上記の基本
波整合回路８は上記リードインダクタ６を介してＦＥＴ
１のドレインから見たインピーダンスが基本波に対して
最適な整合条件となるように設計される。上記２倍波処
理回路９は、上記のリードインダクタ６と基本波整合回
路８との間に並列に接続されており、高調波である２倍
波の出力を抑圧するために、基本周波数において４分の
１波長の線路長のショートスタブ９Ａを含んで構成され
る。
路８と２倍波処理回路９が設けられており、上記の基本
波整合回路８は上記リードインダクタ６を介してＦＥＴ
１のドレインから見たインピーダンスが基本波に対して
最適な整合条件となるように設計される。上記２倍波処
理回路９は、上記のリードインダクタ６と基本波整合回
路８との間に並列に接続されており、高調波である２倍
波の出力を抑圧するために、基本周波数において４分の
１波長の線路長のショートスタブ９Ａを含んで構成され
る。
【０００５】また、この出力整合回路７は、直流防止キ
ャパシタ１０を介して出力端子１１に接続される。そし
て、このＦＥＴ１のドレインには、チョークコイル１２
及び上記リードインダクタ６を介してドレイン電圧Ｖdd
が供給される。
ャパシタ１０を介して出力端子１１に接続される。そし
て、このＦＥＴ１のドレインには、チョークコイル１２
及び上記リードインダクタ６を介してドレイン電圧Ｖdd
が供給される。
【０００６】このような高周波電力増幅器によれば、出
力電力及び電力付加効率の向上を図ることができる。即
ち、増幅電力が大きくなるに従い高調波電力成分、特に
２倍波の増加が顕著になり、増幅器の電力付加効率に対
して悪影響を及ぼすことになる。しかし、上記の２倍波
処理回路９のインピーダンスは基本周波数に対して無限
大、２倍波に対しては０となる。従って、上記リードイ
ンダクタ６のインダクタンスが０乃至無視できる値であ
れば、上記ＦＥＴ１のドレインから出力整合回路７を見
た負荷状態は、基本波に対して最適整合、２倍波に対し
ては短絡となる。この結果、２倍波出力が抑制され、基
本波における出力電力、電力付加効率が向上することに
なる。
力電力及び電力付加効率の向上を図ることができる。即
ち、増幅電力が大きくなるに従い高調波電力成分、特に
２倍波の増加が顕著になり、増幅器の電力付加効率に対
して悪影響を及ぼすことになる。しかし、上記の２倍波
処理回路９のインピーダンスは基本周波数に対して無限
大、２倍波に対しては０となる。従って、上記リードイ
ンダクタ６のインダクタンスが０乃至無視できる値であ
れば、上記ＦＥＴ１のドレインから出力整合回路７を見
た負荷状態は、基本波に対して最適整合、２倍波に対し
ては短絡となる。この結果、２倍波出力が抑制され、基
本波における出力電力、電力付加効率が向上することに
なる。
【０００７】
【発明が解決しようとする課題】しかしながら、上記高
周波電力増幅器においては、上記リードインダクタ６に
無視できないインダクタンス（Ｌｓ）が存在するため、
２倍波に対して上記ＦＥＴ１のドレインから見たインピ
ーダンスは０とはならず、この２倍波の抑圧が不十分と
なって出力電圧、電力付加効率の向上が図れないという
問題があった。
周波電力増幅器においては、上記リードインダクタ６に
無視できないインダクタンス（Ｌｓ）が存在するため、
２倍波に対して上記ＦＥＴ１のドレインから見たインピ
ーダンスは０とはならず、この２倍波の抑圧が不十分と
なって出力電圧、電力付加効率の向上が図れないという
問題があった。
【０００８】図５には、上記図４の回路で、リードイン
ダクタ６のインダクタンスＬｓを０ｎＨ（ナノヘンリ
ー）と仮定したときの出力電力（曲線１００）及び電力
付加効率（曲線２００）が示され、図６には、同回路図
において上記インダクタンスＬｓを０．３ｎＨとしたと
きの上記各電力特性（曲線１０１，２０１）が示されて
いる。これらの図において、出力電力曲線１００と１０
１を比較すると、０．３ｎＨのインダクタンスを有する
上記図４の回路では、入力電力が上昇するに伴い出力電
力が低下し、また電力付加効率曲線２００と２０１を比
較すると、入力電力が上昇するに伴い電力付加効率が低
下していることが理解される。
ダクタ６のインダクタンスＬｓを０ｎＨ（ナノヘンリ
ー）と仮定したときの出力電力（曲線１００）及び電力
付加効率（曲線２００）が示され、図６には、同回路図
において上記インダクタンスＬｓを０．３ｎＨとしたと
きの上記各電力特性（曲線１０１，２０１）が示されて
いる。これらの図において、出力電力曲線１００と１０
１を比較すると、０．３ｎＨのインダクタンスを有する
上記図４の回路では、入力電力が上昇するに伴い出力電
力が低下し、また電力付加効率曲線２００と２０１を比
較すると、入力電力が上昇するに伴い電力付加効率が低
下していることが理解される。
【０００９】本発明は、上記問題点を解決するためにな
されたもので、その目的は、２倍波処理回路による出力
電力及び電力付加効率の向上を最大限に引き出すことが
できる高周波電力増幅器を提供することにある。
されたもので、その目的は、２倍波処理回路による出力
電力及び電力付加効率の向上を最大限に引き出すことが
できる高周波電力増幅器を提供することにある。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、請求項１に係る発明は、基本波周波数の２倍の周波
数で短絡となり、２倍波の出力を抑制する２倍波処理回
路を備えた出力整合回路と、この出力整合回路と増幅動
作を行う増幅出力用トランジスタの出力端子とをリード
インダクタを介して接続する高周波電力増幅器におい
て、インダクタとキャパシタを直列接続し、上記２倍波
に対し共振状態となる２倍波共振（直列共振）回路を上
記リードインダクタに並列接続したことを特徴とする。
に、請求項１に係る発明は、基本波周波数の２倍の周波
数で短絡となり、２倍波の出力を抑制する２倍波処理回
路を備えた出力整合回路と、この出力整合回路と増幅動
作を行う増幅出力用トランジスタの出力端子とをリード
インダクタを介して接続する高周波電力増幅器におい
て、インダクタとキャパシタを直列接続し、上記２倍波
に対し共振状態となる２倍波共振（直列共振）回路を上
記リードインダクタに並列接続したことを特徴とする。
【００１１】上記の構成によれば、上記の２倍波共振回
路が基本波周波数の２倍の周波数で共振し、２倍波に対
するインピーダンスが０となり、基本波に対しては無限
大となる。従って、リードインダクタのインダクタンス
値に拘わらず、増幅出力用トランジスタのドレインから
出力整合回路を見た負荷状態は、２倍波に関して短絡と
なる。この結果、２倍波処理回路の処理機能が十分に発
揮され、高出力、高電力付加効率を得ることが可能とな
る。
路が基本波周波数の２倍の周波数で共振し、２倍波に対
するインピーダンスが０となり、基本波に対しては無限
大となる。従って、リードインダクタのインダクタンス
値に拘わらず、増幅出力用トランジスタのドレインから
出力整合回路を見た負荷状態は、２倍波に関して短絡と
なる。この結果、２倍波処理回路の処理機能が十分に発
揮され、高出力、高電力付加効率を得ることが可能とな
る。
【００１２】
【発明の実施の形態】図１には、実施形態例に係る高周
波電力増幅器の一例が示されており、この例は、基本的
には図４で示した回路と同様であり、増幅出力用トラン
ジスタとして電界効果トランジスタ（ＦＥＴ）を用い、
２倍波処理回路として基本波の４分の１波長の線路長と
なるショートスタブを用いたものである。
波電力増幅器の一例が示されており、この例は、基本的
には図４で示した回路と同様であり、増幅出力用トラン
ジスタとして電界効果トランジスタ（ＦＥＴ）を用い、
２倍波処理回路として基本波の４分の１波長の線路長と
なるショートスタブを用いたものである。
【００１３】図１において、増幅出力用のＦＥＴ１のソ
ース（Ｓ）は接地され、そのゲート（Ｇ）には入力整合
回路２及び直流防止キャパシタ３を介して入力端子４が
接続されると共に、チョークコイル５を介してゲート電
圧Ｖggが給電される。また、このＦＥＴ１のドレイン
（Ｄ）には、リード線或いはボンデイングワイヤ等に存
在するリードインダクタ６を介して出力整合回路７が接
続される。このリードインダクタ６は、リード線或いは
ボンデイングワイヤ等が持つ寄生インダクタンス成分で
ある。
ース（Ｓ）は接地され、そのゲート（Ｇ）には入力整合
回路２及び直流防止キャパシタ３を介して入力端子４が
接続されると共に、チョークコイル５を介してゲート電
圧Ｖggが給電される。また、このＦＥＴ１のドレイン
（Ｄ）には、リード線或いはボンデイングワイヤ等に存
在するリードインダクタ６を介して出力整合回路７が接
続される。このリードインダクタ６は、リード線或いは
ボンデイングワイヤ等が持つ寄生インダクタンス成分で
ある。
【００１４】上記の出力整合回路７内には、基本波整合
回路８と２倍波処理回路９が設けられており、上記の基
本波整合回路８はＦＥＴ１のドレインから上記リードイ
ンダクタ６を介して見たインピーダンスが基本波に対し
て最適な整合条件となるように設計される。また上記２
倍波処理回路９は、上記のリードインダクタ６と基本整
合回路８との間に並列に接続され、この２倍波処理回路
９では、基本波の４分の１波長の線路長のショートスタ
ブ９Ａを備え、当該処理回路９のインピーダンスが基本
波（周波数）に対して無限大、２倍波（周波数）に対し
て０となるように設定される。
回路８と２倍波処理回路９が設けられており、上記の基
本波整合回路８はＦＥＴ１のドレインから上記リードイ
ンダクタ６を介して見たインピーダンスが基本波に対し
て最適な整合条件となるように設計される。また上記２
倍波処理回路９は、上記のリードインダクタ６と基本整
合回路８との間に並列に接続され、この２倍波処理回路
９では、基本波の４分の１波長の線路長のショートスタ
ブ９Ａを備え、当該処理回路９のインピーダンスが基本
波（周波数）に対して無限大、２倍波（周波数）に対し
て０となるように設定される。
【００１５】更に、この出力整合回路７は、直流防止キ
ャパシタ１０を介して出力端子１１に接続され、上記Ｆ
ＥＴ１のドレインに対しては、チョークコイル１２及び
上記リードインダクタ６を介してドレイン電圧Ｖddが供
給される。
ャパシタ１０を介して出力端子１１に接続され、上記Ｆ
ＥＴ１のドレインに対しては、チョークコイル１２及び
上記リードインダクタ６を介してドレイン電圧Ｖddが供
給される。
【００１６】そして、上記リードインダクタ６に対し、
インダクタ１４とキャパシタ１５を直列接続した２倍波
（直列）共振回路１６が並列に接続されており、この２
倍波共振回路１６の各素子１４，１５の値（定数）は基
本波周波数の２倍の周波数で共振するように設定され
る。従って、この２倍波共振回路１６によって、２倍波
に対してはリードインダクタ６の部分のインピーダンス
が０となる。
インダクタ１４とキャパシタ１５を直列接続した２倍波
（直列）共振回路１６が並列に接続されており、この２
倍波共振回路１６の各素子１４，１５の値（定数）は基
本波周波数の２倍の周波数で共振するように設定され
る。従って、この２倍波共振回路１６によって、２倍波
に対してはリードインダクタ６の部分のインピーダンス
が０となる。
【００１７】以上の構成によれば、２倍波に対する２倍
波共振回路１６のインピーダンスが０であるから、リー
ドインダクタ６のインピーダンスＬｓの値に拘わらず、
上記ＦＥＴ１のドレインから出力整合回路７側を見た２
倍波の負荷条件は、短絡となる。一方、基本波において
は、基本波整合回路８がリードインダクタ６を含めて最
適な整合を設定しているので、最適負荷の状態となる。
波共振回路１６のインピーダンスが０であるから、リー
ドインダクタ６のインピーダンスＬｓの値に拘わらず、
上記ＦＥＴ１のドレインから出力整合回路７側を見た２
倍波の負荷条件は、短絡となる。一方、基本波において
は、基本波整合回路８がリードインダクタ６を含めて最
適な整合を設定しているので、最適負荷の状態となる。
【００１８】従って、上記出力整合回路７はリードイン
ダクタ６のインダクタンスの影響を受けることなく、２
倍波出力を良好に抑制することができ、高出力、高電力
付加効率を確保することが可能となる。
ダクタ６のインダクタンスの影響を受けることなく、２
倍波出力を良好に抑制することができ、高出力、高電力
付加効率を確保することが可能となる。
【００１９】図２には、上記図１の回路で、リードイン
ダクタ６のインダクタンスＬｓを０ｎＨと仮定したとき
の出力電力（曲線１０３）及び電力付加効率（曲線２０
３）が示され、図３には、同回路図において上記インダ
クタンスＬｓを０．３ｎＨとしたときの上記各電力特性
（曲線１０４，２０４）が示されている。これらのグラ
フによれば、図２の出力電力曲線１０３に対する図３の
同曲線１０４の出力の低下、及び図２の電力付加効率曲
線２０３に対する図３の同曲線２０４の電力付加効率の
低下は僅かとなっており、上記リードインダクタ６のイ
ンダクタンスＬｓが０．３ｎＨであっても、０ｎＨと仮
定した状態に近い良好な特性が得られることが理解され
る。
ダクタ６のインダクタンスＬｓを０ｎＨと仮定したとき
の出力電力（曲線１０３）及び電力付加効率（曲線２０
３）が示され、図３には、同回路図において上記インダ
クタンスＬｓを０．３ｎＨとしたときの上記各電力特性
（曲線１０４，２０４）が示されている。これらのグラ
フによれば、図２の出力電力曲線１０３に対する図３の
同曲線１０４の出力の低下、及び図２の電力付加効率曲
線２０３に対する図３の同曲線２０４の電力付加効率の
低下は僅かとなっており、上記リードインダクタ６のイ
ンダクタンスＬｓが０．３ｎＨであっても、０ｎＨと仮
定した状態に近い良好な特性が得られることが理解され
る。
【００２０】
【発明の効果】以上説明したように、本発明によれば、
２倍波処理回路を備えた出力整合回路と増幅出力用トラ
ンジスタの出力端子とをリードインダクタを介して接続
する構成で、インダクタンスとキャパシタンスを直列接
続した２倍波直列共振回路を上記リードインダクタに並
列接続するようにしたので、リードインダクタの影響を
受けることなく、２倍波処理回路の処理機能を十分に発
揮させた高出力及び高電力付加効率の高周波電力増幅器
を得ることが可能となる。
２倍波処理回路を備えた出力整合回路と増幅出力用トラ
ンジスタの出力端子とをリードインダクタを介して接続
する構成で、インダクタンスとキャパシタンスを直列接
続した２倍波直列共振回路を上記リードインダクタに並
列接続するようにしたので、リードインダクタの影響を
受けることなく、２倍波処理回路の処理機能を十分に発
揮させた高出力及び高電力付加効率の高周波電力増幅器
を得ることが可能となる。
【図１】本発明の実施形態例に係る高周波電力増幅器の
構成を示す回路図である。
構成を示す回路図である。
【図２】図１の高周波電力増幅器において、リードイン
ダクタのインダクタンスを０ｎＨと仮定したときの出力
電力と電力付加効率の特性図である。
ダクタのインダクタンスを０ｎＨと仮定したときの出力
電力と電力付加効率の特性図である。
【図３】図１の高周波電力増幅器において、リードイン
ダクタのインダクタンスを０．３ｎＨとしたときの出力
電力と電力付加効率の特性図である。
ダクタのインダクタンスを０．３ｎＨとしたときの出力
電力と電力付加効率の特性図である。
【図４】従来の高周波電力増幅器の一例を示す回路図で
ある。
ある。
【図５】図４の高周波電力増幅器において、リードイン
ダクタのインダクタンスを０ｎＨと仮定したときの出力
電力と電力付加効率の特性図である。
ダクタのインダクタンスを０ｎＨと仮定したときの出力
電力と電力付加効率の特性図である。
【図６】図４の高周波電力増幅器において、リードイン
ダクタのインダクタンスを０．３ｎＨとしたときの出力
電力と電力付加効率の特性図である。
ダクタのインダクタンスを０．３ｎＨとしたときの出力
電力と電力付加効率の特性図である。
１ … 増幅出力用トランジスタ（ＦＥＴ）、 ２ … 入力整合回路、 ６ … リードインダクタ、 ７ … 出力整合回路、 ８ … 基本波整合回路、 ９ … ２倍波処理回路、 ９Ａ … ショートスタブ、 １４ … インダクタ、 １５ … キャパシタ、 １６ … ２倍波共振回路。
Claims (1)
- 【請求項１】 基本波周波数の２倍の周波数で短絡とな
り、２倍波の出力を抑制する２倍波処理回路を備えた出
力整合回路と、この出力整合回路と増幅動作を行う増幅
出力用トランジスタの出力端子とをリードインダクタを
介して接続する高周波電力増幅器において、 インダクタとキャパシタを直列接続し、上記２倍波に対
し共振状態となる２倍波共振回路を上記リードインダク
タに並列接続したことを特徴とする高周波電力増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10033775A JPH11220343A (ja) | 1998-01-30 | 1998-01-30 | 高周波電力増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10033775A JPH11220343A (ja) | 1998-01-30 | 1998-01-30 | 高周波電力増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11220343A true JPH11220343A (ja) | 1999-08-10 |
Family
ID=12395836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10033775A Pending JPH11220343A (ja) | 1998-01-30 | 1998-01-30 | 高周波電力増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11220343A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100841119B1 (ko) | 2005-07-26 | 2008-06-24 | 인피니언 테크놀로지스 아게 | 반도체 전력 디바이스 및 광대역 고주파 (ｒｆ) 신호증폭기 |
| JP2008544612A (ja) * | 2005-06-16 | 2008-12-04 | エプコス アクチエンゲゼルシャフト | 増幅器を備えた低損失電気コンポーネント |
| US7636017B2 (en) | 2007-10-11 | 2009-12-22 | Mitsubishi Electric Corporation | High-frequency power amplifier |
-
1998
- 1998-01-30 JP JP10033775A patent/JPH11220343A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008544612A (ja) * | 2005-06-16 | 2008-12-04 | エプコス アクチエンゲゼルシャフト | 増幅器を備えた低損失電気コンポーネント |
| KR100841119B1 (ko) | 2005-07-26 | 2008-06-24 | 인피니언 테크놀로지스 아게 | 반도체 전력 디바이스 및 광대역 고주파 (ｒｆ) 신호증폭기 |
| US7636017B2 (en) | 2007-10-11 | 2009-12-22 | Mitsubishi Electric Corporation | High-frequency power amplifier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7151407B2 (en) | Switched-mode power amplifier using lumped element impedance inverter for parallel combining | |
| JP2529038B2 (ja) | 高周波高効率電力増幅器 | |
| JP4841394B2 (ja) | 電力増幅器 | |
| JP2892452B2 (ja) | 増幅回路 | |
| JPH0732335B2 (ja) | 高周波増幅器 | |
| JPH08148949A (ja) | 高周波増幅器 | |
| JPH02130008A (ja) | 高周波電力増幅回路 | |
| JPH0376609B2 (ja) | ||
| JP5646302B2 (ja) | 周波数逓倍器 | |
| JP2998837B2 (ja) | マイクロ波周波数逓倍増幅器 | |
| WO2001003290A1 (fr) | Amplificateur de micro-ondes | |
| JP3006252B2 (ja) | 半導体増幅器 | |
| JPH11220343A (ja) | 高周波電力増幅器 | |
| JP2883218B2 (ja) | 半導体増幅器 | |
| JPH05191176A (ja) | 高周波電力増幅器 | |
| JPH11220337A (ja) | 電力増幅器 | |
| JP6289678B1 (ja) | 高周波増幅器 | |
| JPH09266421A (ja) | 高周波電力増幅器 | |
| JPH09246889A (ja) | 高周波電力増幅器 | |
| JP2994231B2 (ja) | 半導体装置 | |
| WO2021117142A1 (ja) | 高周波増幅器 | |
| JP3231449B2 (ja) | マイクロ波回路 | |
| US7636017B2 (en) | High-frequency power amplifier | |
| JPS63204912A (ja) | 半導体増幅器 | |
| JP4688410B2 (ja) | 広帯域増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050301 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050628 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051115 |