JPH11214768A - Thin-film diode - Google Patents

Thin-film diode

Info

Publication number
JPH11214768A
JPH11214768A JP10012729A JP1272998A JPH11214768A JP H11214768 A JPH11214768 A JP H11214768A JP 10012729 A JP10012729 A JP 10012729A JP 1272998 A JP1272998 A JP 1272998A JP H11214768 A JPH11214768 A JP H11214768A
Authority
JP
Japan
Prior art keywords
film
diode
electrode
thin
resistance film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10012729A
Other languages
Japanese (ja)
Other versions
JP3850539B2 (en
Inventor
Toshihiro Ishii
稔浩 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP01272998A priority Critical patent/JP3850539B2/en
Publication of JPH11214768A publication Critical patent/JPH11214768A/en
Application granted granted Critical
Publication of JP3850539B2 publication Critical patent/JP3850539B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method of manufacturing a thin-film diode, wherein either an alignment process can be dispensed with as much as possible or an alignment process is not required to be high in accuracy, capable of coping with an enlargement of the diode in area or micronization of the diode in size at a high level, without deteriorating the diode in characteristics and dealing with a roll-to-roll production method, where a plastic board is used. SOLUTION: A lower electrode 2 is formed on a lower board 10, and a nonlinear resistive film 4 is formed thereon. An insulating film which contains, for instance, conductive particles 18 is formed on the nonlinear resistive film 4, and an upper electrode 8 is formed thereon. In a figure, codes 12, 14, and 16 denote a liquid crystal, a counter electrode, and an upper board respectively. Only the micro-regions of the nonlinear resistive film 4 corresponding to the conductive particles 18 contained in the film 4 function as a resistive film, so that the regions where the nonlinear resistive film 4 function can be adjusted, by changing them in conductive particle density without micro-processing.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、液晶表示パネル等
の駆動に用いられる薄膜ダイオードに関する。
The present invention relates to a thin film diode used for driving a liquid crystal display panel or the like.

【0002】[0002]

【従来の技術】液晶表示パネルの駆動方式としては、パ
ッシブマトリクス方式と、アクティブマトリクス方式と
がある。パッシブマトリクス方式はその構造の単純さか
ら、低コスト製造が可能であるが、表示品質及び多分割
性(高精細化)の面でアクティブマトリクス方式に劣
る。そこで、アクティブマトリクス方式をパッシブマト
リクス方式並みの製造コストで実現できる技術が求めら
れている。アクティブマトリクス方式に用いられるスイ
ッチング素子には、従来、2端子駆動素子の薄膜ダイオ
ード(TFD)と、3端子駆動素子の薄膜トランジスタ
(TFT)とがある。3端子駆動素子は原理的に3端子
必要なことから判るように、1つの素子に3本の配線が
必要であり、そのため開口率を大きくとれない。また、
その構造の複雑性から、製造プロセスでもマスクが6枚
以上必要になるなど、製造コストの肥大要因を抱えてい
る。
2. Description of the Related Art As a driving method of a liquid crystal display panel, there are a passive matrix method and an active matrix method. The passive matrix system can be manufactured at low cost because of its simple structure, but is inferior to the active matrix system in terms of display quality and multi-segmentation (high definition). Therefore, there is a demand for a technology capable of realizing the active matrix system at a manufacturing cost comparable to that of the passive matrix system. Conventionally, switching elements used in the active matrix method include a thin film diode (TFD) having a two-terminal drive element and a thin film transistor (TFT) having a three-terminal drive element. As can be seen from the fact that a three-terminal drive element requires three terminals in principle, one element requires three wirings, and therefore a large aperture ratio cannot be obtained. Also,
Due to the complexity of the structure, the manufacturing process has a factor of increasing the manufacturing cost, such as requiring six or more masks in the manufacturing process.

【0003】これに対し、2端子駆動素子は開口率を大
きくとることができ、特にダイオードの構造が単純であ
るために製造コストを低減できるというメリットを有し
ている。2端子駆動素子は、電極と電極の間に非線形抵
抗膜を挟み込んだだけの単純な構造であるが、この2端
子駆動素子を形成するプロセスにおいてもマスクが3枚
程度必要であり、且つ、それぞれのマスクの高精度の位
置合わせ(アライメント)工程が不可欠であった。これ
を以下に具体的に説明する。
On the other hand, the two-terminal drive element has an advantage that the aperture ratio can be increased, and the manufacturing cost can be reduced particularly because the structure of the diode is simple. The two-terminal drive element has a simple structure in which a non-linear resistance film is sandwiched between electrodes. However, the process of forming the two-terminal drive element also requires about three masks, and A highly accurate alignment process of the mask was indispensable. This will be specifically described below.

【0004】現在、2端子駆動素子の中で唯一商品化さ
れているのは、タンタルの陽極酸化で作成するタンタル
オキサイドのMIM型ダイオードである。その1画素分
の構造は、図9に示すように、下部電極100と、この
下部電極100の上に設けられた非線形抵抗膜102
と、非線形抵抗膜102の上に設けられた上部電極10
4とからなり、下部電極100と上部電極104が重な
っている部分、すなわちハッチングで示す3層構造部分
106が薄膜ダイオードとなる。図10はこれをアレー
にした場合の平面図である。このMIM型ダイオードア
レーの製造工程は次の通りである。
At present, the only commercialized two-terminal driving element is a tantalum oxide MIM diode formed by anodizing tantalum. As shown in FIG. 9, the structure for one pixel includes a lower electrode 100 and a non-linear resistance film 102 provided on the lower electrode 100.
And the upper electrode 10 provided on the nonlinear resistance film 102
4, the portion where the lower electrode 100 and the upper electrode 104 overlap, that is, the three-layer structure portion 106 indicated by hatching becomes a thin film diode. FIG. 10 is a plan view in the case where this is an array. The manufacturing process of this MIM type diode array is as follows.

【0005】まず初めに、下部電極100を基板に成膜
し、フォトリソグラフィーによってパターニングする。
次に下部電極100の上に重ねて非線形抵抗膜102を
成膜し、下部電極100に位置合わせをしてパターニン
グする。次に非線形抵抗膜102の上に重ねて上部電極
104を成膜し、下層の非線形抵抗膜102及び下部電
極100に位置合わせをしてパターニングする。このよ
うに3枚のマスクによる高精度の位置合わせが必要であ
るため、パッシブマトリクス方式の製造コストレベルに
近づけるには、端子駆動素子のアライメント工程を不要
にできる技術が必要である。
[0005] First, a lower electrode 100 is formed on a substrate and patterned by photolithography.
Next, a non-linear resistance film 102 is formed on the lower electrode 100, and is positioned and patterned on the lower electrode 100. Next, an upper electrode 104 is formed on the non-linear resistance film 102, and the lower electrode 100 and the lower non-linear resistance film 102 are positioned and patterned. Since high-precision alignment using three masks is thus required, a technique that can eliminate the step of aligning the terminal drive elements is required to approach the manufacturing cost level of the passive matrix system.

【0006】特公平5−8808号公報には、透過型液
晶表示用の駆動素子としてアライメント工程が不要な2
端子駆動素子の構造が提案されている。これは、図11
に示すように、下部電極108の上部全面に非線形抵抗
膜110を成膜し、下部電極108の全面を薄膜ダイオ
ードとすることを特徴としている。図11において、符
号112は下部基板、114は上部基板、116は対向
電極、118は液晶を示す。下部電極108の上面に非
線形抵抗膜110を成膜するだけでよいので、アライメ
ント工程が不要となる。
[0006] Japanese Patent Publication No. 5-8808 discloses a drive element for a transmission type liquid crystal display which does not require an alignment step.
A structure of a terminal driving element has been proposed. This is shown in FIG.
As shown in (1), a non-linear resistance film 110 is formed on the entire upper surface of the lower electrode 108, and the entire surface of the lower electrode 108 is a thin film diode. 11, reference numeral 112 denotes a lower substrate, 114 denotes an upper substrate, 116 denotes a counter electrode, and 118 denotes a liquid crystal. Since only the non-linear resistance film 110 needs to be formed on the upper surface of the lower electrode 108, an alignment step is not required.

【0007】一方、一般に薄膜ダイオードの電気特性
は、その非線形抵抗膜の材料、膜厚、及びその面積を変
えることで設計される。従来使われているタンタルオキ
サイドは誘電率が大きく、薄膜ダイオードが持つ電気容
量が大きい。電気容量が大きくなってしまうと、直列接
続をしている液晶に掛かる電圧が小さくなり、表示機能
が低下する。このため、薄膜ダイオードの面積をできる
限り小さくし、薄膜ダイオードが持つ電気容量を小さく
することが望まれる。この電気容量の少量化に対し、従
来はラテライト構造や微細加工技術によって対応してき
た。
On the other hand, the electrical characteristics of a thin film diode are generally designed by changing the material, thickness, and area of the nonlinear resistance film. Conventionally used tantalum oxide has a large dielectric constant, and the thin-film diode has a large electric capacity. When the electric capacity increases, the voltage applied to the liquid crystal connected in series decreases, and the display function deteriorates. For this reason, it is desired to reduce the area of the thin-film diode as much as possible and to reduce the electric capacity of the thin-film diode. Conventionally, the reduction of the electric capacity has been dealt with by a laterite structure and a fine processing technique.

【0008】[0008]

【発明が解決しようとする課題】上記特公平5−880
8号公報に記載された技術によれば、アライメント工程
を不要にできるので、その分製造コストの低減を図るこ
とができ、アクティブマトリクス方式の製造コストをパ
ッシブマトリクス方式の製造コストに近づけるための一
つの手法とみることができる。しかしながら、下部電極
の面積に対し非線形抵抗膜の面積を大きくした場合、電
流量が所望量を遙かに超えることになる。このため、同
技術では、非線形抵抗膜に用いたa−Si:O:Hの酸
素含有量を変えることで電流量を制御しているが、この
ような対策を講じた場合、特許公報第2583794号
にも示されるように、薄膜ダイオードの電気特性が低下
し、本来要求されている機能を十分に果たせなくなる。
SUMMARY OF THE INVENTION The above Japanese Patent Publication No. 5-880
According to the technique described in Japanese Patent Application Publication No. 8 (1996) -1996, the alignment step can be omitted, so that the manufacturing cost can be reduced accordingly, and the manufacturing cost of the active matrix system can be made closer to the manufacturing cost of the passive matrix system. It can be considered as one of the methods. However, when the area of the non-linear resistance film is increased with respect to the area of the lower electrode, the current amount far exceeds the desired amount. For this reason, in this technology, the amount of current is controlled by changing the oxygen content of a-Si: O: H used for the non-linear resistance film. However, when such measures are taken, Patent Publication No. 2583794. As shown in the figure, the electrical characteristics of the thin film diode are degraded, and the function originally required cannot be sufficiently performed.

【0009】薄膜ダイオードに要求されている電気特性
のうち、最も重要であるのは、IVカーブの急峻性であ
る。換言すれば、スイッチング機能のON時とOFF時
で流れる電流値の比が大きいことを意味する。ONの時
は大量の電流が流れて応答速度を高め、且つ、OFFの
時には余計な電流が流れて液晶に電圧が掛かることを阻
止する必要がある。表示品質で重要な表示コントラスト
はOFF時の電流量で決まるからである。電気特性が低
下し、アクティブマトリクス方式の駆動素子として必要
なIVカーブがなだらかになってしまうと、駆動素子と
しての機能が十分に作用しなくなる。かかる観点から、
特公平5−8808号公報に記載された技術では、製造
コストの低減は可能であるものの、アクティブマトリク
ス方式の駆動素子の利点である「表示品質及び多分割性
に係る優位性」を犠牲にすることになる。
Among the electrical characteristics required for a thin film diode, the most important is the sharpness of the IV curve. In other words, it means that the ratio of the current flowing when the switching function is ON and OFF is large. When ON, a large amount of current flows to increase the response speed, and when OFF, it is necessary to prevent unnecessary current from flowing and applying voltage to the liquid crystal. This is because the display contrast, which is important in the display quality, is determined by the amount of current at the time of OFF. If the electric characteristics are reduced and the IV curve required for the active matrix type driving element becomes gentle, the function as the driving element does not work sufficiently. From this perspective,
According to the technique described in Japanese Patent Publication No. 5-8808, although the manufacturing cost can be reduced, the advantage of the active matrix type driving element, that is, “advantage in display quality and multi-segmentation” is sacrificed. Will be.

【0010】一方、薄膜ダイオードの持つ電気容量の少
量化においては、大面積高精細化の技術趨勢を考慮する
と、ラテライト構造や微細加工では限界に達していると
いえる。薄膜ダイオードの持つ電気容量の少量化技術、
すなわち、薄膜ダイオードの微細化技術、及びアライメ
ント工程の排除技術は、以下の理由からも望まれてい
る。一般に液晶表示パネルはガラス基板で形成される
が、近年においてはプラスチックなどのフィルムを基板
にした液晶表示パネル(PFD)も商品化されるように
なった。PFDは軽量で且つ割れにくく、曲げられる、
という従来のガラスに無い特徴を有している。しかし、
基板となるプラスチックフィルムは耐熱性が小さく、従
来のガラス基板上に形成する製造プロセスは適用できな
い。このため、従来のPFDでは、基板上にスイッチン
グ素子を有しないパッシブマトリクス方式を適用してい
る。しかし、この方式では高精細精密化、大画面化等の
今後の技術趨勢において不利になると思われる。そこ
で、PFDにもアクティブマトリクス方式を適用するた
めの研究が最近行われるようになった。
On the other hand, the reduction of the electric capacity of the thin-film diode has reached the limit in the laterite structure and fine processing in view of the technical trend of large area and high definition. Technology to reduce the electric capacity of thin-film diodes,
That is, a technique for miniaturizing a thin film diode and a technique for eliminating an alignment step are desired for the following reasons. Generally, a liquid crystal display panel is formed of a glass substrate. In recent years, a liquid crystal display panel (PFD) using a film of a plastic or the like as a substrate has been commercialized. PFD is lightweight and hard to break, bendable,
This is a feature that conventional glass does not have. But,
A plastic film serving as a substrate has low heat resistance, so that a conventional manufacturing process for forming on a glass substrate cannot be applied. For this reason, in the conventional PFD, a passive matrix system having no switching element on a substrate is applied. However, this method is considered to be disadvantageous in future technical trends such as high definition and large screen. Therefore, research for applying the active matrix method to the PFD has recently been performed.

【0011】プラスチック基板にアクティブマトリクス
方式を適用するためには、同基板上に微細なスイッチン
グ素子を形成しなければならない。しかし、プラスチッ
ク基板ではプロセス時の熱や脱水による伸縮が起こるこ
とが知られている。この伸縮は1000ppm近くにも
なり、マスクのアライメントが非常に困難であった。そ
のため、従来では設計デザインをルーズにしたり、等倍
ステッパーを用いることで対応してきたが、より一層の
大画面化且つ高精細化を考慮すると限界に達していると
いえる。また、プラスチック基板はその特徴である柔軟
性から、ロールtoロール方式の生産が可能である。こ
のロールtoロール方式の生産方法は、従来の方法に比
べ生産コストの面から遙かに効率的であるが、この方式
において高精度のアライメント工程を行うことは現在の
技術では不可能である。
In order to apply the active matrix method to a plastic substrate, fine switching elements must be formed on the plastic substrate. However, it is known that plastic substrates undergo expansion and contraction due to heat and dehydration during processing. This expansion and contraction was close to 1000 ppm, and alignment of the mask was very difficult. For this reason, in the past, this was handled by using a loose design or using a unit-size stepper, but it can be said that the limit has been reached in view of a larger screen and higher definition. In addition, the plastic substrate can be produced by a roll-to-roll method due to its characteristic flexibility. The roll-to-roll production method is much more efficient in terms of production cost than the conventional method, but it is impossible with current technology to perform a highly accurate alignment process in this method.

【0012】そこで、本発明は、アライメント工程を極
力省くことができ、又はアライメントの高精度を排除で
き、且つ、ダイオード特性を低下させることなく大面積
高精細化にハイレベルで対応でき、また、プラスチック
基板によるロールtoロール方式の生産も可能な薄膜ダ
イオードの提供を、その目的とする。
Therefore, the present invention can eliminate the alignment step as much as possible or eliminate the high precision of the alignment, and can cope with a large area and high definition without lowering the diode characteristics at a high level. It is an object of the present invention to provide a thin film diode that can be produced in a roll-to-roll system using a plastic substrate.

【0013】[0013]

【課題を解決するための手段】従来における素子の微細
化は、非線形抵抗膜の面積自体を小さくしようとするも
のであり、それが故に微細加工でのアプローチに限界を
来すとともに、面積に対する位置合わせの条件を排除で
きない。非線形抵抗膜上において電圧が掛かる微小領域
を考えた場合、この微小領域の数又は密度を操作するこ
とによって、非線形抵抗膜の面積に拘わらず電気流量を
調整でき、その少量化は面積の縮小化によるアプローチ
に比べて極限的レベルが可能となる。また、非線形抵抗
膜の面積自体には関係しないので、面積の位置合わせで
あるアライメント工程は意味がなくなり、不要となる。
これが本発明の趣旨である。かかる思想の下、請求項1
記載の発明では、基板上に設けられる下部電極と、該下
部電極上に設けられる非線形抵抗膜と、該非線形抵抗膜
上に設けられる上部電極とを備えた薄膜ダイオードにお
いて、上記非線形抵抗膜の任意のある領域だけに電圧が
掛かるようにする、という構成を採っている。
The miniaturization of the element in the prior art is intended to reduce the area of the nonlinear resistive film itself, which limits the approach in the microfabrication and reduces the position with respect to the area. Matching conditions cannot be ruled out. In the case of a small area where a voltage is applied on the nonlinear resistive film, the electric flow can be adjusted regardless of the area of the nonlinear resistive film by manipulating the number or density of these small areas. An extreme level is possible compared to the approach by Further, since it is not related to the area of the nonlinear resistive film itself, the alignment step for aligning the area is meaningless and is unnecessary.
This is the purpose of the present invention. Under such an idea, claim 1
In the invention described, in a thin-film diode including a lower electrode provided on a substrate, a non-linear resistance film provided on the lower electrode, and an upper electrode provided on the non-linear resistance film, any one of the non-linear resistance films Voltage is applied only to a certain area.

【0014】請求項2記載の発明では、基板上に設けら
れる下部電極と、該下部電極上に設けられる非線形抵抗
膜と、該非線形抵抗膜上に設けられる上部電極とを備え
た薄膜ダイオードにおいて、上記下部電極と上部電極と
の間に導電領域と絶縁領域を併せ持つ膜を設け、上記非
線形抵抗膜の該導電領域に対応する部分だけに電圧が掛
かるようにする、という構成を採っている。
According to a second aspect of the present invention, there is provided a thin-film diode comprising: a lower electrode provided on a substrate; a nonlinear resistance film provided on the lower electrode; and an upper electrode provided on the nonlinear resistance film. A film having both a conductive region and an insulating region is provided between the lower electrode and the upper electrode, and a voltage is applied only to a portion of the nonlinear resistance film corresponding to the conductive region.

【0015】請求項3記載の発明では、基板上に設けら
れる下部電極と、該下部電極上に設けられる非線形抵抗
膜と、該非線形抵抗膜上に設けられる上部電極とを備え
た薄膜ダイオードにおいて、上記下部電極と上部電極と
の間に導電性の粒子を含んだ絶縁膜を設け、上記非線形
抵抗膜の該導電性の粒子に対応する部分だけに電圧が掛
かるようにする、という構成を採っている。
According to a third aspect of the present invention, there is provided a thin-film diode comprising: a lower electrode provided on a substrate; a nonlinear resistance film provided on the lower electrode; and an upper electrode provided on the nonlinear resistance film. An insulating film containing conductive particles is provided between the lower electrode and the upper electrode, and a voltage is applied only to a portion of the nonlinear resistance film corresponding to the conductive particles. I have.

【0016】請求項4記載の発明では、基板上に設けら
れる下部電極と、該下部電極上に設けられる非線形抵抗
膜と、該非線形抵抗膜上に設けられる上部電極とを備え
た薄膜ダイオードにおいて、上記下部電極と上部電極と
の間に空孔を有した絶縁膜を設け、上記非線形抵抗膜の
該空孔に対応する部分だけに電圧が掛かるようにする、
という構成を採っている。
According to a fourth aspect of the present invention, there is provided a thin-film diode including a lower electrode provided on a substrate, a non-linear resistance film provided on the lower electrode, and an upper electrode provided on the non-linear resistance film. An insulating film having a hole is provided between the lower electrode and the upper electrode, so that a voltage is applied only to a portion of the nonlinear resistance film corresponding to the hole.
The configuration is adopted.

【0017】請求項5記載の発明では、請求項1記載の
構成において、上記上部電極を1画素に対して複数の電
極片に分割する、という構成を採っている。
According to a fifth aspect of the present invention, in the configuration of the first aspect, the upper electrode is divided into a plurality of electrode pieces for one pixel.

【0018】請求項6記載の発明では、請求項2記載の
構成において、上記上部電極を1画素に対して複数の電
極片に分割する、という構成を採っている。
According to a sixth aspect of the present invention, in the configuration of the second aspect, the upper electrode is divided into a plurality of electrode pieces for one pixel.

【0019】請求項7記載の発明では、請求項3記載の
構成において、上記上部電極を1画素に対して複数の電
極片に分割する、という構成を採っている。
According to a seventh aspect of the present invention, in the configuration of the third aspect, the upper electrode is divided into a plurality of electrode pieces for one pixel.

【0020】請求項8記載の発明では、請求項4記載の
構成において、上記上部電極を1画素に対して複数の電
極片に分割する、という構成を採っている。
According to an eighth aspect of the present invention, in the configuration of the fourth aspect, the upper electrode is divided into a plurality of electrode pieces for one pixel.

【0021】[0021]

【実施例】以下、本発明の実施例を図に基づいて説明す
る。本実施例における薄膜ダイオードは、図1(一部切
り欠きの平面図)に示すように、下部電極2と、下部電
極2の上に設けられた非線形抵抗膜4と、非線形抵抗膜
4の上に設けられた有機性の絶縁膜6と、絶縁膜6の上
に設けられたハッチング表示(断面表示ではない)の上
部電極8とからなる4層構造に形成されている。上部電
極8は、複数の電極片8aに分割されている。図1は1
画素分の構成を示しており、図2はこれをアレーにした
場合の平面図である。図3は図2におけるA−A線での
断面図であり、図4は図2におけるB−B線での断面図
である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. As shown in FIG. 1 (a partially cutaway plan view), the thin-film diode in this embodiment includes a lower electrode 2, a non-linear resistance film 4 provided on the lower electrode 2, Is formed in a four-layer structure including an organic insulating film 6 provided on the insulating film 6 and an upper electrode 8 of a hatched display (not a sectional display) provided on the insulating film 6. The upper electrode 8 is divided into a plurality of electrode pieces 8a. FIG.
FIG. 2 is a plan view showing an arrangement of pixels, which is an array. 3 is a sectional view taken along line AA in FIG. 2, and FIG. 4 is a sectional view taken along line BB in FIG.

【0022】図3及び図4において、符号10は下部電
極2が設けられる下部基板10を、12は液晶を、14
は対向電極を、16は対向電極14が設けられる上部基
板をそれぞれ示している。絶縁膜6は、非線形抵抗膜4
の任意のある領域だけに電圧が掛かるようにするための
部材であり、図5に示すように、導電性粒子18をそれ
がまぶされた状態に含んでいる。導電性粒子18は絶縁
膜6の表裏面からその一部が突出する状態に存在する。
非線形抵抗膜4における各導電性粒子18に対応する微
小領域は、上部電極8と電気的に接続される部位であ
り、電圧が掛けられる領域である。従って、絶縁膜6
は、導電領域と絶縁領域とを併せ持つ部材である。
3 and 4, reference numeral 10 denotes a lower substrate 10 on which the lower electrode 2 is provided, 12 denotes a liquid crystal, and 14 denotes a liquid crystal.
Denotes an opposing electrode, and 16 denotes an upper substrate on which the opposing electrode 14 is provided. The insulating film 6 includes the non-linear resistance film 4
This is a member for applying a voltage only to an arbitrary region of the conductive particles, and as shown in FIG. 5, the conductive particles 18 are included in a state where the conductive particles 18 are coated. The conductive particles 18 exist in such a state that a part thereof protrudes from the front and back surfaces of the insulating film 6.
The minute region corresponding to each conductive particle 18 in the nonlinear resistance film 4 is a region electrically connected to the upper electrode 8 and a region to which a voltage is applied. Therefore, the insulating film 6
Is a member having both a conductive region and an insulating region.

【0023】かかる構成は、導電性粒子18の濃度、す
なわち含有量を調整することによって、非線形抵抗膜4
の機能する領域を自在に調整することができることを意
味する。従来のように、非線形抵抗膜4の全体の面積を
小さくすることによって素子の微細化を図る手法では、
非線形抵抗膜4の形状自体に直接アプローチする微細加
工技術に頼らざるを得ず、限界があったが、本実施例の
ように導電性粒子18の数又は密度によって電圧が掛か
る領域を変える構成とすれば、非線形抵抗膜4の面積、
形状に関係なく、非線形抵抗膜4の機能する領域を粒径
レベルをもって超微細的に且つ任意に形成することがで
きる。
Such a configuration adjusts the concentration, that is, the content of the conductive particles 18 so that the non-linear resistance film 4 is formed.
Means that the region in which the function of (1) functions can be freely adjusted. In a conventional technique for miniaturizing the element by reducing the entire area of the nonlinear resistance film 4,
Although there is a limit due to the need to rely on microfabrication technology that directly approaches the shape itself of the nonlinear resistance film 4, there is a configuration in which a region to which a voltage is applied is changed according to the number or density of the conductive particles 18 as in this embodiment. Then, the area of the non-linear resistance film 4
Irrespective of the shape, the region where the nonlinear resistance film 4 functions can be formed extremely finely and arbitrarily with a particle size level.

【0024】上記のように非線形抵抗膜4の機能する領
域の調整は、超微小領域の集合度合いによって調整され
るので、非線形抵抗膜4の形状とは大まかには関係しな
いことになり、これによって、従来、形状との関係で存
在していたアライメント工程を不要にでき、又は設計上
のルーズ性によりアライメント工程の高精度性を排除で
きる。特公平5−8808号公報に記載の技術のように
下部電極2の全面に非線形抵抗膜4を形成することによ
るアライメント工程の不要化とは異なるので、非線形抵
抗膜4の組成変化も必要なく、非線形抵抗膜4の電気特
性の低減も来さない。また、非線形抵抗膜4にタンタル
オキサイドを用いた場合でもその電気容量を容易に小さ
くすることができ、換言すればIV特性を可変でき、こ
れによってIV特性の最適化を図ることができる。
As described above, the adjustment of the region in which the nonlinear resistance film 4 functions is adjusted by the degree of aggregation of the ultra-small regions, so that the adjustment is not roughly related to the shape of the nonlinear resistance film 4. This eliminates the need for the alignment step conventionally associated with the shape, or eliminates the high accuracy of the alignment step due to the looseness in design. This is different from the necessity of the alignment step by forming the non-linear resistance film 4 on the entire surface of the lower electrode 2 as in the technique described in Japanese Patent Publication No. 5-8808, so that the composition of the non-linear resistance film 4 does not need to be changed. Also, the electric characteristics of the nonlinear resistance film 4 are not reduced. Further, even when tantalum oxide is used for the non-linear resistance film 4, its electric capacity can be easily reduced, in other words, the IV characteristics can be varied, thereby optimizing the IV characteristics.

【0025】次に、図6に基づいて本実施例における薄
膜ダイオードの製造プロセスを説明する。まず、下部基
板10上に下部電極2を成膜する(図6(a))。下部
電極2の材料としては、Al、Ni、Cu、Au、A
g、Cr、Mo、Ta、Zn、Fe、Ti、W、Sn、
Pb、Pt、In等やこれらの複合物の金属、又は有機
物、半導体などがある。下部電極2には低抵抗及び柔軟
性等が要求されるので、特に、Al、Ni、Cu等が好
ましい。
Next, a manufacturing process of the thin-film diode in this embodiment will be described with reference to FIG. First, the lower electrode 2 is formed on the lower substrate 10 (FIG. 6A). As the material of the lower electrode 2, Al, Ni, Cu, Au, A
g, Cr, Mo, Ta, Zn, Fe, Ti, W, Sn,
Examples include Pb, Pt, In, and the like, and a metal of these compounds, an organic substance, and a semiconductor. Since the lower electrode 2 is required to have low resistance and flexibility, Al, Ni, Cu and the like are particularly preferable.

【0026】次に、下部電極2の上に非線形抵抗膜4を
成膜する(図6(b))。非線形抵抗膜4の材料として
は、Si、a−Si、a−Si:H、a−Si:O:
H、a−Si:N:H、a−Si:F、a−Si:N:
F、a−Si:O:F、ポーラスシリコン、SiC、Z
nO、ZnSe、CdTe、AlGa、InP、GaA
s、InSb、GaP、GaN、AlP、InN、In
As、NaCl、AgBr、CuCl等やこれらの複合
物からなる半導体物質、Si4N3、SiO2、i−C
等の絶縁物、もしくは有機物などがある。特に、a−S
i:O:Hやa−Si:N:H等が適材である。下部基
板10をプラスチックなどの有機物にした場合には応力
などを考え、下部基板10と同様な素材を用いることが
望ましい。 そこで、従来無機物で形成されていた非線
形抵抗膜4を、例えば3−アルキルチオフェン等の有機
物で形成することができる。この場合、移動度ひいては
電流量を大きくとれないという問題が発生するが、MI
M型ダイオードのタンタルオキサイドとは逆に、ダイオ
ード面積をある程度大きくすればよい。これは絶縁膜6
の導電領域を多くすること、すなわち導電性粒子18の
含有量を多くすることで対応できる。
Next, a non-linear resistance film 4 is formed on the lower electrode 2 (FIG. 6B). Examples of the material of the nonlinear resistance film 4 include Si, a-Si, a-Si: H, and a-Si: O:
H, a-Si: N: H, a-Si: F, a-Si: N:
F, a-Si: O: F, porous silicon, SiC, Z
nO, ZnSe, CdTe, AlGa, InP, GaAs
s, InSb, GaP, GaN, AlP, InN, In
Semiconductor material composed of As, NaCl, AgBr, CuCl, etc., or a composite thereof, Si4N3, SiO2, i-C
And the like, or an organic substance. In particular, a-S
Suitable materials include i: O: H and a-Si: N: H. When the lower substrate 10 is made of an organic material such as plastic, it is desirable to use the same material as the lower substrate 10 in consideration of stress and the like. Thus, the nonlinear resistance film 4 conventionally formed of an inorganic material can be formed of an organic material such as 3-alkylthiophene. In this case, there arises a problem that the mobility and hence the amount of current cannot be increased.
Contrary to the tantalum oxide of the M-type diode, the diode area may be increased to some extent. This is insulating film 6
Can be dealt with by increasing the conductive region, that is, by increasing the content of the conductive particles 18.

【0027】次に、非線形抵抗膜4の上に絶縁膜6を成
膜する(図6(c))。絶縁膜6の絶縁部分(換言すれ
ば導電性粒子18のバインダ材)の材料としては、ポリ
ミド、エポキシ系の樹脂、PET、PC、PES等の有
機物や、SiO2、SiN等の無機物がある。絶縁部分
は上下の層と同時にエッチングすることを考慮してその
材料を選択する。導電性粒子18の材料としては、A
l、Ni、Cu、Au、Ag、Cr、Mo、Ta、Z
n、Fe、Ti、W、Sn、Pb、Pt、In等やこれ
らの合金の金属がある。成膜方法としては、塗布やスプ
レー、スパッタリング等がある。導電性粒子18の粒子
の大きさは、1nm〜10μ程度が考えられるが、膜厚
や電極面積から考慮して、10nm〜1μ程度が適当で
ある。また、粒子濃度は、1e-6〜10000個/μ
2程度であるが、粒径が0.1μm程度で上部電極8
が100μm2程度の場合は、粒子濃度は1e-4〜1個
/μm2が適量となる。
Next, an insulating film 6 is formed on the nonlinear resistance film 4 (FIG. 6C). Examples of the material of the insulating portion of the insulating film 6 (in other words, the binder material of the conductive particles 18) include organic materials such as polyimide, epoxy resin, PET, PC, and PES, and inorganic materials such as SiO2 and SiN. The material of the insulating portion is selected in consideration of etching simultaneously with the upper and lower layers. The material of the conductive particles 18 is A
1, Ni, Cu, Au, Ag, Cr, Mo, Ta, Z
There are metals such as n, Fe, Ti, W, Sn, Pb, Pt, In and the like and alloys thereof. Examples of the film forming method include coating, spraying, and sputtering. The size of the conductive particles 18 may be about 1 nm to 10 μm, but is preferably about 10 nm to 1 μm in consideration of the film thickness and the electrode area. The particle concentration is 1e-6 to 10,000 particles / μ.
m 2 , but the particle size is about 0.1 μm and the upper electrode 8
If it is about 100 [mu] m 2, the particle concentration 1e-4 to 1 pieces / [mu] m 2 is an appropriate amount.

【0028】次に、絶縁膜6の上に上部電極8を成膜す
る(図6(d))。上部電極8の材料としては、Al、
Ni、Cu、Au、Ag、Cr、Mo、Ta、Zn、F
e、Ti、W、Sn、Pb、Pt、In等やこれらの合
金の金属、有機物、半導体等がある。上部電極8は反射
板として利用されることから、十分な反射率を有するも
のが望まれ、Al、Ag等が適材である。また、上部電
極8には特に低抵抗は望まれていないことから、スパッ
タリングなどの成膜方法に限らず、シルク印刷やスプレ
ー方法など生産コストの面からも考慮することが望まし
い。この場合、印刷などによってパターニングすること
も考えられ、工程数を低減できる。
Next, an upper electrode 8 is formed on the insulating film 6 (FIG. 6D). The material of the upper electrode 8 is Al,
Ni, Cu, Au, Ag, Cr, Mo, Ta, Zn, F
e, Ti, W, Sn, Pb, Pt, In and the like, and metals, organic substances, semiconductors and the like of these alloys. Since the upper electrode 8 is used as a reflector, a material having a sufficient reflectance is desired, and Al, Ag, and the like are suitable materials. Further, since a low resistance is not particularly desired for the upper electrode 8, it is desirable to consider not only the film forming method such as sputtering but also the production cost such as the silk printing and the spraying method. In this case, patterning by printing or the like can be considered, and the number of steps can be reduced.

【0029】次に、4層構造の最上部である上部電極8
の上に、フォトリソグラフィー用のレジスト20を塗布
し、図示しないマスクの上から露光してレジスト20を
パターニングする。(図6(e))。このパターニング
は、図2のA−A方向の分割構成を形成するものであ
る。次に、パターニングされたレジスト20の上部から
エッチングを行う(図6(f))。エッチングは通常溶
液を用いるウェットエッチングが主流であるが、例えば
下部基板10がプラスチックなどの場合にはドライエッ
チングとすることにより下部基板10へのダメージを低
減できる。エッチングは、先に成膜された下部電極2、
非線形抵抗膜4、絶縁膜6、上部電極8の4層を同時に
エッチングすることが望ましい。これによって、従来行
われていた下層に対するアライメントなどを一切不要に
することができる。
Next, the upper electrode 8 which is the uppermost part of the four-layer structure
Is coated with a resist 20 for photolithography, and is exposed from above a mask (not shown) to pattern the resist 20. (FIG. 6 (e)). This patterning forms a divided structure in the AA direction in FIG. Next, etching is performed from above the patterned resist 20 (FIG. 6F). Usually, wet etching using a solution is mainly used for etching. For example, when the lower substrate 10 is made of plastic or the like, dry etching can reduce damage to the lower substrate 10. Etching is performed on the lower electrode 2 previously formed,
It is desirable to simultaneously etch the four layers of the nonlinear resistance film 4, the insulating film 6, and the upper electrode 8. This makes it unnecessary to perform any conventional alignment with the lower layer.

【0030】最後に、上部電極8の分割構成を印刷など
でパターニングしていない場合には、先に行ったエッチ
ングとは直交する方向(図2におけるB−B方向)にパ
ターニングする必要がある。このため、レジスト20を
上部電極8の分割構成に対応してパターニングする(図
6(g))。次に、パターニングされたレジスト20の
上部から上部電極8のみで止まるように選択エッチング
を行い(図6(h))、その後、レジスト20を剥がす
(図6(i))。上部電極8の分割数は、2〜1000
00程度が考えられるが、上部電極8の反射率などを考
慮すると、2〜1000程度が適当である。このように
上部電極8を多数に分割した場合、図4に示すように、
対向電極14に対してそのエッジの真下に位置する電極
片8aがあったとしても、該電極片8aの残りの電極片
8a群に占める割合が小さいので、対向電極14に対す
る位置合わせの影響は無視できる程度となる。従って、
従来においては対向電極14と上部電極8とを高精度に
位置合わせする必要があったが、本実施例のように分割
構成とすることによってアライメントを緩和することが
できる。また、上部電極8を分割することによって、非
線形抵抗膜4における電圧が掛かる領域を導電性粒子1
8の分布との関係で相乗的に可変することができ、薄膜
ダイオードの微細化を一層向上させることができる。
Finally, when the divided structure of the upper electrode 8 is not patterned by printing or the like, it is necessary to perform patterning in a direction perpendicular to the previously performed etching (the direction BB in FIG. 2). Therefore, the resist 20 is patterned according to the divisional configuration of the upper electrode 8 (FIG. 6G). Next, selective etching is performed from above the patterned resist 20 so as to stop only at the upper electrode 8 (FIG. 6H), and thereafter, the resist 20 is peeled off (FIG. 6I). The number of divisions of the upper electrode 8 is 2 to 1000
Though about 00 is conceivable, about 2 to 1000 is appropriate in consideration of the reflectance of the upper electrode 8 and the like. When the upper electrode 8 is divided into a large number in this manner, as shown in FIG.
Even if there is an electrode piece 8a located immediately below the edge of the counter electrode 14, the influence of the positioning on the counter electrode 14 is neglected because the ratio of the electrode piece 8a to the remaining electrode piece 8a group is small. To the extent possible. Therefore,
Conventionally, it was necessary to position the opposing electrode 14 and the upper electrode 8 with high accuracy. However, by adopting a divided structure as in this embodiment, alignment can be eased. Further, by dividing the upper electrode 8, a region to which a voltage is applied in the nonlinear resistance film 4 is formed by the conductive particles 1.
8 can be varied synergistically in relation to the distribution of 8, and the miniaturization of the thin film diode can be further improved.

【0031】次に、他の実施例を説明する。本実施例で
は、非線形抵抗膜の任意のある領域だけに電圧を掛ける
ための部材の導電領域を穴として形成することを特徴と
している。本実施例における薄膜ダイオードの製造プロ
セスを図7に基づいて説明する。まず、上記実施例と同
様に、下部基板10上に下部電極2を成膜し(図7
(a))、次いで下部電極2の上に非線形抵抗膜4を成
膜する(図7(b))。非線形抵抗膜4の材料として
は、Si、a−Si、a−Si:H、a−Si:O:
H、a−Si:N:H、a−Si:F、a−Si:N:
F、a−Si:O:F、ポーラスシリコン、SiC、Z
nO、ZnSe、CdTe、AlGa、InP、GaA
s、InSb、GaP、GaN、AlP、InN、In
As、NaCl、AgBr、CuCl等やこれらの複合
物からなる半導体物質、Si4N3、SiO2、i−C
等の絶縁物、もしくは有機物などがある。特に、a−S
i:O:Hやa−Si:N:H等が適材である。下部基
板10をプラスチックなどの有機物にした場合には応力
などを考え、下部基板10と同様な素材を用いることが
望ましい。 そこで、従来無機物で形成されていた非線
形抵抗膜4を、例えば3−アルキルチオフェン等の有機
物で形成することができる。この場合、移動度ひいては
電流量を大きくとれないという問題が発生するが、MI
M型ダイオードのタンタルオキサイドとは逆に、ダイオ
ード面積をある程度大きくすればよい。これは後述する
絶縁膜22の導電領域を多くすることで対応できる。
Next, another embodiment will be described. The present embodiment is characterized in that a conductive region of a member for applying a voltage only to an arbitrary region of the nonlinear resistance film is formed as a hole. The manufacturing process of the thin-film diode in this embodiment will be described with reference to FIG. First, similarly to the above embodiment, the lower electrode 2 is formed on the lower substrate 10 (FIG. 7).
(A)) Then, a non-linear resistance film 4 is formed on the lower electrode 2 (FIG. 7 (b)). Examples of the material of the nonlinear resistance film 4 include Si, a-Si, a-Si: H, and a-Si: O:
H, a-Si: N: H, a-Si: F, a-Si: N:
F, a-Si: O: F, porous silicon, SiC, Z
nO, ZnSe, CdTe, AlGa, InP, GaAs
s, InSb, GaP, GaN, AlP, InN, In
Semiconductor material composed of As, NaCl, AgBr, CuCl, etc., or a composite thereof, Si4N3, SiO2, i-C
And the like, or an organic substance. In particular, a-S
Suitable materials include i: O: H and a-Si: N: H. When the lower substrate 10 is made of an organic material such as plastic, it is desirable to use the same material as the lower substrate 10 in consideration of stress and the like. Thus, the nonlinear resistance film 4 conventionally formed of an inorganic material can be formed of an organic material such as 3-alkylthiophene. In this case, there arises a problem that the mobility and hence the amount of current cannot be increased.
Contrary to the tantalum oxide of the M-type diode, the diode area may be increased to some extent. This can be dealt with by increasing the conductive region of the insulating film 22 described later.

【0032】次に、非線形抵抗膜4の上に絶縁膜22を
成膜する(図7(c))。絶縁膜22は上記実施例にお
ける絶縁膜6と同様に、非線形抵抗膜4の任意のある領
域だけに電圧が掛かるようにするための部材である。絶
縁膜22の材料としては、SiO2などの酸化物もしく
は窒化物等の無機物や有機物などがある。成膜方法とし
ては、スパッタリング、蒸着、塗布やスプレーなどがあ
る。膜厚は条件によって異なるが、下部にある非線形抵
抗膜4と同様、数nm〜数μ程度でよい。また、絶縁膜
22の材料は、上下の層と同時にエッチングすることを
考慮して選択する。
Next, an insulating film 22 is formed on the nonlinear resistance film 4 (FIG. 7C). The insulating film 22 is a member for applying a voltage only to an arbitrary region of the non-linear resistance film 4 similarly to the insulating film 6 in the above embodiment. Examples of the material of the insulating film 22 include oxides such as SiO 2 and inorganic and organic substances such as nitrides. As a film forming method, there are sputtering, vapor deposition, coating and spraying. Although the film thickness varies depending on conditions, it may be about several nm to several μ like the non-linear resistance film 4 below. The material of the insulating film 22 is selected in consideration of etching at the same time as the upper and lower layers.

【0033】次に、絶縁膜22の上にレジスト24を塗
布し(図7(d))、レジスト24をドット(穴)26
を有するマスク28で露光する(図7(e))。ドット
26の大きさ及び密度は、必要な薄膜ダイオードの電気
特性から設計される。例えば、非線形抵抗膜4に膜厚1
00nmのa−Si:O:Hを用いた場合、ドット26
の内部対外部の面積比は1対10〜1000程度にな
る。ドット26の大きさはできるだけ小さくすることが
望まれる。これにより1素子に対するドット26の数を
多くすることができ、ドット26の数の誤差による素子
特性のバラツキを小さくすることができる。すなわち、
高精度のアライメントをすることなく、素子の電気特性
のバラツキをある許容範囲内に抑えることができる。
Next, a resist 24 is applied on the insulating film 22 (FIG. 7D), and the resist 24 is formed by dots (holes) 26.
(FIG. 7E). The size and density of the dots 26 are designed based on the required electrical characteristics of the thin film diode. For example, when the nonlinear resistance film 4 has a film thickness of 1
When a-Si: O: H of 00 nm is used, dots 26
Is about 1 to 10 to 1,000. It is desired that the size of the dot 26 be as small as possible. As a result, the number of dots 26 per element can be increased, and variations in element characteristics due to errors in the number of dots 26 can be reduced. That is,
Variations in the electrical characteristics of the elements can be suppressed to within a certain allowable range without performing high-precision alignment.

【0034】レジスト24を露光した後、絶縁膜22の
みで止まるように選択エッチングを行い、絶縁膜22に
空孔30を形成する。その後、レジスト24を剥がす
(図7(f))。絶縁膜22に感光性を示すレジストを
用いれば、フォトエッチングにより直接空孔30を形成
することができ、製造プロセスを簡便化できる。しかし
ながらこの場合には、後ほどエッチングするときのエッ
チャントを選択しなければならない。次に、絶縁膜22
の上に上部電極8を成膜する(図7(g))。これによ
り、上部電極8は空孔30を介して非線形抵抗膜4と電
気的に接続される。従って、空孔30の径や密度を変え
ることにより、非線形抵抗膜4の面積に拘わらず非線形
抵抗膜4の機能する領域を自在に調整することができ
る。上部電極8の材料等については上記実施例で述べた
通りである。
After exposing the resist 24, selective etching is performed so as to stop only at the insulating film 22, and holes 30 are formed in the insulating film 22. Thereafter, the resist 24 is peeled off (FIG. 7F). If a photosensitive resist is used for the insulating film 22, the holes 30 can be directly formed by photoetching, and the manufacturing process can be simplified. However, in this case, an etchant to be etched later must be selected. Next, the insulating film 22
The upper electrode 8 is formed on the substrate (FIG. 7 (g)). As a result, the upper electrode 8 is electrically connected to the nonlinear resistance film 4 via the holes 30. Therefore, by changing the diameter and density of the holes 30, the region in which the nonlinear resistance film 4 functions can be freely adjusted regardless of the area of the nonlinear resistance film 4. The material and the like of the upper electrode 8 are as described in the above embodiment.

【0035】次に、4層構造の最上部である上部電極8
の上に、フォトリソグラフィー用のレジスト32を塗布
し、図示しないマスクの上から露光してレジスト20を
パターニングする。(図7(h))。このパターニング
は、図2のA−A方向の分割構成を形成するものであ
る。次に、パターニングされたレジスト32の上部から
エッチングを行う(図7(i))。エッチングは通常溶
液を用いるウェットエッチングが主流であるが、例えば
下部基板10がプラスチックなどの場合にはドライエッ
チングとすることにより下部基板10へのダメージを低
減できる。エッチングは、先に成膜された下部電極2、
非線形抵抗膜4、絶縁膜22、上部電極8の4層を同時
にエッチングすることが望ましい。これによって、従来
行われていた下層に対するアライメントなどを一切不要
にすることができる。
Next, the upper electrode 8 which is the uppermost part of the four-layer structure
Is coated with a resist 32 for photolithography, and is exposed from above a mask (not shown) to pattern the resist 20. (FIG. 7 (h)). This patterning forms a divided structure in the AA direction in FIG. Next, etching is performed from above the patterned resist 32 (FIG. 7 (i)). Usually, wet etching using a solution is mainly used for etching. For example, when the lower substrate 10 is made of plastic or the like, dry etching can reduce damage to the lower substrate 10. Etching is performed on the lower electrode 2 previously formed,
It is desirable to simultaneously etch the four layers of the nonlinear resistance film 4, the insulating film 22, and the upper electrode 8. This makes it unnecessary to perform any conventional alignment with the lower layer.

【0036】最後に、上部電極8の分割構成を印刷など
でパターニングしていない場合には、先に行ったエッチ
ングとは直交する方向(図2におけるB−B方向)にパ
ターニングする必要がある。このため、レジスト32を
上部電極8の分割構成に対応してパターニングする(図
7(j))。次に、パターニングされたレジスト32の
上部から上部電極8のみで止まるように選択エッチング
を行い、その後、レジスト20を剥がす(図7
(k))。上部電極8の分割数等については、上記実施
例で述べた通りである。なお、上記各実施例では導電領
域と絶縁領域を併せ持つ膜を非線形抵抗膜と上部電極と
の間に設けたが、下部電極と非線形抵抗膜との間に設け
てもよい。
Lastly, if the divided structure of the upper electrode 8 is not patterned by printing or the like, it is necessary to perform patterning in a direction orthogonal to the previously performed etching (the direction BB in FIG. 2). Therefore, the resist 32 is patterned according to the divisional configuration of the upper electrode 8 (FIG. 7 (j)). Next, selective etching is performed from above the patterned resist 32 so as to stop only at the upper electrode 8, and then the resist 20 is peeled off (FIG. 7).
(K)). The number of divisions of the upper electrode 8 and the like are as described in the above embodiment. In each of the above embodiments, the film having both the conductive region and the insulating region is provided between the nonlinear resistance film and the upper electrode, but may be provided between the lower electrode and the nonlinear resistance film.

【0037】[0037]

【発明の効果】請求項1,2,3又は4記載の発明によ
れば、非線形抵抗膜の任意のある領域(微小領域)だけ
に電圧が掛かるようにし、該領域の数や密度によって非
線形抵抗膜の機能する領域を調整する構成としたので、
微細加工の限界を超えた素子の微細化が可能となる。こ
れにより大面積高精細化にハイレベルで対応できる。ま
た、アライメント工程を不要にでき、又はアライメント
の高精度を排除できるので、製造コストの低減を図るこ
とができ、又プラスチック基板によるロールtoロール
方式の生産も可能となる。
According to the first, second, third, or fourth aspect of the present invention, a voltage is applied only to an arbitrary area (a minute area) of the nonlinear resistance film, and the nonlinear resistance is determined by the number and density of the area. Because it was configured to adjust the area where the membrane functions,
It is possible to miniaturize the element beyond the limit of fine processing. This makes it possible to respond to a large area and high definition at a high level. In addition, since an alignment step can be omitted or high precision of alignment can be eliminated, manufacturing cost can be reduced, and roll-to-roll production using a plastic substrate can be performed.

【0038】請求項5,6,7又は8記載の発明によれ
ば、上部電極を分割構成としたので、請求項1,2,3
又は4記載の効果に加え、対向電極に対するアライメン
ト精度を緩和でき、アライメントの不要化、緩和化を一
層促進させることができる。
According to the fifth, sixth, seventh or eighth aspect of the present invention, the upper electrode is divided into two parts.
Or, in addition to the effects described in 4, the alignment accuracy with respect to the counter electrode can be reduced, and the need for alignment can be further reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例における薄膜ダイオードの1
画素分の構成を示す一部切り欠きの平面図である。
FIG. 1 shows a thin film diode 1 according to an embodiment of the present invention.
FIG. 3 is a partially cutaway plan view showing a configuration for pixels.

【図2】図1で示した構成をアレーにした場合の平面図
である。
FIG. 2 is a plan view when the configuration shown in FIG. 1 is used as an array.

【図3】図2におけるA−A線での断面図である。FIG. 3 is a sectional view taken along line AA in FIG. 2;

【図4】図2におけるB−B線での断面図である。FIG. 4 is a sectional view taken along line BB in FIG. 2;

【図5】絶縁膜の斜視図である。FIG. 5 is a perspective view of an insulating film.

【図6】図1で示した薄膜ダイオードの製造プロセスを
示す断面図である。
FIG. 6 is a cross-sectional view showing a manufacturing process of the thin-film diode shown in FIG.

【図7】他の実施例における薄膜ダイオードの製造プロ
セスを示す断面図である。
FIG. 7 is a cross-sectional view illustrating a manufacturing process of a thin-film diode according to another embodiment.

【図8】図7で示した実施例において使用する露光用マ
スクの平面図である。
FIG. 8 is a plan view of an exposure mask used in the embodiment shown in FIG.

【図9】従来における薄膜ダイオードの1画素分の構成
を示す平面図である。
FIG. 9 is a plan view showing a configuration of one pixel of a conventional thin film diode.

【図10】図9で示した構成をアレーにした場合の平面
図である。
FIG. 10 is a plan view when the configuration shown in FIG. 9 is used as an array.

【図11】従来における他の薄膜ダイオードの断面図で
ある。
FIG. 11 is a sectional view of another conventional thin film diode.

【符号の説明】[Explanation of symbols]

2 下部電極 4 非線形抵抗膜 6 絶縁膜 8 上部電極 8a 電極片 18 導電性粒子 22 絶縁膜 30 空孔 2 Lower electrode 4 Nonlinear resistance film 6 Insulating film 8 Upper electrode 8a Electrode piece 18 Conductive particle 22 Insulating film 30 Void

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】基板上に設けられる下部電極と、該下部電
極上に設けられる非線形抵抗膜と、該非線形抵抗膜上に
設けられる上部電極とを備えた薄膜ダイオードにおい
て、 上記非線形抵抗膜の任意のある領域だけに電圧が掛かる
ようにしたことを特徴とする薄膜ダイオード。
1. A thin-film diode comprising: a lower electrode provided on a substrate; a non-linear resistance film provided on the lower electrode; and an upper electrode provided on the non-linear resistance film. A thin-film diode characterized in that a voltage is applied only to a certain region.
【請求項2】基板上に設けられる下部電極と、該下部電
極上に設けられる非線形抵抗膜と、該非線形抵抗膜上に
設けられる上部電極とを備えた薄膜ダイオードにおい
て、 上記下部電極と上部電極との間に導電領域と絶縁領域を
併せ持つ膜を設け、上記非線形抵抗膜の該導電領域に対
応する部分だけに電圧が掛かるようにしたことを特徴と
する薄膜ダイオード。
2. A thin-film diode comprising: a lower electrode provided on a substrate; a non-linear resistance film provided on the lower electrode; and an upper electrode provided on the non-linear resistance film. A thin film diode having a film having both a conductive region and an insulating region provided between the non-linear resistive film and a voltage applied only to a portion of the non-linear resistance film corresponding to the conductive region.
【請求項3】基板上に設けられる下部電極と、該下部電
極上に設けられる非線形抵抗膜と、該非線形抵抗膜上に
設けられる上部電極とを備えた薄膜ダイオードにおい
て、 上記下部電極と上部電極との間に導電性の粒子を含んだ
絶縁膜を設け、上記非線形抵抗膜の該導電性の粒子に対
応する部分だけに電圧が掛かるようにしたことを特徴と
する薄膜ダイオード。
3. A thin-film diode comprising: a lower electrode provided on a substrate; a non-linear resistance film provided on the lower electrode; and an upper electrode provided on the non-linear resistance film. A thin film diode characterized in that an insulating film containing conductive particles is provided between the non-linear resistance film and the portion of the nonlinear resistance film corresponding to the conductive particles.
【請求項4】基板上に設けられる下部電極と、該下部電
極上に設けられる非線形抵抗膜と、該非線形抵抗膜上に
設けられる上部電極とを備えた薄膜ダイオードにおい
て、 上記下部電極と上部電極との間に空孔を有した絶縁膜を
設け、上記非線形抵抗膜の該空孔に対応する部分だけに
電圧が掛かるようにしたことを特徴とする薄膜ダイオー
ド。
4. A thin-film diode comprising a lower electrode provided on a substrate, a non-linear resistance film provided on the lower electrode, and an upper electrode provided on the non-linear resistance film, wherein the lower electrode and the upper electrode A thin film diode, wherein an insulating film having a hole is provided between the non-linear resistance film and the voltage applied only to the portion corresponding to the hole in the non-linear resistance film.
【請求項5】請求項1記載の薄膜ダイオードにおいて、 上記上部電極を1画素に対して複数の電極片に分割した
ことを特徴とする薄膜ダイオード。
5. The thin film diode according to claim 1, wherein said upper electrode is divided into a plurality of electrode pieces for one pixel.
【請求項6】請求項2記載の薄膜ダイオードにおいて、 上記上部電極を1画素に対して複数の電極片に分割した
ことを特徴とする薄膜ダイオード。
6. The thin-film diode according to claim 2, wherein said upper electrode is divided into a plurality of electrode pieces for one pixel.
【請求項7】請求項3記載の薄膜ダイオードにおいて、 上記上部電極を1画素に対して複数の電極片に分割した
ことを特徴とする薄膜ダイオード。
7. A thin film diode according to claim 3, wherein said upper electrode is divided into a plurality of electrode pieces for one pixel.
【請求項8】請求項4記載の薄膜ダイオードにおいて、 上記上部電極を1画素に対して複数の電極片に分割した
ことを特徴とする薄膜ダイオード。
8. The thin film diode according to claim 4, wherein said upper electrode is divided into a plurality of electrode pieces for one pixel.
JP01272998A 1998-01-26 1998-01-26 Thin film diode Expired - Fee Related JP3850539B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP01272998A JP3850539B2 (en) 1998-01-26 1998-01-26 Thin film diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01272998A JP3850539B2 (en) 1998-01-26 1998-01-26 Thin film diode

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006209151A Division JP4814001B2 (en) 2006-07-31 2006-07-31 Thin film diode

Publications (2)

Publication Number Publication Date
JPH11214768A true JPH11214768A (en) 1999-08-06
JP3850539B2 JP3850539B2 (en) 2006-11-29

Family

ID=11813539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01272998A Expired - Fee Related JP3850539B2 (en) 1998-01-26 1998-01-26 Thin film diode

Country Status (1)

Country Link
JP (1) JP3850539B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100481613B1 (en) * 2002-05-22 2005-04-11 전자부품연구원 Thin Film Diode and its method for manufacturing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100481613B1 (en) * 2002-05-22 2005-04-11 전자부품연구원 Thin Film Diode and its method for manufacturing

Also Published As

Publication number Publication date
JP3850539B2 (en) 2006-11-29

Similar Documents

Publication Publication Date Title
KR20100063801A (en) Passivation structure for ferroelectric thin-film devices
JP2007219557A (en) Method for manufacturing liquid crystal display device
KR100702284B1 (en) Thin film transistor circuit device and liquid crystal display using the thin film transistor circuit device
JP4516518B2 (en) Liquid crystal display device using thin film transistor and manufacturing method thereof
JPH11214768A (en) Thin-film diode
JP4814001B2 (en) Thin film diode
JPH0566421A (en) Formation of multilayered wiring
JP2005093633A (en) Field effect transistor
JPH03152807A (en) Structure of wiring layer
KR100233151B1 (en) Fabrication method of thin film transistor panel
US7629206B2 (en) Patterning self-aligned transistors using back surface illumination
JP4252595B2 (en) Liquid crystal display device and manufacturing method thereof
JPH06194688A (en) Thin-film transistor matrix device and its production
JPH04232923A (en) Production of electrode substrate for display device
JP2500231B2 (en) Substrate for display device
JP2002033559A (en) Electronic circuit board
JPH02139972A (en) Manufacture of semiconductor device
JPH0730242A (en) Thin-film circuit substrate
KR0149310B1 (en) A wafer for active matrix display device and its fabrication method
JP2006058680A (en) Matrix substrate for liquid crystal and method for manufacturing the same
KR100458122B1 (en) Method for manufacturing a ductile mim device of lcd
JPH0685255A (en) Thin film transistor and manufacture thereof
KR100490474B1 (en) An array substrate for In-Plane switching mode liquid crystal display device
JPS6265468A (en) Display device
JP3341346B2 (en) Manufacturing method of nonlinear element

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060822

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060830

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090908

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100908

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110908

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120908

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130908

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees