JP4814001B2 - Thin film diode - Google Patents
Thin film diode Download PDFInfo
- Publication number
- JP4814001B2 JP4814001B2 JP2006209151A JP2006209151A JP4814001B2 JP 4814001 B2 JP4814001 B2 JP 4814001B2 JP 2006209151 A JP2006209151 A JP 2006209151A JP 2006209151 A JP2006209151 A JP 2006209151A JP 4814001 B2 JP4814001 B2 JP 4814001B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- resistance film
- thin film
- diode
- upper electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
Description
本発明は、液晶表示パネル等の駆動に用いられる薄膜ダイオードに関する。 The present invention relates to a thin film diode used for driving a liquid crystal display panel or the like.
液晶表示パネルの駆動方式としては、パッシブマトリクス方式と、アクティブマトリクス方式とがある。パッシブマトリクス方式はその構造の単純さから、低コスト製造が可能であるが、表示品質及び多分割性(高精細化)の面でアクティブマトリクス方式に劣る。そこで、アクティブマトリクス方式をパッシブマトリクス方式並みの製造コストで実現できる技術が求められている。
アクティブマトリクス方式に用いられるスイッチング素子には、従来、2端子駆動素子の薄膜ダイオード(TFD)と、3端子駆動素子の薄膜トランジスタ(TFT)とがある。3端子駆動素子は原理的に3端子必要なことから判るように、1つの素子に3本の配線が必要であり、そのため開口率を大きくとれない。また、その構造の複雑性から、製造プロセスでもマスクが6枚以上必要になるなど、製造コストの肥大要因を抱えている。
As a driving method of the liquid crystal display panel, there are a passive matrix method and an active matrix method. The passive matrix system can be manufactured at low cost because of its simple structure, but is inferior to the active matrix system in terms of display quality and multi-division (high definition). Therefore, there is a demand for a technology that can realize the active matrix system at a manufacturing cost comparable to that of the passive matrix system.
Conventionally, switching elements used in the active matrix method include a thin film diode (TFD) of a two-terminal drive element and a thin film transistor (TFT) of a three-terminal drive element. As can be seen from the fact that a three-terminal driving element requires three terminals in principle, three wirings are required for one element, and therefore the aperture ratio cannot be increased. In addition, due to the complexity of the structure, the manufacturing process requires 6 or more masks, which causes an increase in manufacturing cost.
これに対し、2端子駆動素子は開口率を大きくとることができ、特にダイオードの構造が単純であるために製造コストを低減できるというメリットを有している。
2端子駆動素子は、電極と電極の間に非線形抵抗膜を挟み込んだだけの単純な構造であるが、この2端子駆動素子を形成するプロセスにおいてもマスクが3枚程度必要であり、且つ、それぞれのマスクの高精度の位置合わせ(アライメント)工程が不可欠であった。これを以下に具体的に説明する。
On the other hand, the two-terminal drive element has a merit that the aperture ratio can be increased and the manufacturing cost can be reduced because the structure of the diode is particularly simple.
The two-terminal drive element has a simple structure in which a non-linear resistance film is sandwiched between electrodes. However, in the process of forming the two-terminal drive element, about three masks are required, and each A highly accurate alignment process of the mask was essential. This will be specifically described below.
現在、2端子駆動素子の中で唯一商品化されているのは、タンタルの陽極酸化で作成するタンタルオキサイドのMIM型ダイオードである。その1画素分の構造は、図9に示すように、下部電極100と、この下部電極100の上に設けられた非線形抵抗膜102と、非線形抵抗膜102の上に設けられた上部電極104とからなり、下部電極100と上部電極104が重なっている部分、すなわちハッチングで示す3層構造部分106が薄膜ダイオードとなる。図10はこれをアレーにした場合の平面図である。このMIM型ダイオードアレーの製造工程は次の通りである。
Currently, the only commercially available two-terminal drive element is a tantalum oxide MIM type diode made by tantalum anodic oxidation. As shown in FIG. 9, the structure for one pixel includes a
まず初めに、下部電極100を基板に成膜し、フォトリソグラフィーによってパターニングする。次に下部電極100の上に重ねて非線形抵抗膜102を成膜し、下部電極100に位置合わせをしてパターニングする。次に非線形抵抗膜102の上に重ねて上部電極104を成膜し、下層の非線形抵抗膜102及び下部電極100に位置合わせをしてパターニングする。
このように3枚のマスクによる高精度の位置合わせが必要であるため、パッシブマトリクス方式の製造コストレベルに近づけるには、端子駆動素子のアライメント工程を不要にできる技術が必要である。
First, the
Since high-accuracy alignment with three masks is necessary in this way, a technique that can eliminate the alignment process of the terminal drive elements is necessary to approach the manufacturing cost level of the passive matrix method.
特許文献1には、透過型液晶表示用の駆動素子としてアライメント工程が不要な2端子駆動素子の構造が提案されている。
これは、図11に示すように、下部電極108の上部全面に非線形抵抗膜110を成膜し、下部電極108の全面を薄膜ダイオードとすることを特徴としている。図11において、符号112は下部基板、114は上部基板、116は対向電極、118は液晶を示す。
下部電極108の上面に非線形抵抗膜110を成膜するだけでよいので、アライメント工程が不要となる。
Patent Document 1 proposes a structure of a two-terminal drive element that does not require an alignment step as a drive element for transmissive liquid crystal display.
As shown in FIG. 11, a
Since only the
一方、一般に薄膜ダイオードの電気特性は、その非線形抵抗膜の材料、膜厚、及びその面積を変えることで設計される。従来使われているタンタルオキサイドは誘電率が大きく、薄膜ダイオードが持つ電気容量が大きい。電気容量が大きくなってしまうと、直列接続をしている液晶に掛かる電圧が小さくなり、表示機能が低下する。このため、薄膜ダイオードの面積をできる限り小さくし、薄膜ダイオードが持つ電気容量を小さくすることが望まれる。この電気容量の少量化に対し、従来はラテライト構造や微細加工技術によって対応してきた。 On the other hand, the electrical characteristics of a thin film diode are generally designed by changing the material, film thickness, and area of the nonlinear resistance film. Conventionally used tantalum oxide has a large dielectric constant, and a thin film diode has a large electric capacity. If the electric capacity increases, the voltage applied to the liquid crystal connected in series decreases, and the display function deteriorates. For this reason, it is desired to reduce the area of the thin film diode as much as possible and to reduce the electric capacity of the thin film diode. Conventionally, this small amount of electric capacity has been dealt with by a laterite structure or a fine processing technique.
特許文献1に記載された技術によれば、アライメント工程を不要にできるので、その分製造コストの低減を図ることができ、アクティブマトリクス方式の製造コストをパッシブマトリクス方式の製造コストに近づけるための一つの手法とみることができる。
しかしながら、下部電極の面積に対し非線形抵抗膜の面積を大きくした場合、電流量が所望量を遙かに超えることになる。このため、同技術では、非線形抵抗膜に用いたa−Si:O:Hの酸素含有量を変えることで電流量を制御しているが、このような対策を講じた場合、特許文献2にも示されるように、薄膜ダイオードの電気特性が低下し、本来要求されている機能を十分に果たせなくなる。
According to the technique described in Patent Document 1, since the alignment process can be eliminated, the manufacturing cost can be reduced correspondingly, and the manufacturing cost of the active matrix system can be made closer to the manufacturing cost of the passive matrix system. It can be seen as one method.
However, when the area of the non-linear resistance film is made larger than the area of the lower electrode, the amount of current greatly exceeds the desired amount. For this reason, in this technique, the amount of current is controlled by changing the oxygen content of a-Si: O: H used for the nonlinear resistance film. As shown, the electrical characteristics of the thin-film diode are degraded, and the originally required function cannot be sufficiently achieved.
薄膜ダイオードに要求されている電気特性のうち、最も重要であるのは、IVカーブの急峻性である。換言すれば、スイッチング機能のON時とOFF時で流れる電流値の比が大きいことを意味する。ONの時は大量の電流が流れて応答速度を高め、且つ、OFFの時には余計な電流が流れて液晶に電圧が掛かることを阻止する必要がある。表示品質で重要な表示コントラストはOFF時の電流量で決まるからである。
電気特性が低下し、アクティブマトリクス方式の駆動素子として必要なIVカーブがなだらかになってしまうと、駆動素子としての機能が十分に作用しなくなる。かかる観点から、特許文献1に記載された技術では、製造コストの低減は可能であるものの、アクティブマトリクス方式の駆動素子の利点である「表示品質及び多分割性に係る優位性」を犠牲にすることになる。
Of the electrical characteristics required for thin film diodes, the most important is the steepness of the IV curve. In other words, it means that the ratio of the current value flowing when the switching function is ON and OFF is large. When ON, a large amount of current flows to increase the response speed, and when OFF, it is necessary to prevent extra current from flowing and applying a voltage to the liquid crystal. This is because the display contrast that is important for display quality is determined by the amount of current at OFF.
If the electrical characteristics deteriorate and the IV curve necessary for the active matrix driving element becomes gentle, the function as the driving element does not sufficiently function. From this point of view, the technique described in Patent Document 1 can reduce the manufacturing cost, but sacrifices the “advantage related to display quality and multi-division”, which is an advantage of an active matrix driving element. It will be.
一方、薄膜ダイオードの持つ電気容量の少量化においては、大面積高精細化の技術趨勢を考慮すると、ラテライト構造や微細加工では限界に達しているといえる。
薄膜ダイオードの持つ電気容量の少量化技術、すなわち、薄膜ダイオードの微細化技術、及びアライメント工程の排除技術は、以下の理由からも望まれている。
一般に液晶表示パネルはガラス基板で形成されるが、近年においてはプラスチックなどのフィルムを基板にした液晶表示パネル(PFD)も商品化されるようになった。PFDは軽量で且つ割れにくく、曲げられる、という従来のガラスに無い特徴を有している。しかし、基板となるプラスチックフィルムは耐熱性が小さく、従来のガラス基板上に形成する製造プロセスは適用できない。
このため、従来のPFDでは、基板上にスイッチング素子を有しないパッシブマトリクス方式を適用している。しかし、この方式では高精細精密化、大画面化等の今後の技術趨勢において不利になると思われる。そこで、PFDにもアクティブマトリクス方式を適用するための研究が最近行われるようになった。
On the other hand, it can be said that the reduction in the electric capacity of thin film diodes has reached the limit in the laterite structure and microfabrication in consideration of the technological trend of large area and high definition.
The technology for reducing the capacitance of the thin film diode, that is, the technology for miniaturizing the thin film diode and the technology for eliminating the alignment process are also desired for the following reasons.
In general, a liquid crystal display panel is formed of a glass substrate, but in recent years, a liquid crystal display panel (PFD) using a film of plastic or the like as a substrate has been commercialized. PFD has a characteristic not found in conventional glass that it is lightweight, hard to break, and can be bent. However, the plastic film used as the substrate has low heat resistance, and a conventional manufacturing process formed on a glass substrate cannot be applied.
For this reason, in the conventional PFD, the passive matrix system which does not have a switching element on a board | substrate is applied. However, this method will be disadvantageous in future technological trends such as high-definition precision and large screen. Therefore, research for applying the active matrix method to PFD has recently been conducted.
プラスチック基板にアクティブマトリクス方式を適用するためには、同基板上に微細なスイッチング素子を形成しなければならない。しかし、プラスチック基板ではプロセス時の熱や脱水による伸縮が起こることが知られている。この伸縮は1000ppm近くにもなり、マスクのアライメントが非常に困難であった。
そのため、従来では設計デザインをルーズにしたり、等倍ステッパーを用いることで対応してきたが、より一層の大画面化且つ高精細化を考慮すると限界に達しているといえる。
また、プラスチック基板はその特徴である柔軟性から、ロールtoロール方式の生産が可能である。このロールtoロール方式の生産方法は、従来の方法に比べ生産コストの面から遙かに効率的であるが、この方式において高精度のアライメント工程を行うことは現在の技術では不可能である。
In order to apply the active matrix method to a plastic substrate, a fine switching element must be formed on the substrate. However, it is known that the plastic substrate expands and contracts due to heat and dehydration during the process. This expansion and contraction was close to 1000 ppm, and mask alignment was very difficult.
For this reason, conventionally, the design has been loosened or the same-size stepper is used. However, it can be said that the limit has been reached in consideration of the larger screen and higher definition.
In addition, the plastic substrate can be produced in a roll-to-roll system due to its characteristic flexibility. This roll-to-roll production method is much more efficient in terms of production cost than the conventional method, but it is impossible with the current technology to perform a highly accurate alignment process in this method.
そこで、本発明は、アライメント工程を極力省くことができ、又はアライメントの高精度を排除でき、且つ、ダイオード特性を低下させることなく大面積高精細化にハイレベルで対応でき、また、プラスチック基板によるロールtoロール方式の生産も可能な薄膜ダイオードの提供を、その目的とする。 Therefore, the present invention can eliminate the alignment process as much as possible, or can eliminate the high accuracy of alignment, can cope with high definition with a large area and high definition without degrading the diode characteristics, The object is to provide a thin film diode that can be produced in a roll-to-roll system.
従来における素子の微細化は、非線形抵抗膜の面積自体を小さくしようとするものであり、それが故に微細加工でのアプローチに限界を来すとともに、面積に対する位置合わせの条件を排除できない。
非線形抵抗膜上において電圧が掛かる微小領域を考えた場合、この微小領域の数又は密度を操作することによって、非線形抵抗膜の面積に拘わらず電気流量を調整でき、その少量化は面積の縮小化によるアプローチに比べて極限的レベルが可能となる。また、非線形抵抗膜の面積自体には関係しないので、面積の位置合わせであるアライメント工程は意味がなくなり、不要となる。これが本発明の趣旨である。
かかる思想の下、請求項1記載の発明では、基板上に設けられる下部電極と、該下部電極上に設けられる非線形抵抗膜と、該非線形抵抗膜上に設けられる絶縁体と、該絶縁体上に設けられる上部電極と、を備えた薄膜ダイオードにおいて、上記絶縁体は、少なくとも上記上部電極と上記非線形抵抗膜に挟まれる部分の1画素分の領域で複数の空孔を有し、この空孔の部分にだけ電圧が掛かるようにし、上記複数の空孔は、該空孔を流れる電流方向が同一方向である、という構成を採っている。
Conventional device miniaturization is intended to reduce the area of the non-linear resistance film itself, and therefore limits the approach in microfabrication, and cannot eliminate the condition of alignment with respect to the area.
When considering a small area where voltage is applied on the nonlinear resistance film, the electric flow rate can be adjusted regardless of the area of the nonlinear resistance film by manipulating the number or density of these minute areas, and the reduction of the area reduces the area. An extreme level is possible compared to the approach by. Further, since it does not relate to the area of the non-linear resistance film itself, the alignment process, which is the alignment of the areas, is meaningless and becomes unnecessary. This is the gist of the present invention.
Under such a concept, in the first aspect of the invention, the lower electrode provided on the substrate, the nonlinear resistance film provided on the lower electrode, the insulator provided on the nonlinear resistance film, and the insulator in the thin-film diode having an upper electrode provided, to, the insulator has a plurality of holes in the area of one pixel of the portion sandwiched least the upper electrode and the non-linear resistance film, the holes The voltage is applied only to the portion, and the plurality of holes have a configuration in which the direction of current flowing through the holes is the same direction .
請求項1記載の発明によれば、非線形抵抗膜の任意のある領域(微小領域)だけに電圧が掛かるようにし、該領域の数や密度によって非線形抵抗膜の機能する領域を調整する構成としたので、微細加工の限界を超えた素子の微細化が可能となる。これにより大面積高精細化にハイレベルで対応できる。
また、アライメント工程を不要にでき、又はアライメントの高精度を排除できるので、製造コストの低減を図ることができ、又プラスチック基板によるロールtoロール方式の生産も可能となる。
According to the first aspect of the present invention, a voltage is applied only to an arbitrary region (a minute region) of the non-linear resistance film, and the functioning region of the non-linear resistance film is adjusted according to the number and density of the regions. Therefore, element miniaturization exceeding the limit of microfabrication can be achieved. As a result, it is possible to cope with a large area and high definition at a high level.
In addition, since the alignment process can be eliminated or the high accuracy of the alignment can be eliminated, the manufacturing cost can be reduced, and the roll-to-roll production using a plastic substrate is also possible.
以下、本発明の実施例を図に基づいて説明する。まず参考例について説明する。
本参考例における薄膜ダイオードは、図1(一部切り欠きの平面図)に示すように、下部電極2と、下部電極2の上に設けられた非線形抵抗膜4と、非線形抵抗膜4の上に設けられた有機性の絶縁膜6と、絶縁膜6の上に設けられたハッチング表示(断面表示ではない)の上部電極8とからなる4層構造に形成されている。上部電極8は、複数の電極片8aに分割されている。
図1は1画素分の構成を示しており、図2はこれをアレーにした場合の平面図である。図3は図2におけるA−A線での断面図であり、図4は図2におけるB−B線での断面図である。
Embodiments of the present invention will be described below with reference to the drawings. First, a reference example will be described.
As shown in FIG. 1 (a partially cutaway plan view), the thin film diode in this reference example has a
FIG. 1 shows a configuration for one pixel, and FIG. 2 is a plan view in the case where this is an array. 3 is a cross-sectional view taken along line AA in FIG. 2, and FIG. 4 is a cross-sectional view taken along line BB in FIG.
図3及び図4において、符号10は下部電極2が設けられる下部基板10を、12は液晶を、14は対向電極を、16は対向電極14が設けられる上部基板をそれぞれ示している。
絶縁膜6は、非線形抵抗膜4の任意のある領域だけに電圧が掛かるようにするための部材であり、図5に示すように、導電性粒子18をそれがまぶされた状態に含んでいる。導電性粒子18は絶縁膜6の表裏面からその一部が突出する状態に存在する。
非線形抵抗膜4における各導電性粒子18に対応する微小領域は、上部電極8と電気的に接続される部位であり、電圧が掛けられる領域である。従って、絶縁膜6は、導電領域と絶縁領域とを併せ持つ部材である。
3 and 4,
The insulating
A minute region corresponding to each
かかる構成は、導電性粒子18の濃度、すなわち含有量を調整することによって、非線形抵抗膜4の機能する領域を自在に調整することができることを意味する。
従来のように、非線形抵抗膜4の全体の面積を小さくすることによって素子の微細化を図る手法では、非線形抵抗膜4の形状自体に直接アプローチする微細加工技術に頼らざるを得ず、限界があったが、本参考例のように導電性粒子18の数又は密度によって電圧が掛かる領域を変える構成とすれば、非線形抵抗膜4の面積、形状に関係なく、非線形抵抗膜4の機能する領域を粒径レベルをもって超微細的に且つ任意に形成することができる。
Such a configuration means that the functioning region of the
In the conventional technique for reducing the size of the element by reducing the entire area of the
上記のように非線形抵抗膜4の機能する領域の調整は、超微小領域の集合度合いによって調整されるので、非線形抵抗膜4の形状とは大まかには関係しないことになり、これによって、従来、形状との関係で存在していたアライメント工程を不要にでき、又は設計上のルーズ性によりアライメント工程の高精度性を排除できる。特公平5−8808号公報に記載の技術のように下部電極2の全面に非線形抵抗膜4を形成することによるアライメント工程の不要化とは異なるので、非線形抵抗膜4の組成変化も必要なく、非線形抵抗膜4の電気特性の低減も来さない。
また、非線形抵抗膜4にタンタルオキサイドを用いた場合でもその電気容量を容易に小さくすることができ、換言すればIV特性を可変でき、これによってIV特性の最適化を図ることができる。
As described above, the adjustment of the functioning region of the
Further, even when tantalum oxide is used for the
次に、図6に基づいて本参考例における薄膜ダイオードの製造プロセスを説明する。
まず、下部基板10上に下部電極2を成膜する(図6(a))。
下部電極2の材料としては、Al、Ni、Cu、Au、Ag、Cr、Mo、Ta、Zn、Fe、Ti、W、Sn、Pb、Pt、In等やこれらの複合物の金属、又は有機物、半導体などがある。下部電極2には低抵抗及び柔軟性等が要求されるので、特に、Al、Ni、Cu等が好ましい。
Next, a manufacturing process of the thin film diode in this reference example will be described based on FIG.
First, the
The material of the
次に、下部電極2の上に非線形抵抗膜4を成膜する(図6(b))。
非線形抵抗膜4の材料としては、Si、a−Si、a−Si:H、a−Si:O:H、a−Si:N:H、a−Si:F、a−Si:N:F、a−Si:O:F、ポーラスシリコン、SiC、ZnO、ZnSe、CdTe、AlGa、InP、GaAs、InSb、GaP、GaN、AlP、InN、InAs、NaCl、AgBr、CuCl等やこれらの複合物からなる半導体物質、Si4N3、SiO2、i−C等の絶縁物、もしくは有機物などがある。特に、a−Si:O:Hやa−Si:N:H等が適材である。下部基板10をプラスチックなどの有機物にした場合には応力などを考え、下部基板10と同様な素材を用いることが望ましい。
そこで、従来無機物で形成されていた非線形抵抗膜4を、例えば3−アルキルチオフェン等の有機物で形成することができる。この場合、移動度ひいては電流量を大きくとれないという問題が発生するが、MIM型ダイオードのタンタルオキサイドとは逆に、ダイオード面積をある程度大きくすればよい。これは絶縁膜6の導電領域を多くすること、すなわち導電性粒子18の含有量を多くすることで対応できる。
Next, a
As the material of the
Therefore, the
次に、非線形抵抗膜4の上に絶縁膜6を成膜する(図6(c))。
絶縁膜6の絶縁部分(換言すれば導電性粒子18のバインダ材)の材料としては、ポリミド、エポキシ系の樹脂、PET、PC、PES等の有機物や、SiO2、SiN等の無機物がある。絶縁部分は上下の層と同時にエッチングすることを考慮してその材料を選択する。
導電性粒子18の材料としては、Al、Ni、Cu、Au、Ag、Cr、Mo、Ta、Zn、Fe、Ti、W、Sn、Pb、Pt、In等やこれらの合金の金属がある。成膜方法としては、塗布やスプレー、スパッタリング等がある。
導電性粒子18の粒子の大きさは、1nm〜10μ程度が考えられるが、膜厚や電極面積から考慮して、10nm〜1μ程度が適当である。また、粒子濃度は、1e-6〜10000個/μm2程度であるが、粒径が0.1μm程度で上部電極8が100μm2程度の場合は、粒子濃度は1e-4〜1個/μm2が適量とな
る。
Next, an insulating
Examples of the material of the insulating portion of the insulating film 6 (in other words, the binder material of the conductive particles 18) include organic substances such as polyimide, epoxy resin, PET, PC, and PES, and inorganic substances such as
Examples of the material of the
The size of the
次に、絶縁膜6の上に上部電極8を成膜する(図6(d))。
上部電極8の材料としては、Al、Ni、Cu、Au、Ag、Cr、Mo、Ta、Zn、Fe、Ti、W、Sn、Pb、Pt、In等やこれらの合金の金属、有機物、半導体等がある。上部電極8は反射板として利用されることから、十分な反射率を有するものが望まれ、Al、Ag等が適材である。
また、上部電極8には特に低抵抗は望まれていないことから、スパッタリングなどの成膜方法に限らず、シルク印刷やスプレー方法など生産コストの面からも考慮することが望ましい。この場合、印刷などによってパターニングすることも考えられ、工程数を低減できる。
Next, the
Materials for the
In addition, since the low resistance is not particularly desired for the
次に、4層構造の最上部である上部電極8の上に、フォトリソグラフィー用のレジスト20を塗布し、図示しないマスクの上から露光してレジスト20をパターニングする。(図6(e))。このパターニングは、図2のA−A方向の分割構成を形成するものである。
次に、パターニングされたレジスト20の上部からエッチングを行う(図6(f))。エッチングは通常溶液を用いるウェットエッチングが主流であるが、例えば下部基板10がプラスチックなどの場合にはドライエッチングとすることにより下部基板10へのダメージを低減できる。
エッチングは、先に成膜された下部電極2、非線形抵抗膜4、絶縁膜6、上部電極8の4層を同時にエッチングすることが望ましい。これによって、従来行われていた下層に対するアライメントなどを一切不要にすることができる。
Next, a resist 20 for photolithography is applied on the
Next, etching is performed from above the patterned resist 20 (FIG. 6F). Etching is usually performed by wet etching using a solution. However, for example, when the
For the etching, it is desirable to simultaneously etch the four layers of the
最後に、上部電極8の分割構成を印刷などでパターニングしていない場合には、先に行ったエッチングとは直交する方向(図2におけるB−B方向)にパターニングする必要がある。このため、レジスト20を上部電極8の分割構成に対応してパターニングする(図6(g))。
次に、パターニングされたレジスト20の上部から上部電極8のみで止まるように選択エッチングを行い(図6(h))、その後、レジスト20を剥がす(図6(i))。上部電極8の分割数は、2〜100000程度が考えられるが、上部電極8の反射率などを考慮すると、2〜1000程度が適当である。
このように上部電極8を多数に分割した場合、図4に示すように、対向電極14に対してそのエッジの真下に位置する電極片8aがあったとしても、該電極片8aの残りの電極片8a群に占める割合が小さいので、対向電極14に対する位置合わせの影響は無視できる程度となる。従って、従来においては対向電極14と上部電極8とを高精度に位置合わせする必要があったが、本参考例のように分割構成とすることによってアライメントを緩和することができる。
また、上部電極8を分割することによって、非線形抵抗膜4における電圧が掛かる領域を導電性粒子18の分布との関係で相乗的に可変することができ、薄膜ダイオードの微細化を一層向上させることができる。
Finally, when the divided structure of the
Next, selective etching is performed from the top of the patterned resist 20 so as to stop only at the upper electrode 8 (FIG. 6H), and then the resist 20 is peeled off (FIG. 6I). The number of divisions of the
When the
Further, by dividing the
次に、本発明の実施例を説明する。
本実施例では、非線形抵抗膜の任意のある領域だけに電圧を掛けるための部材の導電領域を穴として形成することを特徴としている。
本実施例における薄膜ダイオードの製造プロセスを図7に基づいて説明する。
まず、上記参考例と同様に、下部基板10上に下部電極2を成膜し(図7(a))、次いで下部電極2の上に非線形抵抗膜4を成膜する(図7(b))。
非線形抵抗膜4の材料としては、Si、a−Si、a−Si:H、a−Si:O:H、a−Si:N:H、a−Si:F、a−Si:N:F、a−Si:O:F、ポーラスシリコン、SiC、ZnO、ZnSe、CdTe、AlGa、InP、GaAs、InSb、GaP、GaN、AlP、InN、InAs、NaCl、AgBr、CuCl等やこれらの複合物からなる半導体物質、Si4N3、SiO2、i−C等の絶縁物、もしくは有機物などがある。特に、a−Si:O:Hやa−Si:N:H等が適材である。下部基板10をプラスチックなどの有機物にした場合には応力などを考え、下部基板10と同様な素材を用いることが望ましい。
そこで、従来無機物で形成されていた非線形抵抗膜4を、例えば3−アルキルチオフェン等の有機物で形成することができる。この場合、移動度ひいては電流量を大きくとれないという問題が発生するが、MIM型ダイオードのタンタルオキサイドとは逆に、ダイオード面積をある程度大きくすればよい。これは後述する絶縁膜22の導電領域を多くすることで対応できる。
Next, examples of the present invention will be described.
This embodiment is characterized in that a conductive region of a member for applying a voltage only to an arbitrary region of the nonlinear resistance film is formed as a hole.
A manufacturing process of the thin film diode in this embodiment will be described with reference to FIG.
First, as in the above reference example, the
As the material of the
Therefore, the
次に、非線形抵抗膜4の上に絶縁体としての絶縁膜22を成膜する(図7(c))。絶縁膜22は上記参考例における絶縁膜6と同様に、非線形抵抗膜4の任意のある領域だけに電圧が掛かるようにするための部材である。
絶縁膜22の材料としては、SiO2などの酸化物もしくは窒化物等の無機物や有機物などがある。成膜方法としては、スパッタリング、蒸着、塗布やスプレーなどがある。膜厚は条件によって異なるが、下部にある非線形抵抗膜4と同様、数nm〜数μ程度でよい。また、絶縁膜22の材料は、上下の層と同時にエッチングすることを考慮して選択する。
Next, an insulating
Examples of the material of the insulating
次に、絶縁膜22の上にレジスト24を塗布し(図7(d))、レジスト24をドット(穴)26を有するマスク28で露光する(図7(e))。ドット26の大きさ及び密度は、必要な薄膜ダイオードの電気特性から設計される。例えば、非線形抵抗膜4に膜厚100nmのa−Si:O:Hを用いた場合、ドット26の内部対外部の面積比は1対10〜1000程度になる。ドット26の大きさはできるだけ小さくすることが望まれる。これにより1素子に対するドット26の数を多くすることができ、ドット26の数の誤差による素子特性のバラツキを小さくすることができる。すなわち、高精度のアライメントをすることなく、素子の電気特性のバラツキをある許容範囲内に抑えることができる。
Next, a resist 24 is applied on the insulating film 22 (FIG. 7D), and the resist 24 is exposed with a
レジスト24を露光した後、絶縁膜22のみで止まるように選択エッチングを行い、絶縁膜22に空孔30を形成する。その後、レジスト24を剥がす(図7(f))。絶縁膜22に感光性を示すレジストを用いれば、フォトエッチングにより直接空孔30を形成することができ、製造プロセスを簡便化できる。しかしながらこの場合には、後ほどエッチングするときのエッチャントを選択しなければならない。
次に、絶縁膜22の上に上部電極8を成膜する(図7(g))。
これにより、上部電極8は空孔30を介して非線形抵抗膜4と電気的に接続される。従って、空孔30の径や密度を変えることにより、非線形抵抗膜4の面積に拘わらず非線形抵抗膜4の機能する領域を自在に調整することができる。
上部電極8の材料等については上記参考例で述べた通りである。
After the resist 24 is exposed, selective etching is performed so that only the insulating
Next, the
As a result, the
The material and the like of the
次に、4層構造の最上部である上部電極8の上に、フォトリソグラフィー用のレジスト32を塗布し、図示しないマスクの上から露光してレジスト20をパターニングする。(図7(h))。このパターニングは、図2のA−A方向の分割構成を形成するものである。
次に、パターニングされたレジスト32の上部からエッチングを行う(図7(i))。エッチングは通常溶液を用いるウェットエッチングが主流であるが、例えば下部基板10がプラスチックなどの場合にはドライエッチングとすることにより下部基板10へのダメージを低減できる。
エッチングは、先に成膜された下部電極2、非線形抵抗膜4、絶縁膜22、上部電極8の4層を同時にエッチングすることが望ましい。これによって、従来行われていた下層に対するアライメントなどを一切不要にすることができる。
Next, a resist 32 for photolithography is applied on the
Next, etching is performed from above the patterned resist 32 (FIG. 7I). Etching is usually performed by wet etching using a solution. However, for example, when the
For the etching, it is desirable to simultaneously etch the four layers of the
最後に、上部電極8の分割構成を印刷などでパターニングしていない場合には、先に行ったエッチングとは直交する方向(図2におけるB−B方向)にパターニングする必要がある。このため、レジスト32を上部電極8の分割構成に対応してパターニングする(図7(j))。
次に、パターニングされたレジスト32の上部から上部電極8のみで止まるように選択エッチングを行い、その後、レジスト20を剥がす(図7(k))。上部電極8の分割数等については、上記参考例で述べた通りである。
なお、上記各参考例及び実施例では導電領域と絶縁領域を併せ持つ膜を非線形抵抗膜と上部電極との間に設けたが、下部電極と非線形抵抗膜との間に設けてもよい。
Finally, when the divided structure of the
Next, selective etching is performed from the upper part of the patterned resist 32 so as to stop only at the
In each of the above reference examples and examples , the film having both the conductive region and the insulating region is provided between the nonlinear resistance film and the upper electrode, but may be provided between the lower electrode and the nonlinear resistance film.
2 下部電極
4 非線形抵抗膜
6 絶縁膜
8 上部電極
8a 電極片
18 導電性粒子
22 絶縁膜
30 空孔
2
Claims (1)
上記絶縁体は、少なくとも上記上部電極と上記非線形抵抗膜に挟まれる部分の1画素分の領域で複数の空孔を有し、この空孔の部分にだけ電圧が掛かるようにし、上記複数の空孔は、該空孔を流れる電流方向が同一方向であることを特徴とする薄膜ダイオード。 A thin film diode comprising: a lower electrode provided on a substrate; a nonlinear resistance film provided on the lower electrode; an insulator provided on the nonlinear resistance film; and an upper electrode provided on the insulator. ,
The insulator has at least the upper electrodes and a plurality of holes in the area of one pixel of the portion sandwiched the non-linear resistance film, as a voltage to a portion of the pores have applied, the plurality of air The thin film diode , wherein the holes have the same direction of current flowing through the holes .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006209151A JP4814001B2 (en) | 2006-07-31 | 2006-07-31 | Thin film diode |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006209151A JP4814001B2 (en) | 2006-07-31 | 2006-07-31 | Thin film diode |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP01272998A Division JP3850539B2 (en) | 1998-01-26 | 1998-01-26 | Thin film diode |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007013193A JP2007013193A (en) | 2007-01-18 |
JP4814001B2 true JP4814001B2 (en) | 2011-11-09 |
Family
ID=37751168
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006209151A Expired - Fee Related JP4814001B2 (en) | 2006-07-31 | 2006-07-31 | Thin film diode |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4814001B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8008162B2 (en) | 2008-11-19 | 2011-08-30 | Micron Technology, Inc. | Select devices including an open volume, memory devices and systems including same, and methods for forming same |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3214791B2 (en) * | 1994-11-29 | 2001-10-02 | シャープ株式会社 | Manufacturing method of nonlinear element |
JPH08262497A (en) * | 1995-03-27 | 1996-10-11 | Toshiba Corp | Liquid crystal display device and its production |
JPH08262498A (en) * | 1995-03-28 | 1996-10-11 | Citizen Watch Co Ltd | Liquid crystal display device |
-
2006
- 2006-07-31 JP JP2006209151A patent/JP4814001B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007013193A (en) | 2007-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11804495B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
US9647000B2 (en) | Display device | |
JP5540517B2 (en) | Image display device | |
KR101324169B1 (en) | Array substrate for display device and method for fabricating the same | |
US9679922B2 (en) | Display device having vertical oxide semiconductor channel layer on sidewall of insulating spacer | |
US20170005200A1 (en) | Semiconductor device | |
JPH11133455A (en) | Production of liquid crystal display device | |
JP2006286719A (en) | Process for fabricating thin film transistor | |
KR100702284B1 (en) | Thin film transistor circuit device and liquid crystal display using the thin film transistor circuit device | |
JP4814001B2 (en) | Thin film diode | |
US9716183B2 (en) | Semiconductor device and method of manufacturing same | |
JP4586345B2 (en) | Field effect transistor | |
JP3850539B2 (en) | Thin film diode | |
US7629206B2 (en) | Patterning self-aligned transistors using back surface illumination | |
US20080212009A1 (en) | Liquid crystal display device and manufacturing method thereof | |
US20220293308A1 (en) | Resistor geometry | |
JP4252595B2 (en) | Liquid crystal display device and manufacturing method thereof | |
WO2017126374A1 (en) | Electrode substrate, method for producing same, and electronic device | |
KR101182230B1 (en) | Thin film transistor and method of manufacturing the same | |
JP2008135615A (en) | Organic semiconductor element, and display device | |
JP2500231B2 (en) | Substrate for display device | |
JP2006058680A (en) | Matrix substrate for liquid crystal and method for manufacturing the same | |
KR100490474B1 (en) | An array substrate for In-Plane switching mode liquid crystal display device | |
US20190377232A1 (en) | Active matrix substrate and method for manufacturing the same | |
JP2010145736A (en) | Substrate for display device and liquid crystal display device including the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100803 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101001 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110823 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110825 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140902 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |