KR0149310B1 - A wafer for active matrix display device and its fabrication method - Google Patents

A wafer for active matrix display device and its fabrication method

Info

Publication number
KR0149310B1
KR0149310B1 KR1019950027621A KR19950027621A KR0149310B1 KR 0149310 B1 KR0149310 B1 KR 0149310B1 KR 1019950027621 A KR1019950027621 A KR 1019950027621A KR 19950027621 A KR19950027621 A KR 19950027621A KR 0149310 B1 KR0149310 B1 KR 0149310B1
Authority
KR
South Korea
Prior art keywords
gate
semiconductor film
electrode
substrate
film
Prior art date
Application number
KR1019950027621A
Other languages
Korean (ko)
Other versions
KR970011948A (en
Inventor
김동규
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950027621A priority Critical patent/KR0149310B1/en
Publication of KR970011948A publication Critical patent/KR970011948A/en
Application granted granted Critical
Publication of KR0149310B1 publication Critical patent/KR0149310B1/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/13439Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L2021/26573Bombardment with radiation with high-energy radiation producing ion implantation in diamond

Abstract

본 발명은 화소전극 패터닝시 에칭액에 의해 게이트 전극이 부식되는 것을 방지하고, 소소 전극과 드레인 전극 연결 반도체막에 의해 누설 전류가 발생하는 것을 방지하고, 게이트 라인을 통하여 인접한 화소로부터 유입되는 기생 전류에 의해 화질이 저하되는 것을 방지하기 위한 액티브 매트릭스 표시 장치용 기판을 제공하기 위하여 게이트 전극의 끝부분에 대응하는 일부분과 게이트 라인에 대응하는 일부분의 반도체막을 사진 식각하여 투명 도전 물질을 적층한 구조로 되어 있는 특징을 갖는다.The present invention prevents the gate electrode from being corroded by the etchant during pixel electrode patterning, prevents leakage current from being generated by the source electrode and the drain electrode connecting semiconductor film, and prevents the parasitic current flowing from adjacent pixels through the gate line. In order to provide a substrate for an active matrix display device to prevent deterioration of the image quality, a portion of the semiconductor film corresponding to the end of the gate electrode and a portion of the semiconductor film corresponding to the gate line is photo-etched to stack a transparent conductive material. Has the characteristics.

Description

액티브 매트릭스 표시 장치용 기판 및 그 제조 방법Substrate for active matrix display device and manufacturing method thereof

제1도는 종래의 일반적인 액티브 매트릭스 표시 장치용 기판의 평면도이고,1 is a plan view of a substrate for a conventional general active matrix display device,

제2도는 종래의 일반적인 액티브 매트릭스 표시 장치용 기판의 단면도이고,2 is a cross-sectional view of a substrate for a conventional general active matrix display device,

제3도는 종래의 반도체막이 데이타 라인 및 게이트 전극 그리고 게이트 라인의 상부에 형성되어 있는 액티브 매트릭스 표시 장치용 기판의 평면도이고,3 is a plan view of a substrate for an active matrix display device in which a conventional semiconductor film is formed over a data line, a gate electrode and a gate line,

제4도는 종래의 반도체막이 데이타 라인 및 게이트 전극에 형성되어 있는 액티브 매트릭스 표시 장치용 기판의 평면도이고.4 is a plan view of a substrate for an active matrix display device in which a conventional semiconductor film is formed on data lines and gate electrodes.

제5도는 본 발명의 실시예에 따른 액티브 매트릭스 표시 장치용 기판의 평면도이고,5 is a plan view of a substrate for an active matrix display device according to an embodiment of the present invention,

제6도는 상기 제7도의 A-A'부의 단면도이고,6 is a cross-sectional view taken along the line AA ′ of FIG. 7;

제7도는 상기 제 7도의 박막 트랜지스터부의 평면도이고,FIG. 7 is a plan view of the thin film transistor unit of FIG.

제8도는 상기 제 7도의 B-B'부의 평면도 및 단면도이고,8 is a plan view and a cross-sectional view of the B-B 'portion of FIG.

제9도의 (a)-(g)는 본 발명의 실시예에 따른 액티브 매트릭스 표시 장치용 기판의 제조 공정의 순서를 나타낸 단면도이다.9A to 9G are cross-sectional views illustrating procedures of manufacturing a substrate for an active matrix display device according to an embodiment of the present invention.

본 발명은 액티브 매트릭스 표시 장치용 기판 및 그 제조 방법에 관한 것이다. 더욱 상세히 말하자면, 화소전극 패턴닝시 에칭액에 의해 게이트 전극이 부식되는 것을 방지하고, 소스 전극과 드레인 전극 연결 부분의 반도체막에 의해 누설 전류가 발생하는 것을 방지하고, 게이트 라인을 통하여 인접한 화소로부터 유입되는 기생 전류에 의해 화질이 저하되는 것을 방지하기 위한 액티브 매트릭스 표시 장치용 기판 및 그 제조 방법에 관한 것이다.The present invention relates to a substrate for an active matrix display device and a method of manufacturing the same. More specifically, the gate electrode is prevented from being corroded by the etchant during the pixel electrode patterning, and the leakage current is prevented from being generated by the semiconductor film between the source electrode and the drain electrode connection portion, and flows in from the adjacent pixel through the gate line. The present invention relates to a substrate for an active matrix display device and a method of manufacturing the same for preventing image quality from being degraded by parasitic currents.

일반적으로, 평면 표시 장치로서 박막 트랜지스터를 스위칭 소자로 사용하는 액정 표시 장치가 주목을 받고 있다.In general, a liquid crystal display device using a thin film transistor as a switching element has been attracting attention as a flat panel display device.

제1도는 종래의 일반적인 액티브 매트릭스 표시 장치용 기판의 평면도이고,1 is a plan view of a substrate for a conventional general active matrix display device,

제2도는 종래의 일반적인 액티브 매트릭스 표시 장치용 기판의 단면도이다.2 is a cross-sectional view of a conventional substrate for an active matrix display device.

제1도 및 제2도에 도시되어 있는 바와 같은, 박막 트랜지스터의 반도체막(12)은 아몰퍼스 실리콘 및 폴리 실리론을 사용하고 있으며, 일반적으로 제1도 및 제2도에 도시되어 있는 바와 같이 소스 전극(16)과 드레인 전극(18)하부에 부분적으로 형성되어 있다. 그러나 상기한 종래의 기술은, 화소 전극(22) 패터닝시 아이티오(ITO) 에칭액에 의해 게이트 전극(4)의 상부에 형성되어 있는 절연막(8)의 핀홀(pinhole)(H)을 통하여 게이트 전극(4)이 부식되는 현상이 자주 발생하는 단점이 있다.The semiconductor film 12 of the thin film transistor, as shown in FIGS. 1 and 2, uses amorphous silicon and polysilon, and generally the source as shown in FIGS. It is formed partially under the electrode 16 and the drain electrode 18. However, the above-described conventional technique uses the gate electrode through the pinhole H of the insulating film 8 formed on the gate electrode 4 by the ITO etchant during patterning of the pixel electrode 22. (4) has the disadvantage that the phenomenon of frequent corrosion.

따라서, 상기한 문제점을 해결하기 위한 방법으로, 게이트 전극(4)이 부식되지 않도록 하는 기술이 미국 특허 4,705,358호에서 세이코 인스트루먼트에 의해 제시된 바 있다.Therefore, as a method for solving the above problem, a technique for preventing the gate electrode 4 from corrosion has been presented by Seiko Instruments in US Pat. No. 4,705,358.

제3도는 종래의 반도체막이 데이타 라인 및 게이트 전극 그리고 게이트 라인의 상부에 형성되어 있는 액티브 매트릭스 표시 장치용 기판의 평면도이고,3 is a plan view of a substrate for an active matrix display device in which a conventional semiconductor film is formed over a data line, a gate electrode and a gate line,

제4도는 종래의 반도체막이 데이타 라인 및 게이트 전극에 형성되어 있는 액티브 매트릭스 표시 장치용 기판이 평면도이다.4 is a plan view of a substrate for an active matrix display device in which a conventional semiconductor film is formed on data lines and gate electrodes.

상기한 발명은 제3도 및 제4도에 되시한 바와 같이, 상기한 종래의 기술은 반도체막(12)이 소스 전극(16)과 드레인 전극(18) 및 데이타 라인(20)의 하부에 그리고 게이트 라인(6)의 상부에 형성되어 있는 구조로 이루어진다.As described above with reference to FIGS. 3 and 4, the conventional technique described above includes the semiconductor film 12 being formed under the source electrode 16 and the drain electrode 18 and the data line 20. It is made of a structure formed on the gate line (6).

그러나, 상기한 종래의 기술은, 상기 소스 및 드레인 전극(16)(18)은 반도체막(12)과 연결되어 있어 드레인 전극(18)에서 소스 전극(16)으로 누설 전류가 흐르게 되어 오프 전류가 커지는 단점이 있다.However, in the conventional technique described above, the source and drain electrodes 16 and 18 are connected to the semiconductor film 12 so that a leakage current flows from the drain electrode 18 to the source electrode 16 so that the off current is increased. There is a drawback to growing.

또한 게이트 라인(6)을 통하여 인접한 화소의 전류가 유입되어 화질이 저하되는 단점이 있다.In addition, the current of the adjacent pixels through the gate line 6 has a disadvantage in that the image quality is reduced.

한편, 제5도 및 제6도에 도시한 바와같이, 반도체막(12)이 소스 전극(16)과 드레인 전극(18) 및 데이타 라인(20)의 하부에 형성되어 있는 액티브 매트릭스표시 장치용 기판도 제시되었다.On the other hand, as shown in FIGS. 5 and 6, the substrate for active matrix display device in which the semiconductor film 12 is formed below the source electrode 16, the drain electrode 18, and the data line 20. FIG. Is also presented.

그러나 제5도 및 제6도에 도시되어 있는 바와 같은, 상기한 액티브 매트릭스 표시 장치용 기판은 게이트 라인(6)의 상부에는 반도체막(12)이 형성되어 있지 않아 게이트 라인(6)의 부식은 방지할 수 없고 게이트 전극(4)의 부식만 방지할 수 있는 한계가 있다.However, in the active matrix display substrate as shown in FIGS. 5 and 6, the semiconductor film 12 is not formed on the gate line 6, so that the corrosion of the gate line 6 is prevented. There is a limit that cannot be prevented and only corrosion of the gate electrode 4 can be prevented.

따라서 본 발명은 이러한 종래 기술의 문제점을 해결하기 위한 것으로서, 화소전극 패턴닝시 에칭액에 의해 게이트 전극이 부식되는 것을 방지하고, 소스 전극과 드레인 전극 연결 부분의 반도체막에 의해 누설 전류가 발생하는 것을 방지하고, 게이트 라인을 통하여 인접한 화소의 전류가 유입되어 화질 저하를 초래하는 것을 방지하기 위하여 게이트 라인의 상부와 게이트 전극의 상부에 반도체막을 형성하되, 게이트 라인의 일부분과 게이트 전극의 일부분에는 반도체막이 형성되어 있지 않으며 투명 도전 물질이 형성되어 있는 액티브 매트릭스 표시 장치용 기판 및 그 제조 방법을 제공하기 위한 것이다.Accordingly, the present invention is to solve the problems of the prior art, to prevent the gate electrode from being corroded by the etching solution during the pixel electrode patterning, and to prevent the leakage current generated by the semiconductor film of the source electrode and drain electrode connection portion And a semiconductor film is formed on the upper part of the gate line and the upper part of the gate electrode in order to prevent the current of adjacent pixels from flowing through the gate line and causing the deterioration of image quality. SUMMARY OF THE INVENTION An object of the present invention is to provide a substrate for an active matrix display device which is not formed and is formed with a transparent conductive material and a method of manufacturing the same.

이러한 목적을 달성하기 위한 본 발명의 액티브 매트릭스 표시 장치용 기판의 구성은,The structure of the board | substrate for active matrix display apparatuses of this invention for achieving this objective is

기판;Board;

상기 기판 위에 형성되어 있는 게이트 전극,A gate electrode formed on the substrate,

상기 게이트 전극 위를 덥고 있는 게이트 절연막,A gate insulating film overlying the gate electrode,

상기 절연막의 상부에 형성되어 있는 반도체막,A semiconductor film formed on the insulating film,

상기 반도체막 위에 형성되어 있는 도전 물질로 형성되어 있는 소스 전극과 드레인 전극,A source electrode and a drain electrode formed of a conductive material formed on the semiconductor film;

상기 드레인 전극에 연결되어 있는 투명 도전 물질로 형성되어 있는 화소 전극으로 이루어져 있는 박막 트랜지스터부;A thin film transistor unit including a pixel electrode formed of a transparent conductive material connected to the drain electrode;

상기 게이트 전극으로 연장되어 행 방향으로 길게 형성되어 있는 게이트 라인;A gate line extending to the gate electrode and extending in a row direction;

상기 소스 전극으로부터 연장되어 열 방향으로 길게 형성되어 있는 데이타 라인으로 이루어져 있는 액티브 매트릭스 표시 장치용 기판에 있어서,A substrate for an active matrix display device, comprising a data line extending from the source electrode and extending in a column direction.

상기 반도체막은 상기 게이트 라인을 기준으로 반대쪽에 형성되어 있는 상기 게이트 전극에 대응하는 끝부분이 드러나게 형성되어 있으며,The semiconductor layer is formed such that an end portion corresponding to the gate electrode formed on the opposite side of the gate line is exposed.

상기 게이트 라인의 상부에 형성되어 있는 상기 반도체막은 인접한 화소의 게이트 라인의 상부에 형성되어 있는 반도체막과 연결되지 않게 형성되어 있으며,The semiconductor film formed on the gate line is not connected to the semiconductor film formed on the gate line of an adjacent pixel.

반도체막이 형성되어 있지 않은 상기 게이트 전극에 대응하는 끝부분과 상기 게이트 라인의 일부분 위에는 상기 화소 전극과 같은 재료로 덥혀 있는 것을 특징으로 한다.The upper end portion corresponding to the gate electrode on which the semiconductor film is not formed and the portion of the gate line are covered with the same material as the pixel electrode.

이러한 목적을 달성하기 위한 본 발명의 액정셀의 공통 전극 기판의 제조 방법의 구성은,The structure of the manufacturing method of the common electrode substrate of the liquid crystal cell of this invention for achieving this objective is

기판 위에 도전 물질을 적층한 후 상기 도전 물질을 사진 식각하여 게이트전극과 게이트 라인을 형성하는 게이트 배선 공정인 제1공정,A first step of forming a gate electrode and a gate line by photo-etching the conductive material after laminating a conductive material on a substrate;

상기 게이트 배선의 상부에 게이트 절연막을 형성하는 제2공정,A second process of forming a gate insulating film on the gate wiring;

상기 게이트 절연막의 상부에 반도체막을 적층하는 제3공정,A third process of laminating a semiconductor film on the gate insulating film,

상기 게이트 라인을 기준으로 했을 때 반대쪽으로 상기 게이트 전극과 상기 게이트 절연막으로 이루어진 끝부분이 드러나고 상기 게이트 라인에 위에 형성되어 있는An end portion of the gate electrode and the gate insulating layer is exposed to the opposite side when the gate line is referenced, and is formed on the gate line.

상기 게이트 절연막의 일부분이 드러나도록 상기 반도체막을 사진 식각하는 제4공정,A fourth process of photo etching the semiconductor film to expose a portion of the gate insulating film;

상기 보호막 위에 도전 물질을 적층한 후 소스 전극 및 드레인 전극 그리고 데이타 라인을 형성하는 데이타 배선 공정인 제5공정,A fifth process for forming a source electrode, a drain electrode, and a data line after stacking a conductive material on the passivation layer;

상기 데이타 배선 위에 보호막을 형성하고 패터닝하는 제6공정,A sixth step of forming and patterning a protective film on the data line;

상기 보호막 위와 상기 게이트 라인을 기준으로 했을 때 반대쪽으로 상기 게이트 전극과 상기 게이트 절연막으로 이루어진 끝부분과, 상기 게이트 라인의 상부에 반도체막이 식각되어 상기 게이트 절연막이 드러난 부분에 투명 도전 물질로 아이티오막을 형성하고 패터닝하는 제7공정으로 이루어져 있다.An ITO layer is formed of a transparent conductive material on an end portion formed of the gate electrode and the gate insulating layer on the opposite side of the protective layer and the gate line, and a portion of the gate insulating layer exposed by etching the semiconductor layer on the gate line. It consists of a 7th process of forming and patterning.

그러면, 첨부한 도면을 참고로 하여, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예를 상세하게 설명한다.Next, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention.

제5도는 본 발명의 실시예에 따른 액티브 매트릭스 표시 장치용 기판의 평면도이고,5 is a plan view of a substrate for an active matrix display device according to an embodiment of the present invention,

제6도는 상기 제7도의 A-A'부의 단면도이고,6 is a cross-sectional view taken along the line AA ′ of FIG. 7;

제7도는 상기 제7도의 박막 트랜지스터부의 평면도이고,FIG. 7 is a plan view of the thin film transistor unit of FIG.

제8도는 상기 제7도의 B-B'부의 평면도 및 단면도이고,8 is a plan view and a cross-sectional view of the B-B 'portion of FIG.

제9도의 (a)-(g)는 본 발명의 실시예에 따른 액티브 매트릭스 표시 장치용 기판의 제조 공정의 순서를 나타낸 단면도이다.9A to 9G are cross-sectional views illustrating procedures of manufacturing a substrate for an active matrix display device according to an embodiment of the present invention.

먼저, 제9도의 (a)에 도시한 바와 같이, 유리 기판(2)위에 알루미늄등의 도전 물질을 형성하고, 사진 식각하여 게이트 전극(4)과 게이트 라인(6)을 형성한다.First, as shown in FIG. 9A, a conductive material such as aluminum is formed on the glass substrate 2, and the gate electrode 4 and the gate line 6 are formed by photolithography.

다음, 제9도의 (b)에 도시한 바와 같이, 상기 게이트 전극(4)의 상부를 양극 산화시켜 양극 산화막(8)을 형성한다.Next, as shown in FIG. 9B, the upper portion of the gate electrode 4 is anodized to form an anodic oxide film 8.

다음, 제9도의 (c)에 도시한 바와 같이, 상기 게이트 배선의 상부에 게이트 절연막(10)과 아몰퍼스 실리콘막(12), 그리고 n+아몰퍼스 실리콘막(14)을 연속하여 차례로 도포한 후 패터닝한다.Next, as shown in FIG. 9C, the gate insulating film 10, the amorphous silicon film 12, and the n + amorphous silicon film 14 are successively applied and patterned on top of the gate wiring. .

이때, 패턴 모양은 상기 제11도에 도시되어 있는 A부인 상기 게이트 전극의 끝부분에 대응하는 일부분과 상기 제11도에 도시되어 있는 B부인 상기 게이트라인에 대응하는 일부분이 사진 식각된 모양이다.In this case, the pattern shape is a photo-etched portion of the portion corresponding to the end of the gate electrode, which is the portion A shown in FIG. 11, and the portion corresponding to the gate line, which is the portion B shown in FIG.

다음, 제9도에의 (d)에 도시한 바와같이, 상기 n+ 아몰퍼스 실리콘막(14)위를 포함하여 Cr, Ta,Ti 등의 금속막을 도포한 후 패터닝하여 소스 전극(16)및 드레인 전극(18)그리고 데이타 라인(20)을 형성한다.Next, as shown in (d) of FIG. 9, a metal film such as Cr, Ta, Ti or the like is coated on the n + amorphous silicon film 14, and then patterned to form a source electrode 16 and a drain electrode. 18 and the data line 20 is formed.

다음, 제9도의 (e)에 도시한 바와 같이, 상기 소스 전극(16)과 상기 드레인전극(18) 사이에 형성되어 있는 상기 n+아몰퍼스 실리콘막(14)을 건식 식각하여 제거한다.Next, as shown in FIG. 9E, the n + amorphous silicon film 14 formed between the source electrode 16 and the drain electrode 18 is removed by dry etching.

다음, 제9도의 (f)에 도시한 바와 같이, 상기 소스/드레인 전극(16),(18)을포함하는 상부에 SiNx등의 보호막(21)을 도포한 후 패터닝한다.Next, as shown in FIG. 9F, a protective film 21 such as SiNx is applied to the upper portion including the source / drain electrodes 16 and 18 and then patterned.

다음, 제9도의 (g)에 도시한 바와같이, 상기 보호막(21)위에 투명도전 물질인 아이티오(ITO)를 도포한 후, 상기 제7도의 A부분과 상기 제7도의 B부분 그리고 화소 전극으로 작용하는 상기 드레인 전극의 상부의 일부분에만 아이티오막이 남도록 패터닝 한다.Next, as shown in (g) of FIG. 9, after coating ITO (ITO), which is a transparent conductive material, on the protective film 21, part A of FIG. 7, part B of FIG. 7 and pixel electrode The Ithio film is patterned so that only the portion of the upper portion of the drain electrode serving as the Ithio film remains.

그러므로 본 발명은 화소전극 패터닝시 에칭액에 의해 게이트 전극이 부식되는 것을 방지하고, 소스 드레인 전극 연결 부분의 반도체막에 의해 누설 전류가 발생하는 것을 방지하고, 게이트 라인을 통하여 인접한 화소로부터 유입되는 기생 전류에 의해 화질이 저하되는 것을 방지하는 효과가 있다.Therefore, the present invention prevents the gate electrode from being corroded by the etchant during pixel electrode patterning, prevents leakage current from being generated by the semiconductor film of the source and drain electrode connecting portions, and parasitic current flowing from adjacent pixels through the gate line. This has the effect of preventing image quality from being lowered.

Claims (9)

기관; 상기 기판 위에 형성되어 있는 게이트 전극, 상기 게이트 전극 위를 덥고 있는 게이트 절연막, 상기 절연막의 상부에 형성되어 있는 반도체막, 상기 반도체막 위에 형성되어 있는 도전 물질로 형성되어 있는 소스 전극과 드레인 전극, 상기 드레인 전극에 연결되어 있는 투명 도전 물질로 형성되어 있는 화소 전극으로 이루어져 있는 박막 트랜지스터부; 상기 게이트 전극으로부터 연장되어 행 방향으로 길게 형성되어 있는 게이트 라인; 상기 소스 전극으로부터 연장되어 열 방향으로 길게 형성되어 있는 데이타 라인으로 이루어져 있는 액티브 매트릭스 표시 장치용 기판에 있어서, 상기 반도체막은 상기 게이트 라인을 기준으로 반대쪽에 형성되어 있는 상기 게이트 전극에 대응하는 끝부분이 드러나게 형성되어 있으며, 상기 게이트 라인의 상부에 형성되어 있는 상기 반도체막은 인접한 화소의 게이트 라인의 상부에 형성되어 있는 반도체막과 연결되지 않게 형성되어 있으며, 반도체막이 형성되어 있지 않은 상기 게이트 전극에 대응하는 끝부분과 상기 게이트 라인의 일부분 위에는 상기 화소 전극과 같은 재료로 덥혀 있는 것을 특징으로 하는 액티브 매트릭스 표시 장치용 기판.Agency; A gate electrode formed over the substrate, a gate insulating film overlying the gate electrode, a semiconductor film formed over the insulating film, a source electrode and a drain electrode formed of a conductive material formed over the semiconductor film, and A thin film transistor unit including a pixel electrode formed of a transparent conductive material connected to the drain electrode; A gate line extending from the gate electrode and extending in a row direction; A substrate for an active matrix display device comprising a data line extending from the source electrode and extending in a column direction, wherein the semiconductor film has an end portion corresponding to the gate electrode formed on the opposite side of the gate line. The semiconductor film is formed to be exposed and is formed on the gate line so as not to be connected to the semiconductor film formed on the gate line of the adjacent pixel, and corresponds to the gate electrode on which the semiconductor film is not formed. A substrate for an active matrix display device overlying an end portion and a portion of the gate line with the same material as the pixel electrode. 제1항에서, 상기 반도체막과 상기 소스 전극 및 드레인 전극 사이에 형성되어 있는 n+실리콘막을 더 포함하는 것을 특징으로 하는 액티브 매트릭스 표시 장치용 기판.2. The substrate of claim 1, further comprising an n + silicon film formed between the semiconductor film, the source electrode, and the drain electrode. 제1항에서, 상기 게이트 전극 위에 형성되어 있는 양극 산화막을 더 포함하는 것을 특징으로 하는 액티브 매트릭스 표시 장치용 기판.2. The substrate of claim 1, further comprising an anodization film formed over the gate electrode. 제1항에서, 상기 게이트 전극은 알루미늄 또는 알루미늄 합금을 형성하는 것을 특징으로 하는 액티브 매트릭스 표시 장치용 기판.The substrate of claim 1, wherein the gate electrode forms aluminum or an aluminum alloy. 제1항에서, 상기 소스 전극과 드레인 전극 그리고 데이타 라인은 Cr, Ta, Ti등으로 형성되어 있는 것을 특징으로 하는 액티브 매트릭스 표시 장치용 기판.The substrate of claim 1, wherein the source electrode, the drain electrode, and the data line are formed of Cr, Ta, Ti, or the like. 기판 위에 도전 물질을 적층한 후 상기 도전 물질을 사진 식각하여 게이트 전극과 게이트 라인을 형성하는 게이트 배선 공정인 제1공정, 상기 게이트 배선의 상부에 게이트 절연막을 형성하는 제2공정, 상기 게이트 절연막의 상부에 반도체막을 적층하는 제3공정, 상기 게이트 라인을 기준으로 했을 때 반대쪽으로 상기 게이트 전극과 상기 게이트 절연막으로 이루어진 끝부분이 드러나고 상기 게이트 라인에 위에 형성되어 있는 상기 게이트 절연막의 일부분이 드러나도록 상기 반도체막을 사진 식각하는 제4공정, 상기 보호막 위에 도전 물질을 적충한 후 소스 전극 및 드레인 전극 그리고 데이타 라인을 형성하는 데이타 배선 공정인 제5공정, 상기 데이타 배선 위에 보호막을 형성하고 패터닝하는 제6공정, 상기 보호막 위와 상기 게이트 라인을 기준으로 했을 때 반대쪽으로 상기 게이트 전극과 상기 게이트 절연막으로 이루어진 끝부분과, 상기 게이트 라인의 상부에 반도체막이 식각되어 상기 게이트 절연막이 드러난 부분에 투명 도전물질로 아이티오막을 형성하고 패터닝하는 제7공정으로 이루어져 있는 것을 특징으로 하는 액티브 매트릭스 표시 장치용 기판의 제조 방법.A first step of forming a gate electrode and a gate line by laminating a conductive material on a substrate and then etching the conductive material to form a gate electrode and a gate line; a second step of forming a gate insulating film on the gate wiring; The third step of stacking the semiconductor film on the upper side, the end portion of the gate electrode and the gate insulating film is exposed to the other side when the gate line as a reference and the portion of the gate insulating film formed on the gate line is exposed A fourth step of photolithography a semiconductor film, a fifth step of forming a source electrode, a drain electrode and a data line after filling a conductive material on the passivation layer, and a sixth step of forming and patterning a passivation layer on the data line On the passivation layer and on the gate line. And a seventh step of forming and patterning an Ithio film made of a transparent conductive material on a portion where the gate film and the gate insulating film are oppositely formed, and a semiconductor film is etched on the gate line to expose the gate insulating film. The manufacturing method of the board | substrate for active matrix display apparatuses which exists. 제6항에서, 상기 제3공정의 반도체막 형성 후 상기 반도체막 위에 외인성 반도체막을형성하는 공정과, 상기 제4공정의 반도체막 사진 식각시 상기 외인성 반도체막을 연속하여 사진 식각하는 공정과, 상기 제5공정의 소스 전극과드레인 전극 형성 후 상기 소스 전극과 상기 드레인 전극 사이의 외인성 반도체막을 건식 식각하는 공정을 더 포함하는 것을 특징으로 하는 액티브 매트릭스 표시 장치용 기판의 제조 방법.The method of claim 6, further comprising: forming an exogenous semiconductor film on the semiconductor film after forming the semiconductor film of the third step; and sequentially photographing the exogenous semiconductor film during the photolithography etching of the fourth step; And dry etching the exogenous semiconductor film between the source electrode and the drain electrode after the formation of the source electrode and the drain electrode in step 5. 제6항 또는 제7항에서, 상기 반도체막과 상기 외인성 반도체막은 아몰퍼스 실리콘과 n+아몰퍼스 실리콘으로 형성하는 것을 특징으로 하는 액티브 매트릭스 표시 장치용 기판의 제조 방법.The method of manufacturing a substrate for an active matrix display device according to claim 6 or 7, wherein the semiconductor film and the exogenous semiconductor film are formed of amorphous silicon and n + amorphous silicon. 제6항에서, 상기 보호막은 SiNx로 형성하는 것을 특징으로 하는 액티브 매트릭스 표시장치용 기판의 제조 방법.The method of manufacturing a substrate for an active matrix display device according to claim 6, wherein the protective film is formed of SiNx.
KR1019950027621A 1995-08-30 1995-08-30 A wafer for active matrix display device and its fabrication method KR0149310B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950027621A KR0149310B1 (en) 1995-08-30 1995-08-30 A wafer for active matrix display device and its fabrication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950027621A KR0149310B1 (en) 1995-08-30 1995-08-30 A wafer for active matrix display device and its fabrication method

Publications (2)

Publication Number Publication Date
KR970011948A KR970011948A (en) 1997-03-29
KR0149310B1 true KR0149310B1 (en) 1998-10-15

Family

ID=19425211

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950027621A KR0149310B1 (en) 1995-08-30 1995-08-30 A wafer for active matrix display device and its fabrication method

Country Status (1)

Country Link
KR (1) KR0149310B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100867866B1 (en) * 2006-09-11 2008-11-07 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Tft matrix structure and manufacturing method thereof

Also Published As

Publication number Publication date
KR970011948A (en) 1997-03-29

Similar Documents

Publication Publication Date Title
US6927105B2 (en) Thin film transistor array substrate and manufacturing method thereof
US7507594B2 (en) Contact portion and manufacturing method thereof, thin film transistor array panel and manufacturing method thereof
US7709304B2 (en) Thin film transistor array panel, manufacturing method thereof, and mask therefor
TWI404212B (en) Thin film transistor array panel and method for manufacturing the same
US8068188B2 (en) Thin film transistor array panel and manufacturing method thereof
US7531372B2 (en) Method for manufacturing array substrate for liquid crystal display device
US7501655B2 (en) Thin film transistor array panel
US7576809B2 (en) Array substrate for liquid crystal display device and manufacturing method thereof
US5969778A (en) Active matrix liquid crystal display having a contact hole
KR970048855A (en) Manufacturing method of liquid crystal display device
US5998230A (en) Method for making liquid crystal display device with reduced mask steps
JP4131297B2 (en) Manufacturing method of liquid crystal display device
US6465285B2 (en) Liquid crystal device, liquid crystal display panel and method for manufacturing the same
US6331880B1 (en) Liquid crystal display and method for forming the same
US6043000A (en) Method for manufacturing a semiconductor device
US7492418B2 (en) Liquid crystal display device with particular metal layer configuration of TFT and fabricating method thereof
US8148724B2 (en) Liquid crystal display device and method of manufacturing the same
JPH06208137A (en) Manufacture of thin film transistor matrix
US6791651B2 (en) Array substrate for IPS mode liquid crystal display device and fabricating method for the same
US7435632B2 (en) Method for manufacturing a bottom substrate of a liquid crystal display device
KR0161325B1 (en) Thin film transistor array and liquid crystal display device
KR0149310B1 (en) A wafer for active matrix display device and its fabrication method
KR100188091B1 (en) Tft wafer for liquid crystal display device and fabrication method thereof
US20060054889A1 (en) Thin film transistor array panel
KR100200349B1 (en) Thin film transistor panel for lcd and its fabrication method

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080528

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee