KR100200349B1 - Thin film transistor panel for lcd and its fabrication method - Google Patents
Thin film transistor panel for lcd and its fabrication method Download PDFInfo
- Publication number
- KR100200349B1 KR100200349B1 KR1019950049317A KR19950049317A KR100200349B1 KR 100200349 B1 KR100200349 B1 KR 100200349B1 KR 1019950049317 A KR1019950049317 A KR 1019950049317A KR 19950049317 A KR19950049317 A KR 19950049317A KR 100200349 B1 KR100200349 B1 KR 100200349B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- film transistor
- light blocking
- film
- pixel electrode
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 238000000034 method Methods 0.000 title claims description 11
- 239000010408 film Substances 0.000 claims abstract description 81
- 230000000903 blocking effect Effects 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 238000002161 passivation Methods 0.000 claims abstract description 13
- 239000004020 conductor Substances 0.000 claims abstract description 12
- 230000001681 protective effect Effects 0.000 claims abstract description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 10
- 239000010703 silicon Substances 0.000 claims abstract description 10
- 238000000059 patterning Methods 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 4
- 229910052799 carbon Inorganic materials 0.000 claims description 4
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 19
- 238000010030 laminating Methods 0.000 abstract description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 9
- 239000011651 chromium Substances 0.000 description 8
- 229910052804 chromium Inorganic materials 0.000 description 7
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 229910004205 SiNX Inorganic materials 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- QRRWWGNBSQSBAM-UHFFFAOYSA-N alumane;chromium Chemical compound [AlH3].[Cr] QRRWWGNBSQSBAM-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
Abstract
본 발명은 박막 트랜지스터 등을 보호하는 역할을 하는 보호막 위에 광차단막을 적층한 후 보호막과 함께 사진 식각하는 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다. 기판 위에 형성 되어 있는 게이트 전극, 상기 게이트 전극 위를 덥고 있는 게이트 절연막, 상기 절연막의 상부에 형성되어 있는 실리콘막, 상기 실리콘막 위에 형성되어 있으며 도전 물질로 형성되어 있는 소스 및 드레인 전극으로 형성된 박막 트랜지스터와 상기 드레인 전극과 연결되어 있는 화소 전극, 상기 화소 전극의 일부분을 제외한 전면에 서로 동일한 패턴으로 형성되어 있는 보호막과 광차단막을 포함한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor substrate for a liquid crystal display device and a method of manufacturing the same, which are photo-etched together with a protective film after laminating a light blocking film on a protective film serving to protect a thin film transistor. A thin film transistor formed of a gate electrode formed over a substrate, a gate insulating film overlying the gate electrode, a silicon film formed over the insulating film, and a source and drain electrode formed over the silicon film and formed of a conductive material. And a passivation layer and a light blocking layer which are formed in the same pattern on the entire surface of the pixel electrode connected to the drain electrode, except for a portion of the pixel electrode.
Description
제 1 도는 종래의 액정 표시 장치의 박막 트랜지스터 기판의 평면도이고,1 is a plan view of a thin film transistor substrate of a conventional liquid crystal display device,
제2도는 종래의 액정 표시 장치의 박막 트랜지스터 기판의 단면도이고,2 is a cross-sectional view of a thin film transistor substrate of a conventional liquid crystal display device,
제3도의 (a)-(g)는 종래의 액정 표시 장치의 박막 트랜지스터 기판의 제조 공정 순서를 나타낸 평면도이고,(A)-(g) of FIG. 3 is a top view which shows the manufacturing process sequence of the thin film transistor substrate of a conventional liquid crystal display device,
제4도의 (a)는 본 발명의 실시예에 따른 액정 표시 장치의 단면도이고,4A is a cross-sectional view of a liquid crystal display according to an exemplary embodiment of the present invention.
제4도의 (b)는 본 발명의 다른 실시예에 따른 액정 표시 장치의 단면도이고,FIG. 4B is a cross-sectional view of a liquid crystal display according to another exemplary embodiment of the present invention.
제5도는 본 발명의 액정 표시 장치의 박막 트랜지스터 기판의 배치도이고,5 is a layout view of a thin film transistor substrate of the liquid crystal display device of the present invention,
제 6도는 (a)-(g)는 본 발명의 액정 표시 장치의 박막 트랜지스터 기판의 제조 공정 순서를 나타낸 배치도이다.6A to 6G are layout views showing the manufacturing process steps of the thin film transistor substrate of the liquid crystal display device of the present invention.
본 발명은 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 관한 것으로서, 더욱 상세히 말하자면, 광차단막이 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor substrate for a liquid crystal display device and a manufacturing method thereof, and more particularly, to a thin film transistor substrate for a liquid crystal display device having a light blocking film and a method for manufacturing the same.
제 1도는 종래의 액정 표시 장치의 박막 트랜지스터 기판의 평면도이고,1 is a plan view of a thin film transistor substrate of a conventional liquid crystal display device,
제 2도는 종래의 액정 표시 장치의 박막 트랜지스터 기판의 단면도이고,2 is a cross-sectional view of a thin film transistor substrate of a conventional liquid crystal display device,
제 3도의 (a)-(g)는 종래의 액정 표시 장치의 박막 트랜지스터 기판의 제조 공정 순서를 나타낸 평면도이다.3A to 3G are plan views illustrating a manufacturing process procedure of a thin film transistor substrate of a conventional liquid crystal display device.
상기 제1도 내지 제 3도의 (a)-(g)를 참고로하여 종래의 액정 표시 장치에 대하여 설명한다.A liquid crystal display according to the related art will be described with reference to FIGS. 1 to 3.
먼저, 제3도의 (a)에 도시한 바와 같이, 크롬 알루미늄, 알루미늄 합금, 탄탈륨, 몰리브텐 등의 단일 금속 또는 알루미늄/크롬, 몰리브덴/알루미늄 등의 이중 금속물을 200 내지 400 nm 정도의 두께로 적층하고 사진 식각하여 게이트 배선(102)을 형성한다. 이때 게이트 배선(102)은 게이트선, 부가용량 전극, 게이트 전극을 포함한다.First, as shown in FIG. 3A, a single metal such as chromium aluminum, an aluminum alloy, tantalum, molybdenum, or a double metal such as aluminum / chromium or molybdenum / aluminum may have a thickness of about 200 to 400 nm. The gate wiring 102 is formed by laminating and photolithography. In this case, the gate wiring 102 includes a gate line, an additional capacitance electrode, and a gate electrode.
다음, 제 3도의 (b)에 도시한 바와 같이, SiNx, SiO2등의 절연막(104)을 300 내지 400nm의 두께로 적층한 다음, 비정질 실리콘막(106)과 외인성 반도체막(108)을 차례로 적층한다. 이때 비정질 실리콘막(106)막의 두께는 200nm로 하고 외인성 비정질 실리콘막(108)막 두께는 50nm로 한다.Next, as shown in FIG. 3B, an insulating film 104 such as SiNx, SiO 2 or the like is laminated to a thickness of 300 to 400 nm, and then the amorphous silicon film 106 and the exogenous semiconductor film 108 are sequentially Laminated. At this time, the thickness of the amorphous silicon film 106 is 200 nm and the thickness of the exogenous amorphous silicon film 108 is 50 nm.
다음 비정질 실리콘막과 외인성 반도체막(108)을 패터닝한다.Next, the amorphous silicon film and the exogenous semiconductor film 108 are patterned.
다음, 제3도의 (c)에 도시한 바와 같이, ITO막을 50nm의 두께로 적층하고 사진 식각하여 화소 전극(110)을 형성한다.Next, as shown in FIG. 3C, the ITO film is stacked to have a thickness of 50 nm and photo-etched to form the pixel electrode 110.
다음, 제3도의 (d)에 도시한 바와 같이, 크롬 또는 탄탈륨 또는 탄륨 등의 도전막을 150 내지 300nm 적층하고 사진 식각하여 데이타 배선 (112)을 형성한다.Next, as shown in (d) of FIG. 3, 150 to 300 nm of conductive films such as chromium or tantalum or tanium are laminated and photo-etched to form the data wiring 112. FIG.
이때 데이타 배선 (112)은 데이타선(112-1), 소스/드레인 전극 등을 포함한다.In this case, the data line 112 includes a data line 112-1, a source / drain electrode, and the like.
다음, 제3도의 (e)에 도시한 바와 같이, 상기 외인성 반도체막 (108)을 상기 비정질 실리콘막(106)이 드러나도록 식각한다.Next, as shown in FIG. 3E, the exogenous semiconductor film 108 is etched to expose the amorphous silicon film 106.
다음, 제3도의 (f)에 도시한 바와 같이, SiNx 등으로 보호막(114)을 형성한다. 이때 두께는 200 내지 400㎛ 이다.Next, as shown in Fig. 3F, a protective film 114 is formed of SiNx or the like. At this time, the thickness is 200 to 400㎛.
다음, 제3도의 (g)에 도시한 바와 같이, 포토 레지스트를 0.5 내지 3㎛의 두께로 입히고 사진 공정을 하여 광차단막(116)을 형성한다.Next, as shown in Fig. 3G, the photoresist is coated to a thickness of 0.5 to 3 mu m and subjected to a photographic process to form the light blocking film 116.
이 광차단막(116)은 게이트 전극 및 소스/드레인 전극의 상부에 형성하며 박막 트랜지스터의 포토 누설 전류를 저감하기 위하여 필요하다.The light blocking film 116 is formed on the gate electrode and the source / drain electrodes and is necessary to reduce the photo leakage current of the thin film transistor.
그러나, 상기한 종래의 기술은, 광차단막(116)을 패터닝하기 위한 사진 공정 횟수가 별도로 1회 필요하다.However, the above-described conventional technique requires one additional number of photographic steps for patterning the light blocking film 116.
따라서 본 발명은 이러한 종래 기술의 문제점을 해결하기 위한 것으로서, 광차단막을 적층한 후 보호막과 함께 사진 식각하는 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.Accordingly, the present invention is to solve the problems of the prior art, and relates to a thin film transistor substrate for a liquid crystal display device and a method of manufacturing the same by photolithography with a protective film after laminating the light blocking film.
이러한 목적을 달성하기 위한 본 발명의 구성은,The configuration of the present invention for achieving this object,
기판 위에 형성되어 있는 게이트 전극,A gate electrode formed on the substrate,
상기 게이트 전극 위를 덥고 있는 게이트 절연막,A gate insulating film overlying the gate electrode,
상기 절연막의 상부에 형성되어 있는 실리콘막,A silicon film formed on the insulating film,
상기 실리콘막 위에 형성되어 있으며 도전 물질로 형성되어 있는 소스 및 드레인 전극으로 구성된 박막 트랜지스터와,A thin film transistor formed on the silicon film and composed of a source and a drain electrode formed of a conductive material;
상기 드레인 전극과 연결되어 있는 화소 전극,A pixel electrode connected to the drain electrode,
상기 박막 트랜지스터 및 상기 화소 전극의 일부분 또는 전부를 제외한 전면에 서로 동일한 패턴으로 형성되어 있는 보호막과 광차단막을 포함한다.A passivation layer and a light blocking layer are formed on the entire surface of the thin film transistor and the pixel electrode except for part or the entirety of the pixel electrode.
이러한 목적을 달성하기 위한 본 발명의 다른 구성은,Another configuration of the present invention for achieving this object is,
기판 위에 형성되어 있는 게이트 전극,A gate electrode formed on the substrate,
상기 게이트 전극 위를 덥고 있는 게이트 절연막,A gate insulating film overlying the gate electrode,
상기 절연막의 상부에 형성되어 있는 실리콘막,A silicon film formed on the insulating film,
상기 실리콘막 위에 형성되어 있으며 도전 물질로 형성되어 있는 소스 및 드레인 전극으로 구성된 박막 트랜지스터,A thin film transistor comprising a source and a drain electrode formed on the silicon film and formed of a conductive material,
상기 드레인 전극과 연결되어 있는 화소 전극,A pixel electrode connected to the drain electrode,
상기 화소 전극의 일부분 또는 전부와 상기 테이터선의 상부를 제외한 전면에 서로 동일한 패턴으로 형성되어 있는 보호막과 광차단막을 포함한다.A passivation layer and a light blocking layer are formed on the entire surface of the pixel electrode except the upper part of the data line and the pixel electrode in the same pattern.
상기 광차단막이 도전막일 경우 상기 보호막을 사이에 두고 상기 데이타선과 커패시터 작용이 발생하므로 이를 방지하기 위해 상기 데이타선 위의 광차단막을 제거하는 것이 좋다.When the light blocking film is a conductive film, the data line and the capacitor action occur with the passivation layer interposed therebetween, so that the light blocking film on the data line may be removed.
이와 같이, 상기 광차단막은 종래의 박막 트랜지스터부에 국한되어 형성되어 있는 광차단막에 비하여 광차단 효과가 더욱 크다.As described above, the light blocking film has a greater light blocking effect than the light blocking film formed limited to the conventional thin film transistor section.
이러한 목적을 달성하기 위한 본 발명의 제조 방법의 구성은,The structure of the manufacturing method of this invention for achieving such an objective is
박막 트랜지스터 및 화소 전극을 포함한 박막 트랜지스터 기판에 보호막과 광차단막을 차례로 적층하는 단계,Stacking a protective film and a light blocking film on a thin film transistor substrate including a thin film transistor and a pixel electrode in sequence;
상기 보호막과 상기 광차단막을 상기 화소 전극 부분이 드러나도록 동시에 패터닝하는 단계를 포함한다.Simultaneously patterning the passivation layer and the light blocking layer to expose the pixel electrode portion.
이와 같이, 보호막과 광차단막을 동시에 패터닝함으로써 마스킹 공정 횟수를 1회 줄일 수 있다.In this manner, the number of masking steps can be reduced by one time by patterning the protective film and the light blocking film simultaneously.
그러면, 첨부한 도면을 참고로 하여, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예를 상세하게 설명한다.Next, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention.
제 4도의 (a)는 본 발명의 실시예에 따른 액정 표시 장치의 단면도이고,4A is a cross-sectional view of a liquid crystal display device according to an exemplary embodiment of the present invention.
제4도의 (b)는 본 발명의 다른 실시예에 따른 액정 표시 장치의 단면도이고, 제5도는 본 발명의 액정 표시 장치의 박막 트랜지스터 기판의 배치도이고, 제 6도의(a)-(g)는 본 발명의 액정 표시 장치의 박막 트랜지스터 기판의 제조 공정 순서를 나타낸 배치도이다.FIG. 4B is a cross-sectional view of a liquid crystal display according to another exemplary embodiment, FIG. 5 is a layout view of a thin film transistor substrate of the liquid crystal display of the present invention, and FIGS. It is a layout which shows the manufacturing process procedure of the thin film transistor substrate of the liquid crystal display device of this invention.
먼저, 제6도의 (a)에 도시한 바와 같이, 기판(100) 위에 Cr, A1, A1합금, Ta, Mo 등의 도전체를 이용하여 200 내지 400nm의 정도의 두께로 적층하고 사진 식각하여 게이트 배선(102)을 형성한다. 이들 막은 단일막 또는 A1/Cr, Mo/A1과 같은 이중막으로 구성할 수 있다.First, as shown in (a) of FIG. 6, the substrate 100 is laminated with a thickness of about 200 to 400 nm using a conductor such as Cr, A1, A1 alloy, Ta, Mo, etc. The wiring 102 is formed. These films may be composed of a single film or a double film such as A1 / Cr and Mo / A1.
이 때 게이트 배선(102)은 게이트선, 부가용량 전극, 게이트 전극을 포함한다.In this case, the gate wiring 102 includes a gate line, an additional capacitance electrode, and a gate electrode.
다음, 제6도의 (b)에 도시한 바와 같이, SiNx, SiO2등의 절연막 (104)을 300 내지 400nm의 두께로 적층한 다음, 비정질 실리콘막(106)과 외인성 반도체막(108)을 차례로 적층한다. 이때 비정질 실리콘막(106)의 두께는 200nm로 하고 외인성 비정질 실리콘막(108) 두께는 50nm로 한다.Next, as shown in FIG. 6B, an insulating film 104 such as SiNx or SiO 2 is laminated to a thickness of 300 to 400 nm, and then the amorphous silicon film 106 and the exogenous semiconductor film 108 are sequentially Laminated. At this time, the thickness of the amorphous silicon film 106 is 200 nm and the thickness of the exogenous amorphous silicon film 108 is 50 nm.
다음 비정질 실리콘막(106)과 외인성 반도체막(108)을 패터닝한다.Next, the amorphous silicon film 106 and the exogenous semiconductor film 108 are patterned.
다음, 제6도의 (c)에 도시한 바와 같이, ITO막을 50nm의 두께로 적층하고 사진 식각하여 화소 전극(110)을 형성한다.Next, as shown in FIG. 6C, the ITO film is stacked to have a thickness of 50 nm and photo-etched to form the pixel electrode 110.
다음, 제 6도의 (d)에 도시한 바와 같이, 크롬 또는 탄탈륨 또는 탄륨 등의 도전막을 150 내지 300nm 적층하고 사진 식각하여 데이타 배선 (112)을 형성한다.Next, as shown in Fig. 6D, a conductive film such as chromium or tantalum or tanlium is laminated 150-300 nm and photo-etched to form the data wiring 112. FIG.
이때 데이타 배선(112)은 데이타선(112-1), 소스/드레인 전극 등을 포함한다.In this case, the data line 112 includes a data line 112-1, a source / drain electrode, and the like.
다음, 제 6도의 (e)에 도시한 바와 같이, 건식 식간으로 소스/드레인 전극으로 가려지지 않은 부분의 외인성 반도체막을 식각한다.Next, as shown in Fig. 6E, the exogenous semiconductor film of the portion not covered by the source / drain electrodes is etched by dry etching.
다음, 제6도의 (f)에 도시한 바와 같이, SiNx등으로 보호막(114)을 형성한다. 이때 두께는 200 내지 400㎛이다.Next, as shown in Fig. 6F, a protective film 114 is formed of SiNx or the like. At this time, the thickness is 200 to 400㎛.
다음, 제5도 또는 제 6도의 (g)에 도시한 바와 같이, 포토 레지스트를 0.5 내지 3㎛의 두께로 입히고 사진 공정을 하여 광차단막(116)을 형성한다. 포토 레지스트 또는 크롬 또는 카본(carbon)을 적충한 후 사진 식각하여 광차단막(116)을 형성하는 것도 가능하다.Next, as shown in FIG. 5 or 6 (g), the photoresist is coated to a thickness of 0.5 to 3 mu m and a photolithography process is performed to form the light blocking film 116. FIG. It is also possible to form the light blocking film 116 by photolithography after loading a photoresist or chromium or carbon.
상기 광차단막(116)은 보호막(114)과 동일한 패턴으로 형성하며, 상기 광차단막(116)이 크롬 또는 카본일 경우에 보호막(114)을 사이에 두고 화소 전극(110)과 부가 용량 전극으로 작용한다.The light blocking layer 116 is formed in the same pattern as the passivation layer 114. When the light blocking layer 116 is chromium or carbon, the light blocking layer 116 serves as the pixel electrode 110 and the additional capacitance electrode with the passivation layer 114 interposed therebetween. do.
한편, 크롬 및 카본으로 형성한 광차단막(116)의 경우에는 기생 캐패시턴스의 발생을 억제하기 위하여 데이타선(112-1) 위의 형성되어 있는 보호막(114)도 제거해 주어야 한다.On the other hand, in the case of the light blocking film 116 formed of chromium and carbon, the protective film 114 formed on the data line 112-1 should also be removed in order to suppress generation of parasitic capacitance.
특히, 상기 광차단막은 종래의 박막 트랜지스터부에 국한되어 형성되어 있는 광차단막에 비하여 광차단 효과가 더욱 크다. 즉, 제4도의 (a)에 도시한 바와 같이, 기판(201), 컬러 필터(202), 공통 전극(203)을 포함하는 상부 기판인 컬러 필터 기판(200)에 별도로 블랙 매트릭스 형성하지 않아도 되는 장점이 있다.In particular, the light blocking film has a greater light blocking effect than the light blocking film formed limited to the conventional thin film transistor section. That is, as shown in FIG. 4A, a black matrix need not be separately formed on the color filter substrate 200, which is an upper substrate including the substrate 201, the color filter 202, and the common electrode 203. There is an advantage.
한편, 상기 실시예에서 화소 전극(110)의 형성은 제4도의 (b)에 도시한 바와 같이, 그 순서를 바꾸어 보호막(114)과 광차단막(116)의 동시 식각 후에 형성할 수도 있다. 즉, 이와 같이 박막 트랜지스터의 형성 공정도 그 순서를 달리하여 실시할 수 있다.In the above embodiment, the pixel electrode 110 may be formed after the simultaneous etching of the passivation layer 114 and the light blocking layer 116 by changing the order thereof, as shown in FIG. 4B. In other words, the formation process of the thin film transistor can be performed in a different order.
Claims (13)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950049317A KR100200349B1 (en) | 1995-12-13 | 1995-12-13 | Thin film transistor panel for lcd and its fabrication method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950049317A KR100200349B1 (en) | 1995-12-13 | 1995-12-13 | Thin film transistor panel for lcd and its fabrication method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970054495A KR970054495A (en) | 1997-07-31 |
| KR100200349B1 true KR100200349B1 (en) | 1999-07-01 |
Family
ID=19439650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950049317A KR100200349B1 (en) | 1995-12-13 | 1995-12-13 | Thin film transistor panel for lcd and its fabrication method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100200349B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010004020A (en) * | 1999-06-28 | 2001-01-15 | 김영환 | Method of manufacturing TFT array substrate |
| KR100425206B1 (en) * | 2001-12-29 | 2004-03-31 | 엘지.필립스 엘시디 주식회사 | Thin Film Transistor and Method of manufacturing the same |
-
1995
- 1995-12-13 KR KR1019950049317A patent/KR100200349B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970054495A (en) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100212288B1 (en) | Thin film transistor and manufacture thereof | |
| US7022557B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| US6927105B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| KR100480333B1 (en) | Array substrate for a liquid crystal display device and Method for fabricating of the same | |
| US7504342B2 (en) | Photolithography method for fabricating thin film | |
| KR100212284B1 (en) | Channel protection type thin film transistor substrate | |
| US20060138417A1 (en) | Liquid crystal display device and fabricating method thereof | |
| JP2003140189A (en) | Array substrate for liquid crystal display device and its manufacturing method | |
| KR101127836B1 (en) | Method of Fabricating Thin Film Transistor Substrate | |
| KR100886241B1 (en) | Method Of Fabricating Liquid Crystal Display Device | |
| US7416926B2 (en) | Liquid crystal display device and method for fabricating the same | |
| JPH11133455A (en) | Production of liquid crystal display device | |
| JPH1124101A (en) | Active element array substrate and manufacture thereof | |
| JP3097841B2 (en) | Method of manufacturing photomask and active element array substrate | |
| JP3696127B2 (en) | Manufacturing method of matrix substrate for liquid crystal | |
| KR100237673B1 (en) | Liquid crystal display device and manufacturing method | |
| KR20020011573A (en) | liquid crystal display and fabricating method of the same | |
| US8288212B2 (en) | Pixel structure of a thin film transistor liquid crystal display and fabricating method thereof | |
| KR100200349B1 (en) | Thin film transistor panel for lcd and its fabrication method | |
| US7477335B2 (en) | Liquid crystal display device and fabrication method thereof | |
| KR100601174B1 (en) | a manufacturing method of a photo-mask for thin film transistor panels | |
| KR100315921B1 (en) | Manufacturing method of thin film transistor substrate for liquid crystal display device | |
| KR20010019666A (en) | Tft lcd | |
| KR100483525B1 (en) | Manufacturing method of liquid crystal display device using organic insulating film | |
| KR20020028014A (en) | Method for fabricating tft-lcd |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080227 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |