JPH04232923A - Production of electrode substrate for display device - Google Patents

Production of electrode substrate for display device

Info

Publication number
JPH04232923A
JPH04232923A JP2408672A JP40867290A JPH04232923A JP H04232923 A JPH04232923 A JP H04232923A JP 2408672 A JP2408672 A JP 2408672A JP 40867290 A JP40867290 A JP 40867290A JP H04232923 A JPH04232923 A JP H04232923A
Authority
JP
Japan
Prior art keywords
drain
electrode
film
wiring
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2408672A
Other languages
Japanese (ja)
Inventor
Norio Nakatani
中谷 紀夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2408672A priority Critical patent/JPH04232923A/en
Publication of JPH04232923A publication Critical patent/JPH04232923A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To decrease the resistance of drain wiring and to reduce man-hour with reduction of masks by simultaneously forming wiring and electrodes from a transparent conductive film by photoetching with using one photomask and then depositing a metal film on drain wiring by plating. CONSTITUTION:Drain wiring 60, source electrode 7, drain electrode 6, and display electrode 8 are simultaneously formed from a transparent conductive film by photoetching with using one photomask. Then a metal film is deposited on the drain wiring 60 and drain electrode 6 by plating.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、アクティブマトリック
ス液晶表示装置に好適な薄膜トランジスタの製造方法に
関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing thin film transistors suitable for active matrix liquid crystal display devices.

【0002】0002

【従来の技術】近年、マトリックス配置された多数の画
素単位の表示電極ごとにスイッチングトランジスタとし
て働く薄膜トランジスタ(以下TFTと称する)を結合
し、このTFTを駆動回路としたアクティブマトリック
ス表示装置が開発されている。この液晶装置は、非常に
軽くて薄いので携帯用としても壁掛け用としても、CR
Tに替わる薄型表示装置として注目されている。
2. Description of the Related Art In recent years, active matrix display devices have been developed in which thin film transistors (hereinafter referred to as TFTs) functioning as switching transistors are connected to each display electrode of a large number of pixels arranged in a matrix, and these TFTs are used as drive circuits. There is. This liquid crystal device is very light and thin, so it can be used as a portable device or as a wall-mounted device.
It is attracting attention as a thin display device that can replace the T.

【0003】図6(a)に従来のアクティブマトリック
ス表示装置におけるTFTの画素単位の平面図を示し、
図6(b)に図6(a)のB−B’線に沿った断面図を
示す。
FIG. 6(a) shows a plan view of each pixel of a TFT in a conventional active matrix display device.
FIG. 6(b) shows a sectional view taken along line BB' in FIG. 6(a).

【0004】図6(b)に示す如く、TFTは、透光性
絶縁基板1上に形成され、ゲート配線20の一部を成す
ゲート電極2、基板全面に設けられたゲート絶縁膜3、
島化された半導体膜4、該半導体膜のソース並びにドレ
イン位置の各々にオーミックコンタクトを形成する不純
物半導体膜4’、島化されたパッシベーション絶縁膜5
、ソース電極7並びにドレイン電極6の積層体からなる
いわゆる逆スタガータイプをなし、前記ソース電極7に
は表示電極8が結合され、又ドレイン電極6は表示信号
を供給するドレイン配線60に結合されている。
As shown in FIG. 6(b), the TFT is formed on a transparent insulating substrate 1, and includes a gate electrode 2 forming part of a gate wiring 20, a gate insulating film 3 provided on the entire surface of the substrate,
An islanded semiconductor film 4, an impurity semiconductor film 4' forming an ohmic contact at each of the source and drain positions of the semiconductor film, and an islanded passivation insulating film 5.
, has a so-called inverted stagger type structure consisting of a stacked body of a source electrode 7 and a drain electrode 6, and a display electrode 8 is coupled to the source electrode 7, and the drain electrode 6 is coupled to a drain wiring 60 for supplying a display signal. There is.

【0005】このTFTの製造に際しては、■ゲート電
極2形成,■ゲート絶縁膜3へのコンタクトホール形成
,■パッシベーション絶縁膜5形成(島化),■半導体
膜4の島化,■表示電極8形成及び■ソース7電極・ド
レイン6電極形成を行うために、最低6回のフォトマス
ク工程が必要である。
[0005] When manufacturing this TFT, the following steps are performed: ■ formation of gate electrode 2, ■ formation of contact hole in gate insulating film 3, ■ formation of passivation insulating film 5 (island formation), ■ formation of island of semiconductor film 4, and ■ display electrode 8. At least 6 photomask steps are required to form 7 source electrodes and 6 drain electrodes.

【0006】このようにTFTの製造においては、その
プロセスの長いことがスループット低下の最大原因とな
っている。特に製造コスト低減という観点からスループ
ットの向上が強く望まれている。又、TFTの製造は、
成膜,フォトリソ,エッチングからなる3工程の繰り返
しであるが、TFT製造時のスループットを決定するの
は高精度位置合わせを必要とするマスクアライナーを使
用したフォトリソ工程である。
[0006] As described above, in manufacturing TFTs, the long process is the biggest cause of reduced throughput. In particular, from the viewpoint of reducing manufacturing costs, there is a strong desire to improve throughput. In addition, the production of TFT is
The three steps of film formation, photolithography, and etching are repeated, but what determines the throughput during TFT manufacturing is the photolithography process using a mask aligner that requires highly accurate positioning.

【0007】[0007]

【発明が解決しようとする課題】従って、TFT製造工
程におけるフォトマスク使用数を低減することはスルー
プットを向上させ、製造コストを低減させることになる
。現状の装置能力では、例えば6枚のフォトマスクで製
造していたTFTを5枚のフォトマスクで製造すると、
スループットは6/5倍になると言っても過言ではない
。それゆえ、フォトマスク使用数を低減することが必要
となるのである。
Therefore, reducing the number of photomasks used in the TFT manufacturing process improves throughput and reduces manufacturing costs. With the current equipment capacity, for example, if a TFT that used to be manufactured using 6 photomasks is manufactured using 5 photomasks,
It is no exaggeration to say that the throughput will be increased by 6/5 times. Therefore, it is necessary to reduce the number of photomasks used.

【0008】[0008]

【課題を解決するための手段】本発明の表示装置の電極
基板の製造方法は、透光性絶縁基板上に複数のドレイン
配線と複数のゲート配線とを備え、これら複数のドレイ
ン配線と複数のゲート配線との各交差部にトランジスタ
を配し、該トランジスタに結合した表示電極を備えてな
る表示装置の製造方法において、前記ドレイン配線、前
記トランジスタを構成し該ドレイン配線に局部的に接続
しているドレイン電極、前記トランジスタを構成するソ
ース電極、及び該ソース電極に接続した表示電極を透明
導電膜で同時に形成した後、前記ドレイン配線及び前記
ドレイン電極上に、メッキ法にて金属膜を堆積するもの
である。
[Means for Solving the Problems] A method of manufacturing an electrode substrate for a display device according to the present invention includes a plurality of drain wirings and a plurality of gate wirings on a transparent insulating substrate. A method for manufacturing a display device comprising a transistor disposed at each intersection with a gate wiring, and a display electrode coupled to the transistor, wherein the drain wiring and the transistor are configured and locally connected to the drain wiring. After simultaneously forming a drain electrode, a source electrode constituting the transistor, and a display electrode connected to the source electrode using a transparent conductive film, a metal film is deposited by plating on the drain wiring and the drain electrode. It is something.

【0009】また、前記金属膜がCu単層膜、又はCu
を少なくとも1層含む多層膜からなるものである。
[0009] Further, the metal film may be a Cu single layer film or a Cu single layer film.
It consists of a multilayer film including at least one layer of.

【0010】さらに、透光性絶縁基板上にゲート配線、
第1絶縁膜、半導体膜及び第2絶縁膜を順次堆積後、該
第2絶縁膜上にドレイン配線、該ドレイン配線に局部的
に接続したドレイン電極、該ドレイン電極に相対向した
位置に配置したソ−ス電極、及び該ソース電極に接続し
た表示電極を同時に形成する表示装置の製造方法におい
て、第2絶縁膜の領域が、ドレイン配線と接触していな
いドレイン電極の周辺3辺と少なくとも重畳するもので
ある。
[0010]Furthermore, on the transparent insulating substrate, a gate wiring,
After sequentially depositing a first insulating film, a semiconductor film, and a second insulating film, a drain wiring, a drain electrode locally connected to the drain wiring, and a drain electrode located opposite to the drain electrode were arranged on the second insulating film. In a method for manufacturing a display device in which a source electrode and a display electrode connected to the source electrode are simultaneously formed, a region of the second insulating film overlaps at least three peripheral sides of the drain electrode that are not in contact with the drain wiring. It is something.

【0011】さらにまた、透光性絶縁基板上にゲート配
線、第1絶縁膜、半導体膜及び第2絶縁膜を順次堆積後
、該第2絶縁膜上にドレイン配線、該ドレイン配線に局
部的に接続したドレイン電極、該ドレイン電極に相対向
した位置に配置したソ−ス電極、及び該ソース電極に接
続した表示電極を同時に形成する表示装置の製造方法に
おいて、第2絶縁膜の領域が、ドレイン配線のソ−ス電
極を相対向する辺と少なくとも重畳するものである。
Furthermore, after sequentially depositing a gate wiring, a first insulating film, a semiconductor film, and a second insulating film on a light-transmitting insulating substrate, a drain wiring is deposited on the second insulating film, and a drain wiring is locally deposited on the drain wiring. In a method for manufacturing a display device in which a connected drain electrode, a source electrode disposed opposite to the drain electrode, and a display electrode connected to the source electrode are simultaneously formed, a region of the second insulating film is connected to the drain electrode. The source electrode of the wiring at least overlaps the opposing sides.

【0012】0012

【作用】本発明によれば、透明導電膜を材料として、ド
レイン配線、ドレイン電極、ソース電極及び表示電極を
同時に形成した後、ドレイン配線上にCu等の金属膜を
メッキするので、透明導電膜からなる配線の抵抗を下げ
ることができる。従って、配線抵抗の低下を可能とする
ことによって、初めて前記電極と配線とを同時形成する
ことを実現でき、工数の低減が可能となる。
[Operation] According to the present invention, a drain wiring, a drain electrode, a source electrode, and a display electrode are simultaneously formed using a transparent conductive film, and then a metal film such as Cu is plated on the drain wiring. It is possible to lower the resistance of wiring made of Therefore, by making it possible to reduce the wiring resistance, simultaneous formation of the electrode and the wiring can be realized for the first time, and the number of man-hours can be reduced.

【0013】また、メッキによってドレイン配線の寸法
がオーバーしても、第2絶縁膜をメッキ前に形成してお
くことにより、チャネル長とチャネル幅が変化しない。
Furthermore, even if the dimensions of the drain wiring are exceeded due to plating, the channel length and channel width will not change by forming the second insulating film before plating.

【0014】[0014]

【実施例】図1(a)に本発明の製造方法によって得ら
れるアクティブマトリックス液晶表示装置のTFTアレ
ーの画素単位の平面図を示し、図1(b)に図1(a)
のB−B’線に沿った断面図を示す。又、図1(a)の
B−B’線(TFT領域)に沿った各製造工程の断面図
を図2(i)乃至(v)に示す。以下、図2に従って本
発明の製造方法を説明する。
[Example] FIG. 1(a) shows a plan view of a pixel unit of a TFT array of an active matrix liquid crystal display device obtained by the manufacturing method of the present invention, and FIG.
A cross-sectional view taken along line BB' is shown. Further, cross-sectional views of each manufacturing process along line BB' (TFT region) in FIG. 1(a) are shown in FIGS. 2(i) to 2(v). The manufacturing method of the present invention will be explained below with reference to FIG.

【0015】第1工程[図2(i)]ガラス等からなる
透光性絶縁基板上にMo、Cr、W、Ti、Ta、Al
等の金属からなるゲート電極2が局部的に備えられたゲ
ート配線20とゲート電極2を形成する。
First step [FIG. 2(i)] Mo, Cr, W, Ti, Ta, Al are deposited on a transparent insulating substrate made of glass or the like.
A gate wiring 20 locally provided with a gate electrode 2 made of a metal such as the like is formed, and the gate electrode 2 is formed.

【0016】第2工程[図2(ii)]第1絶縁膜3(
ゲート絶縁膜)、半導体膜4、第2絶縁膜(パッシベー
ション絶縁膜)5をプラズマCVD等により連続的に堆
積し、その後第2絶縁膜5を島化エッチングする。
Second step [FIG. 2(ii)] First insulating film 3 (
A gate insulating film), a semiconductor film 4, and a second insulating film (passivation insulating film) 5 are successively deposited by plasma CVD or the like, and then the second insulating film 5 is etched to form islands.

【0017】第3工程[図2(iii)]プラズマCV
Dにより不純物半導体膜4’を堆積した後、半導体膜4
とこの不純物半導体膜4’を島化エッチングする。
Third step [FIG. 2(iii)] Plasma CV
After depositing the impurity semiconductor film 4' in step D, the semiconductor film 4
This impurity semiconductor film 4' is then etched to form islands.

【0018】第4工程[図2(iv)]ITO、In2
O3、SnO2、ZnO、Cd2SnO4等からなる透
明導電膜を 堆積し、該透明導電膜によりドレイン電極
6、ソース電極7、表示電極8及びドレイン配線60を
同時に形成する。その後、チャネル部の不純物半導体膜
4’をエッチング除去する。
Fourth step [FIG. 2(iv)] ITO, In2
A transparent conductive film made of O3, SnO2, ZnO, Cd2SnO4, etc. is deposited, and the drain electrode 6, source electrode 7, display electrode 8, and drain wiring 60 are simultaneously formed using the transparent conductive film. Thereafter, the impurity semiconductor film 4' in the channel portion is removed by etching.

【0019】第5工程[第2図(v)]ドレイン配線6
0及びドレイン配線60に局部的に接続したドレイン電
極6上にメッキ法で金属膜10を堆積する。このメッキ
する金属膜10形成の材料としては、Au、Cu、Ni
、Pd、Ag、Pt、In、Ru、Rh、Cr、Sn、
Pb、Sn−Pb(半田)、Zn、Co、Fe等の金属
が使用可能である。
Fifth step [FIG. 2(v)] Drain wiring 6
A metal film 10 is deposited by plating on the drain electrode 6 locally connected to the electrode 0 and the drain wiring 60. The materials for forming the metal film 10 to be plated include Au, Cu, and Ni.
, Pd, Ag, Pt, In, Ru, Rh, Cr, Sn,
Metals such as Pb, Sn-Pb (solder), Zn, Co, and Fe can be used.

【0020】これらの金属の中で、低抵抗且つ低コスト
という観点ではCuが最も優れている。しかしながら、
Cu膜はITO膜との密着性がよくなく、図3に示す如
く、ITO膜で形成したドレイン電極6及びドレイン配
線60とメッキするCu膜11との間に他金属膜12を
介在させると密着性が向上する。この介在させる金属膜
12形成の材料としては、Ni、In、Sn、Pb、S
n−Pb(半田)、Zn、Co等の金属が優れている。 又、Cu膜は酸化しやすいので、酸化防止用の他金属膜
例えばAu、Pt、Pd、Cr等の金属膜を、メッキし
たCu膜上に堆積してもよい(図略)。このようにメッ
キ法で堆積する金属膜は単層膜でもよく、多層膜でもよ
い。又透明導電膜上にメッキ法で堆積する金属膜はCu
に限定するものではなく、メッキ法で透明導電膜上に堆
積でき且つ配線抵抗を下げる材料であればよい。
Among these metals, Cu is the most excellent in terms of low resistance and cost. however,
The adhesion of the Cu film to the ITO film is poor, and as shown in FIG. Improves sex. Materials for forming the intervening metal film 12 include Ni, In, Sn, Pb, and S.
Metals such as n-Pb (solder), Zn, and Co are excellent. Further, since the Cu film is easily oxidized, another metal film for preventing oxidation, such as a metal film such as Au, Pt, Pd, or Cr, may be deposited on the plated Cu film (not shown). The metal film deposited by plating in this manner may be a single layer film or a multilayer film. In addition, the metal film deposited on the transparent conductive film by plating is Cu.
The material is not limited to the above, and any material may be used as long as it can be deposited on the transparent conductive film by plating and lowers the wiring resistance.

【0021】ここで、メッキ法について説明する。メッ
キ法としては無電解メッキ法も適用可能であるが、その
場合は金属膜を堆積しない領域をレジストでコーティン
グする必要がある。すなわち、無電解メッキ法を適用す
る場合は、マスク工程が1工程付加されることになるの
で、メッキ法としては電解メッキ法が適している。又電
解メッキ法を適用する場合は、チャネル部に不純物半導
体膜4’が存在すると、ソース電極7及び表示電極8の
透明導電膜上にも金属膜10が堆積するためチャネル部
の不純物半導体膜4’をあらかじめエッチング除去する
必要がある。
[0021] Here, the plating method will be explained. As a plating method, an electroless plating method can also be applied, but in that case, it is necessary to coat the area where the metal film is not deposited with a resist. That is, when electroless plating is applied, one mask step is added, so electrolytic plating is suitable as the plating method. Furthermore, when electrolytic plating is applied, if the impurity semiconductor film 4' exists in the channel part, the metal film 10 will also be deposited on the transparent conductive films of the source electrode 7 and the display electrode 8. ' must be removed by etching in advance.

【0022】メッキ法で金属膜を堆積すると透明導電膜
パターンよりもメッキした金属膜パターン寸法が大きく
なり、結果としてドレイン電極6の寸法が変化し、チャ
ネル幅とチャネル長が変化する可能性がある。そこで、
あらかじめ半導体膜4上にパッシベーション膜5を形成
することにより、このようなドレイン電極6の寸法変化
によるTFTのチャネル幅とチャネル長を変化させない
ことができる。例えば、図1(a)に示すパッシベーシ
ョン膜5の形状であれば、相対するソース電極とドレイ
ン電極間の電極距離方向のパッシベーション膜5の寸法
でチャネル長が決まるので、メッキによるドレイン電極
6の寸法変化の影響を受けない。
When a metal film is deposited by a plating method, the dimensions of the plated metal film pattern become larger than the transparent conductive film pattern, and as a result, the dimensions of the drain electrode 6 change, and the channel width and channel length may change. . Therefore,
By forming the passivation film 5 on the semiconductor film 4 in advance, the channel width and channel length of the TFT can be prevented from changing due to such dimensional changes of the drain electrode 6. For example, if the shape of the passivation film 5 is as shown in FIG. Unaffected by change.

【0023】図4(a)に本発明の他の実施例のTFT
部の平面図を示し、図4(b)に図4(a)のB−B’
線の断面図を示す。
FIG. 4(a) shows a TFT according to another embodiment of the present invention.
A plan view of the section is shown in FIG. 4(b) along line BB' in FIG. 4(a).
A cross-sectional view of the line is shown.

【0024】図4(b)に示すTFTパターンであれば
、チャネル幅とチャネル長がパッシベーション膜5の寸
法で決まるので、ドレイン電極6のメッキによる寸法変
化の影響を受けない。但し、図4のようなチャネル幅と
チャネル長を決定するパッシベーション膜5の形状はド
レイン電極6側だけでよく、ソース電極7側のパッシベ
ーション膜5の形状は図1の形状であってもよい。 又、図5の形状であればチャネル長はパッシベーション
膜5の形状で決まり、一方、チャネル幅はゲート電極2
、ソース電極7、パッシベーション膜5及び半導体膜4
の形状で決まるものであり、ドレイン電極6の寸法変化
の影響を受けない。
In the TFT pattern shown in FIG. 4(b), the channel width and channel length are determined by the dimensions of the passivation film 5, and therefore are not affected by dimensional changes due to plating of the drain electrode 6. However, the shape of the passivation film 5 that determines the channel width and channel length as shown in FIG. 4 may be only on the drain electrode 6 side, and the shape of the passivation film 5 on the source electrode 7 side may be the shape shown in FIG. Furthermore, in the case of the shape shown in FIG. 5, the channel length is determined by the shape of the passivation film 5, while the channel width is determined by the shape of the gate electrode 2.
, source electrode 7, passivation film 5 and semiconductor film 4
It is determined by the shape of the drain electrode 6, and is not affected by dimensional changes of the drain electrode 6.

【0025】このように、従来フォトマスクを2枚使用
して形成していたソース電極7、ドレイン電極6、ドレ
イン配線60及び表示電極8を、本実施例によれば、1
枚のマスク工程(第4工程)とマスクを必要としないメ
ッキ工程(第5工程)とで形成できる。
In this way, according to this embodiment, the source electrode 7, drain electrode 6, drain wiring 60, and display electrode 8, which were conventionally formed using two photomasks, can be formed using one photomask.
It can be formed by a mask step (fourth step) and a plating step that does not require a mask (fifth step).

【0026】[0026]

【発明の効果】以上の説明から明らかなように、本発明
の製造方法によれば、ドレイン配線、ドレイン電極、ソ
−ス電極及び表示電極を同時に形成するので、フォトマ
スク工程を1工程削減でき、更にスパッタや蒸着等の乾
式成膜方法に比べて量産性が高く、安価な湿式成膜法(
メッキ法)でドレイン配線形成用金属膜を堆積するので
、TFTの製造コストを低減できる。
[Effects of the Invention] As is clear from the above description, according to the manufacturing method of the present invention, the drain wiring, drain electrode, source electrode, and display electrode are formed at the same time, so the number of photomask steps can be reduced by one step. Furthermore, compared to dry film forming methods such as sputtering and vapor deposition, wet film forming methods (
Since the metal film for forming the drain wiring is deposited by a plating method, the manufacturing cost of the TFT can be reduced.

【0027】また、メッキによって堆積した金属膜のパ
ターン寸法が透明導電膜のパターンよりも大きくなった
場合でも、あらかじめパッシベーション膜を形成してお
くことにより、TFTのチャネル長及びチャネル幅が変
化して特性に影響を与えることが防止でき、安定した表
示が可能となる。
Furthermore, even if the pattern size of the metal film deposited by plating becomes larger than the pattern of the transparent conductive film, the channel length and channel width of the TFT can be changed by forming a passivation film in advance. This prevents the characteristics from being affected and enables stable display.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】(a)に本発明によって得られる表示装置のT
FT部の平面図であり、(b)は本発明によって得られ
る表示装置のTFT部の断面図である。
FIG. 1 (a) shows T of a display device obtained by the present invention.
FIG. 3B is a plan view of the FT section, and FIG. 3B is a cross-sectional view of the TFT section of the display device obtained by the present invention.

【図2】図1(a)のB−B’線に沿った各製造工程の
断面図である。
FIG. 2 is a cross-sectional view of each manufacturing process taken along line BB' in FIG. 1(a).

【図3】本発明の他の実施例のTFT部の断面図である
FIG. 3 is a sectional view of a TFT section according to another embodiment of the present invention.

【図4】(a)は本発明のさらに他の実施例のTFT部
の平面図であり、(b)は図4(a)のB−B’線に沿
った断面図である。
4(a) is a plan view of a TFT section according to still another embodiment of the present invention, and FIG. 4(b) is a sectional view taken along line BB' in FIG. 4(a).

【図5】本発明のまたさらに他の実施例のTFT部の平
面図である。
FIG. 5 is a plan view of a TFT section according to yet another embodiment of the present invention.

【図6】従来の表示装置の断面図である。FIG. 6 is a cross-sectional view of a conventional display device.

【符号の説明】[Explanation of symbols]

1  透光性絶縁基板 2  ゲート電極 3  ゲート絶縁膜 4  半導体膜 4’  不純物半導体膜 5  パッシベーション絶縁膜 6  ドレイン電極 7  ソース電極 8  表示電極 10  金属膜 12  金属膜 11  Cu膜 20  ゲート配線 60  ドレイン配線 1 Translucent insulating substrate 2 Gate electrode 3 Gate insulating film 4 Semiconductor film 4’ Impurity semiconductor film 5 Passivation insulation film 6 Drain electrode 7 Source electrode 8 Display electrode 10 Metal film 12 Metal film 11 Cu film 20 Gate wiring 60 Drain wiring

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】  透光性絶縁基板上に複数のドレイン配
線と複数のゲート配線とを備え、これら複数のドレイン
配線と複数のゲート配線との各交差部にトランジスタを
配し、該トランジスタに結合した表示電極を備えてなる
表示装置の製造方法において、前記ドレイン配線、前記
トランジスタを構成し該ドレイン配線に局部的に接続し
ているドレイン電極、前記トランジスタを構成するソー
ス電極、及び該ソース電極に接続した表示電極を透明導
電膜で同時に形成した後、前記ドレイン配線及び前記ド
レイン電極上に、メッキ法にて金属膜を堆積することを
特徴とした表示装置の製造方法。
1. A plurality of drain wirings and a plurality of gate wirings are provided on a transparent insulating substrate, a transistor is arranged at each intersection of the plurality of drain wirings and the plurality of gate wirings, and the transistor is coupled to the transistor. In the method of manufacturing a display device comprising a display electrode, the drain wiring, a drain electrode forming the transistor and locally connected to the drain wiring, a source electrode forming the transistor, and the source electrode A method for manufacturing a display device, comprising simultaneously forming connected display electrodes using a transparent conductive film, and then depositing a metal film on the drain wiring and the drain electrode by a plating method.
【請求項2】  前記金属膜がCu単層膜、又はCuを
少なくとも1層含む多層膜からなることを特徴とした請
求項1の表示装置の製造方法。
2. The method of manufacturing a display device according to claim 1, wherein the metal film is a Cu single layer film or a multilayer film containing at least one layer of Cu.
【請求項3】  透光性絶縁基板上にゲート配線、第1
絶縁膜、半導体膜及び第2絶縁膜を順次堆積後、該第2
絶縁膜上にドレイン配線、該ドレイン配線に局部的に接
続したドレイン電極、該ドレイン電極に相対向した位置
に配置したソ−ス電極、及び該ソース電極に接続した表
示電極を同時に形成する表示装置の製造方法において、
第2絶縁膜の領域が、ドレイン配線と接触していないド
レイン電極の周辺3辺と少なくとも重畳することを特徴
とした請求項1の表示装置の製造方法。
[Claim 3] A gate wiring, a first
After sequentially depositing an insulating film, a semiconductor film, and a second insulating film, the second insulating film is deposited.
A display device in which a drain wiring, a drain electrode locally connected to the drain wiring, a source electrode placed opposite to the drain electrode, and a display electrode connected to the source electrode are simultaneously formed on an insulating film. In the manufacturing method of
2. The method of manufacturing a display device according to claim 1, wherein the region of the second insulating film overlaps at least three peripheral sides of the drain electrode that are not in contact with the drain wiring.
【請求項4】  透光性絶縁基板上にゲート配線、第1
絶縁膜、半導体膜及び第2絶縁膜を順次堆積後、該第2
絶縁膜上にドレイン配線、該ドレイン配線に局部的に接
続したドレイン電極、該ドレイン電極に相対向した位置
に配置したソ−ス電極、及び該ソース電極に接続した表
示電極を同時に形成する表示装置の製造方法において、
第2絶縁膜の領域が、ドレイン配線のソ−ス電極を相対
向する辺と少なくとも重畳することを特徴とした請求項
1の表示装置の製造方法。
4. A gate wiring, a first
After sequentially depositing an insulating film, a semiconductor film, and a second insulating film, the second insulating film is deposited.
A display device in which a drain wiring, a drain electrode locally connected to the drain wiring, a source electrode placed opposite to the drain electrode, and a display electrode connected to the source electrode are simultaneously formed on an insulating film. In the manufacturing method of
2. The method of manufacturing a display device according to claim 1, wherein the region of the second insulating film overlaps at least a side of the drain wiring that faces the source electrode.
JP2408672A 1990-12-28 1990-12-28 Production of electrode substrate for display device Pending JPH04232923A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2408672A JPH04232923A (en) 1990-12-28 1990-12-28 Production of electrode substrate for display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2408672A JPH04232923A (en) 1990-12-28 1990-12-28 Production of electrode substrate for display device

Publications (1)

Publication Number Publication Date
JPH04232923A true JPH04232923A (en) 1992-08-21

Family

ID=18518095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2408672A Pending JPH04232923A (en) 1990-12-28 1990-12-28 Production of electrode substrate for display device

Country Status (1)

Country Link
JP (1) JPH04232923A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203362A (en) * 1999-12-08 2001-07-27 Samsung Sdi Co Ltd Method of manufacturing thin film transistor
JP2002182237A (en) * 2000-12-11 2002-06-26 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacturing method
WO2002044804A3 (en) * 2000-12-02 2002-12-27 Koninkl Philips Electronics Nv Pixellated devices such as active matrix liquid crystal displays
JP2003179000A (en) * 2001-12-12 2003-06-27 Sony Corp Semiconductor device and method of manufacturing the same
JP2012134477A (en) * 2010-11-30 2012-07-12 Semiconductor Energy Lab Co Ltd Display device and manufacturing method for the same
US9059216B2 (en) 2000-12-11 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and manufacturing method thereof
US9231044B2 (en) 2000-12-21 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
JP2019050394A (en) * 2018-10-31 2019-03-28 株式会社半導体エネルギー研究所 Semiconductor device and electronic apparatus

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203362A (en) * 1999-12-08 2001-07-27 Samsung Sdi Co Ltd Method of manufacturing thin film transistor
WO2002044804A3 (en) * 2000-12-02 2002-12-27 Koninkl Philips Electronics Nv Pixellated devices such as active matrix liquid crystal displays
JP2004514950A (en) * 2000-12-02 2004-05-20 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Pixelation devices such as active matrix liquid crystal displays
JP2002182237A (en) * 2000-12-11 2002-06-26 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacturing method
US9059216B2 (en) 2000-12-11 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and manufacturing method thereof
US9666601B2 (en) 2000-12-11 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and manufacturing method thereof
US10665610B2 (en) 2000-12-11 2020-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and manufacturing method thereof
US9231044B2 (en) 2000-12-21 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
US9793335B2 (en) 2000-12-21 2017-10-17 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
JP2003179000A (en) * 2001-12-12 2003-06-27 Sony Corp Semiconductor device and method of manufacturing the same
JP2012134477A (en) * 2010-11-30 2012-07-12 Semiconductor Energy Lab Co Ltd Display device and manufacturing method for the same
JP2019050394A (en) * 2018-10-31 2019-03-28 株式会社半導体エネルギー研究所 Semiconductor device and electronic apparatus

Similar Documents

Publication Publication Date Title
US7659625B2 (en) Contact structure of a wires and method manufacturing the same, and thin film transistor substrate including the contact structure and method manufacturing the same
US6927105B2 (en) Thin film transistor array substrate and manufacturing method thereof
US5998230A (en) Method for making liquid crystal display device with reduced mask steps
JPH0242761A (en) Manufacture of active matrix substrate
JPH11133455A (en) Production of liquid crystal display device
JP2002303877A (en) Array substrate for liquid crystal display device and method for manufacturing it
JP2004515045A (en) Method for increasing conductivity of transparent conductive layer
JPH04232923A (en) Production of electrode substrate for display device
JP2002190598A (en) Thin-film transistor array substrate and method of manufacturing the same
US7575945B2 (en) Method of forming a metal line and method of manufacturing a display substrate by using the same including etching and undercutting the channel layer
KR20050011725A (en) Thin film transistor circuit device, production method thereof and liquid crystal display using the thin film transistor circuit device
JPH0824185B2 (en) Thin film transistor device and manufacturing method thereof
JPH0566421A (en) Formation of multilayered wiring
JPH04232922A (en) Production of liquid crystal display device
JPH03152807A (en) Structure of wiring layer
KR100233151B1 (en) Fabrication method of thin film transistor panel
US20020102855A1 (en) Pixellated devices such as active matrix liquid crystal displays and methods of manufacturing such
US6037611A (en) Thin film transistor and its fabrication
US8299468B2 (en) Display substrate having reduced defects
JPH0812539B2 (en) Display device and manufacturing method thereof
JP2854025B2 (en) Method for manufacturing thin film transistor
KR20020043860A (en) array panel of liquid crystal display and manufacturing method thereof
JPH01185521A (en) Substrate for display device
JPH04283938A (en) Manufacture of liquid crystal display device
JPH0358032A (en) Production of thin-film transistor