JP3850539B2

JP3850539B2 - Thin film diode

Info

Publication number: JP3850539B2
Application number: JP01272998A
Authority: JP
Inventors: 稔浩石井
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1998-01-26
Filing date: 1998-01-26
Publication date: 2006-11-29
Anticipated expiration: 2018-01-26
Also published as: JPH11214768A

Description

【０００１】
【発明の属する技術分野】
本発明は、液晶表示パネル等の駆動に用いられる薄膜ダイオードに関する。
【０００２】
【従来の技術】
液晶表示パネルの駆動方式としては、パッシブマトリクス方式と、アクティブマトリクス方式とがある。パッシブマトリクス方式はその構造の単純さから、低コスト製造が可能であるが、表示品質及び多分割性（高精細化）の面でアクティブマトリクス方式に劣る。そこで、アクティブマトリクス方式をパッシブマトリクス方式並みの製造コストで実現できる技術が求められている。
アクティブマトリクス方式に用いられるスイッチング素子には、従来、２端子駆動素子の薄膜ダイオード（ＴＦＤ）と、３端子駆動素子の薄膜トランジスタ（ＴＦＴ）とがある。３端子駆動素子は原理的に３端子必要なことから判るように、１つの素子に３本の配線が必要であり、そのため開口率を大きくとれない。また、その構造の複雑性から、製造プロセスでもマスクが６枚以上必要になるなど、製造コストの肥大要因を抱えている。
【０００３】
これに対し、２端子駆動素子は開口率を大きくとることができ、特にダイオードの構造が単純であるために製造コストを低減できるというメリットを有している。
２端子駆動素子は、電極と電極の間に非線形抵抗膜を挟み込んだだけの単純な構造であるが、この２端子駆動素子を形成するプロセスにおいてもマスクが３枚程度必要であり、且つ、それぞれのマスクの高精度の位置合わせ（アライメント）工程が不可欠であった。これを以下に具体的に説明する。
【０００４】
現在、２端子駆動素子の中で唯一商品化されているのは、タンタルの陽極酸化で作成するタンタルオキサイドのＭＩＭ型ダイオードである。その１画素分の構造は、図９に示すように、下部電極１００と、この下部電極１００の上に設けられた非線形抵抗膜１０２と、非線形抵抗膜１０２の上に設けられた上部電極１０４とからなり、下部電極１００と上部電極１０４が重なっている部分、すなわちハッチングで示す３層構造部分１０６が薄膜ダイオードとなる。図１０はこれをアレーにした場合の平面図である。このＭＩＭ型ダイオードアレーの製造工程は次の通りである。
【０００５】
まず初めに、下部電極１００を基板に成膜し、フォトリソグラフィーによってパターニングする。次に下部電極１００の上に重ねて非線形抵抗膜１０２を成膜し、下部電極１００に位置合わせをしてパターニングする。次に非線形抵抗膜１０２の上に重ねて上部電極１０４を成膜し、下層の非線形抵抗膜１０２及び下部電極１００に位置合わせをしてパターニングする。
このように３枚のマスクによる高精度の位置合わせが必要であるため、パッシブマトリクス方式の製造コストレベルに近づけるには、端子駆動素子のアライメント工程を不要にできる技術が必要である。
【０００６】
特公平５−８８０８号公報には、透過型液晶表示用の駆動素子としてアライメント工程が不要な２端子駆動素子の構造が提案されている。
これは、図１１に示すように、下部電極１０８の上部全面に非線形抵抗膜１１０を成膜し、下部電極１０８の全面を薄膜ダイオードとすることを特徴としている。図１１において、符号１１２は下部基板、１１４は上部基板、１１６は対向電極、１１８は液晶を示す。
下部電極１０８の上面に非線形抵抗膜１１０を成膜するだけでよいので、アライメント工程が不要となる。
【０００７】
一方、一般に薄膜ダイオードの電気特性は、その非線形抵抗膜の材料、膜厚、及びその面積を変えることで設計される。従来使われているタンタルオキサイドは誘電率が大きく、薄膜ダイオードが持つ電気容量が大きい。電気容量が大きくなってしまうと、直列接続をしている液晶に掛かる電圧が小さくなり、表示機能が低下する。このため、薄膜ダイオードの面積をできる限り小さくし、薄膜ダイオードが持つ電気容量を小さくすることが望まれる。この電気容量の少量化に対し、従来はラテライト構造や微細加工技術によって対応してきた。
【０００８】
【発明が解決しようとする課題】
上記特公平５−８８０８号公報に記載された技術によれば、アライメント工程を不要にできるので、その分製造コストの低減を図ることができ、アクティブマトリクス方式の製造コストをパッシブマトリクス方式の製造コストに近づけるための一つの手法とみることができる。
しかしながら、下部電極の面積に対し非線形抵抗膜の面積を大きくした場合、電流量が所望量を遙かに超えることになる。このため、同技術では、非線形抵抗膜に用いたａ−Ｓｉ：Ｏ：Ｈの酸素含有量を変えることで電流量を制御しているが、このような対策を講じた場合、特許公報第２５８３７９４号にも示されるように、薄膜ダイオードの電気特性が低下し、本来要求されている機能を十分に果たせなくなる。
【０００９】
薄膜ダイオードに要求されている電気特性のうち、最も重要であるのは、ＩＶカーブの急峻性である。換言すれば、スイッチング機能のＯＮ時とＯＦＦ時で流れる電流値の比が大きいことを意味する。ＯＮの時は大量の電流が流れて応答速度を高め、且つ、ＯＦＦの時には余計な電流が流れて液晶に電圧が掛かることを阻止する必要がある。表示品質で重要な表示コントラストはＯＦＦ時の電流量で決まるからである。
電気特性が低下し、アクティブマトリクス方式の駆動素子として必要なＩＶカーブがなだらかになってしまうと、駆動素子としての機能が十分に作用しなくなる。かかる観点から、特公平５−８８０８号公報に記載された技術では、製造コストの低減は可能であるものの、アクティブマトリクス方式の駆動素子の利点である「表示品質及び多分割性に係る優位性」を犠牲にすることになる。
【００１０】
一方、薄膜ダイオードの持つ電気容量の少量化においては、大面積高精細化の技術趨勢を考慮すると、ラテライト構造や微細加工では限界に達しているといえる。
薄膜ダイオードの持つ電気容量の少量化技術、すなわち、薄膜ダイオードの微細化技術、及びアライメント工程の排除技術は、以下の理由からも望まれている。
一般に液晶表示パネルはガラス基板で形成されるが、近年においてはプラスチックなどのフィルムを基板にした液晶表示パネル（ＰＦＤ）も商品化されるようになった。ＰＦＤは軽量で且つ割れにくく、曲げられる、という従来のガラスに無い特徴を有している。しかし、基板となるプラスチックフィルムは耐熱性が小さく、従来のガラス基板上に形成する製造プロセスは適用できない。
このため、従来のＰＦＤでは、基板上にスイッチング素子を有しないパッシブマトリクス方式を適用している。しかし、この方式では高精細精密化、大画面化等の今後の技術趨勢において不利になると思われる。そこで、ＰＦＤにもアクティブマトリクス方式を適用するための研究が最近行われるようになった。
【００１１】
プラスチック基板にアクティブマトリクス方式を適用するためには、同基板上に微細なスイッチング素子を形成しなければならない。しかし、プラスチック基板ではプロセス時の熱や脱水による伸縮が起こることが知られている。この伸縮は１０００ｐｐｍ近くにもなり、マスクのアライメントが非常に困難であった。そのため、従来では設計デザインをルーズにしたり、等倍ステッパーを用いることで対応してきたが、より一層の大画面化且つ高精細化を考慮すると限界に達しているといえる。
また、プラスチック基板はその特徴である柔軟性から、ロールｔｏロール方式の生産が可能である。このロールｔｏロール方式の生産方法は、従来の方法に比べ生産コストの面から遙かに効率的であるが、この方式において高精度のアライメント工程を行うことは現在の技術では不可能である。
【００１２】
そこで、本発明は、アライメント工程を極力省くことができ、又はアライメントの高精度を排除でき、且つ、ダイオード特性を低下させることなく大面積高精細化にハイレベルで対応でき、また、プラスチック基板によるロールｔｏロール方式の生産も可能な薄膜ダイオードの提供を、その目的とする。
【００１３】
【課題を解決するための手段】
従来における素子の微細化は、非線形抵抗膜の面積自体を小さくしようとするものであり、それが故に微細加工でのアプローチに限界を来すとともに、面積に対する位置合わせの条件を排除できない。
非線形抵抗膜上において電圧が掛かる微小領域を考えた場合、この微小領域の数又は密度を操作することによって、非線形抵抗膜の面積に拘わらず電気流量を調整でき、その少量化は面積の縮小化によるアプローチに比べて極限的レベルが可能となる。また、非線形抵抗膜の面積自体には関係しないので、面積の位置合わせであるアライメント工程は意味がなくなり、不要となる。これが本発明の趣旨である。
かかる思想の下、請求項１記載の発明では、基板上に設けられる下部電極と、該下部電極上に設けられる非線形抵抗膜と、該非線形抵抗膜上に設けられる絶縁膜と、該絶縁膜上に設けられる上部電極とを備えた薄膜ダイオードにおいて、上記絶縁膜は、導電性の粒子を含んでおり、上記非線形抵抗膜の該導電性の粒子に対応する部分は、上記上部電極と電気的に接続され、この部分に電圧が掛かるようにする、という構成を採っている。
【００１４】
請求項２記載の発明では、請求項１記載の薄膜ダイオードにおいて、上記上部電極を１画素に対して複数の電極片に分割した、という構成を採っている。
【００２１】
【実施例】
以下、本発明の実施例を図に基づいて説明する。
本実施例における薄膜ダイオードは、図１（一部切り欠きの平面図）に示すように、下部電極２と、下部電極２の上に設けられた非線形抵抗膜４と、非線形抵抗膜４の上に設けられた有機性の絶縁膜６と、絶縁膜６の上に設けられたハッチング表示（断面表示ではない）の上部電極８とからなる４層構造に形成されている。上部電極８は、複数の電極片８ａに分割されている。
図１は１画素分の構成を示しており、図２はこれをアレーにした場合の平面図である。図３は図２におけるＡ−Ａ線での断面図であり、図４は図２におけるＢ−Ｂ線での断面図である。
【００２２】
図３及び図４において、符号１０は下部電極２が設けられる下部基板１０を、１２は液晶を、１４は対向電極を、１６は対向電極１４が設けられる上部基板をそれぞれ示している。
絶縁膜６は、非線形抵抗膜４の任意のある領域だけに電圧が掛かるようにするための部材であり、図５に示すように、導電性粒子１８をそれがまぶされた状態に含んでいる。導電性粒子１８は絶縁膜６の表裏面からその一部が突出する状態に存在する。
非線形抵抗膜４における各導電性粒子１８に対応する微小領域は、上部電極８と電気的に接続される部位であり、電圧が掛けられる領域である。従って、絶縁膜６は、導電領域と絶縁領域とを併せ持つ部材である。
【００２３】
かかる構成は、導電性粒子１８の濃度、すなわち含有量を調整することによって、非線形抵抗膜４の機能する領域を自在に調整することができることを意味する。
従来のように、非線形抵抗膜４の全体の面積を小さくすることによって素子の微細化を図る手法では、非線形抵抗膜４の形状自体に直接アプローチする微細加工技術に頼らざるを得ず、限界があったが、本実施例のように導電性粒子１８の数又は密度によって電圧が掛かる領域を変える構成とすれば、非線形抵抗膜４の面積、形状に関係なく、非線形抵抗膜４の機能する領域を粒径レベルをもって超微細的に且つ任意に形成することができる。
【００２４】
上記のように非線形抵抗膜４の機能する領域の調整は、超微小領域の集合度合いによって調整されるので、非線形抵抗膜４の形状とは大まかには関係しないことになり、これによって、従来、形状との関係で存在していたアライメント工程を不要にでき、又は設計上のルーズ性によりアライメント工程の高精度性を排除できる。特公平５−８８０８号公報に記載の技術のように下部電極２の全面に非線形抵抗膜４を形成することによるアライメント工程の不要化とは異なるので、非線形抵抗膜４の組成変化も必要なく、非線形抵抗膜４の電気特性の低減も来さない。
また、非線形抵抗膜４にタンタルオキサイドを用いた場合でもその電気容量を容易に小さくすることができ、換言すればＩＶ特性を可変でき、これによってＩＶ特性の最適化を図ることができる。
【００２５】
次に、図６に基づいて本実施例における薄膜ダイオードの製造プロセスを説明する。
まず、下部基板１０上に下部電極２を成膜する（図６（ａ））。
下部電極２の材料としては、Ａｌ、Ｎｉ、Ｃｕ、Ａｕ、Ａｇ、Ｃｒ、Ｍｏ、Ｔａ、Ｚｎ、Ｆｅ、Ｔｉ、Ｗ、Ｓｎ、Ｐｂ、Ｐｔ、Ｉｎ等やこれらの複合物の金属、又は有機物、半導体などがある。下部電極２には低抵抗及び柔軟性等が要求されるので、特に、Ａｌ、Ｎｉ、Ｃｕ等が好ましい。
【００２６】
次に、下部電極２の上に非線形抵抗膜４を成膜する（図６（ｂ））。
非線形抵抗膜４の材料としては、Ｓｉ、ａ−Ｓｉ、ａ−Ｓｉ：Ｈ、ａ−Ｓｉ：Ｏ：Ｈ、ａ−Ｓｉ：Ｎ：Ｈ、ａ−Ｓｉ：Ｆ、ａ−Ｓｉ：Ｎ：Ｆ、ａ−Ｓｉ：Ｏ：Ｆ、ポーラスシリコン、ＳｉＣ、ＺｎＯ、ＺｎＳｅ、ＣｄＴｅ、ＡｌＧａ、ＩｎＰ、ＧａＡｓ、ＩｎＳｂ、ＧａＰ、ＧａＮ、ＡｌＰ、ＩｎＮ、ＩｎＡｓ、ＮａＣｌ、ＡｇＢｒ、ＣｕＣｌ等やこれらの複合物からなる半導体物質、Ｓｉ４Ｎ３、ＳｉＯ２、ｉ−Ｃ等の絶縁物、もしくは有機物などがある。特に、ａ−Ｓｉ：Ｏ：Ｈやａ−Ｓｉ：Ｎ：Ｈ等が適材である。下部基板１０をプラスチックなどの有機物にした場合には応力などを考え、下部基板１０と同様な素材を用いることが望ましい。そこで、従来無機物で形成されていた非線形抵抗膜４を、例えば３−アルキルチオフェン等の有機物で形成することができる。この場合、移動度ひいては電流量を大きくとれないという問題が発生するが、ＭＩＭ型ダイオードのタンタルオキサイドとは逆に、ダイオード面積をある程度大きくすればよい。これは絶縁膜６の導電領域を多くすること、すなわち導電性粒子１８の含有量を多くすることで対応できる。
【００２７】
次に、非線形抵抗膜４の上に絶縁膜６を成膜する（図６（ｃ））。
絶縁膜６の絶縁部分（換言すれば導電性粒子１８のバインダ材）の材料としては、ポリミド、エポキシ系の樹脂、ＰＥＴ、ＰＣ、ＰＥＳ等の有機物や、ＳｉＯ２、ＳｉＮ等の無機物がある。絶縁部分は上下の層と同時にエッチングすることを考慮してその材料を選択する。
導電性粒子１８の材料としては、Ａｌ、Ｎｉ、Ｃｕ、Ａｕ、Ａｇ、Ｃｒ、Ｍｏ、Ｔａ、Ｚｎ、Ｆｅ、Ｔｉ、Ｗ、Ｓｎ、Ｐｂ、Ｐｔ、Ｉｎ等やこれらの合金の金属がある。成膜方法としては、塗布やスプレー、スパッタリング等がある。
導電性粒子１８の粒子の大きさは、１ｎｍ〜１０μ程度が考えられるが、膜厚や電極面積から考慮して、１０ｎｍ〜１μ程度が適当である。また、粒子濃度は、１ｅ-６〜１００００個／μｍ²程度であるが、粒径が０．１μｍ程度で上部電極８が１００μｍ²程度の場合は、粒子濃度は１ｅ-４〜１個／μｍ²が適量となる。
【００２８】
次に、絶縁膜６の上に上部電極８を成膜する（図６（ｄ））。
上部電極８の材料としては、Ａｌ、Ｎｉ、Ｃｕ、Ａｕ、Ａｇ、Ｃｒ、Ｍｏ、Ｔａ、Ｚｎ、Ｆｅ、Ｔｉ、Ｗ、Ｓｎ、Ｐｂ、Ｐｔ、Ｉｎ等やこれらの合金の金属、有機物、半導体等がある。上部電極８は反射板として利用されることから、十分な反射率を有するものが望まれ、Ａｌ、Ａｇ等が適材である。
また、上部電極８には特に低抵抗は望まれていないことから、スパッタリングなどの成膜方法に限らず、シルク印刷やスプレー方法など生産コストの面からも考慮することが望ましい。この場合、印刷などによってパターニングすることも考えられ、工程数を低減できる。
【００２９】
次に、４層構造の最上部である上部電極８の上に、フォトリソグラフィー用のレジスト２０を塗布し、図示しないマスクの上から露光してレジスト２０をパターニングする。（図６（ｅ））。このパターニングは、図２のＡ−Ａ方向の分割構成を形成するものである。
次に、パターニングされたレジスト２０の上部からエッチングを行う（図６（ｆ））。エッチングは通常溶液を用いるウェットエッチングが主流であるが、例えば下部基板１０がプラスチックなどの場合にはドライエッチングとすることにより下部基板１０へのダメージを低減できる。
エッチングは、先に成膜された下部電極２、非線形抵抗膜４、絶縁膜６、上部電極８の４層を同時にエッチングすることが望ましい。これによって、従来行われていた下層に対するアライメントなどを一切不要にすることができる。
【００３０】
最後に、上部電極８の分割構成を印刷などでパターニングしていない場合には、先に行ったエッチングとは直交する方向（図２におけるＢ−Ｂ方向）にパターニングする必要がある。このため、レジスト２０を上部電極８の分割構成に対応してパターニングする（図６（ｇ））。
次に、パターニングされたレジスト２０の上部から上部電極８のみで止まるように選択エッチングを行い（図６（ｈ））、その後、レジスト２０を剥がす（図６（ｉ））。上部電極８の分割数は、２〜１０００００程度が考えられるが、上部電極８の反射率などを考慮すると、２〜１０００程度が適当である。
このように上部電極８を多数に分割した場合、図４に示すように、対向電極１４に対してそのエッジの真下に位置する電極片８ａがあったとしても、該電極片８ａの残りの電極片８ａ群に占める割合が小さいので、対向電極１４に対する位置合わせの影響は無視できる程度となる。従って、従来においては対向電極１４と上部電極８とを高精度に位置合わせする必要があったが、本実施例のように分割構成とすることによってアライメントを緩和することができる。
また、上部電極８を分割することによって、非線形抵抗膜４における電圧が掛かる領域を導電性粒子１８の分布との関係で相乗的に可変することができ、薄膜ダイオードの微細化を一層向上させることができる。
【００３１】
次に、参考例を説明する。
本参考例では、非線形抵抗膜の任意のある領域だけに電圧を掛けるための部材の導電領域を穴として形成することを特徴としている。
本参考例における薄膜ダイオードの製造プロセスを図７に基づいて説明する。
まず、上記実施例と同様に、下部基板１０上に下部電極２を成膜し（図７（ａ））、次いで下部電極２の上に非線形抵抗膜４を成膜する（図７（ｂ））。
非線形抵抗膜４の材料としては、Ｓｉ、ａ−Ｓｉ、ａ−Ｓｉ：Ｈ、ａ−Ｓｉ：Ｏ：Ｈ、ａ−Ｓｉ：Ｎ：Ｈ、ａ−Ｓｉ：Ｆ、ａ−Ｓｉ：Ｎ：Ｆ、ａ−Ｓｉ：Ｏ：Ｆ、ポーラスシリコン、ＳｉＣ、ＺｎＯ、ＺｎＳｅ、ＣｄＴｅ、ＡｌＧａ、ＩｎＰ、ＧａＡｓ、ＩｎＳｂ、ＧａＰ、ＧａＮ、ＡｌＰ、ＩｎＮ、ＩｎＡｓ、ＮａＣｌ、ＡｇＢｒ、ＣｕＣｌ等やこれらの複合物からなる半導体物質、Ｓｉ４Ｎ３、ＳｉＯ２、ｉ−Ｃ等の絶縁物、もしくは有機物などがある。特に、ａ−Ｓｉ：Ｏ：Ｈやａ−Ｓｉ：Ｎ：Ｈ等が適材である。下部基板１０をプラスチックなどの有機物にした場合には応力などを考え、下部基板１０と同様な素材を用いることが望ましい。
そこで、従来無機物で形成されていた非線形抵抗膜４を、例えば３−アルキルチオフェン等の有機物で形成することができる。この場合、移動度ひいては電流量を大きくとれないという問題が発生するが、ＭＩＭ型ダイオードのタンタルオキサイドとは逆に、ダイオード面積をある程度大きくすればよい。これは後述する絶縁膜２２の導電領域を多くすることで対応できる。
【００３２】
次に、非線形抵抗膜４の上に絶縁膜２２を成膜する（図７（ｃ））。絶縁膜２２は上記実施例における絶縁膜６と同様に、非線形抵抗膜４の任意のある領域だけに電圧が掛かるようにするための部材である。
絶縁膜２２の材料としては、ＳｉＯ２などの酸化物もしくは窒化物等の無機物や有機物などがある。成膜方法としては、スパッタリング、蒸着、塗布やスプレーなどがある。膜厚は条件によって異なるが、下部にある非線形抵抗膜４と同様、数ｎｍ〜数μ程度でよい。また、絶縁膜２２の材料は、上下の層と同時にエッチングすることを考慮して選択する。
【００３３】
次に、絶縁膜２２の上にレジスト２４を塗布し（図７（ｄ））、レジスト２４をドット（穴）２６を有するマスク２８で露光する（図７（ｅ））。ドット２６の大きさ及び密度は、必要な薄膜ダイオードの電気特性から設計される。例えば、非線形抵抗膜４に膜厚１００ｎｍのａ−Ｓｉ：Ｏ：Ｈを用いた場合、ドット２６の内部対外部の面積比は１対１０〜１０００程度になる。ドット２６の大きさはできるだけ小さくすることが望まれる。これにより１素子に対するドット２６の数を多くすることができ、ドット２６の数の誤差による素子特性のバラツキを小さくすることができる。すなわち、高精度のアライメントをすることなく、素子の電気特性のバラツキをある許容範囲内に抑えることができる。
【００３４】
レジスト２４を露光した後、絶縁膜２２のみで止まるように選択エッチングを行い、絶縁膜２２に空孔３０を形成する。その後、レジスト２４を剥がす（図７（ｆ））。絶縁膜２２に感光性を示すレジストを用いれば、フォトエッチングにより直接空孔３０を形成することができ、製造プロセスを簡便化できる。しかしながらこの場合には、後ほどエッチングするときのエッチャントを選択しなければならない。
次に、絶縁膜２２の上に上部電極８を成膜する（図７（ｇ））。
これにより、上部電極８は空孔３０を介して非線形抵抗膜４と電気的に接続される。従って、空孔３０の径や密度を変えることにより、非線形抵抗膜４の面積に拘わらず非線形抵抗膜４の機能する領域を自在に調整することができる。
上部電極８の材料等については上記実施例で述べた通りである。
【００３５】
次に、４層構造の最上部である上部電極８の上に、フォトリソグラフィー用のレジスト３２を塗布し、図示しないマスクの上から露光してレジスト２０をパターニングする。（図７（ｈ））。このパターニングは、図２のＡ−Ａ方向の分割構成を形成するものである。
次に、パターニングされたレジスト３２の上部からエッチングを行う（図７（ｉ））。エッチングは通常溶液を用いるウェットエッチングが主流であるが、例えば下部基板１０がプラスチックなどの場合にはドライエッチングとすることにより下部基板１０へのダメージを低減できる。
エッチングは、先に成膜された下部電極２、非線形抵抗膜４、絶縁膜２２、上部電極８の４層を同時にエッチングすることが望ましい。これによって、従来行われていた下層に対するアライメントなどを一切不要にすることができる。
【００３６】
最後に、上部電極８の分割構成を印刷などでパターニングしていない場合には、先に行ったエッチングとは直交する方向（図２におけるＢ−Ｂ方向）にパターニングする必要がある。このため、レジスト３２を上部電極８の分割構成に対応してパターニングする（図７（ｊ））。
次に、パターニングされたレジスト３２の上部から上部電極８のみで止まるように選択エッチングを行い、その後、レジスト２０を剥がす（図７（ｋ））。上部電極８の分割数等については、上記実施例で述べた通りである。
なお、上記各実施例では導電領域と絶縁領域を併せ持つ膜を非線形抵抗膜と上部電極との間に設けたが、下部電極と非線形抵抗膜との間に設けてもよい。
【００３７】
【発明の効果】
請求項１，２，３又は４記載の発明によれば、非線形抵抗膜の任意のある領域（微小領域）だけに電圧が掛かるようにし、該領域の数や密度によって非線形抵抗膜の機能する領域を調整する構成としたので、微細加工の限界を超えた素子の微細化が可能となる。これにより大面積高精細化にハイレベルで対応できる。
また、アライメント工程を不要にでき、又はアライメントの高精度を排除できるので、製造コストの低減を図ることができ、又プラスチック基板によるロールｔｏロール方式の生産も可能となる。
【００３８】
請求項５，６，７又は８記載の発明によれば、上部電極を分割構成としたので、請求項１，２，３又は４記載の効果に加え、対向電極に対するアライメント精度を緩和でき、アライメントの不要化、緩和化を一層促進させることができる。
【図面の簡単な説明】
【図１】本発明の一実施例における薄膜ダイオードの１画素分の構成を示す一部切り欠きの平面図である。
【図２】図１で示した構成をアレーにした場合の平面図である。
【図３】図２におけるＡ−Ａ線での断面図である。
【図４】図２におけるＢ−Ｂ線での断面図である。
【図５】絶縁膜の斜視図である。
【図６】図１で示した薄膜ダイオードの製造プロセスを示す断面図である。
【図７】参考例における薄膜ダイオードの製造プロセスを示す断面図である。
【図８】図７で示した参考例において使用する露光用マスクの平面図である。
【図９】従来における薄膜ダイオードの１画素分の構成を示す平面図である。
【図１０】図９で示した構成をアレーにした場合の平面図である。
【図１１】従来における他の薄膜ダイオードの断面図である。
【符号の説明】
２下部電極
４非線形抵抗膜
６絶縁膜
８上部電極
８ａ電極片
１８導電性粒子
２２絶縁膜
３０空孔[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a thin film diode used for driving a liquid crystal display panel or the like.
[0002]
[Prior art]
As a driving method of the liquid crystal display panel, there are a passive matrix method and an active matrix method. The passive matrix system can be manufactured at low cost because of its simple structure, but is inferior to the active matrix system in terms of display quality and multi-division (high definition). Therefore, there is a demand for a technology that can realize the active matrix system at a manufacturing cost comparable to that of the passive matrix system.
Conventionally, switching elements used in the active matrix method include a thin film diode (TFD) of a two-terminal drive element and a thin film transistor (TFT) of a three-terminal drive element. As can be seen from the fact that a three-terminal driving element requires three terminals in principle, three wirings are required for one element, and therefore the aperture ratio cannot be increased. In addition, due to the complexity of the structure, the manufacturing process requires 6 or more masks, which causes an increase in manufacturing cost.
[0003]
On the other hand, the two-terminal drive element has a merit that the aperture ratio can be increased and the manufacturing cost can be reduced because the structure of the diode is particularly simple.
The two-terminal drive element has a simple structure in which a non-linear resistance film is sandwiched between electrodes. However, in the process of forming the two-terminal drive element, about three masks are required, and each A highly accurate alignment process of the mask was essential. This will be specifically described below.
[0004]
Currently, the only commercially available two-terminal drive element is a tantalum oxide MIM type diode made by tantalum anodic oxidation. As shown in FIG. 9, the structure for one pixel includes a lower electrode 100, a non-linear resistance film 102 provided on the lower electrode 100, and an upper electrode 104 provided on the non-linear resistance film 102. A portion where the lower electrode 100 and the upper electrode 104 overlap, that is, a three-layer structure portion 106 indicated by hatching, is a thin film diode. FIG. 10 is a plan view when this is used as an array. The manufacturing process of this MIM type diode array is as follows.
[0005]
First, the lower electrode 100 is formed on a substrate and patterned by photolithography. Next, a non-linear resistance film 102 is formed on the lower electrode 100, and the lower electrode 100 is aligned and patterned. Next, the upper electrode 104 is deposited on the nonlinear resistance film 102, and the lower nonlinear resistance film 102 and the lower electrode 100 are aligned and patterned.
Since high-accuracy alignment with three masks is necessary in this way, a technique that can eliminate the alignment process of the terminal drive elements is necessary to approach the manufacturing cost level of the passive matrix method.
[0006]
Japanese Patent Publication No. 5-8808 proposes a structure of a two-terminal drive element that does not require an alignment step as a drive element for a transmissive liquid crystal display.
As shown in FIG. 11, a non-linear resistance film 110 is formed on the entire upper surface of the lower electrode 108, and the entire surface of the lower electrode 108 is a thin film diode. In FIG. 11, reference numeral 112 denotes a lower substrate, 114 denotes an upper substrate, 116 denotes a counter electrode, and 118 denotes a liquid crystal.
Since only the non-linear resistance film 110 needs to be formed on the upper surface of the lower electrode 108, an alignment step is not necessary.
[0007]
On the other hand, the electrical characteristics of a thin film diode are generally designed by changing the material, film thickness, and area of the nonlinear resistance film. Conventionally used tantalum oxide has a large dielectric constant, and a thin film diode has a large electric capacity. If the electric capacity increases, the voltage applied to the liquid crystal connected in series decreases, and the display function deteriorates. For this reason, it is desired to reduce the area of the thin film diode as much as possible and to reduce the electric capacity of the thin film diode. Conventionally, this small amount of electric capacity has been dealt with by a laterite structure or a fine processing technique.
[0008]
[Problems to be solved by the invention]
According to the technique described in the above Japanese Patent Publication No. 5-8808, since the alignment step can be eliminated, the manufacturing cost can be reduced correspondingly, and the manufacturing cost of the active matrix system can be reduced to the manufacturing cost of the passive matrix system. It can be seen as one method for approaching
However, when the area of the non-linear resistance film is made larger than the area of the lower electrode, the amount of current greatly exceeds the desired amount. For this reason, in this technique, the amount of current is controlled by changing the oxygen content of a-Si: O: H used for the nonlinear resistance film. However, when such measures are taken, Japanese Patent Publication No. 2583794 is disclosed. As shown in the above, the electrical characteristics of the thin film diode are deteriorated, and the originally required function cannot be performed sufficiently.
[0009]
Of the electrical characteristics required for thin film diodes, the most important is the steepness of the IV curve. In other words, it means that the ratio of the current value flowing when the switching function is ON and OFF is large. When ON, a large amount of current flows to increase the response speed, and when OFF, it is necessary to prevent extra current from flowing and applying a voltage to the liquid crystal. This is because the display contrast that is important for display quality is determined by the amount of current at OFF.
If the electrical characteristics deteriorate and the IV curve necessary for the active matrix driving element becomes gentle, the function as the driving element does not sufficiently function. From this point of view, the technology described in Japanese Patent Publication No. 5-8808 can reduce the manufacturing cost, but “advantage regarding display quality and multi-division” which is an advantage of the active matrix type driving element. Will be sacrificed.
[0010]
On the other hand, it can be said that the reduction in the electric capacity of thin film diodes has reached the limit in the laterite structure and microfabrication in consideration of the technological trend of large area and high definition.
The technology for reducing the capacitance of the thin film diode, that is, the technology for miniaturizing the thin film diode and the technology for eliminating the alignment process are also desired for the following reasons.
In general, a liquid crystal display panel is formed of a glass substrate, but in recent years, a liquid crystal display panel (PFD) using a film of plastic or the like as a substrate has been commercialized. PFD has a characteristic not found in conventional glass that it is lightweight, hard to break, and can be bent. However, the plastic film used as the substrate has low heat resistance, and a conventional manufacturing process formed on a glass substrate cannot be applied.
For this reason, in the conventional PFD, the passive matrix system which does not have a switching element on a board | substrate is applied. However, this method will be disadvantageous in future technological trends such as high-definition precision and large screen. Therefore, research for applying the active matrix method to PFD has recently been conducted.
[0011]
In order to apply the active matrix method to a plastic substrate, a fine switching element must be formed on the substrate. However, it is known that the plastic substrate expands and contracts due to heat and dehydration during the process. This expansion and contraction was close to 1000 ppm, and mask alignment was very difficult. For this reason, conventionally, the design has been loosened or the same-size stepper is used. However, it can be said that the limit has been reached in consideration of the larger screen and higher definition.
In addition, the plastic substrate can be produced in a roll-to-roll system due to its characteristic flexibility. This roll-to-roll production method is much more efficient in terms of production cost than the conventional method, but it is impossible with the current technology to perform a highly accurate alignment process in this method.
[0012]
Therefore, the present invention can eliminate the alignment process as much as possible, or can eliminate the high accuracy of alignment, can cope with high definition with a large area and high definition without degrading the diode characteristics, The object is to provide a thin film diode that can be produced in a roll-to-roll system.
[0013]
[Means for Solving the Problems]
Conventional device miniaturization is intended to reduce the area of the non-linear resistance film itself, and therefore limits the approach in microfabrication, and cannot eliminate the condition of alignment with respect to the area.
When considering a small area where voltage is applied on the nonlinear resistance film, the electric flow rate can be adjusted regardless of the area of the nonlinear resistance film by manipulating the number or density of these minute areas, and the reduction of the area reduces the area. An extreme level is possible compared to the approach by. Further, since it does not relate to the area of the non-linear resistance film itself, the alignment process, which is the alignment of the areas, is meaningless and becomes unnecessary. This is the gist of the present invention.
Under such an idea, in the invention according to claim 1, the lower electrode provided on the substrate, the nonlinear resistance film provided on the lower electrode, the insulating film provided on the nonlinear resistance film, and the insulating film in the thin-film diode and an upper electrode provided on said insulating film includes a conductive particle, a portion corresponding to the conductive particles of the non-linear resistance film, the upper electrode and electrically It is connected and a configuration is adopted in which a voltage is applied to this portion .
[0014]
According to a second aspect of the present invention, in the thin film diode according to the first aspect, the upper electrode is divided into a plurality of electrode pieces for one pixel .
[0021]
【Example】
Embodiments of the present invention will be described below with reference to the drawings.
As shown in FIG. 1 (a partially cutaway plan view), the thin-film diode in this example is formed of a lower electrode 2, a non-linear resistance film 4 provided on the lower electrode 2, and a non-linear resistance film 4. Are formed in a four-layer structure including an organic insulating film 6 provided on the upper surface 8 and an upper electrode 8 for hatching display (not sectional display) provided on the insulating film 6. The upper electrode 8 is divided into a plurality of electrode pieces 8a.
FIG. 1 shows a configuration for one pixel, and FIG. 2 is a plan view in the case where this is an array. 3 is a cross-sectional view taken along line AA in FIG. 2, and FIG. 4 is a cross-sectional view taken along line BB in FIG.
[0022]
3 and 4, reference numeral 10 denotes the lower substrate 10 on which the lower electrode 2 is provided, 12 denotes a liquid crystal, 14 denotes a counter electrode, and 16 denotes an upper substrate on which the counter electrode 14 is provided.
The insulating film 6 is a member for applying a voltage only to an arbitrary region of the non-linear resistance film 4. As shown in FIG. 5, the insulating film 6 includes conductive particles 18 covered with the conductive particles 18. Yes. The conductive particles 18 exist in a state in which a part thereof protrudes from the front and back surfaces of the insulating film 6.
A minute region corresponding to each conductive particle 18 in the nonlinear resistance film 4 is a portion electrically connected to the upper electrode 8 and is a region to which a voltage is applied. Therefore, the insulating film 6 is a member having both a conductive region and an insulating region.
[0023]
Such a configuration means that the functioning region of the non-linear resistance film 4 can be freely adjusted by adjusting the concentration, that is, the content of the conductive particles 18.
In the conventional technique for reducing the size of the element by reducing the entire area of the non-linear resistance film 4, it is necessary to rely on a fine processing technique that directly approaches the shape of the non-linear resistance film 4 itself. However, if the region where the voltage is applied is changed according to the number or density of the conductive particles 18 as in the present embodiment, the region where the nonlinear resistive film 4 functions regardless of the area and shape of the nonlinear resistive film 4. Can be ultrafinely and arbitrarily formed with a particle size level.
[0024]
As described above, the adjustment of the functioning region of the non-linear resistance film 4 is adjusted according to the degree of aggregation of the ultra-fine regions, so that it does not roughly relate to the shape of the non-linear resistance film 4. The alignment process that existed in relation to the shape can be made unnecessary, or the high accuracy of the alignment process can be eliminated due to the looseness in design. Unlike the need for the alignment process by forming the nonlinear resistance film 4 on the entire surface of the lower electrode 2 as in the technique described in Japanese Patent Publication No. 5-8808, there is no need to change the composition of the nonlinear resistance film 4. The electrical characteristics of the nonlinear resistive film 4 are not reduced.
Further, even when tantalum oxide is used for the non-linear resistance film 4, its electric capacity can be easily reduced, in other words, the IV characteristics can be varied, and thereby the IV characteristics can be optimized.
[0025]
Next, a manufacturing process of the thin film diode in this embodiment will be described with reference to FIG.
First, the lower electrode 2 is formed on the lower substrate 10 (FIG. 6A).
The material of the lower electrode 2 is Al, Ni, Cu, Au, Ag, Cr, Mo, Ta, Zn, Fe, Ti, W, Sn, Pb, Pt, In, etc., or a composite metal or organic substance thereof. And semiconductors. Since the lower electrode 2 is required to have low resistance and flexibility, Al, Ni, Cu and the like are particularly preferable.
[0026]
Next, a nonlinear resistance film 4 is formed on the lower electrode 2 (FIG. 6B).
As the material of the nonlinear resistance film 4, Si, a-Si, a-Si: H, a-Si: O: H, a-Si: N: H, a-Si: F, a-Si: N: F A-Si: O: F, porous silicon, SiC, ZnO, ZnSe, CdTe, AlGa, InP, GaAs, InSb, GaP, GaN, AlP, InN, InAs, NaCl, AgBr, CuCl, and the like, and their composites Semiconductor materials, insulators such as Si4N3, SiO2, and i-C, or organic materials. In particular, a-Si: O: H and a-Si: N: H are suitable materials. When the lower substrate 10 is made of an organic material such as plastic, it is desirable to use the same material as the lower substrate 10 in consideration of stress and the like. Therefore, the non-linear resistance film 4 conventionally formed of an inorganic material can be formed of an organic material such as 3-alkylthiophene. In this case, there arises a problem that the mobility and thus the amount of current cannot be increased. However, the diode area may be increased to some extent contrary to the tantalum oxide of the MIM type diode. This can be dealt with by increasing the conductive region of the insulating film 6, that is, by increasing the content of the conductive particles 18.
[0027]
Next, an insulating film 6 is formed on the nonlinear resistance film 4 (FIG. 6C).
Examples of the material of the insulating portion of the insulating film 6 (in other words, the binder material of the conductive particles 18) include organic substances such as polyimide, epoxy resin, PET, PC, and PES, and inorganic substances such as SiO 2 and SiN. The insulating portion is selected in consideration of etching simultaneously with the upper and lower layers.
Examples of the material of the conductive particles 18 include Al, Ni, Cu, Au, Ag, Cr, Mo, Ta, Zn, Fe, Ti, W, Sn, Pb, Pt, In, and the like, and metals of these alloys. Examples of the film forming method include coating, spraying, and sputtering.
The size of the conductive particles 18 may be about 1 nm to 10 μm, but about 10 nm to 1 μm is appropriate considering the film thickness and electrode area. The particle concentration is about 1e-6 to 10000 / μm ² , but when the particle size is about 0.1 μm and the upper electrode 8 is about 100 μm ² , the particle concentration is 1e-4 to 1 / μm 2. ² is the appropriate amount.
[0028]
Next, the upper electrode 8 is formed on the insulating film 6 (FIG. 6D).
Materials for the upper electrode 8 include Al, Ni, Cu, Au, Ag, Cr, Mo, Ta, Zn, Fe, Ti, W, Sn, Pb, Pt, In, and the like, metals, organics, and semiconductors of these alloys. Etc. Since the upper electrode 8 is used as a reflector, it is desired to have a sufficient reflectance, and Al, Ag, etc. are suitable materials.
In addition, since the low resistance is not particularly desired for the upper electrode 8, it is desirable to consider not only the film forming method such as sputtering but also the production cost such as silk printing and spraying. In this case, patterning by printing or the like can be considered, and the number of steps can be reduced.
[0029]
Next, a resist 20 for photolithography is applied on the upper electrode 8 which is the uppermost part of the four-layer structure, and the resist 20 is patterned by exposing from a mask (not shown). (FIG. 6 (e)). This patterning forms a divided structure in the AA direction of FIG.
Next, etching is performed from above the patterned resist 20 (FIG. 6F). Etching is usually performed by wet etching using a solution. However, for example, when the lower substrate 10 is made of plastic, damage to the lower substrate 10 can be reduced by dry etching.
For the etching, it is desirable to simultaneously etch the four layers of the lower electrode 2, the non-linear resistance film 4, the insulating film 6, and the upper electrode 8 previously formed. As a result, it is possible to eliminate the need for alignment with the lower layer, which has been conventionally performed.
[0030]
Finally, when the divided structure of the upper electrode 8 is not patterned by printing or the like, it is necessary to pattern in a direction (BB direction in FIG. 2) orthogonal to the etching performed previously. Therefore, the resist 20 is patterned corresponding to the divided structure of the upper electrode 8 (FIG. 6G).
Next, selective etching is performed from the top of the patterned resist 20 so as to stop only at the upper electrode 8 (FIG. 6H), and then the resist 20 is peeled off (FIG. 6I). The number of divisions of the upper electrode 8 can be about 2 to 100,000, but considering the reflectance of the upper electrode 8 and the like, about 2 to 1000 is appropriate.
When the upper electrode 8 is divided into a large number in this way, as shown in FIG. 4, even if there is an electrode piece 8a located immediately below the edge with respect to the counter electrode 14, the remaining electrodes of the electrode piece 8a. Since the proportion of the piece 8a group is small, the influence of the alignment on the counter electrode 14 is negligible. Therefore, in the past, it was necessary to align the counter electrode 14 and the upper electrode 8 with high accuracy. However, the alignment can be relaxed by using a divided configuration as in this embodiment.
Further, by dividing the upper electrode 8, the region where the voltage is applied in the non-linear resistance film 4 can be changed synergistically in relation to the distribution of the conductive particles 18, thereby further improving the miniaturization of the thin film diode. Can do.
[0031]
Next, a reference example will be described.
This reference example is characterized in that a conductive region of a member for applying a voltage only to an arbitrary region of the nonlinear resistance film is formed as a hole.
The manufacturing process of the thin film diode in this reference example will be described with reference to FIG.
First, as in the above embodiment, the lower electrode 2 is formed on the lower substrate 10 (FIG. 7A), and then the nonlinear resistance film 4 is formed on the lower electrode 2 (FIG. 7B). ).
As the material of the nonlinear resistance film 4, Si, a-Si, a-Si: H, a-Si: O: H, a-Si: N: H, a-Si: F, a-Si: N: F A-Si: O: F, porous silicon, SiC, ZnO, ZnSe, CdTe, AlGa, InP, GaAs, InSb, GaP, GaN, AlP, InN, InAs, NaCl, AgBr, CuCl, and the like, and their composites Semiconductor materials, insulators such as Si4N3, SiO2, and i-C, or organic materials. In particular, a-Si: O: H and a-Si: N: H are suitable materials. When the lower substrate 10 is made of an organic material such as plastic, it is desirable to use the same material as the lower substrate 10 in consideration of stress and the like.
Therefore, the non-linear resistance film 4 conventionally formed of an inorganic material can be formed of an organic material such as 3-alkylthiophene. In this case, there arises a problem that the mobility and thus the amount of current cannot be increased. However, the diode area may be increased to some extent contrary to the tantalum oxide of the MIM type diode. This can be dealt with by increasing the conductive region of the insulating film 22 described later.
[0032]
Next, an insulating film 22 is formed on the nonlinear resistance film 4 (FIG. 7C). The insulating film 22 is a member for applying a voltage only to an arbitrary region of the non-linear resistance film 4 like the insulating film 6 in the above embodiment.
Examples of the material of the insulating film 22 include inorganic substances such as oxides or nitrides such as SiO 2 and organic substances. Examples of the film forming method include sputtering, vapor deposition, coating, and spraying. Although the film thickness varies depending on the conditions, it may be several nanometers to several micrometers in the same manner as the nonlinear resistance film 4 in the lower part. The material of the insulating film 22 is selected in consideration of etching simultaneously with the upper and lower layers.
[0033]
Next, a resist 24 is applied on the insulating film 22 (FIG. 7D), and the resist 24 is exposed with a mask 28 having dots (holes) 26 (FIG. 7E). The size and density of the dots 26 are designed from the required thin film diode electrical characteristics. For example, when a-Si: O: H having a film thickness of 100 nm is used for the non-linear resistance film 4, the area ratio of the inside to the outside of the dots 26 is about 1 to 10 to 1000. It is desirable to make the size of the dots 26 as small as possible. As a result, the number of dots 26 for one element can be increased, and variations in element characteristics due to errors in the number of dots 26 can be reduced. In other words, variations in the electrical characteristics of the elements can be suppressed within a certain allowable range without highly accurate alignment.
[0034]
After the resist 24 is exposed, selective etching is performed so that only the insulating film 22 stops, and holes 30 are formed in the insulating film 22. Thereafter, the resist 24 is removed (FIG. 7F). If a resist exhibiting photosensitivity is used for the insulating film 22, the holes 30 can be directly formed by photoetching, and the manufacturing process can be simplified. However, in this case, an etchant for later etching must be selected.
Next, the upper electrode 8 is formed on the insulating film 22 (FIG. 7G).
As a result, the upper electrode 8 is electrically connected to the nonlinear resistance film 4 through the holes 30. Therefore, by changing the diameter and density of the holes 30, the functioning region of the nonlinear resistance film 4 can be freely adjusted regardless of the area of the nonlinear resistance film 4.
The material and the like of the upper electrode 8 are as described in the above embodiment.
[0035]
Next, a resist 32 for photolithography is applied on the upper electrode 8 which is the uppermost part of the four-layer structure, and the resist 20 is patterned by exposing from a mask (not shown). (FIG. 7 (h)). This patterning forms a divided structure in the AA direction of FIG.
Next, etching is performed from above the patterned resist 32 (FIG. 7I). Etching is usually performed by wet etching using a solution. However, for example, when the lower substrate 10 is made of plastic, damage to the lower substrate 10 can be reduced by dry etching.
For the etching, it is desirable to simultaneously etch the four layers of the lower electrode 2, the non-linear resistance film 4, the insulating film 22, and the upper electrode 8 previously formed. As a result, it is possible to eliminate the need for alignment with the lower layer, which has been conventionally performed.
[0036]
Finally, when the divided structure of the upper electrode 8 is not patterned by printing or the like, it is necessary to pattern in a direction (BB direction in FIG. 2) orthogonal to the etching performed previously. Therefore, the resist 32 is patterned corresponding to the divided structure of the upper electrode 8 (FIG. 7J).
Next, selective etching is performed from the upper part of the patterned resist 32 so as to stop only at the upper electrode 8, and then the resist 20 is peeled off (FIG. 7 (k)). The number of divisions of the upper electrode 8 is as described in the above embodiment.
In each of the above embodiments, the film having both the conductive region and the insulating region is provided between the nonlinear resistance film and the upper electrode, but may be provided between the lower electrode and the nonlinear resistance film.
[0037]
【The invention's effect】
According to the first, second, third, or fourth aspect of the invention, a voltage is applied only to an arbitrary region (a minute region) of the nonlinear resistance film, and the region where the nonlinear resistance film functions depending on the number and density of the regions. Therefore, the device can be miniaturized beyond the limit of microfabrication. As a result, it is possible to cope with a large area and high definition at a high level.
In addition, since the alignment process can be eliminated or the high accuracy of the alignment can be eliminated, the manufacturing cost can be reduced, and the roll-to-roll production using a plastic substrate is also possible.
[0038]
According to the invention described in claim 5, 6, 7, or 8, since the upper electrode is divided, the alignment accuracy with respect to the counter electrode can be relaxed in addition to the effect described in claim 1, 2, 3, or 4. Can be further promoted.
[Brief description of the drawings]
FIG. 1 is a partially cutaway plan view showing the configuration of one pixel of a thin film diode in an embodiment of the present invention.
FIG. 2 is a plan view when the configuration shown in FIG. 1 is an array.
FIG. 3 is a cross-sectional view taken along line AA in FIG.
4 is a cross-sectional view taken along line BB in FIG.
FIG. 5 is a perspective view of an insulating film.
6 is a cross-sectional view showing a manufacturing process of the thin film diode shown in FIG. 1. FIG.
FIG. 7 is a cross-sectional view showing a manufacturing process of a thin film diode in a reference example.
8 is a plan view of an exposure mask used in the reference example shown in FIG.
FIG. 9 is a plan view showing a configuration of one pixel of a conventional thin film diode.
10 is a plan view when the configuration shown in FIG. 9 is an array. FIG.
FIG. 11 is a cross-sectional view of another conventional thin film diode.
[Explanation of symbols]
2 Lower electrode 4 Nonlinear resistance film 6 Insulating film 8 Upper electrode 8a Electrode piece 18 Conductive particle 22 Insulating film 30 Void

Claims

In a thin film diode comprising a lower electrode provided on a substrate, a nonlinear resistance film provided on the lower electrode, an insulating film provided on the nonlinear resistance film, and an upper electrode provided on the insulating film ,
The insulating film contains conductive particles, and the portion of the nonlinear resistive film corresponding to the conductive particles is electrically connected to the upper electrode, and voltage is applied to this portion. Thin film diode characterized by.

The thin film diode of claim 1.
A thin-film diode, wherein the upper electrode is divided into a plurality of electrode pieces for one pixel .