JPH11214601A - リードフレーム - Google Patents
リードフレームInfo
- Publication number
- JPH11214601A JPH11214601A JP1625498A JP1625498A JPH11214601A JP H11214601 A JPH11214601 A JP H11214601A JP 1625498 A JP1625498 A JP 1625498A JP 1625498 A JP1625498 A JP 1625498A JP H11214601 A JPH11214601 A JP H11214601A
- Authority
- JP
- Japan
- Prior art keywords
- island
- frame
- lead
- lead terminal
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 機械的強度を維持しつつ、アイランドサイズ
を大きくし且つコストダウンが可能なリードフレームを
提供する。 【解決手段】 平行に延在する２本の枠体部１１ａ、１
１ｂと、２本の枠体部１１ａ、１１ｂの両方に保持され
た、半導体チップを固着するためのアイランド１２と、
枠体部１１ａ、１１ｂの一方に保持され且つ前記アイラ
ンド１２に先端を近接する、複数本の外部接続用のリー
ド端子１３とを具備し、リード端子１３を潰し加工した
薄肉部で構成し、アイランド１２と枠体部１１ａ、１１
ｂを潰し加工していない厚肉部で構成する。
を大きくし且つコストダウンが可能なリードフレームを
提供する。 【解決手段】 平行に延在する２本の枠体部１１ａ、１
１ｂと、２本の枠体部１１ａ、１１ｂの両方に保持され
た、半導体チップを固着するためのアイランド１２と、
枠体部１１ａ、１１ｂの一方に保持され且つ前記アイラ
ンド１２に先端を近接する、複数本の外部接続用のリー
ド端子１３とを具備し、リード端子１３を潰し加工した
薄肉部で構成し、アイランド１２と枠体部１１ａ、１１
ｂを潰し加工していない厚肉部で構成する。
Description
【０００１】
【発明の属する技術分野】本発明は外形寸法を小型化し
た半導体装置に適したリードフレームに関する。
た半導体装置に適したリードフレームに関する。
【０００２】
【従来の技術】図４（Ａ）に、ディスクリート型半導体
装置の製造に用いるリードフレームの一例を示した。同
図を参照して、リードフレームは、半導体チップを搭載
するためのアイランド１と、アイランド１に先端を近接
するリード端子２と、これらを保持するための枠体３と
からなり、これらは板厚が０．５〜１．５ｍｍの銅型ま
たは鉄系の金属素材から図示したパターンにエッチング
またはスタンピングによって打ち抜くことにより製造さ
れる。
装置の製造に用いるリードフレームの一例を示した。同
図を参照して、リードフレームは、半導体チップを搭載
するためのアイランド１と、アイランド１に先端を近接
するリード端子２と、これらを保持するための枠体３と
からなり、これらは板厚が０．５〜１．５ｍｍの銅型ま
たは鉄系の金属素材から図示したパターンにエッチング
またはスタンピングによって打ち抜くことにより製造さ
れる。
【０００３】図４（Ｂ）はその断面形状を示す。通常
は、上記の板厚が一様なる素材から加工することで、ア
イランド１、リード端子２、及び枠体３が同じ厚みを有
する。パッケージの軽薄短小化と、収納チップの大容量
化を同時に押し進めた場合、アイランド１とリード端子
２との間隔を狭めることが急務となる。通常、アイラン
ド１とリード端子２とを分離する際は、エッチングにし
ろ打ち抜きにしろ板厚と同程度の抜きしろを必要とす
る。また、アイランド１には搭載する半導体チップの発
熱に応じた熱容量を持たせることが必要である。
は、上記の板厚が一様なる素材から加工することで、ア
イランド１、リード端子２、及び枠体３が同じ厚みを有
する。パッケージの軽薄短小化と、収納チップの大容量
化を同時に押し進めた場合、アイランド１とリード端子
２との間隔を狭めることが急務となる。通常、アイラン
ド１とリード端子２とを分離する際は、エッチングにし
ろ打ち抜きにしろ板厚と同程度の抜きしろを必要とす
る。また、アイランド１には搭載する半導体チップの発
熱に応じた熱容量を持たせることが必要である。
【０００４】そこで、図４（Ｃ）に示したような、アイ
ランド１に対してリード端子２の板厚を薄くした異形材
の材料を準備し、板厚が薄い箇所で素材をエッチング又
は打ち抜くことにより、アイランド１とリード端子２と
の間隔を狭めたリードフレームを用いることが検討され
た。このリードフレームは、アイランド１になる箇所の
板厚が厚くリード端子２になる箇所が薄い異形材料を金
型の押し出しによって製造し、製造した異形材料をエッ
チングまたはスタンピング加工で打ち抜き、更にアイラ
ンド１に対して曲げ加工を施すことにより製造される。
ランド１に対してリード端子２の板厚を薄くした異形材
の材料を準備し、板厚が薄い箇所で素材をエッチング又
は打ち抜くことにより、アイランド１とリード端子２と
の間隔を狭めたリードフレームを用いることが検討され
た。このリードフレームは、アイランド１になる箇所の
板厚が厚くリード端子２になる箇所が薄い異形材料を金
型の押し出しによって製造し、製造した異形材料をエッ
チングまたはスタンピング加工で打ち抜き、更にアイラ
ンド１に対して曲げ加工を施すことにより製造される。
【０００５】
【発明が解決しようとする課題】しかしながら、リード
端子２の板厚を極限まで薄くしていくと、リード端子２
と枠体３とが同じ板厚を持つ従来のフレームでは枠体３
の機械的強度が不足しはじめ、枠体３に設けた位置合わ
せ用の送り孔４の位置精度等を維持できなくなるという
欠点があった。
端子２の板厚を極限まで薄くしていくと、リード端子２
と枠体３とが同じ板厚を持つ従来のフレームでは枠体３
の機械的強度が不足しはじめ、枠体３に設けた位置合わ
せ用の送り孔４の位置精度等を維持できなくなるという
欠点があった。
【０００６】更に、異形素材はそれ自体が高価な材料で
あり、そのため半導体装置のコストダウンが困難である
欠点があった。
あり、そのため半導体装置のコストダウンが困難である
欠点があった。
【０００７】
【課題を解決するための手段】本発明は上記従来の欠点
に鑑み成されたもので、板厚一様なる材料に潰し加工を
施すことによりリード端子を形成する箇所の板厚を部分
的に薄くし、該薄くした箇所で打ち抜くことにより、ア
イランドとリード端子間の間隔を狭め、且つ枠体の板厚
を十分に厚く維持して機械的強度を保つことができるリ
ードフレームを提供するものである。
に鑑み成されたもので、板厚一様なる材料に潰し加工を
施すことによりリード端子を形成する箇所の板厚を部分
的に薄くし、該薄くした箇所で打ち抜くことにより、ア
イランドとリード端子間の間隔を狭め、且つ枠体の板厚
を十分に厚く維持して機械的強度を保つことができるリ
ードフレームを提供するものである。
【０００８】
【発明の実施の形態】以下に本発明のリードフレームを
詳細に説明する。図１は本発明の一実施の形態を説明す
るための（Ａ）平面図、（Ｂ）側面図である。本発明の
リードフレーム１０は、平行に延在する２本の枠体１１
ａ、１１ｂと、半導体チップを固着するためのアイラン
ド１２と、アイランド１２に先端を近接する複数本の外
部接続用リード端子１３を具備する。アイランド１２
は、一方の枠体１１ａに対しては２本のタイバー１４で
連結され、他方の枠体１１ｂに対してはリード端子１３
と平行に延在するリード１５で連結されている。リード
１５には、アイランド１２上に半導体チップを搭載した
ときにその表面とリード端子の表面とが同じ高さとなる
ように曲げ加工が施されている。リード端子１３は他方
の枠体１１ｂに連結され、その先端部はワイヤボンディ
ングのセカンドポストとなるように拡張されている。
詳細に説明する。図１は本発明の一実施の形態を説明す
るための（Ａ）平面図、（Ｂ）側面図である。本発明の
リードフレーム１０は、平行に延在する２本の枠体１１
ａ、１１ｂと、半導体チップを固着するためのアイラン
ド１２と、アイランド１２に先端を近接する複数本の外
部接続用リード端子１３を具備する。アイランド１２
は、一方の枠体１１ａに対しては２本のタイバー１４で
連結され、他方の枠体１１ｂに対してはリード端子１３
と平行に延在するリード１５で連結されている。リード
１５には、アイランド１２上に半導体チップを搭載した
ときにその表面とリード端子の表面とが同じ高さとなる
ように曲げ加工が施されている。リード端子１３は他方
の枠体１１ｂに連結され、その先端部はワイヤボンディ
ングのセカンドポストとなるように拡張されている。
【０００９】リード端子１３を連結した他方の枠体１１
ｂには、各製造工程においてリードフレーム１０を一定
ピッチで送るための送り孔１６が等間隔で設けられてい
る。一組の枠体１１ａ、１１ｂに対して１０〜３０個の
半導体装置を製造できるように同じパターンが繰り返し
形成されている。尚、１７はアイランド１２の周辺に設
けた潰し加工部分であって、つぶした部分に樹脂が入り
込むことによってアイランド１２が樹脂から剥離するこ
とを防止している。
ｂには、各製造工程においてリードフレーム１０を一定
ピッチで送るための送り孔１６が等間隔で設けられてい
る。一組の枠体１１ａ、１１ｂに対して１０〜３０個の
半導体装置を製造できるように同じパターンが繰り返し
形成されている。尚、１７はアイランド１２の周辺に設
けた潰し加工部分であって、つぶした部分に樹脂が入り
込むことによってアイランド１２が樹脂から剥離するこ
とを防止している。
【００１０】そして、リード端子１３（リード１５を含
めて）は裏面側から潰し加工を受けた箇所に設けられて
おり、このリードフレーム１０は、アイランド１２と枠
体部１１ａ、１１ｂで１．０ｍｍ程度、リード端子１３
で０．５ｍｍ程度の板厚を有する。アイランド１２とリ
ード端子１３の先端部とは、前記潰し加工によって板厚
が薄く加工された箇所で分離されている。
めて）は裏面側から潰し加工を受けた箇所に設けられて
おり、このリードフレーム１０は、アイランド１２と枠
体部１１ａ、１１ｂで１．０ｍｍ程度、リード端子１３
で０．５ｍｍ程度の板厚を有する。アイランド１２とリ
ード端子１３の先端部とは、前記潰し加工によって板厚
が薄く加工された箇所で分離されている。
【００１１】図２は上記のリードフレーム１０の製造方
法を示す断面図である。図２（Ａ）を参照して、上記の
リードフレーム１０は、例えば、約１．０ｍｍ厚の銅系
または鉄系の金属材料で形成された帯状あるいは矩形状
の、板厚一様なる金属薄板２０を準備する。次いで図２
（Ｂ）を参照して、アイランド１２と枠体部１１ａ、１
１ｂを除き、リード端子１３を形成する予定箇所に潰し
加工２１を施す。潰し加工２１はスタンピングによって
行われ、該スタンピング加工により板厚を１．０ｍｍか
ら０．５ｍｍまで薄く加工する。そして図２（Ｃ）を参
照して、金属薄板２０をエッチング、または打ち抜き加
工によって図１に示したパターンに形成する。上述した
ように、アイランド１２とリード端子１３との間は、潰
し加工２１を施して板厚を薄くした箇所で分離する。板
厚を薄くしたことにより、アイランド１２とリード端子
１３との間隔をその８０％である０．４ｍｍ程度まで詰
めることが可能である。そして、該加工を行った後に再
度スタンピング加工を行うことによりアイランド１２の
潰し加工部分１７や、リード１５の曲げ加工を施すこと
により本発明のリードフレーム１０が完成する。
法を示す断面図である。図２（Ａ）を参照して、上記の
リードフレーム１０は、例えば、約１．０ｍｍ厚の銅系
または鉄系の金属材料で形成された帯状あるいは矩形状
の、板厚一様なる金属薄板２０を準備する。次いで図２
（Ｂ）を参照して、アイランド１２と枠体部１１ａ、１
１ｂを除き、リード端子１３を形成する予定箇所に潰し
加工２１を施す。潰し加工２１はスタンピングによって
行われ、該スタンピング加工により板厚を１．０ｍｍか
ら０．５ｍｍまで薄く加工する。そして図２（Ｃ）を参
照して、金属薄板２０をエッチング、または打ち抜き加
工によって図１に示したパターンに形成する。上述した
ように、アイランド１２とリード端子１３との間は、潰
し加工２１を施して板厚を薄くした箇所で分離する。板
厚を薄くしたことにより、アイランド１２とリード端子
１３との間隔をその８０％である０．４ｍｍ程度まで詰
めることが可能である。そして、該加工を行った後に再
度スタンピング加工を行うことによりアイランド１２の
潰し加工部分１７や、リード１５の曲げ加工を施すこと
により本発明のリードフレーム１０が完成する。
【００１２】図３（Ａ）は、斯かるリードフレームを用
いて製造した半導体装置の一例を示す断面図である。こ
の半導体装置は、アイランド１２上に半導体チップ３０
をダイボンドし、チップ上の電極パッドとリード端子１
３の先端の拡張部とをワイヤ３１でワイヤボンドし、主
要部を樹脂３２でトランスファーモールドし、タイバー
１４他を切断して各々の装置をリードフレーム１０から
分離すると共に、樹脂３２より外部に導出されたリード
端子１３を表面実装用にＺ字型に折り曲げたものであ
る。
いて製造した半導体装置の一例を示す断面図である。こ
の半導体装置は、アイランド１２上に半導体チップ３０
をダイボンドし、チップ上の電極パッドとリード端子１
３の先端の拡張部とをワイヤ３１でワイヤボンドし、主
要部を樹脂３２でトランスファーモールドし、タイバー
１４他を切断して各々の装置をリードフレーム１０から
分離すると共に、樹脂３２より外部に導出されたリード
端子１３を表面実装用にＺ字型に折り曲げたものであ
る。
【００１３】図３（Ｂ）は、他の例を示した断面図であ
る。この装置は、リードフレーム１０が板厚の異なる材
料であることを利用したもので、リード端子１３の端部
に潰し加工２１を受けない厚肉部３３を残しておき、該
厚肉部３３の裏面側を半田付け面とするように構成した
ものである。この場合は、アイランド１２の裏面側と厚
肉部の裏面側とを同じ高さに維持するため、リード１５
には曲げ加工を施さない。この装置では、曲げ加工を施
さない分、各部の寸法を詰めることができ、しかもアイ
ランド１２の裏面とリード端子１３の半田付け部分（厚
肉部３３）とが離間した構造を維持することができる。
る。この装置は、リードフレーム１０が板厚の異なる材
料であることを利用したもので、リード端子１３の端部
に潰し加工２１を受けない厚肉部３３を残しておき、該
厚肉部３３の裏面側を半田付け面とするように構成した
ものである。この場合は、アイランド１２の裏面側と厚
肉部の裏面側とを同じ高さに維持するため、リード１５
には曲げ加工を施さない。この装置では、曲げ加工を施
さない分、各部の寸法を詰めることができ、しかもアイ
ランド１２の裏面とリード端子１３の半田付け部分（厚
肉部３３）とが離間した構造を維持することができる。
【００１４】
【発明の効果】以上説明したように、本発明によれば、
板厚一様なる金属薄板に潰し加工を施すことによって形
成した薄肉部でリード端子１３を形成することにより、
リード端子１２とアイランド１３との間隔を狭め、同一
サイズのパッケージ内に比較的大きなサイズのアイラン
ド１３を収納することができる。よって、従来のリード
フレームよりチップサイズが大きい半導体チップを搭載
することが可能になる利点を有する。
板厚一様なる金属薄板に潰し加工を施すことによって形
成した薄肉部でリード端子１３を形成することにより、
リード端子１２とアイランド１３との間隔を狭め、同一
サイズのパッケージ内に比較的大きなサイズのアイラン
ド１３を収納することができる。よって、従来のリード
フレームよりチップサイズが大きい半導体チップを搭載
することが可能になる利点を有する。
【００１５】更に、枠体１１ａ、１１ｂは板厚が厚い部
分で構成したので、リード端子１３の板厚を極限まで詰
めてもその機械的強度を維持できる。また、潰し加工２
１を形成した後に送り孔１６等のパターンを形成するこ
とで、パターンの寸法精度は維持できる。更に、異形材
というコスト高の素材を用いずに、アイランド１２やリ
ード端子１３などを製造するときの技術の応用であるス
タンピング技術によって、異形材と同じ形状を実現した
ので、半導体装置製造にかかるコストを大幅に減じるこ
とができる。
分で構成したので、リード端子１３の板厚を極限まで詰
めてもその機械的強度を維持できる。また、潰し加工２
１を形成した後に送り孔１６等のパターンを形成するこ
とで、パターンの寸法精度は維持できる。更に、異形材
というコスト高の素材を用いずに、アイランド１２やリ
ード端子１３などを製造するときの技術の応用であるス
タンピング技術によって、異形材と同じ形状を実現した
ので、半導体装置製造にかかるコストを大幅に減じるこ
とができる。
【図１】本発明のリードフレームを説明する為の（Ａ）
平面図、（Ｂ）側面図である。
平面図、（Ｂ）側面図である。
【図２】リードフレームの製造方法を説明する為の側面
図である。
図である。
【図３】半導体装置の一例を示す断面図である。
【図４】従来例を説明する為の（Ａ）平面図、（Ｂ）側
面図、（Ｃ）側面図である。
面図、（Ｃ）側面図である。
Claims (3)
- 【請求項１】 半導体チップを固着するためのアイラン
ドと、前記アイランドに先端を近接する複数本の外部接
続用のリード端子と、前記アイランド及びリード端子を
保持するための枠体部とを具備するリードフレームであ
って、 前記リード端子が潰し加工された薄肉部で構成され、前
記アイランドと前記枠体部が厚肉部で構成されたことを
特徴とするリードフレーム。 - 【請求項２】 平行に延在する２本の枠体部と、前記２
本の枠体部の両方に保持された、半導体チップを固着す
るためのアイランドと、前記枠体部の一方に保持され且
つ前記アイランドに先端を近接する、複数本の外部接続
用のリード端子とを具備するリードフレームであって、 前記リード端子を潰し加工した薄肉部で構成し、前記ア
イランドと前記枠体部を厚肉部で構成したことを特徴と
するリードフレーム。 - 【請求項３】 前記潰し加工がスタンピング加工による
ものであることを特徴とする請求項１または請求項２記
載のリードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1625498A JPH11214601A (ja) | 1998-01-28 | 1998-01-28 | リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1625498A JPH11214601A (ja) | 1998-01-28 | 1998-01-28 | リードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11214601A true JPH11214601A (ja) | 1999-08-06 |
Family
ID=11911437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1625498A Pending JPH11214601A (ja) | 1998-01-28 | 1998-01-28 | リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11214601A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003068962A (ja) * | 2001-08-30 | 2003-03-07 | Rohm Co Ltd | 半導体装置製造用のフレームおよび半導体装置の製造方法 |
-
1998
- 1998-01-28 JP JP1625498A patent/JPH11214601A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003068962A (ja) * | 2001-08-30 | 2003-03-07 | Rohm Co Ltd | 半導体装置製造用のフレームおよび半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6611047B2 (en) | Semiconductor package with singulation crease | |
| US8174096B2 (en) | Stamped leadframe and method of manufacture thereof | |
| US7019388B2 (en) | Semiconductor device | |
| US20080283980A1 (en) | Lead frame for semiconductor package | |
| US20070001276A1 (en) | Semiconductor device and portable apparatus and electronic apparatus comprising the same | |
| US5028741A (en) | High frequency, power semiconductor device | |
| US20090098686A1 (en) | Method of forming premolded lead frame | |
| US6624007B2 (en) | Method of making leadframe by mechanical processing | |
| US7534661B2 (en) | Method of forming molded resin semiconductor device | |
| US5521430A (en) | Semiconductor apparatus and its manufacturing method | |
| US4563811A (en) | Method of making a dual-in-line package | |
| JPH11214601A (ja) | リードフレーム | |
| US10079162B1 (en) | Method for making lead frames for integrated circuit packages | |
| JP2859057B2 (ja) | リードフレーム | |
| JP2517465B2 (ja) | リ―ドフレ―ム | |
| JPH03104265A (ja) | 半導体パッケージの製造方法 | |
| KR100819794B1 (ko) | 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법 | |
| JP2684247B2 (ja) | リードフレームの製造方法 | |
| JPH06350013A (ja) | リードフレーム及び半導体装置並びに半導体装置の製造方法 | |
| JPH0645497A (ja) | 半導体装置およびその製造方法 | |
| JPH07169895A (ja) | リードフレーム及びその製造方法 | |
| JP2557732B2 (ja) | リードフレームおよびその製造方法 | |
| KR100231824B1 (ko) | 다핀 리드 프레임 및 그 제조방법 | |
| JPS5812452Y2 (ja) | 半導体装置 | |
| JPH098194A (ja) | リードフレーム製造方法 |