JPH11212899A - コンピュータと補助記憶装置の結合方式 - Google Patents
コンピュータと補助記憶装置の結合方式Info
- Publication number
- JPH11212899A JPH11212899A JP1654298A JP1654298A JPH11212899A JP H11212899 A JPH11212899 A JP H11212899A JP 1654298 A JP1654298 A JP 1654298A JP 1654298 A JP1654298 A JP 1654298A JP H11212899 A JPH11212899 A JP H11212899A
- Authority
- JP
- Japan
- Prior art keywords
- computer
- storage device
- auxiliary storage
- interface
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 コンピュータに別仕様の新規の補助記憶装置
を結合しようとすると、コンピュータに持つインタフェ
ースを変更する必要がある。 【解決手段】 コンピュータ１に既設のＳＴ５０６イン
タフェースを変更することなく、エミュレート装置３を
結合する。エミュレート装置３は、ＳＴ５０６インタフ
ェースの動作をエミュレートするため、シリアル−パラ
レル変換部４とパラレル−シリアル変換部５と、データ
バッファ６と、補助記憶装置と同容量の記憶容量を持つ
記憶回路７及びこれらを制御するコントロール回路８で
構成する。記憶回路７に代えて、ハードディスクドライ
ブとすることも含む。
を結合しようとすると、コンピュータに持つインタフェ
ースを変更する必要がある。 【解決手段】 コンピュータ１に既設のＳＴ５０６イン
タフェースを変更することなく、エミュレート装置３を
結合する。エミュレート装置３は、ＳＴ５０６インタフ
ェースの動作をエミュレートするため、シリアル−パラ
レル変換部４とパラレル−シリアル変換部５と、データ
バッファ６と、補助記憶装置と同容量の記憶容量を持つ
記憶回路７及びこれらを制御するコントロール回路８で
構成する。記憶回路７に代えて、ハードディスクドライ
ブとすることも含む。
Description
【０００１】
【発明の属する技術分野】本発明は、コンピュータと補
助記憶装置の結合方式に係り、特にコンピュータと補助
記憶装置間のデータ転送のためのインタフェースの変更
対策に関する。
助記憶装置の結合方式に係り、特にコンピュータと補助
記憶装置間のデータ転送のためのインタフェースの変更
対策に関する。
【０００２】
【従来の技術】コンピュータと補助記憶装置との間を接
続するインタフェースとしては、ＳＴ５０６インタフェ
ースがある。このインタフェースを使ったコンピュータ
と補助記憶装置間のデータ転送は、図３に示すフォーマ
ットに従って行われる。
続するインタフェースとしては、ＳＴ５０６インタフェ
ースがある。このインタフェースを使ったコンピュータ
と補助記憶装置間のデータ転送は、図３に示すフォーマ
ットに従って行われる。
【０００３】
【発明が解決しようとする課題】補助記憶装置のインタ
フェースは、その仕様がＳＴ５０６インタフェースのよ
うに、技術進歩によってインタフェースが陳腐化し、そ
のインタフェースに接続できる補助記憶装置の入手が困
難な場合がある。
フェースは、その仕様がＳＴ５０６インタフェースのよ
うに、技術進歩によってインタフェースが陳腐化し、そ
のインタフェースに接続できる補助記憶装置の入手が困
難な場合がある。
【０００４】この結果、別のインタフェース仕様の補助
記憶装置が利用できるよう、コンピュータを改造する必
要が生じ、大掛かりな改造が必要となる。
記憶装置が利用できるよう、コンピュータを改造する必
要が生じ、大掛かりな改造が必要となる。
【０００５】本発明の目的は、コンピュータに接続され
る補助記憶装置を別仕様のインタフェースとするシステ
ム変更にもコンピュータの改造を不要にしたコンピュー
タと補助記憶装置の結合方式を提供することにある。
る補助記憶装置を別仕様のインタフェースとするシステ
ム変更にもコンピュータの改造を不要にしたコンピュー
タと補助記憶装置の結合方式を提供することにある。
【０００６】
【課題を解決するための手段】本発明は、コンピュータ
が持つ既設のインタフェースにエミュレート装置を結合
することにより、ＳＴ５０６インタフェースなどの既設
のインタフェースを変えることなく新規の補助記憶装置
を結合できるようにしたもので、以下の方式を特徴とす
る。
が持つ既設のインタフェースにエミュレート装置を結合
することにより、ＳＴ５０６インタフェースなどの既設
のインタフェースを変えることなく新規の補助記憶装置
を結合できるようにしたもので、以下の方式を特徴とす
る。
【０００７】コンピュータに結合する補助記憶装置を新
規のインタフェースを持つ補助記憶装置に変更するため
の結合方式であって、前記コンピュータが持つ既設のイ
ンタフェースの動作をエミュレートし、前記補助記憶装
置の記憶容量をもつ記憶回路又は外部の補助記憶装置と
の間でデータを転送できるドライブを有するエミュレー
ト装置を該コンピュータに結合することを特徴とする。
規のインタフェースを持つ補助記憶装置に変更するため
の結合方式であって、前記コンピュータが持つ既設のイ
ンタフェースの動作をエミュレートし、前記補助記憶装
置の記憶容量をもつ記憶回路又は外部の補助記憶装置と
の間でデータを転送できるドライブを有するエミュレー
ト装置を該コンピュータに結合することを特徴とする。
【０００８】
【発明の実施の形態】図１は、本発明の実施形態を示す
装置構成図であり、コンピュータ１が補助記憶装置との
接続にＳＴ５０６インタフェース２を備える場合であ
る。
装置構成図であり、コンピュータ１が補助記憶装置との
接続にＳＴ５０６インタフェース２を備える場合であ
る。
【０００９】このコンピュータ１の補助記憶装置として
ＳＴ５０６インタフェースをエミュレートするエミュレ
ート装置３を接続する。エミュレート装置３は、ＳＴ５
０６インタフェースのエミュレート動作を行うために以
下のブロックで構成されている。
ＳＴ５０６インタフェースをエミュレートするエミュレ
ート装置３を接続する。エミュレート装置３は、ＳＴ５
０６インタフェースのエミュレート動作を行うために以
下のブロックで構成されている。
【００１０】シリアル−パラレル変換部４は、コンピュ
ータ１からエミュレート装置３へのデータ書き込み動作
の際、コンピュータからのＭＦＭ（Ｍｏｄｉｆｉｅｄ
Ｆｒｅｑｕｅｎｃｙ Ｍｏｄｕｌａｔｉｏｎ）符号化さ
れたシリアルデータを、クロックとデータに分離し、パ
ラレルデータに変換する。
ータ１からエミュレート装置３へのデータ書き込み動作
の際、コンピュータからのＭＦＭ（Ｍｏｄｉｆｉｅｄ
Ｆｒｅｑｕｅｎｃｙ Ｍｏｄｕｌａｔｉｏｎ）符号化さ
れたシリアルデータを、クロックとデータに分離し、パ
ラレルデータに変換する。
【００１１】パラレル−シリアル変換部５は、シリアル
−パラレル変換部３とは逆に、コンピュータ１がエミュ
レート装置３からデータを読み込む際、データバッファ
６からのパラレルデータをＭＦＭ復号化し、シリアルデ
ータに変換する。
−パラレル変換部３とは逆に、コンピュータ１がエミュ
レート装置３からデータを読み込む際、データバッファ
６からのパラレルデータをＭＦＭ復号化し、シリアルデ
ータに変換する。
【００１２】これら変換部４及び５は、アナログ回路で
構成される他に、ディジタル回路で構成するものもあ
る。
構成される他に、ディジタル回路で構成するものもあ
る。
【００１３】データバッファ６は、シリアル−パラレル
変換部４が変換したパラレルデータを一時的に保存し、
逆にパラレル−シリアル変換部５に与えるパラレルデー
タを一時的に保存する。
変換部４が変換したパラレルデータを一時的に保存し、
逆にパラレル−シリアル変換部５に与えるパラレルデー
タを一時的に保存する。
【００１４】記憶回路７は、ＳＴ５０６インタフェース
を有する補助記憶装置１台分と同容量以上のデータを記
憶する機能を持つ。この記憶回路７の実現には、半導体
記憶装置（ＲＡＭなどのメモリ素子）を用いる。
を有する補助記憶装置１台分と同容量以上のデータを記
憶する機能を持つ。この記憶回路７の実現には、半導体
記憶装置（ＲＡＭなどのメモリ素子）を用いる。
【００１５】コントロール回路８は、変換部４、５とデ
ータバッファ６及び記憶回路７を制御し、図３のフォー
マットでコンピュータ１と記憶回路７との間のデータ転
送にエミュレート動作のための制御を行う。
ータバッファ６及び記憶回路７を制御し、図３のフォー
マットでコンピュータ１と記憶回路７との間のデータ転
送にエミュレート動作のための制御を行う。
【００１６】コントロール回路８は、その動作をステー
トマシーンによって構成されており、その動作を司るス
テートマシーンの状態遷移図を図２に示す。図２の状態
遷移図において、楕円で囲っている部分が各動作のステ
ートとなる。そのステート時の、おのおのが図３のトラ
ックフォーマットに対応し、エミュレート装置３のＳＴ
５０６のエミュレート動作を実現している。各ステート
は１バイト転送毎にステートへ移る。但し、自分のステ
ートに戻ってくる矢印で（×ｎ（自然数））と記述され
ているステートは、ｎバイト転送するまでそのステート
の動作を行う。
トマシーンによって構成されており、その動作を司るス
テートマシーンの状態遷移図を図２に示す。図２の状態
遷移図において、楕円で囲っている部分が各動作のステ
ートとなる。そのステート時の、おのおのが図３のトラ
ックフォーマットに対応し、エミュレート装置３のＳＴ
５０６のエミュレート動作を実現している。各ステート
は１バイト転送毎にステートへ移る。但し、自分のステ
ートに戻ってくる矢印で（×ｎ（自然数））と記述され
ているステートは、ｎバイト転送するまでそのステート
の動作を行う。
【００１７】コントロール回路８は、図３に示す状態遷
移図で動作し各ブロックを制御することによって、図３
のトラックフォーマットでデータ転送が行えるように擬
似的に磁気ディスクが回転しているように見せかけ、あ
たかもコンピュータ１にはＳＴ５０６インタフェースを
有する補助記憶装置が接続されているようにすることが
できる。
移図で動作し各ブロックを制御することによって、図３
のトラックフォーマットでデータ転送が行えるように擬
似的に磁気ディスクが回転しているように見せかけ、あ
たかもコンピュータ１にはＳＴ５０６インタフェースを
有する補助記憶装置が接続されているようにすることが
できる。
【００１８】これにより、コンピュータ１は、ＳＴ５０
６インタフェースを持つ構成を改造する事なく新規の補
助記憶装置と結合したシステム構成とすることができ
る。
６インタフェースを持つ構成を改造する事なく新規の補
助記憶装置と結合したシステム構成とすることができ
る。
【００１９】なお、図１の構成で、記憶回路７をＳＴ５
０６インタフェースを有するハードディスク装置１台分
と同容量以上のデータを記憶することができる回路とし
て、別のインタフェースを持つハードディスクドライブ
とすることもできる。
０６インタフェースを有するハードディスク装置１台分
と同容量以上のデータを記憶することができる回路とし
て、別のインタフェースを持つハードディスクドライブ
とすることもできる。
【００２０】また、コンピュータ１がＳＴ５０６インタ
フェースとは別仕様のインタフェースを持つ場合、その
仕様に合わせたエミュレート装置を結合することで同等
の作用効果を得ることができる。
フェースとは別仕様のインタフェースを持つ場合、その
仕様に合わせたエミュレート装置を結合することで同等
の作用効果を得ることができる。
【００２１】
【発明の効果】以上のとおり、本発明によれば、コンピ
ュータが持つ既設のインタフェースにエミュレート装置
を結合するため、コンピュータはＳＴ５０６インタフェ
ースなどの既設のインタフェースを変えることなく別仕
様の新規の補助記憶装置を結合できる効果がある。
ュータが持つ既設のインタフェースにエミュレート装置
を結合するため、コンピュータはＳＴ５０６インタフェ
ースなどの既設のインタフェースを変えることなく別仕
様の新規の補助記憶装置を結合できる効果がある。
【図１】本発明の実施形態を示す装置構成図。
【図２】実施形態におけるエミュレート動作のためのス
テートマシーン状態遷移図。
テートマシーン状態遷移図。
【図３】ＳＴ５０６インタフェースのトラックフォーマ
ット。
ット。
１…コンピュータ ２…ＳＴ５０６インタフェース ３…エミュレート装置 ４…シリアル−パラレル変換部 ５…パラレル−シリアル変換部 ６…データバッファ ７…記憶回路 ８…コントロール回路
Claims (1)
- 【請求項１】 コンピュータに結合する補助記憶装置を
新規のインタフェースを持つ補助記憶装置に変更するた
めの結合方式であって、 前記コンピュータが持つ既設のインタフェースの動作を
エミュレートし、前記補助記憶装置の記憶容量をもつ記
憶回路又は外部の補助記憶装置との間でデータを転送で
きるドライブを有するエミュレート装置を該コンピュー
タに結合することを特徴とするコンピュータと補助記憶
装置の結合方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1654298A JPH11212899A (ja) | 1998-01-29 | 1998-01-29 | コンピュータと補助記憶装置の結合方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1654298A JPH11212899A (ja) | 1998-01-29 | 1998-01-29 | コンピュータと補助記憶装置の結合方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11212899A true JPH11212899A (ja) | 1999-08-06 |
Family
ID=11919164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1654298A Pending JPH11212899A (ja) | 1998-01-29 | 1998-01-29 | コンピュータと補助記憶装置の結合方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11212899A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6823423B1 (en) * | 1999-06-08 | 2004-11-23 | Siemens Energy & Automation, Inc. | Methods for interfacing components and for writing and reading a serial data stream to and from a component associated with a parallel data stream |
-
1998
- 1998-01-29 JP JP1654298A patent/JPH11212899A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6823423B1 (en) * | 1999-06-08 | 2004-11-23 | Siemens Energy & Automation, Inc. | Methods for interfacing components and for writing and reading a serial data stream to and from a component associated with a parallel data stream |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005190202A (ja) | シリアルａｔａインタフェースを持つ電子機器及びシリアルａｔａバスのパワーセーブ方法 | |
| JPS58154054A (ja) | 外部記憶装置制御用回路 | |
| JPH11212899A (ja) | コンピュータと補助記憶装置の結合方式 | |
| JPS6129069Y2 (ja) | ||
| JP2000200153A (ja) | デ―タ転送システムおよびデ―タ転送方法 | |
| JP3254758B2 (ja) | 印刷システム | |
| JP2962498B2 (ja) | インサーキット・エミュレータ | |
| JP2806583B2 (ja) | 入出力チャネル装置 | |
| JP3262054B2 (ja) | プリンタ制御回路 | |
| JPS62247397A (ja) | 電子楽器 | |
| JP2570986B2 (ja) | データ転送制御装置及び方法 | |
| JPH04336636A (ja) | 入出力制御装置のデバッグ方式 | |
| JPS5860397U (ja) | シフトレジスタ装置 | |
| JPS61276183A (ja) | デイスク装置 | |
| JPH01193923A (ja) | 補助記憶装置のインタフェース | |
| JP2004046845A (ja) | システム | |
| JPS60180053U (ja) | インタ−フエイス装置 | |
| JPH06139185A (ja) | Ｄｍａ制御装置及び方法 | |
| JPS58114261A (ja) | デ−タ転送装置 | |
| JPH0239798A (ja) | Ｔｄｍａデータとｔｄｍデータのコンバータ | |
| JPS59126396U (ja) | 磁気記録再生装置 | |
| JPH0239226A (ja) | 磁気ディスク装置 | |
| JPH0981324A (ja) | 外部記憶インタフェース制御装置 | |
| JPH07319592A (ja) | データ入出力制御方式 | |
| JPH04117517A (ja) | 外部記憶装置の入出力制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040823 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060831 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20060919 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Effective date: 20070206 Free format text: JAPANESE INTERMEDIATE CODE: A02 |