JPH11204881A - 半導体光素子およびその形成方法 - Google Patents
半導体光素子およびその形成方法Info
- Publication number
- JPH11204881A JPH11204881A JP758198A JP758198A JPH11204881A JP H11204881 A JPH11204881 A JP H11204881A JP 758198 A JP758198 A JP 758198A JP 758198 A JP758198 A JP 758198A JP H11204881 A JPH11204881 A JP H11204881A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductivity type
- optical device
- current blocking
- semiconductor optical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 電流阻止ブロック層の寄生容量を小さくする
こと。 【解決手段】 メサ構造体１９の両側端面１９ａおよび
１９ｂから離間する方向に、両側端面１９ａおよび１９
ｂおよび絶縁体層３０間に光の閉じこめが可能となる幅
だけ電流阻止ブロック層２２および２４を埋め込んであ
ること。
こと。 【解決手段】 メサ構造体１９の両側端面１９ａおよび
１９ｂから離間する方向に、両側端面１９ａおよび１９
ｂおよび絶縁体層３０間に光の閉じこめが可能となる幅
だけ電流阻止ブロック層２２および２４を埋め込んであ
ること。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体光素子お
よびその形成方法に関する。
よびその形成方法に関する。
【０００２】
【従来の技術】従来の半導体光素子として、例えば埋込
みヘテロ構造半導体レーザ（略称：ＢＨレーザ）があ
り、この素子については、文献Ｉ（ＩＥＥＥ、ＰＨＯＴ
ＯＮＩＣＳ，ＴＥＣＨＮＯＬＯＧＹ ＬＥＴＴＥＲ，Ｖ
ｏｌ．８，Ｎｏ．２，ｐｐ．１７９−１８１）に開示さ
れている。
みヘテロ構造半導体レーザ（略称：ＢＨレーザ）があ
り、この素子については、文献Ｉ（ＩＥＥＥ、ＰＨＯＴ
ＯＮＩＣＳ，ＴＥＣＨＮＯＬＯＧＹ ＬＥＴＴＥＲ，Ｖ
ｏｌ．８，Ｎｏ．２，ｐｐ．１７９−１８１）に開示さ
れている。
【０００３】従来のＢＨレーザは、基板（ｐ−ＩｎＰ）
上にバッファ層（ｐ−ＩｎＰ層）を設けてあり、このバ
ッファ層上に第二導電型クラッド層（ｐ−ＩｎＰ層）、
ＭＱＷ活性層（ＩｎＧａＡｓＰ層）および第一導電型ク
ラッド層（ｎ−ＩｎＰ層）からなるストライプ状のメサ
構造体を設けてある。
上にバッファ層（ｐ−ＩｎＰ層）を設けてあり、このバ
ッファ層上に第二導電型クラッド層（ｐ−ＩｎＰ層）、
ＭＱＷ活性層（ＩｎＧａＡｓＰ層）および第一導電型ク
ラッド層（ｎ−ＩｎＰ層）からなるストライプ状のメサ
構造体を設けてある。
【０００４】そして、このメサ構造体の両側端面を電流
阻止ブロック層、すなわち、第二導電型ブロック層（ｐ
−ＩｎＰブロック層）、第一導電型ブロック層（ｎ−Ｉ
ｎＰブロック層）および第二導電型ブロック層（ｐ−Ｉ
ｎＰブロック層）を積層させて設けてある。また、メサ
構造体の上面、すなわち、ｎ−ＩｎＰ層の上面およびｐ
−ＩｎＰブロック層上には、第一導電型クラッド層（ｎ
−ＩｎＰクラッド層）が設けられている。
阻止ブロック層、すなわち、第二導電型ブロック層（ｐ
−ＩｎＰブロック層）、第一導電型ブロック層（ｎ−Ｉ
ｎＰブロック層）および第二導電型ブロック層（ｐ−Ｉ
ｎＰブロック層）を積層させて設けてある。また、メサ
構造体の上面、すなわち、ｎ−ＩｎＰ層の上面およびｐ
−ＩｎＰブロック層上には、第一導電型クラッド層（ｎ
−ＩｎＰクラッド層）が設けられている。
【０００５】また、このｎ−ＩｎＰクラッド層上には、
第一導電型コンタクト層（ｎ−ＩｎＧａＡｓ）およびｎ
−電極が設けられている。一方、基板の裏面には、ｐ−
電極が設けられている。
第一導電型コンタクト層（ｎ−ＩｎＧａＡｓ）およびｎ
−電極が設けられている。一方、基板の裏面には、ｐ−
電極が設けられている。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
ＢＨレーザは、メサ構造体で形成されている光導波路以
外の領域を全面にわたって電流阻止ブロック層によって
覆っているため、ｐ−電極およびｎ−電極間に占める電
流阻止ブロック層の面積が広くなる。このため、寄生容
量が大きくなり、レーザとして直接変調させる場合や変
調器として変調させる場合には、変調周波数帯域が低下
してしまうという問題があった。
ＢＨレーザは、メサ構造体で形成されている光導波路以
外の領域を全面にわたって電流阻止ブロック層によって
覆っているため、ｐ−電極およびｎ−電極間に占める電
流阻止ブロック層の面積が広くなる。このため、寄生容
量が大きくなり、レーザとして直接変調させる場合や変
調器として変調させる場合には、変調周波数帯域が低下
してしまうという問題があった。
【０００７】そこで、電流阻止ブロック層の寄生容量を
低減できる半導体光制御素子およびその形成方法の出現
が望まれていた。
低減できる半導体光制御素子およびその形成方法の出現
が望まれていた。
【０００８】
【課題を解決するための手段】このため、この発明の半
導体光素子によれば、下地上に設けられた第一導電型ク
ラッド層、多重量子井戸層および第二導電型クラッド層
を積層して成るストライプ状のメサ構造体の両側端面を
電流阻止ブロック層で覆った半導体光素子において、メ
サ構造体の両側端面から離間する方向に、両端側面およ
び絶縁体層間に光の閉じこめが可能となる幅だけ電流阻
止ブロック層を埋め込んであることを特徴とする。
導体光素子によれば、下地上に設けられた第一導電型ク
ラッド層、多重量子井戸層および第二導電型クラッド層
を積層して成るストライプ状のメサ構造体の両側端面を
電流阻止ブロック層で覆った半導体光素子において、メ
サ構造体の両側端面から離間する方向に、両端側面およ
び絶縁体層間に光の閉じこめが可能となる幅だけ電流阻
止ブロック層を埋め込んであることを特徴とする。
【０００９】このように、メサ構造体の両側端面および
絶縁体層間に光を閉じこめが可能となる幅だけ形成して
あるので、従来に比べ電流阻止ブロック層の面積を小さ
くすることができる。この結果、電流阻止ブロック層部
分の寄生容量が小さくなる。
絶縁体層間に光を閉じこめが可能となる幅だけ形成して
あるので、従来に比べ電流阻止ブロック層の面積を小さ
くすることができる。この結果、電流阻止ブロック層部
分の寄生容量が小さくなる。
【００１０】また、この発明の実施に当たり、好ましく
は、電流阻止ブロック層の、電流漏れを阻止するための
長さを１〜５μｍとするのが良い。
は、電流阻止ブロック層の、電流漏れを阻止するための
長さを１〜５μｍとするのが良い。
【００１１】このような長さに電流阻止ブロック層を形
成することにより、導波路に光を閉じこめ、メサ構造体
を流れる電流漏れを阻止することができると共に、電流
阻止ブロック層の面積を従来よりも小さくすることがで
きる。このため、メサ抵抗体と絶縁体層間に形成される
電流阻止ブロック層の寄生容量を小さくすることができ
る。
成することにより、導波路に光を閉じこめ、メサ構造体
を流れる電流漏れを阻止することができると共に、電流
阻止ブロック層の面積を従来よりも小さくすることがで
きる。このため、メサ抵抗体と絶縁体層間に形成される
電流阻止ブロック層の寄生容量を小さくすることができ
る。
【００１２】また、この発明の実施に当たり、好ましく
は絶縁体層をポリミド樹脂とするのが良い。
は絶縁体層をポリミド樹脂とするのが良い。
【００１３】このようなポリイミド樹脂を用いることに
より、素子の上面を平坦な面にすることができる。この
ため、ボンディングパッドや配線などを当該ポリイミド
樹脂層の上面に精度良く形成することができる。
より、素子の上面を平坦な面にすることができる。この
ため、ボンディングパッドや配線などを当該ポリイミド
樹脂層の上面に精度良く形成することができる。
【００１４】また、この発明の実施に当たり、好ましく
は、電流阻止ブロック層を、下地上に第二導電型および
第一導電型電流阻止ブロック層を積層させて構成してあ
るのが良い。また、高抵抗半導体層で構成しても良い。
は、電流阻止ブロック層を、下地上に第二導電型および
第一導電型電流阻止ブロック層を積層させて構成してあ
るのが良い。また、高抵抗半導体層で構成しても良い。
【００１５】このような構成にすることにより、電極間
に電圧を印加したとき、メサ構造体を流れる電流は、第
一導電型および第二導電型電流阻止ブロック層に狭窄さ
れるため、多重量子井戸層を例えば活性層或いは吸収層
とした場合、光の励起や光変調を効率的に行うことがで
きる。
に電圧を印加したとき、メサ構造体を流れる電流は、第
一導電型および第二導電型電流阻止ブロック層に狭窄さ
れるため、多重量子井戸層を例えば活性層或いは吸収層
とした場合、光の励起や光変調を効率的に行うことがで
きる。
【００１６】また、この発明の半導体光素子の形成方法
によれば、埋込み導波路を有する半導体光制御素子を形
成するに当たり、下地上に、第一導電型クラッド層、多
重量子井戸層および第二導電型クラッド層を順次形成し
て、この第一導電型クラッド層、多重量子井戸層および
第二導電型クラッド層からなるメサ構造を形成する工程
と、メサ構造の両側端面から離間させて、第一成長阻止
マスクを形成する工程と、第二導電型クラッド層上に第
二成長阻止マスクを形成する工程と、メサ構造および第
一成長阻止マスク間に、有機金属気相法を用いて第二導
電型および第一導電型電流阻止ブロック層を順次埋め込
む工程とを含むことを特徴とする。
によれば、埋込み導波路を有する半導体光制御素子を形
成するに当たり、下地上に、第一導電型クラッド層、多
重量子井戸層および第二導電型クラッド層を順次形成し
て、この第一導電型クラッド層、多重量子井戸層および
第二導電型クラッド層からなるメサ構造を形成する工程
と、メサ構造の両側端面から離間させて、第一成長阻止
マスクを形成する工程と、第二導電型クラッド層上に第
二成長阻止マスクを形成する工程と、メサ構造および第
一成長阻止マスク間に、有機金属気相法を用いて第二導
電型および第一導電型電流阻止ブロック層を順次埋め込
む工程とを含むことを特徴とする。
【００１７】このように、有機金属気相法を用いてメサ
構造体と第一成長阻止マスクとの間に第二導電型および
第一導電型電流阻止ブロック層を順次埋め込んで電流阻
止ブロック層を形成しているため、当該電流阻止ブロッ
ク層の面積が従来に比べ、小さくなる。このため、素子
中に占める電流阻止ブロック層の面積が小さくなるの
で、寄生容量を小さくすることができる。勿論、電流阻
止ブロック層を高抵抗半導体層としても良い。
構造体と第一成長阻止マスクとの間に第二導電型および
第一導電型電流阻止ブロック層を順次埋め込んで電流阻
止ブロック層を形成しているため、当該電流阻止ブロッ
ク層の面積が従来に比べ、小さくなる。このため、素子
中に占める電流阻止ブロック層の面積が小さくなるの
で、寄生容量を小さくすることができる。勿論、電流阻
止ブロック層を高抵抗半導体層としても良い。
【００１８】
【発明の実施の形態】以下、図を参照して、この発明の
半導体光素子の実施の形態につき説明する。なお、ここ
では電界吸収型変調器を例に取って説明する。また、各
図は、この発明が理解できる程度に、各構成成分の大き
さ、形状および配置関係を概略的に示してあるにすぎ
ず、従って、この発明は、何ら図示例に限定されるもの
ではない。
半導体光素子の実施の形態につき説明する。なお、ここ
では電界吸収型変調器を例に取って説明する。また、各
図は、この発明が理解できる程度に、各構成成分の大き
さ、形状および配置関係を概略的に示してあるにすぎ
ず、従って、この発明は、何ら図示例に限定されるもの
ではない。
【００１９】［電界吸収型変調器の構造］図１を参照し
て、この発明の電界吸収型変調器の要部構造につき説明
する。なお、図１は、この発明の電界吸収変調器の要部
構造を説明するための斜視図である。図中のハッチング
は、断面を表すのではなく、装置の所要の構造を明確に
するために付した線である。
て、この発明の電界吸収型変調器の要部構造につき説明
する。なお、図１は、この発明の電界吸収変調器の要部
構造を説明するための斜視図である。図中のハッチング
は、断面を表すのではなく、装置の所要の構造を明確に
するために付した線である。
【００２０】この電界吸収変調器は、下地１０上に、第
一導電型クラッド層（ｎ−ＩｎＰクラッド層）１４、多
重量子井戸層（ＭＱＷ吸収層）１６および第二導電型ク
ラッド層（ｐ−ＩｎＰクラッド層）１８を積層して成る
ストライプ状のメサ構造体１９を設けてある。また、こ
のメサ構造体１９の両端側面１９ａおよび１９ｂから離
間する方向に、当該両端側面１９ａおよび１９ｂ、およ
び絶縁体層３０間に光の閉じ込めが可能な幅だけ電流阻
止ブロック層２２および２４を埋め込んである。
一導電型クラッド層（ｎ−ＩｎＰクラッド層）１４、多
重量子井戸層（ＭＱＷ吸収層）１６および第二導電型ク
ラッド層（ｐ−ＩｎＰクラッド層）１８を積層して成る
ストライプ状のメサ構造体１９を設けてある。また、こ
のメサ構造体１９の両端側面１９ａおよび１９ｂから離
間する方向に、当該両端側面１９ａおよび１９ｂ、およ
び絶縁体層３０間に光の閉じ込めが可能な幅だけ電流阻
止ブロック層２２および２４を埋め込んである。
【００２１】この実施の形態では、下地１０として、例
えばｎ−ＩｎＰ基板を用いる。また、メサ構造体１９を
構成している第一導電型クラッド層１４を、ｎ−ＩｎＰ
クラッド層とし、多重量子井戸層１６をＭＱＷ吸収層と
し、第二導電型クラッド層１８をｐ−ＩｎＰクラッド層
とする。また、電流阻止ブロック層２２および２４は、
２つのブロック層、すなわち、第二導電型電流阻止ブロ
ック層（ｐ−ＩｎＰブロック層）２２および第一導電型
電流阻止ブロック層（ｎ−ＩｎＰブロック層）２４を積
層させて設けてある。また、ｐ−ＩｎＰブロック層２２
は、ストライプ状のメサ構造体１９の両端側面１９ａお
よび１９ｂと絶縁体層３０との間に埋め込んである。
えばｎ−ＩｎＰ基板を用いる。また、メサ構造体１９を
構成している第一導電型クラッド層１４を、ｎ−ＩｎＰ
クラッド層とし、多重量子井戸層１６をＭＱＷ吸収層と
し、第二導電型クラッド層１８をｐ−ＩｎＰクラッド層
とする。また、電流阻止ブロック層２２および２４は、
２つのブロック層、すなわち、第二導電型電流阻止ブロ
ック層（ｐ−ＩｎＰブロック層）２２および第一導電型
電流阻止ブロック層（ｎ−ＩｎＰブロック層）２４を積
層させて設けてある。また、ｐ−ＩｎＰブロック層２２
は、ストライプ状のメサ構造体１９の両端側面１９ａお
よび１９ｂと絶縁体層３０との間に埋め込んである。
【００２２】この実施の形態の例では、ｐ−ＩｎＰブロ
ック層２２をメサ構造体１９の側端面１９ａおよび１９
ｂの上縁まで埋め込んである。また、このブロック層２
２の電流漏れを阻止する長さＬ、すなわち、ここでは、
このメサ構造体１９の両端側面１９ａおよび１９ｂから
離間させる、基板面に沿った方向の長さ（Ｌ）を１〜５
μｍとしてある。
ック層２２をメサ構造体１９の側端面１９ａおよび１９
ｂの上縁まで埋め込んである。また、このブロック層２
２の電流漏れを阻止する長さＬ、すなわち、ここでは、
このメサ構造体１９の両端側面１９ａおよび１９ｂから
離間させる、基板面に沿った方向の長さ（Ｌ）を１〜５
μｍとしてある。
【００２３】また、ｐ−ＩｎＰブロック層２２上には、
ｎ−ＩｎＰブロック層２４を積層させてある。
ｎ−ＩｎＰブロック層２４を積層させてある。
【００２４】また、このｎ−ＩｎＰブロック層２４の表
面およびメサ構造体１９のｐ−ＩｎＰクラッド層１８の
上面には、第二導電型クラッド層（ｐ−ＩｎＰクラッド
層）２６が設けられいる。従って、ここでは、メサ構造
体１９を構成しているｎ−ＩｎＰクラッド層１４、ＭＱ
Ｗ吸収層１６およびｐ−ＩｎＰクラッド層１８の両側端
面をｐ−ＩｎＰブロック層２２で埋め込み、メサ構造体
１９の上面に設けられたｐ−ＩｎＰクラッド層２６の一
部の両端側面１９ａおよび１９ｂをｎ−ＩｎＰブロック
層２４で埋め込んである。
面およびメサ構造体１９のｐ−ＩｎＰクラッド層１８の
上面には、第二導電型クラッド層（ｐ−ＩｎＰクラッド
層）２６が設けられいる。従って、ここでは、メサ構造
体１９を構成しているｎ−ＩｎＰクラッド層１４、ＭＱ
Ｗ吸収層１６およびｐ−ＩｎＰクラッド層１８の両側端
面をｐ−ＩｎＰブロック層２２で埋め込み、メサ構造体
１９の上面に設けられたｐ−ＩｎＰクラッド層２６の一
部の両端側面１９ａおよび１９ｂをｎ−ＩｎＰブロック
層２４で埋め込んである。
【００２５】また、この実施の形態では、ｐ−ＩｎＰブ
ロック層２２およびｎ−ＩｎＰブロック層２４、ｐ−Ｉ
ｎＰクラッド層２６およびｐ−ＩｎＧａＡｓコンタクト
層２８の両側端面を絶縁体層３０で覆っている。ここで
は、絶縁体層３０を例えばポリイミド層とする。
ロック層２２およびｎ−ＩｎＰブロック層２４、ｐ−Ｉ
ｎＰクラッド層２６およびｐ−ＩｎＧａＡｓコンタクト
層２８の両側端面を絶縁体層３０で覆っている。ここで
は、絶縁体層３０を例えばポリイミド層とする。
【００２６】また、このｐ−ＩｎＰクラッド層２６上に
は、第二導電型コンタクト層（ｐ−ＩｎＧａＡｓコンタ
クト層）２８および第二導電型電極（ｐ−電極）３２が
設けられており、一方、基板１０の裏面には、第一導電
型電極（ｎ−電極）３４が設けられている。ここでは、
第二導電型コンタクト層２８をｐ−ＩｎＧａＡｓ層と
し、第二導電型電極３２をｐ−電極とし、第一導電型電
極３４をｎ−電極とする。
は、第二導電型コンタクト層（ｐ−ＩｎＧａＡｓコンタ
クト層）２８および第二導電型電極（ｐ−電極）３２が
設けられており、一方、基板１０の裏面には、第一導電
型電極（ｎ−電極）３４が設けられている。ここでは、
第二導電型コンタクト層２８をｐ−ＩｎＧａＡｓ層と
し、第二導電型電極３２をｐ−電極とし、第一導電型電
極３４をｎ−電極とする。
【００２７】［電界吸収型増幅器の形成方法］次に、図
２および図３を参照して、この発明の電界吸収型変調器
の形成方法につき説明する。なお、図２の（Ａ）および
（Ｂ）並びに図３の（Ａ）および（Ｂ）は、光導波路方
向に対して直交する方向に沿って切断したときの断面の
切り口を示す図である。
２および図３を参照して、この発明の電界吸収型変調器
の形成方法につき説明する。なお、図２の（Ａ）および
（Ｂ）並びに図３の（Ａ）および（Ｂ）は、光導波路方
向に対して直交する方向に沿って切断したときの断面の
切り口を示す図である。
【００２８】まず、下地１０として、上述したｎ−Ｉｎ
Ｐ基板を用いる。この基板１０の基板面上に、ストライ
プ状の予備成長阻止マスク（一例として予備ＳｉＯ2 マ
スクとする。）１１を互いに平行に形成する（図示せ
ず）。このとき、予備ＳｉＯ2マスク１１と予備ＳｉＯ
2 マスク１１同士の間隔を例えば１．６μｍ程度にす
る。
Ｐ基板を用いる。この基板１０の基板面上に、ストライ
プ状の予備成長阻止マスク（一例として予備ＳｉＯ2 マ
スクとする。）１１を互いに平行に形成する（図示せ
ず）。このとき、予備ＳｉＯ2マスク１１と予備ＳｉＯ
2 マスク１１同士の間隔を例えば１．６μｍ程度にす
る。
【００２９】次に、例えば有機金属気相法を用いて両予
備ＳｉＯ2 マスク１１間にｎ−ＩｎＰクラッド層１４、
７層から積層して成るＭＱＷ吸収層１６およびｐ−Ｉｎ
Ｐクラッド層１８を順次に形成する（図２の（Ａ））。
このＭＱＷ吸収層１６を例えばＩｎＧａＡｓＰ／ＩｎＧ
ａＡｓＰで構成してある。なお、ここでは、ｎ−ＩｎＰ
クラッド層１４の膜厚を約０．５μｍとし、ＭＱＷ吸収
層１６のバンドギャップ波長を１．４７μｍとする。
備ＳｉＯ2 マスク１１間にｎ−ＩｎＰクラッド層１４、
７層から積層して成るＭＱＷ吸収層１６およびｐ−Ｉｎ
Ｐクラッド層１８を順次に形成する（図２の（Ａ））。
このＭＱＷ吸収層１６を例えばＩｎＧａＡｓＰ／ＩｎＧ
ａＡｓＰで構成してある。なお、ここでは、ｎ−ＩｎＰ
クラッド層１４の膜厚を約０．５μｍとし、ＭＱＷ吸収
層１６のバンドギャップ波長を１．４７μｍとする。
【００３０】また、この例では、ｎ−ＩｎＰクラッド層
１４およびｐ−ＩｎＰクラッド層１８の成膜条件を以下
の通りとする。
１４およびｐ−ＩｎＰクラッド層１８の成膜条件を以下
の通りとする。
【００３１】成長温度：６５０℃（基板温度） 成長圧力：５０Ｔｏｒｒ（約６６６５Ｐａ） 原料ガス：フォスフィン（ＰＨ3 ）およびトリメチルイ
ンジウム（ＴＭＩ） また、ＭＱＷ吸収層１６を形成するときは、成長温度、
圧力はクラッド層の条件とほぼ同じにして、原料ガスと
して、ホスフィン（ＰＨ3 ）、トリメチルインジウム
（ＴＭＩ），アルシン（ＡｓＨ3 ）およびトリエチルガ
リウム（ＴＥＧ）を用いる。
ンジウム（ＴＭＩ） また、ＭＱＷ吸収層１６を形成するときは、成長温度、
圧力はクラッド層の条件とほぼ同じにして、原料ガスと
して、ホスフィン（ＰＨ3 ）、トリメチルインジウム
（ＴＭＩ），アルシン（ＡｓＨ3 ）およびトリエチルガ
リウム（ＴＥＧ）を用いる。
【００３２】次に、例えばホトリソグラフィ技術を用い
て、メサ構造体１９の両側端面１９ａおよび１９ｂに沿
って隣接する、予備ＳｉＯ2 マスク１１の部分をストラ
イプ状にエッチング除去してストライプ状の開口２０ａ
および２０ｂを形成する。この開口２０ａおよび２０ｂ
のそれぞれの側端面１９ａおよび１９ｂの基板１０の面
上の辺から基板１０の面に沿った長さＬをそれぞれ同じ
長さとする。そして、これら開口が形成された予備Ｓｉ
Ｏ2 マスク１１の残部が第１ＳｉＯ2 マスク１２とな
る。
て、メサ構造体１９の両側端面１９ａおよび１９ｂに沿
って隣接する、予備ＳｉＯ2 マスク１１の部分をストラ
イプ状にエッチング除去してストライプ状の開口２０ａ
および２０ｂを形成する。この開口２０ａおよび２０ｂ
のそれぞれの側端面１９ａおよび１９ｂの基板１０の面
上の辺から基板１０の面に沿った長さＬをそれぞれ同じ
長さとする。そして、これら開口が形成された予備Ｓｉ
Ｏ2 マスク１１の残部が第１ＳｉＯ2 マスク１２とな
る。
【００３３】このときのメサ構造体１９と第１ＳｉＯ2
マスク１２との離間長さ（Ｌ）を例えば２．５μｍとす
る。なお、ここでは、離間距離を２．５μｍとしたが、
好適な離間長さとして、１〜５μｍとするのが良い（図
２の（Ｂ））。なお、この実施の形態では、予備ＳｉＯ
2 マスク１１をエッチングして、メサ構造体１９に対し
て第１ＳｉＯ2 マスク１２を離間させて形成した例につ
き説明したが、何らこれに限定されるものではなく、例
えば、メサ構造体１９を形成した後、予備ＳｉＯ2 マス
ク１１を除去して、新たにメサ構造体１９と離間させた
第１ＳｉＯ2 マスクを形成しても良い。
マスク１２との離間長さ（Ｌ）を例えば２．５μｍとす
る。なお、ここでは、離間距離を２．５μｍとしたが、
好適な離間長さとして、１〜５μｍとするのが良い（図
２の（Ｂ））。なお、この実施の形態では、予備ＳｉＯ
2 マスク１１をエッチングして、メサ構造体１９に対し
て第１ＳｉＯ2 マスク１２を離間させて形成した例につ
き説明したが、何らこれに限定されるものではなく、例
えば、メサ構造体１９を形成した後、予備ＳｉＯ2 マス
ク１１を除去して、新たにメサ構造体１９と離間させた
第１ＳｉＯ2 マスクを形成しても良い。
【００３４】次に、ｐ−ＩｎＰクラッド層１８上に第二
成長阻止マスク（例えば第２ＳｉＯ2 マスクとする。）
２１を形成する。その後、有機金属気相法（ＭＯＶＰＥ
法）を用いて、メサ構造体１９と第１ＳｉＯ2 マスク１
２との間の開口２０ａおよび２０ｂの領域に、第二導電
型電流阻止ブロック層（ｐ−ＩｎＰブロック層）２２お
よび第一導電型電流阻止ブロック層（ｎ−ＩｎＰブロッ
ク層）２４を順次形成する（図３の（Ａ））。なお、こ
こでは、ｐ−ＩｎＰブロック層２２を、その上面がｐ−
ＩｎＰクラッド層１８の上面とほぼ同一な高さとなるま
で成長させるのが良い。このときの、ｐ−ＩｎＰブロッ
ク層２２の膜厚を例えば０．８μｍとし、およびｐ型に
する不純物（亜鉛（Ｚｎ））のドープ量を５×１０17ｃ
ｍ-3とする。
成長阻止マスク（例えば第２ＳｉＯ2 マスクとする。）
２１を形成する。その後、有機金属気相法（ＭＯＶＰＥ
法）を用いて、メサ構造体１９と第１ＳｉＯ2 マスク１
２との間の開口２０ａおよび２０ｂの領域に、第二導電
型電流阻止ブロック層（ｐ−ＩｎＰブロック層）２２お
よび第一導電型電流阻止ブロック層（ｎ−ＩｎＰブロッ
ク層）２４を順次形成する（図３の（Ａ））。なお、こ
こでは、ｐ−ＩｎＰブロック層２２を、その上面がｐ−
ＩｎＰクラッド層１８の上面とほぼ同一な高さとなるま
で成長させるのが良い。このときの、ｐ−ＩｎＰブロッ
ク層２２の膜厚を例えば０．８μｍとし、およびｐ型に
する不純物（亜鉛（Ｚｎ））のドープ量を５×１０17ｃ
ｍ-3とする。
【００３５】その後、ｎ−ＩｎＰブロック層２４を形成
する。このとき、ｎ−ＩｎＰブロック層２４の膜厚を例
えば０．８μｍとし、およびｎ型にする不純物（例えば
シリコン（Ｓｉ））のドープ量を８×１０17ｃｍ-3とす
る。
する。このとき、ｎ−ＩｎＰブロック層２４の膜厚を例
えば０．８μｍとし、およびｎ型にする不純物（例えば
シリコン（Ｓｉ））のドープ量を８×１０17ｃｍ-3とす
る。
【００３６】次に、第２ＳｉＯ2 マスク２１を除去した
後、ＭＯＶＰＥ法を用いてｐ−ＩｎＰクラッド層１８お
よびｎ−ＩｎＰブロック層２４の表面に第二導電型クラ
ッド層（ｐ−ＩｎＰクラッド層）２６を成長させる。そ
の後、ｐ−ＩｎＰクラッド層２６上にコンタクト層２８
を成長させる。ここでは、ｐ−ＩｎＰクラッド層２６の
膜厚を約０．８μｍとし、およびｐ型にする不純物（例
えばＺｎ）のドープ量を１×１０18ｃｍ-3とする。
後、ＭＯＶＰＥ法を用いてｐ−ＩｎＰクラッド層１８お
よびｎ−ＩｎＰブロック層２４の表面に第二導電型クラ
ッド層（ｐ−ＩｎＰクラッド層）２６を成長させる。そ
の後、ｐ−ＩｎＰクラッド層２６上にコンタクト層２８
を成長させる。ここでは、ｐ−ＩｎＰクラッド層２６の
膜厚を約０．８μｍとし、およびｐ型にする不純物（例
えばＺｎ）のドープ量を１×１０18ｃｍ-3とする。
【００３７】また、コンタクト層２８の膜厚を約０．２
μｍとし、およびｐ型にする不純物（例えばＺｎ）のド
ープ量を２×１０19ｃｍ-3とする。
μｍとし、およびｐ型にする不純物（例えばＺｎ）のド
ープ量を２×１０19ｃｍ-3とする。
【００３８】次に、ＭＯＶＰＥ法を用いて電流阻止ブロ
ック層２２および２４、ｐ−ＩｎＰクラッド層２６およ
びコンタクト層２８の両側端面を覆って絶縁体層（例え
ばポリイミド層）３０を形成する。その後、コンタクト
層２８上にｐ−電極３２を形成し、基板１０の裏面にｎ
−電極３４を形成する（図３の（Ｂ））。上述した一連
の工程を経て電界吸収型変調器が完成する。
ック層２２および２４、ｐ−ＩｎＰクラッド層２６およ
びコンタクト層２８の両側端面を覆って絶縁体層（例え
ばポリイミド層）３０を形成する。その後、コンタクト
層２８上にｐ−電極３２を形成し、基板１０の裏面にｎ
−電極３４を形成する（図３の（Ｂ））。上述した一連
の工程を経て電界吸収型変調器が完成する。
【００３９】上述した電界吸収型変調器の素子長を２０
０μｍとし、メサ構造体からの離間長さを５μｍとして
素子容量を計算で求めると、素子容量は、６ｐＦとなっ
た。これに対して、従来のＢＨレーザでは、電流阻止ブ
ロック層がメサ構造体の両側端面の全領域に形成されて
いるので、素子容量は数百ｐＦ（ただし、離間長さを３
５０μｍとした場合）となる。
０μｍとし、メサ構造体からの離間長さを５μｍとして
素子容量を計算で求めると、素子容量は、６ｐＦとなっ
た。これに対して、従来のＢＨレーザでは、電流阻止ブ
ロック層がメサ構造体の両側端面の全領域に形成されて
いるので、素子容量は数百ｐＦ（ただし、離間長さを３
５０μｍとした場合）となる。
【００４０】上述した実施の形態では、電界吸収型変調
器の構造およびその形成方法につき説明したが、何らこ
の光素子に限定されるものではなく、例えば、光導波路
をＭＱＷ活性層を有するレーザ素子として構成しても良
い。
器の構造およびその形成方法につき説明したが、何らこ
の光素子に限定されるものではなく、例えば、光導波路
をＭＱＷ活性層を有するレーザ素子として構成しても良
い。
【００４１】また、この実施の形態では、基板として、
ｎ−ＩｎＰ基板を用いたが、ｎ−ＩｎＰ基板の代わりに
ｐ−ＩｎＰ基板を用いても良い。仮にｐ−ＩｎＰ基板を
用いた場合、第一導電型をｐ型とし、第二導電型をｎ型
とする必要があることはいうまでもない。
ｎ−ＩｎＰ基板を用いたが、ｎ−ＩｎＰ基板の代わりに
ｐ−ＩｎＰ基板を用いても良い。仮にｐ−ＩｎＰ基板を
用いた場合、第一導電型をｐ型とし、第二導電型をｎ型
とする必要があることはいうまでもない。
【００４２】また、電流阻止ブロック層として、ｐおよ
びｎ−ＩｎＰブロック層を用いたが、ｐおよびｎ−Ｉｎ
Ｐブロック層の代わりに高抵抗ＩｎＰの層を用いても良
い。
びｎ−ＩｎＰブロック層を用いたが、ｐおよびｎ−Ｉｎ
Ｐブロック層の代わりに高抵抗ＩｎＰの層を用いても良
い。
【００４３】
【発明の効果】上述した説明からも明らかなように、こ
の発明の半導体光素子およびその形成方法によれば、電
流阻止ブロック層の面積を従来に比べて、小さくしてあ
るので、寄生容量を小さくすることができる。従って、
従来の光素子に比べ、周波数応答特性が向上する。
の発明の半導体光素子およびその形成方法によれば、電
流阻止ブロック層の面積を従来に比べて、小さくしてあ
るので、寄生容量を小さくすることができる。従って、
従来の光素子に比べ、周波数応答特性が向上する。
【図面の簡単な説明】
【図１】この発明の半導体光素子の要部構造を説明する
ために供する斜視図である。
ために供する斜視図である。
【図２】（Ａ）および（Ｂ）は、この発明の半導体光素
子の形成方法を説明するために供する工程断面図であ
る。
子の形成方法を説明するために供する工程断面図であ
る。
【図３】（Ａ）および（Ｂ）は、図２に続く、半導体光
素子の形成方法を説明するために供する工程断面図であ
る。
素子の形成方法を説明するために供する工程断面図であ
る。
１０：ｎ−ＩｎＰ基板 １２：第１ＳｉＯ2 マスク １４：ｎ−ＩｎＰクラッド層 １６：ＭＱＷ吸収層 １８：ｐ−ＩｎＰクラッド層 １９：メサ構造体 ２０ａ、２０ｂ：開口 ２１：第２ＳｉＯ2 マスク ２２：ｐ−ＩｎＰブロック層 ２４：ｎ−ＩｎＰブロック層 ２６：ｐ−ＩｎＰクラッド層 ２８：ｐ−ＩｎＧａＡｓコンタクト層 ３０：絶縁体層 ３２：ｐ−電極 ３４：ｎ−電極
Claims (7)
- 【請求項１】 下地上に設けられた第一導電型クラッド
層、多重量子井戸層および第二導電型クラッド層を積層
して成るストライプ状のメサ構造体の両側端面を電流阻
止ブロック層で覆った半導体光素子において、 前記メサ構造体の両側端面から離間する方向に、該両側
端面および絶縁体層間に光の閉じこめが可能となる幅だ
け電流阻止ブロック層を埋め込んであることを特徴とす
る半導体光素子。 - 【請求項２】 請求項１に記載の半導体光素子におい
て、前記電流漏れを阻止するための長さを１〜５μｍと
することを特徴とする半導体光素子。 - 【請求項３】 請求項１に記載の半導体光素子におい
て、前記絶縁体層をポリイミド樹脂とすることを特徴と
する半導体光素子。 - 【請求項４】 請求項１に記載の半導体光素子におい
て、前記電流阻止ブロック層を、前記下地上に第二導電
型および第一導電型電流阻止ブロック層を積層させて構
成してあることを特徴とする半導体光素子。 - 【請求項５】 請求項１に記載の半導体光素子におい
て、前記電流ブロック層を、高抵抗半導体層とすること
を特徴とする半導体光素子。 - 【請求項６】 請求項５に記載の半導体光素子におい
て、前記高抵抗半導体層として、鉄（Ｆｅ）ドープＩｎ
Ｐ層とすることを特徴とする半導体光素子。 - 【請求項７】 埋込み導波路を有する半導体光素子を形
成するに当たり、（ａ）下地上に、第一導電型クラッド
層、多重量子井戸層および第二導電型クラッド層を順次
形成して、該第一導電型クラッド層、前記多重量子井戸
層および前記第二導電型クラッド層からなるストライプ
状のメサ構造体を形成する工程と、（ｂ）該メサ構造体
の両側端面から離間させて第一成長阻止マスクを形成す
る工程と、（ｃ）前記第二導電型クラッド層上に第二成
長阻止マスクを形成する工程と、（ｄ）前記メサ構造お
よび前記第一成長阻止マスク間に、有機金属気相法を用
いて第二導電型および第一導電型電流阻止ブロック層を
順次埋め込む工程とを含むことを特徴とする半導体光素
子の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP758198A JPH11204881A (ja) | 1998-01-19 | 1998-01-19 | 半導体光素子およびその形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP758198A JPH11204881A (ja) | 1998-01-19 | 1998-01-19 | 半導体光素子およびその形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11204881A true JPH11204881A (ja) | 1999-07-30 |
Family
ID=11669788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP758198A Withdrawn JPH11204881A (ja) | 1998-01-19 | 1998-01-19 | 半導体光素子およびその形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11204881A (ja) |
-
1998
- 1998-01-19 JP JP758198A patent/JPH11204881A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0722691A (ja) | 半導体レーザとその製造方法 | |
| JP2827326B2 (ja) | 半導体レーザの製造方法 | |
| JP2009059918A (ja) | 光半導体デバイス | |
| WO2019208697A1 (ja) | 光半導体素子およびその製造方法ならびに光集積半導体素子およびその製造方法 | |
| JP4833457B2 (ja) | 光集積デバイスの作製方法 | |
| WO2021152686A1 (ja) | 光半導体装置とその製造方法 | |
| US20090086779A1 (en) | Semiconductor laser diode with reduced parasitic capacitance | |
| JPH11204881A (ja) | 半導体光素子およびその形成方法 | |
| JPH059951B2 (ja) | ||
| JP4077570B2 (ja) | 半導体レーザダイオードとその製造方法及び光変調器並びに光変調器付半導体レーザダイオード | |
| JPH0927651A (ja) | 半導体レーザ | |
| JPH05110186A (ja) | モノリシツク光素子およびその製造方法 | |
| JP2002026455A (ja) | 半導体光素子およびその製造方法 | |
| JPH09162484A (ja) | プレーナ電極型半導体光素子及びその製造方法 | |
| JPH03250684A (ja) | メサ埋め込み型光半導体装置の製造方法 | |
| JP4164248B2 (ja) | 半導体素子及びその製造方法、及び半導体光装置 | |
| JPS5884483A (ja) | 埋め込みヘテロ構造半導体レ−ザ | |
| JP2007110034A (ja) | 半導体光素子の製造方法、及び半導体光素子 | |
| JPH07111361A (ja) | 埋込型半導体レーザ素子及びその製造方法 | |
| JP2000294877A (ja) | 高出力半導体レーザ及びその製造方法 | |
| JPS61176181A (ja) | 半導体発光装置 | |
| JP3994928B2 (ja) | 半導体レーザの製造方法 | |
| JP2001189530A (ja) | 半導体レーザ素子およびその製造方法 | |
| JP2708949B2 (ja) | 半導体レーザ装置の製造方法 | |
| JPS641072B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050405 |