JPH11204703A - Semiconductor module - Google Patents

Semiconductor module

Info

Publication number
JPH11204703A
JPH11204703A JP344198A JP344198A JPH11204703A JP H11204703 A JPH11204703 A JP H11204703A JP 344198 A JP344198 A JP 344198A JP 344198 A JP344198 A JP 344198A JP H11204703 A JPH11204703 A JP H11204703A
Authority
JP
Japan
Prior art keywords
power semiconductor
metal
semiconductor module
semiconductor element
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP344198A
Other languages
Japanese (ja)
Other versions
JP3507682B2 (en
Inventor
Toshiharu Obe
利春 大部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP344198A priority Critical patent/JP3507682B2/en
Publication of JPH11204703A publication Critical patent/JPH11204703A/en
Application granted granted Critical
Publication of JP3507682B2 publication Critical patent/JP3507682B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To restrict an increase in temperature due to a transient loss of heat generation when starting conductivity, by a method wherein a conductor in which at least one terminal out of a plurality of external draw-out terminals is electrically connected to a power semiconductor device has heat capacity enough to absorb transiently generated heat in the power semiconductor device. SOLUTION: A power semiconductor device 4 is electrically connected to a power semiconductor device 5 via a first metallized wide conductor 12 having a width and a thickness, and further the power semiconductor devices 4, 5 are electrically connected to an emitter terminal 8 drawn out outside an insulative package via the first metallized wide conductor 12. The first metallized wide conductor 12 has a volume having heat capacity enough to absorb transiently generated heat in the power semiconductor devices 4, 5, and is a material of high heat conductivity. Thus, a loss of the transiently generated heat of the power semiconductor devices 4, 5 is absorbed by this first metallized wide conductor 12, and an increase in the highest temperature can be reduced. As a result, it is possible to also cope with an increase in the loss of generated heat associated with large capacity and high speed capability of the device.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電力用半導体素子
を収納する半導体モジュールに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor module for housing a power semiconductor device.

【0002】[0002]

【従来の技術】近年、電力用半導体素子は大容量化、高
速化し、発熱損失は益々増大する傾向にある。しかし、
信頼性や寿命の点から、動作時の電力用半導体素子は一
定温度以下に保つことが望ましい。このため、電力用半
導体素子が収納される半導体モジュールは、素子の発熱
損失が増大しても、素子の過剰な温度上昇を十分抑制可
能な構造とする必要がある。
2. Description of the Related Art In recent years, power semiconductor devices have tended to increase in capacity and speed, and heat loss has tended to increase further. But,
From the viewpoint of reliability and life, it is desirable that the power semiconductor element during operation be kept at a certain temperature or lower. For this reason, a semiconductor module in which a power semiconductor element is housed needs to have a structure capable of sufficiently suppressing an excessive rise in temperature of the element even if heat loss of the element increases.

【0003】図11(a)は、従来の半導体モジュール
の構造を示す平面図である。図11(b)は、図11
(a)中の破線A−A’における当該装置の断面図、図
11(c)は、図11(a)中の破線B−B’における
当該装置の断面図である。
FIG. 11A is a plan view showing the structure of a conventional semiconductor module. FIG.
FIG. 11C is a cross-sectional view of the device at a broken line AA ′ in FIG. 11A, and FIG. 11C is a cross-sectional view of the device at a broken line BB ′ in FIG.

【0004】図11(a)〜図11(c)に示すよう
に、従来の半導体モジュールでは、第1金属製放熱板1
を底板とし、その上に第1絶縁性薄板2、さらに第1絶
縁性薄板2上に金属製薄板3が積層されている。金属製
薄板3の上には例えば2つの電力用半導体素子4及び5
が搭載されている。また、これらは、周囲を絶縁性パッ
ケージ6で囲まれている。また、電力用半導体素子4及
び5は、該パッケージ外部に引き出される引き出し端子
であるエミッタ端子8、コレクタ端子9、ゲート端子1
0とボンディングワイヤ11により電気的に接続されて
いる。また、該パッケージ内部は、絶縁性ゲル7が充填
されている。
As shown in FIGS. 11A to 11C, in a conventional semiconductor module, a first metal radiator plate 1 is provided.
Is used as a bottom plate, on which a first insulating thin plate 2 and a metal thin plate 3 are laminated on the first insulating thin plate 2. On the metal thin plate 3, for example, two power semiconductor elements 4 and 5
Is installed. These are surrounded by an insulating package 6. In addition, the power semiconductor elements 4 and 5 include an emitter terminal 8, a collector terminal 9, and a gate terminal 1 which are lead terminals drawn out of the package.
0 and a bonding wire 11. The inside of the package is filled with an insulating gel 7.

【0005】上述するような従来の半導体モジュールに
おいて、電力用半導体素子4及び5に通電されると各素
子において発熱損失が生じる。電力用半導体素子4及び
5の上部を覆う絶縁性ゲル7は断熱材であるため、発生
する熱の大部分は電力用半導体素子4及び5の下部に備
えた金属製薄板3に熱伝導する。即ち、通電時に素子が
発生する熱は、まず金属製薄板3に熱伝導し、さらに第
1絶縁性薄板2を通り第1金属製放熱板1に流れる。第
1金属製放熱板1には、図に示さない冷却器が取付けら
れ、そこで放熱が行われる。この放熱機構により、通電
時の発熱損失による電力用半導体素子4及び5の温度上
昇が抑制される。
In the above-described conventional semiconductor module, when power is supplied to the power semiconductor elements 4 and 5, heat loss occurs in each element. Since the insulating gel 7 covering the upper portions of the power semiconductor elements 4 and 5 is a heat insulating material, most of the generated heat is conducted to the thin metal plate 3 provided below the power semiconductor elements 4 and 5. That is, the heat generated by the element when energized is first conducted to the metal thin plate 3, and further flows to the first metal radiator plate 1 through the first insulating thin plate 2. A cooler (not shown) is attached to the first metal radiator plate 1 and radiates heat there. With this heat radiating mechanism, the temperature rise of the power semiconductor elements 4 and 5 due to the heat loss during energization is suppressed.

【0006】[0006]

【発明が解決しようとする課題】図12は、従来の半導
体モジュールにおいて15mm角の矩形電力用半導体素
子4の過渡的な発熱損失の発生による温度上昇をシミュ
レーションした結果を示すグラフである。同グラフ中、
一方の実線は熱損失(単位W)、他方の実線は電力用半
導体素子4の温度上昇(単位K)を示す。横軸は、通電
開始からの経過時間(単位sec)である。
FIG. 12 is a graph showing a result of simulating a temperature rise caused by a transient heat loss of a 15 mm square rectangular power semiconductor element 4 in a conventional semiconductor module. In the graph,
One solid line indicates heat loss (unit W), and the other solid line indicates temperature rise (unit K) of the power semiconductor element 4. The horizontal axis is the elapsed time (unit: sec) from the start of energization.

【0007】同グラフよりわかるように、従来の半導体
モジュールにおいては、通電開始から約0.5sec後
に電力用半導体素子4の温度上昇が約35℃にも達す
る。このように、従来の半導体モジュールでは、通電時
の過渡的な発熱損失に伴う素子の温度上昇を十分に抑制
できていなかったため、素子に接続されているボンディ
ングワイヤ11が熱応力により断線する等の不良が発生
したり、熱負荷による電力用半導体素子の寿命の低下、
電気特性の信頼性の低下等の問題が生じていた。
As can be seen from the graph, in the conventional semiconductor module, the temperature rise of the power semiconductor element 4 reaches about 35 ° C. about 0.5 sec after the start of energization. As described above, in the conventional semiconductor module, since the temperature rise of the element due to the transient heat loss at the time of energization cannot be sufficiently suppressed, the bonding wire 11 connected to the element may be disconnected due to thermal stress. Defects occur, shortening of the life of power semiconductor elements due to thermal load,
There have been problems such as a decrease in the reliability of the electrical characteristics.

【0008】また、このような従来の半導体モジュール
の構造では、電力用半導体素子の過渡的な発熱損失を吸
収するために十分な熱容量が無く、冷却効率も低いた
め、これ以上の素子の大容量化、高速化に伴う発熱損失
の増大には対応できない。
In addition, in the structure of such a conventional semiconductor module, there is not enough heat capacity to absorb the transient heat loss of the power semiconductor element, and the cooling efficiency is low. It cannot cope with an increase in heat loss due to the increase in speed and speed.

【0009】そこで、本発明の目的は、電力用半導体素
子の発熱損失増大、すなわち大容量化、高速化に対応可
能な冷却効率の高い半導体モジュールを提供することで
ある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor module having a high cooling efficiency capable of coping with an increase in heat loss of a power semiconductor element, that is, a large capacity and a high speed.

【0010】[0010]

【課題を解決するための手段】本発明の半導体モジュー
ルの第1の特徴は、1または複数の電力用半導体素子
と、前記電力用半導体素子と電気的に接続される複数の
外部引き出し端子とを有する半導体モジュールにおい
て、前記複数の外部引き出し端子のうち少なくとも一の
端子が、一定幅と厚みを有する導体によって前記電力用
半導体素子と電気的に接続され、前記導体が、電力用半
導体素子の過渡的な発熱を吸収するために十分な熱容量
を有することである。
A first feature of the semiconductor module of the present invention is that one or more power semiconductor elements and a plurality of external lead terminals electrically connected to the power semiconductor elements are provided. In the semiconductor module having at least one of the plurality of external lead-out terminals, the terminal is electrically connected to the power semiconductor element by a conductor having a fixed width and a thickness, and the conductor is connected to the transient state of the power semiconductor element. It has a sufficient heat capacity to absorb the excessive heat generation.

【0011】上記本発明の第1の特徴によれば、電力用
半導体素子と外部引き出し電極とが一定幅と厚みを有す
る導体で接続されているため、当該導体の存在により、
実質的な電力用半導体素子の熱容量が増加する。なお、
ここで導体の有する一定幅と厚みは、均一なものでなく
てもよい。また、通電開始時による過渡的な発熱を吸収
できる十分な熱容量を有するような材料および容積を備
えるため、素子の温度上昇変化を抑制することができ
る。
According to the first aspect of the present invention, since the power semiconductor element and the external lead-out electrode are connected by a conductor having a constant width and thickness, the presence of the conductor causes
A substantial heat capacity of the power semiconductor device is increased. In addition,
Here, the constant width and thickness of the conductor need not be uniform. Further, since a material and a volume having a sufficient heat capacity capable of absorbing transient heat generated at the start of energization are provided, a change in temperature rise of the element can be suppressed.

【0012】本発明の半導体モジュールの第2の特徴
は、金属製放熱板からなる底板と、前記底板上に絶縁性
板および金属製板を介して搭載された1または複数の電
力用半導体素子と、前記電力用半導体素子と電気的に接
続される複数の外部引き出し端子とを有する半導体モジ
ュールにおいて、前記電力用半導体素子および外部引き
出し端子の上部に、絶縁性板および金属製板を介して前
記電力用半導体素子が接する、さらにもう一枚の金属製
放熱板を有することである。
A second feature of the semiconductor module according to the present invention is that a bottom plate made of a metal radiator plate and one or more power semiconductor elements mounted on the bottom plate via an insulating plate and a metal plate are provided. A semiconductor module having a plurality of external lead-out terminals electrically connected to the power semiconductor element, wherein the power is supplied via an insulating plate and a metal plate above the power semiconductor element and the external lead-out terminal. And another metal heat radiating plate which is in contact with the semiconductor element for use.

【0013】上記本発明の第2の特徴によれば、金属製
放熱板が、底板のみならず電力用半導体素子の上部にも
備えられ、上下両面より電力用半導体素子の冷却が行わ
れるため、通電開始時による過渡的な発熱損失による温
度上昇変化をより効率的に抑制することができる。
According to the second feature of the present invention, the metal heat radiating plate is provided not only on the bottom plate but also on the upper part of the power semiconductor element, and the power semiconductor element is cooled from both upper and lower surfaces. It is possible to more efficiently suppress a change in temperature rise due to a transient heat loss at the start of energization.

【0014】なお、上下2枚の該金属製放熱板の一方も
しくは双方の外表面に、前記電力用半導体素子の外周囲
に枠状の溝を設けてもよい。電力用半導体素子の通電時
の発熱により発生する熱応力を該溝の部分が有するバネ
効果により緩和できる。
A frame-like groove may be provided on the outer surface of one or both of the upper and lower two metal heat radiating plates around the power semiconductor element. The thermal stress generated by the heat generated when the power semiconductor element is energized can be reduced by the spring effect of the groove.

【0015】また、上下2枚の該金属製放熱板の一方も
しくは双方が、冷却器であってもよい。より効率的な冷
却を行うことができる。
[0015] One or both of the upper and lower two metal heat radiating plates may be a cooler. More efficient cooling can be performed.

【0016】[0016]

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照し説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0017】(第1の実施の形態)図1(a)は、本発
明の第1の実施の形態にかかる半導体モジュールの平面
図である。図1(b)は、図1(a)中の破断線A−
A’における装置断面図、図1(c)は、図1(a)中
の破断線B−B’における装置断面図である。
FIG. 1A is a plan view of a semiconductor module according to a first embodiment of the present invention. FIG. 1B is a sectional view taken along line A- in FIG.
FIG. 1C is a cross-sectional view of the device taken along a line BB ′ in FIG. 1A.

【0018】第1の実施の形態にかかる半導体モジュー
ルの基本構造は、図11に示す従来の半導体モジュール
とほぼ共通している。即ち、第1金属製放熱板1を底板
とし、その上に第1絶縁性薄板2、さらに第1絶縁性薄
板2上に金属製薄板3が積層されている。金属製薄板3
の上には例えば2つの電力用半導体素子4及び5が搭載
されている。また、これらは周囲を絶縁性パッケージ6
で囲まれており、該パッケージ内部には、絶縁性ゲル7
が充填されている。
The basic structure of the semiconductor module according to the first embodiment is almost the same as the conventional semiconductor module shown in FIG. That is, the first metal radiator plate 1 is used as a bottom plate, a first insulating thin plate 2 is further formed thereon, and a metal thin plate 3 is further stacked on the first insulating thin plate 2. Metal sheet 3
For example, two power semiconductor elements 4 and 5 are mounted thereon. In addition, these have an insulating package 6 around them.
And an insulating gel 7 inside the package.
Is filled.

【0019】従来の半導体モジュールと異なる第1の実
施の形態における半導体モジュールの特徴は、一方の電
力用半導体素子4ともう一方の電力用半導体素子5が、
幅と厚みを有する第1金属製幅広導体12で電気的に接
続されており、さらにこの第1金属製幅広導体12によ
って、電力用半導体素子4及び5が絶縁性パッケージ外
部に引き出されるエミッタ端子8と電気的に接続されて
いることである。
The semiconductor module according to the first embodiment, which is different from the conventional semiconductor module, is characterized in that one power semiconductor element 4 and the other power semiconductor element 5
The first metal wide conductor 12 having a width and a thickness is electrically connected to each other, and further the power semiconductor elements 4 and 5 are drawn out of the insulating package by the first metal wide conductor 12. And that it is electrically connected.

【0020】なお、この第1金属製幅広導体12は、電
力用半導体素子4及び5の過渡的な発熱を吸収するのに
十分な熱容量を持つ容積を有し、かつ熱導電性の高い材
料であることが好ましく、例えばこの材質としては銅
(Cu)或いはアルミニウム(Al)が選択される。な
お、具体的な第1金属製幅広導体12の形状は、パッケ
ージ内の内部構造に応じて決めるとよい。
The first metal wide conductor 12 is made of a material having a heat capacity sufficient to absorb the transient heat generation of the power semiconductor elements 4 and 5 and having high thermal conductivity. Preferably, for example, copper (Cu) or aluminum (Al) is selected as this material. The specific shape of the first metal wide conductor 12 may be determined according to the internal structure of the package.

【0021】電力用半導体素子4及び5上には断熱材で
ある絶縁性のゲル7が充填されているので、通電時にこ
れらの素子の発熱損失により発生する熱の一部は第1金
属製幅広導体12に熱伝導するが、大部分は下部の金属
製薄板3に熱伝導する。金属製薄板3に流れた熱は、さ
らに第1絶縁性薄板2を通り冷却器(図示せず)が取り
付けられる第1金属製放熱板1に流れ、ここで放熱され
る。
Since the power semiconductor elements 4 and 5 are filled with the insulating gel 7 which is a heat insulating material, part of the heat generated by heat loss of these elements at the time of energization is widened by the first metal. It conducts heat to the conductor 12, but mostly to the lower metal sheet 3. The heat flowing through the metal thin plate 3 further flows through the first insulating thin plate 2 to the first metal radiator plate 1 to which a cooler (not shown) is attached, where the heat is radiated.

【0022】図2は、第1の実施の形態にかかる半導体
モジュールにおいて、15mm角の矩形電力用半導体素
子4を用い、かつ該電力用半導体素子4の約8倍の熱容
量を有する第1金属製幅広導体12を用いたときの過渡
的な発熱損失の発生による温度上昇をシミュレーション
した結果を示すグラフである。同グラフ中、一方の実線
は発熱損失(単位W)、他方の実線は電力用半導体素子
4の温度上昇(単位K)を示す。横軸は、通電開始から
の経過時間(単位sec)である。
FIG. 2 shows a semiconductor module according to the first embodiment, in which a rectangular power semiconductor element 4 of 15 mm square is used, and which has a heat capacity approximately eight times that of the power semiconductor element 4 and is made of a first metal. 9 is a graph showing a result of simulating a temperature rise due to a transient heat loss when a wide conductor 12 is used. In the graph, one solid line indicates heat loss (unit: W), and the other solid line indicates temperature rise (unit: K) of the power semiconductor element 4. The horizontal axis is the elapsed time (unit: sec) from the start of energization.

【0023】同グラフからわかるように、第1金属製幅
広導体12が、電力用半導体素子4の過渡的な発熱を吸
収するのに十分な熱容量を有するので、最高温度上昇が
図12に示す従来の半導体モジュールの最高温度上昇に
比べ大きく低減できている。
As can be seen from the graph, the first metal wide conductor 12 has a heat capacity sufficient to absorb the transient heat generation of the power semiconductor element 4, so that the maximum temperature rise is the same as that shown in FIG. Is significantly reduced as compared with the maximum temperature rise of the semiconductor module.

【0024】さらに、エミッタ端子8と電力用半導体素
子4及び5を、第1金属製幅広導体12で電気的に接続
しているので、ボンディングワイヤ11による接続個所
が減少し、熱応力によるワイヤ断線の可能性が減少す
る。
Further, since the emitter terminal 8 and the power semiconductor elements 4 and 5 are electrically connected by the first metal wide conductor 12, the number of connection points by the bonding wires 11 is reduced, and the wire breaks due to thermal stress. The likelihood is reduced.

【0025】このように、従来ボンディングワイヤで行
っていた電力用半導体素子とエミッタ端子との電気的な
接続をより容量の大きい幅広の導体に置き換えることに
より、電力用半導体素子の過渡的な発熱損失をこの導体
で吸収し、最高温度上昇を低減することができる。よっ
て、素子の大容量化、高速化に伴う発熱損失増大にも対
応することも可能となる。また、熱応力によるボンディ
ングワイヤの切断等の発生が防止されるため、当該素子
の信頼性が向上し、寿命の低下を防ぐこともできる。ま
た、電力用半導体素子の最高温度上昇値を低減すること
ができるので、半導体モジュールに取り付ける冷却器を
小型化でき、装置コストを削減することができる。
As described above, by replacing the electric connection between the power semiconductor element and the emitter terminal, which has been conventionally performed by the bonding wire, with a wider conductor having a larger capacity, the transient heat loss of the power semiconductor element is reduced. Can be absorbed by this conductor, and the maximum temperature rise can be reduced. Therefore, it is possible to cope with an increase in heat loss due to an increase in the capacity and speed of the element. In addition, since the occurrence of cutting of the bonding wire due to thermal stress is prevented, the reliability of the element is improved, and the life can be prevented from being shortened. Further, since the maximum temperature rise value of the power semiconductor element can be reduced, the size of the cooler attached to the semiconductor module can be reduced, and the apparatus cost can be reduced.

【0026】(第2の実施の形態)本発明の第2の実施
の形態について説明する。
(Second Embodiment) A second embodiment of the present invention will be described.

【0027】図3(a)は、本発明の第2の実施の形態
にかかる半導体モジュールの平面図である。図3(b)
は、図3(a)中の破断線A−A’における装置断面
図、図3(c)は、図3(a)中の破断線B−B’にお
ける装置断面図である。
FIG. 3A is a plan view of a semiconductor module according to a second embodiment of the present invention. FIG. 3 (b)
3A is a cross-sectional view of the device taken along the line AA ′ in FIG. 3A, and FIG. 3C is a cross-sectional view of the device taken along the line BB ′ in FIG.

【0028】第1の実施の形態にかかる半導体モジュー
ルの構成と同様に、電力用半導体素子4及び5を第1金
属製幅広導体12で接続し、さらにエミッタ端子8に接
続しているが、ここでは電力用半導体素子4及び5とコ
レクタ端子9とが金属製薄板3を介し幅と厚みを有する
第2金属製幅広導体13で電気的に接続されている。第
2金属製幅広導体13の材質としては、第1金属製幅広
導体12と同様に、銅(Cu)或いはアルミニウム(A
l)が選択される。なお、これら以外の装置構成は従来
のものと変わらない。第2金属製幅広導体13の具体的
形状は、パッケージ内部の構造に応じて決定すればよ
い。
Similar to the configuration of the semiconductor module according to the first embodiment, the power semiconductor elements 4 and 5 are connected by the first metal wide conductor 12 and further connected to the emitter terminal 8. In the first embodiment, the power semiconductor elements 4 and 5 and the collector terminal 9 are electrically connected via the thin metal plate 3 by a second metal wide conductor 13 having a width and a thickness. The material of the second metal wide conductor 13 is copper (Cu) or aluminum (A), like the first metal wide conductor 12.
l) is selected. The other device configuration is the same as the conventional one. The specific shape of the second metal wide conductor 13 may be determined according to the structure inside the package.

【0029】ここでは、第1の実施の形態に比べボンデ
ィングワイヤ11による接続個所が減り、熱応力による
切断の可能性がさらに減少する。
Here, the number of connection points by the bonding wires 11 is reduced as compared with the first embodiment, and the possibility of cutting by thermal stress is further reduced.

【0030】よって、上述した第1の実施の形態にかか
る半導体モジュールと同様の効果に加え、さらに電力用
半導体素子の信頼性を向上し、寿命の低下を防ぐことが
できる。
Therefore, in addition to the same effects as those of the semiconductor module according to the above-described first embodiment, the reliability of the power semiconductor element can be further improved and the life can be prevented from being shortened.

【0031】(第3の実施の形態)次に、本発明の第3
の実施の形態について説明する。
(Third Embodiment) Next, a third embodiment of the present invention will be described.
An embodiment will be described.

【0032】図4(a)は、本発明の第3の実施の形態
にかかる半導体モジュールの平面図である。図4(b)
は、図4(a)中の破断線A−A’における装置断面
図、図4(c)は、図4(a)中の破断線B−B’にお
ける装置断面図である。
FIG. 4A is a plan view of a semiconductor module according to a third embodiment of the present invention. FIG. 4 (b)
4A is a cross-sectional view of the device taken along the line AA ′ in FIG. 4A, and FIG. 4C is a cross-sectional view of the device taken along the line BB ′ in FIG.

【0033】ここでは、第2の実施の形態にかかる半導
体モジュールの構成に加えて、電力用半導体素子4及び
5を幅と厚みを有する第3金属製導体14を用いてゲー
ト端子10に電気的に接続している。第3金属製導体1
4の材質としては、第1、第2金属製幅広導体12、1
3と同様に、銅(Cu)或いはアルミニウム(Al)が
選択される。ボンディングワイヤによる接続個所が実質
的になくなるため、熱応力による切断の可能性もなくな
る。
Here, in addition to the configuration of the semiconductor module according to the second embodiment, the power semiconductor elements 4 and 5 are electrically connected to the gate terminal 10 by using a third metal conductor 14 having a width and a thickness. Connected to Third metal conductor 1
4 are made of first and second metal wide conductors 12, 1;
Similarly to 3, copper (Cu) or aluminum (Al) is selected. Since the connection points by the bonding wires are substantially eliminated, there is no possibility of cutting due to thermal stress.

【0034】第3金属製導体14としては、少なくとも
従来用いられているボンディングワイヤに較べ十分に太
い径を有し、高い熱容量を有する導体を用いるものとす
る。
As the third metal conductor 14, a conductor having a diameter sufficiently larger than at least a conventionally used bonding wire and having a high heat capacity is used.

【0035】よって、上述した第1、第2の実施の形態
にかかる半導体モジュールと同様の効果に加え、さらに
電力用半導体素子の信頼性を向上し、寿命の低下を防ぐ
ことができる。
Therefore, in addition to the effects similar to those of the semiconductor modules according to the first and second embodiments, the reliability of the power semiconductor element can be further improved and the life can be prevented from being shortened.

【0036】(第4の実施の形態)本発明の第4の実施
の形態について説明する。
(Fourth Embodiment) A fourth embodiment of the present invention will be described.

【0037】図5(a)は、本発明の第4の実施の形態
にかかる半導体モジュールの平面図である。図5(b)
は、図5(a)中の破断線A−A’における装置断面
図、図5(c)は、図5(a)中の破断線B−B’にお
ける装置断面図である。
FIG. 5A is a plan view of a semiconductor module according to a fourth embodiment of the present invention. FIG. 5 (b)
5A is a cross-sectional view of the device taken along the line AA ′ in FIG. 5A, and FIG. 5C is a cross-sectional view of the device taken along the line BB ′ in FIG. 5A.

【0038】第4の実施の形態における半導体モジュー
ルの主な特徴は、従来モジュール底部のみに備えていた
金属製放熱板をモジュール上部にも備えたことである。
これに伴いエミッタ端子8、コレクタ端子9およびゲー
ト端子10からなる3つの外部引き出し端子を上下2枚
の放熱板1、16に平行に引き出している。
The main feature of the semiconductor module according to the fourth embodiment is that a metal heat radiating plate, which was conventionally provided only at the bottom of the module, is also provided at the top of the module.
Along with this, three external lead-out terminals comprising an emitter terminal 8, a collector terminal 9 and a gate terminal 10 are drawn out in parallel to the upper and lower two heat sinks 1, 16.

【0039】図5(a)〜図5(c)に示すように、基
本的な構成は上述した第1から第3の実施の形態と共通
する。即ち、第1金属製放熱板1を底板とし、その上に
第1絶縁性薄板2、さらに第1絶縁性薄板2上に金属製
薄板3が積層されている。金属製薄板3の上には2つの
電力用半導体素子4、5が搭載されている。これらの半
導体素子4、5とエミッタ端子8及びコレクタ端子9
は、第2金属製幅広導体13で電気的に接続されてい
る。
As shown in FIGS. 5A to 5C, the basic configuration is common to the above-described first to third embodiments. That is, the first metal radiator plate 1 is used as a bottom plate, a first insulating thin plate 2 is further formed thereon, and a metal thin plate 3 is further stacked on the first insulating thin plate 2. Two power semiconductor elements 4 and 5 are mounted on the metal thin plate 3. These semiconductor elements 4, 5 and the emitter terminal 8 and the collector terminal 9
Are electrically connected by a second metal wide conductor 13.

【0040】また、第2金属製幅広導体13の上部に
は、第2絶縁性薄板15と第2金属製放熱板16とがこ
の順番に積層されている。周囲は絶縁性パッケージ6で
取り囲まれ、第2金属製放熱板16は、そのまま絶縁性
パッケージ6の上蓋を構成している。絶縁性のパッケー
ジ6の内部には、絶縁性ゲル7が充填されている。な
お、モジュール外部への引き出し線となるエミッタ端子
8、ゲート端子10、コレクタ端子9は、パッケージ側
面からいずれも第1金属製放熱板1及び第2金属製放熱
板16に対し平行に引き出している。
On the upper part of the second metal wide conductor 13, a second insulating thin plate 15 and a second metal radiator plate 16 are laminated in this order. The periphery is surrounded by the insulating package 6, and the second metal radiator plate 16 forms the upper lid of the insulating package 6 as it is. The inside of the insulating package 6 is filled with an insulating gel 7. The emitter terminal 8, the gate terminal 10, and the collector terminal 9, which are lead lines to the outside of the module, are all drawn out from the side surface of the package in parallel to the first metal radiator plate 1 and the second metal radiator plate 16. .

【0041】図5(a)〜図5(c)のように構成され
た半導体モジュールにおいても、電力用半導体素子4及
び5に通電されると発熱損失が発生するが、電力用半導
体素子4及び5で発生した熱の約半分が電力用半導体素
子4及び5の下部に接合された金属製薄板3へ、残りの
発熱損失が上部に接合された第2金属製幅広導体13へ
熱伝導する。
In the semiconductor module constructed as shown in FIGS. 5 (a) to 5 (c), a heat loss occurs when the power semiconductor elements 4 and 5 are energized. About half of the heat generated in 5 is conducted to the metal thin plate 3 joined to the lower part of the power semiconductor elements 4 and 5, and the remaining heat loss is conducted to the second metal wide conductor 13 joined to the upper part.

【0042】金属製薄板3に熱伝導した熱は、第1絶縁
性薄板2を介して第1金属製放熱板1に熱伝導する。第
1金属製放熱板1には冷却器が取付けられ、伝導してき
た熱を放熱する。同様に、第2金属製幅広導体13に熱
伝導した熱は、第2絶縁性薄板15を介し第2金属製放
熱板16に熱伝導する。第2金属製放熱板16にも冷却
器が取付けられ、そこで伝導してきた熱を放熱する。
The heat conducted to the metal thin plate 3 is conducted to the first metal radiator plate 1 via the first insulating thin plate 2. A cooler is attached to the first metal radiator plate 1 to radiate the conducted heat. Similarly, the heat conducted to the second metal wide conductor 13 is conducted to the second metal radiator plate 16 via the second insulating thin plate 15. A cooler is also attached to the second metal radiator plate 16 to radiate heat conducted there.

【0043】上述したように、従来の半導体モジュール
では、モジュール底部のみに金属製放熱板を備えていた
のに対し、上述した第4の実施の形態にかかる半導体モ
ジュールにおいては、底部のみならず上部にも放熱板を
備えており、電力用半導体素子4及び5を上下両面より
冷却するため、冷却効率が高い。さらに、当該半導体モ
ジュールは電力用半導体素子4及び5の過渡的な発熱損
失を吸収するのに十分な熱容量を有しているので、図2
に示した第1の実施の形態におけるシミュレーション値
以上に、通電開始時の素子の最高温度上昇が低減され
る。
As described above, in the conventional semiconductor module, the metal radiator plate is provided only on the bottom of the module. On the other hand, in the semiconductor module according to the fourth embodiment, not only the bottom but also the upper part is provided. Since the power semiconductor elements 4 and 5 are cooled from both upper and lower surfaces, the cooling efficiency is high. Further, since the semiconductor module has a sufficient heat capacity to absorb the transient heat loss of the power semiconductor elements 4 and 5, FIG.
The maximum temperature rise of the element at the start of energization is reduced more than the simulation value in the first embodiment shown in FIG.

【0044】さらに、エミッタ端子8及びコレクタ端子
9と内部の電力用半導体素子4及び5を、第2金属製幅
広導体13で電気的に接続しているので、ボンディング
ワイヤ11による接続個所が少なく、熱応力による切断
の可能性が少ない。
Further, since the emitter terminal 8 and the collector terminal 9 and the internal power semiconductor elements 4 and 5 are electrically connected by the second metal wide conductor 13, the number of connection points by the bonding wire 11 is small. There is little possibility of cutting due to thermal stress.

【0045】(第5の実施の形態)本発明の第5の実施
の形態について説明する。
(Fifth Embodiment) A fifth embodiment of the present invention will be described.

【0046】図6(a)は、本発明の第5の実施の形態
にかかる半導体モジュールの平面図である。図6(b)
は、図6(a)中の破断線A−A’における装置断面
図、図6(c)は、図6(a)中の破断線B−B’にお
ける装置断面図である。
FIG. 6A is a plan view of a semiconductor module according to a fifth embodiment of the present invention. FIG. 6 (b)
6A is a cross-sectional view of the device taken along the line AA ′ in FIG. 6A, and FIG. 6C is a cross-sectional view of the device taken along the line BB ′ in FIG.

【0047】第5の実施の形態における半導体モジュー
ルの基本的構造は、上述した第4の実施の形態における
半導体モジュールと共通する。第4の実施の形態に付加
されている特徴は、図6(b)に示すように、モジュー
ル底部に設けた第1金属製放熱板1とモジュール上部に
設けた第2金属製放熱板16、それぞれに溝17が設け
られていることである。この溝17は、例えば図6
(a)に示すように、第1絶縁性薄板2及び第2絶縁性
薄板15の外周部を取り囲むように枠状に設けられる。
The basic structure of the semiconductor module according to the fifth embodiment is the same as that of the semiconductor module according to the fourth embodiment. The features added to the fourth embodiment are, as shown in FIG. 6B, a first metal radiator plate 1 provided at the bottom of the module and a second metal radiator plate 16 provided at the top of the module. That is, a groove 17 is provided in each of them. This groove 17 is, for example, as shown in FIG.
As shown in (a), the first insulating thin plate 2 and the second insulating thin plate 15 are provided in a frame shape so as to surround the outer peripheral portions thereof.

【0048】電力用半導体素子4及び5が発熱し、半導
体モジュール内の各部材の温度が高くなると、半導体モ
ジュールの底板である第1金属製放熱板1及び天井板で
ある第2金属製放熱板16に外向きの熱応力がかかる。
このとき、第1金属製放熱板1及び第2金属製放熱板1
6に溝17が設けられていると、この部分の放熱板厚み
が薄いことにより、溝17にバネ効果が生じ、熱応力が
ここで吸収される。その結果、熱膨張による半導体モジ
ュールの破壊を防ぐことができる。
When the power semiconductor elements 4 and 5 generate heat and the temperature of each member in the semiconductor module rises, a first metal radiator plate 1 serving as a bottom plate of the semiconductor module and a second metal radiator plate serving as a ceiling plate are provided. 16 is subjected to outward thermal stress.
At this time, the first metal heat sink 1 and the second metal heat sink 1
When the groove 17 is provided in the groove 6, a spring effect is generated in the groove 17 due to the small thickness of the heat radiating plate at this portion, and the thermal stress is absorbed here. As a result, destruction of the semiconductor module due to thermal expansion can be prevented.

【0049】よって、さらに電力用半導体素子の信頼性
が向上し、寿命の低下を防ぐことができる。なお、溝1
7を除く構造は、第4の実施の形態にかかる半導体モジ
ュールと同様であるため、第5の実施の形態にかかる半
導体モジュールにおいても同様な作用効果を奏しうる。
Therefore, the reliability of the power semiconductor device can be further improved, and the life can be prevented from being shortened. Groove 1
The structure other than 7 is the same as that of the semiconductor module according to the fourth embodiment, so that the semiconductor module according to the fifth embodiment can achieve the same operation and effect.

【0050】(第6の実施の形態)本発明の第6の実施
の形態について説明する。
(Sixth Embodiment) A sixth embodiment of the present invention will be described.

【0051】図7(a)は、本発明の第6の実施の形態
にかかる半導体モジュールの平面図である。図7(b)
は、図7(a)中の破断線A−A’における装置断面
図、図7(c)は、図7(a)中の破断線B−B’にお
ける装置断面図である。
FIG. 7A is a plan view of a semiconductor module according to a sixth embodiment of the present invention. FIG. 7 (b)
7A is a device cross-sectional view taken along a line AA ′ in FIG. 7A, and FIG. 7C is a device cross-sectional view taken along a line BB ′ in FIG. 7A.

【0052】第6の実施の形態における半導体モジュー
ルの基本構造は、上述した第5の実施の形態にかかる半
導体モジュールの構造と共通する。新たに付加された特
徴は、第5の実施の形態においてボンディングワイヤ1
1によって接続されていたゲート端子10と電力用半導
体素子4を第3金属製導体14で接続している点であ
る。
The basic structure of the semiconductor module according to the sixth embodiment is the same as the structure of the semiconductor module according to the fifth embodiment. A newly added feature is that the bonding wire 1 according to the fifth embodiment is different from that of the fifth embodiment.
1 is that the gate terminal 10 and the power semiconductor element 4 connected by 1 are connected by the third metal conductor 14.

【0053】よって、ボンディングワイヤによる接続個
所がなくなるので、熱応力による切断の可能性がなくな
り、電力用半導体素子の信頼性がさらに向上し、寿命の
低下を防止することができる。
Therefore, since there is no connection point by the bonding wire, there is no possibility of disconnection due to thermal stress, and the reliability of the power semiconductor device is further improved, and the life can be prevented from being shortened.

【0054】(第7の実施の形態)本発明の第7の実施
の形態について説明する。
(Seventh Embodiment) A seventh embodiment of the present invention will be described.

【0055】図8(a)は、本発明の第7の実施の形態
にかかる半導体モジュールの平面図である。図8(b)
は、図8(a)中の破断線A−A’における装置断面
図、図8(c)は、図8(a)中の破断線B−B’にお
ける装置断面図である。図9(a)〜図9(c)は、第
7の実施の形態における別の実施例を示す図8(a)〜
図8(c)と同様な態様の図である。
FIG. 8A is a plan view of a semiconductor module according to a seventh embodiment of the present invention. FIG. 8B
FIG. 8A is a cross-sectional view of the device taken along the line AA ′ in FIG. 8A, and FIG. 8C is a cross-sectional view of the device taken along the line BB ′ in FIG. FIGS. 9A to 9C show another example of the seventh embodiment.
It is a figure of the aspect similar to FIG.8 (c).

【0056】第7の実施の形態における半導体モジュー
ルの基本構造は、上述した第6の実施の形態にかかる半
導体モジュールの構造と共通する。上述の第6の実施の
形態と異なる点は、第1金属製放熱板1もしくは第2金
属製放熱板16の一方、または両方の放熱板自体を、風
冷ヒートシンクやヒートパイプなどの冷却器18とする
ことである。例えば、図8(a)〜図8(c)に示す半
導体モジュールは、第2金属製放熱板16自体に放熱フ
ィンを備え冷却器18としたものであり、図9(a)〜
図9(c)に示す半導体モジュールは、第1金属製放熱
板および第2金属製放熱板16の両方を放熱フィンを備
え冷却器18としたものである。
The basic structure of the semiconductor module according to the seventh embodiment is common to the structure of the semiconductor module according to the above-described sixth embodiment. The difference from the above-described sixth embodiment is that one or both of the first metal radiator plate 1 and the second metal radiator plate 16 or both radiator plates are connected to a cooler 18 such as an air-cooled heat sink or a heat pipe. It is to be. For example, in the semiconductor module shown in FIGS. 8A to 8C, the second metal radiator plate 16 itself is provided with radiating fins to form a cooler 18, and FIGS. 9A to 9C.
In the semiconductor module shown in FIG. 9C, both the first metal radiator plate and the second metal radiator plate 16 are provided with heat radiating fins to form a cooler 18.

【0057】放熱板と冷却器の間に介在するものがない
ため、高い冷却効率を得ることができる。
Since there is nothing intervening between the heat sink and the cooler, high cooling efficiency can be obtained.

【0058】(第8の実施の形態)本発明の第8の実施
の形態について説明する。
(Eighth Embodiment) An eighth embodiment of the present invention will be described.

【0059】図10(a)は、本発明の第8の実施の形
態にかかる半導体モジュールの平面図である。図10
(b)は、図10(a)中の破断線A−A’における装
置断面図、図10(c)は、図10(a)中の破断線B
−B’における装置断面図である。
FIG. 10A is a plan view of a semiconductor module according to an eighth embodiment of the present invention. FIG.
10B is a cross-sectional view of the apparatus taken along a line AA ′ in FIG. 10A, and FIG. 10C is a sectional view taken along a line B in FIG.
It is an apparatus sectional view in -B '.

【0060】第8の実施の形態における半導体モジュー
ルも、第1金属製放熱板1を底板とし、その上に第1絶
縁性薄板2、さらに第1絶縁性薄板2上に金属製薄板3
が積層されている。金属製薄板3の上には2つの電力用
半導体素子4、5が搭載されており、周囲は絶縁性パッ
ケージ6で囲まれている。また、パッケージ内は絶縁性
ゲルが充填されている。
In the semiconductor module according to the eighth embodiment, the first metal radiating plate 1 is used as a bottom plate, the first insulating thin plate 2 is provided thereon, and the metal thin plate 3 is provided on the first insulating thin plate 2.
Are laminated. Two power semiconductor elements 4 and 5 are mounted on the metal thin plate 3, and are surrounded by an insulating package 6. The package is filled with an insulating gel.

【0061】ここで特徴的なことは、一方の電力用半導
体素子4に接合された第1金属製幅広導体12と第3金
属製導体14、もう一方の電力用半導体素子5に接合さ
れた第1金属製幅広導体12、および金属製薄板3に接
合された第2金属製幅広導体13が、それぞれ絶縁性パ
ッケージ6の天井板を突き抜け、上側外部に引き出され
ていることである。
The characteristic feature here is that the first metal wide conductor 12 and the third metal conductor 14 joined to one power semiconductor element 4 and the second metal wide conductor 12 joined to the other power semiconductor element 5. The first metal wide conductor 12 and the second metal wide conductor 13 joined to the metal thin plate 3 respectively penetrate through the ceiling plate of the insulating package 6 and are drawn out to the upper outside.

【0062】外部に引き出された各導体は、そのままエ
ミッタ端子、コレクタ端子およびゲート端子として用い
られる。具体的には、第1金属製幅広導体12がエミッ
タ端子、第2金属製幅広導体13がコレクタ端子、第3
金属製導体がゲート端子となる。
Each conductor drawn out is used as it is as an emitter terminal, a collector terminal and a gate terminal. Specifically, the first metal wide conductor 12 is an emitter terminal, the second metal wide conductor 13 is a collector terminal, and the third metal wide conductor 13 is a third terminal.
A metal conductor serves as a gate terminal.

【0063】またここでは、電力用半導体素子4および
電力用半導体素子5それぞれから引き出された2本の第
1金属製幅広導体12は、絶縁性パッケージ6の外部で
冷却フィンを備えた金属製の冷却器18で電気的に接続
されている。
In this case, the two first metal wide conductors 12 drawn from the power semiconductor element 4 and the power semiconductor element 5, respectively, are made of metal having cooling fins outside the insulating package 6. It is electrically connected by a cooler 18.

【0064】図10のように構成された半導体モジュー
ルにおいて、電力用半導体素子4及び5が通電されたと
きに発生する発熱損失は、その約半分が電力用半導体素
子4及び5の下部に接合された金属製薄板3へ、残りの
発熱損失が各素子に接合された第1金属製幅広導体12
へ熱伝導する。
In the semiconductor module configured as shown in FIG. 10, about half of the heat loss generated when the power semiconductor elements 4 and 5 are energized is connected to the lower part of the power semiconductor elements 4 and 5. The first metal wide conductor 12 in which the remaining heat loss is bonded to each element to the thin metal plate 3
Conducts heat to

【0065】金属製薄板3に熱伝導した熱は、第1絶縁
性薄板2を通り第1金属製放熱板1に熱伝導する。第1
金属製放熱板1には、図に示さない冷却器が取付けられ
るため、そこで放熱される。同様に、第1金属製幅広導
体12に熱伝導した熱は、絶縁性パッケージ6の外部で
第1金属製幅広導体12に接続された冷却器により放熱
される。
The heat conducted to the metal thin plate 3 passes through the first insulating thin plate 2 and conducts to the first metal radiator plate 1. First
Since a cooler (not shown) is attached to the metal heat radiating plate 1, heat is radiated there. Similarly, the heat conducted to the first metal wide conductor 12 is radiated outside the insulating package 6 by a cooler connected to the first metal wide conductor 12.

【0066】このように、第8の実施の形態にかかる半
導体モジュールにおいては、電力用半導体素子4及び5
が上部および下部の両面から冷却されるので冷却効率が
高い。さらに、電力用半導体素子4及び5の過渡的な発
熱損失を吸収するのに十分な熱容量を有しているので、
第1の実施の形態にかかる半導体モジュール以上に過渡
的な発熱損失による温度上昇が抑制される。
As described above, in the semiconductor module according to the eighth embodiment, the power semiconductor elements 4 and 5
Is cooled from both the upper and lower sides, so that the cooling efficiency is high. Further, since it has a sufficient heat capacity to absorb transient heat loss of the power semiconductor elements 4 and 5,
Temperature rise due to transient heat loss is suppressed more than in the semiconductor module according to the first embodiment.

【0067】さらに、ボンディングワイヤによる接続個
所がないため、熱応力による断線が起こらない。また、
絶縁性パッケージ6の外部で電力用半導体素子を電気的
に接続するので、用途に応じて内部に収納された電力用
半導体素子を自由に組み合わせ接続することができる。
Further, since there is no connection point by a bonding wire, disconnection due to thermal stress does not occur. Also,
Since the power semiconductor elements are electrically connected to the outside of the insulating package 6, the power semiconductor elements housed therein can be freely combined and connected according to the application.

【0068】以上、本発明について、各実施の形態に沿
って説明したが、本発明はこれに限定されるものではな
い。
Although the present invention has been described with reference to the embodiments, the present invention is not limited to these embodiments.

【0069】[0069]

【発明の効果】以上説明したように、金属製放熱板を底
板とし、前記金属製放熱板上に直接もしくは間接に搭載
された1または複数の電力用半導体素子と、前記電力用
半導体素子と電気的に接続される複数の外部引き出し端
子とを有する半導体モジュールにおいて、前記複数の外
部引き出し端子の一部もしくは全部が、前記電力用半導
体素子と一定幅以上と厚みを有する導体で接続されてい
るため、従来のようにボンディングワイヤで接続する場
合に比較し、通電開始時による過渡的な発熱損失による
温度上昇を抑制することができる。
As described above, one or a plurality of power semiconductor elements mounted directly or indirectly on the metal radiator plate, and the power semiconductor element, In a semiconductor module having a plurality of external lead-out terminals that are electrically connected, part or all of the plurality of external lead-out terminals are connected to the power semiconductor element by a conductor having a certain width or more and a thickness. As compared with the conventional case where the connection is made by a bonding wire, it is possible to suppress a temperature rise due to a transient heat loss at the start of energization.

【0070】また、底板のみならず、電力用半導体素子
の上部にも金属放熱板を備えることにより、従来の片面
冷却を両面冷却可能な構造とし、電力用半導体素子のよ
り効率的な冷却を行うことができる。よって、通電開始
時による過渡的な発熱損失による電力用半導体素子の温
度上昇をより効率的に抑制することができる。
By providing a metal heat radiating plate not only on the bottom plate but also on the upper part of the power semiconductor element, the conventional single-sided cooling can be cooled on both sides, so that the power semiconductor element can be cooled more efficiently. be able to. Therefore, it is possible to more efficiently suppress a temperature rise of the power semiconductor element due to a transient heat loss at the start of energization.

【0071】さらに、上下に備えた2枚の該金属製放熱
板の一方もしくは双方に、放熱フィンを備えてもよい。
より効率的な冷却を行うことができる。
Further, a radiation fin may be provided on one or both of the two metal radiating plates provided above and below.
More efficient cooling can be performed.

【0072】このように、通電開始時における過渡的な
発熱損失による温度上昇を効率よく抑制する半導体モジ
ュールとすることにより、当該素子の信頼性が向上し、
寿命の低下を防ぐこともできる。さらに、電力用半導体
素子の最高温度上昇を低減することができるので、電力
用半導体素子を冷却する冷却器を小型化し、コスト削減
を図ることができる。また、電力用半導体素子が将来的
により大容量化、高速化し、発熱損失がより増大した場
合においても、十分にモジュール動作の信頼性を確保で
きる。
As described above, by providing a semiconductor module that efficiently suppresses a temperature rise due to a transient heat loss at the start of energization, the reliability of the element is improved,
The life can be prevented from being shortened. Further, since the maximum temperature rise of the power semiconductor element can be reduced, a cooler for cooling the power semiconductor element can be reduced in size and cost can be reduced. Further, even in the case where the power semiconductor element has a larger capacity and a higher speed in the future and the heat loss is further increased, the reliability of the module operation can be sufficiently ensured.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態にかかる半導体モジ
ュールの平面図、および断面図である。
FIG. 1 is a plan view and a cross-sectional view of a semiconductor module according to a first embodiment of the present invention.

【図2】本発明の第1の実施の形態にかかる半導体モジ
ュール中の電力用半導体素子の過渡的な発熱損失が発生
時における温度上昇のシミュレーション結果を示すグラ
フである。
FIG. 2 is a graph showing a simulation result of a temperature rise when a transient heat loss of the power semiconductor element in the semiconductor module according to the first embodiment of the present invention occurs.

【図3】本発明の第2の実施の形態にかかる半導体モジ
ュールの平面図、および断面図である。
FIG. 3 is a plan view and a cross-sectional view of a semiconductor module according to a second embodiment of the present invention.

【図4】本発明の第3の実施の形態にかかる半導体モジ
ュールの平面図、および断面図である。
FIG. 4 is a plan view and a sectional view of a semiconductor module according to a third embodiment of the present invention.

【図5】本発明の第4の実施の形態にかかる半導体モジ
ュールの平面図、および断面図である。
FIG. 5 is a plan view and a cross-sectional view of a semiconductor module according to a fourth embodiment of the present invention.

【図6】本発明の第5の実施の形態にかかる半導体モジ
ュールの平面図、および断面図である。
FIG. 6 is a plan view and a cross-sectional view of a semiconductor module according to a fifth embodiment of the present invention.

【図7】本発明の第6の実施の形態にかかる半導体モジ
ュールの平面図、および断面図である。
FIG. 7 is a plan view and a sectional view of a semiconductor module according to a sixth embodiment of the present invention.

【図8】本発明の第7の実施の形態にかかる半導体モジ
ュールの平面図、および断面図である。
FIG. 8 is a plan view and a cross-sectional view of a semiconductor module according to a seventh embodiment of the present invention.

【図9】本発明の第7の実施の形態にかかるもう一つの
半導体モジュールの平面図、および断面図である。
FIG. 9 is a plan view and a sectional view of another semiconductor module according to a seventh embodiment of the present invention.

【図10】本発明の第8の実施の形態にかかる半導体モ
ジュールの平面図、および断面図である。
FIG. 10 is a plan view and a sectional view of a semiconductor module according to an eighth embodiment of the present invention.

【図11】従来の半導体モジュールにかかる半導体モジ
ュールの平面図、および断面図である。
FIG. 11 is a plan view and a cross-sectional view of a semiconductor module according to a conventional semiconductor module.

【図12】従来の電力用半導体モジュールの、過渡的な
発熱損失が発生時における温度上昇のシミュレーション
結果を示すグラフである。
FIG. 12 is a graph showing a simulation result of a temperature rise of a conventional power semiconductor module when transient heat loss occurs.

【符号の説明】[Explanation of symbols]

1 第1金属製放熱板 2 第1絶縁性薄板 3 金属製薄板 4 電力用半導体素子 5 電力用半導体素子 6 絶縁性パッケージ 7 絶縁性ゲル 8 エミッタ端子 9 コレクタ端子 10 ゲート端子 11 ボンディングワイヤ 12 第1金属幅広導体 13 第2金属製幅広導体 14 第3金属製導体 15 第2絶縁性薄板 16 第2金属製放熱板 17 溝 18 冷却器 DESCRIPTION OF SYMBOLS 1 1st metal heat sink 2 1st insulating thin plate 3 metal thin plate 4 power semiconductor element 5 power semiconductor element 6 insulating package 7 insulating gel 8 emitter terminal 9 collector terminal 10 gate terminal 11 bonding wire 12 1st Wide metal conductor 13 Second wide metal conductor 14 Third metal conductor 15 Second insulating thin plate 16 Second metal heat sink 17 Groove 18 Cooler

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 1または複数の電力用半導体素子と、前
記電力用半導体素子と電気的に接続される複数の外部引
き出し端子とを有する半導体モジュールにおいて、 前記複数の外部引き出し端子のうち少なくともいずれか
の端子が、一定以上の幅と厚みを有する導体によって前
記電力用半導体素子と電気的に接続され、 前記導体が、電力用半導体素子の過渡的な発熱を吸収す
るために十分な熱容量を備えることを特徴とする半導体
モジュール。
1. A semiconductor module having one or more power semiconductor elements and a plurality of external lead terminals electrically connected to the power semiconductor element, wherein at least one of the plurality of external lead terminals is provided. Are electrically connected to the power semiconductor element by a conductor having a certain width or thickness, and the conductor has a sufficient heat capacity to absorb transient heat generation of the power semiconductor element. A semiconductor module characterized by the above-mentioned.
【請求項2】 前記複数の外部引き出し端子が、エミッ
タ端子、コレクタ端子またはゲート端子を含む請求項1
に記載の半導体モジュール。
2. The device according to claim 1, wherein the plurality of external extraction terminals include an emitter terminal, a collector terminal, or a gate terminal.
A semiconductor module according to item 1.
【請求項3】 金属製放熱板からなる底板と、前記底板
上に絶縁性板および金属製板を介して搭載された1また
は複数の電力用半導体素子と、前記電力用半導体素子と
電気的に接続される複数の外部引き出し端子とを有する
半導体モジュールにおいて、 前記電力用半導体素子および外部引き出し端子の上部
に、絶縁性板および金属製板を介して前記電力用半導体
素子が接する、さらにもう一枚の金属製放熱板を有する
ことを特徴とする請求項1または2に記載の半導体モジ
ュール。
3. A bottom plate made of a metal radiator plate, one or more power semiconductor elements mounted on the bottom plate via an insulating plate and a metal plate, and electrically connected to the power semiconductor element. A semiconductor module having a plurality of external lead terminals connected thereto, wherein the power semiconductor element is in contact with an upper part of the power semiconductor element and the external lead terminal via an insulating plate and a metal plate; The semiconductor module according to claim 1, further comprising a metal heat sink.
【請求項4】 前記複数の外部引き出し端子が、該上下
2枚の金属製放熱板に対し平行に設けられていることを
特徴とする請求項3に記載の半導体モジュール。
4. The semiconductor module according to claim 3, wherein the plurality of external lead terminals are provided in parallel with the upper and lower two metal heat sinks.
【請求項5】 該上下2枚の金属製放熱板の一方もしく
は双方の外表面に、前記電力用半導体素子の搭載領域外
周囲に枠状平面パターンを有する溝を設けたことを特徴
とする請求項3または4に記載の半導体モジュール。
5. A groove having a frame-like planar pattern provided around one or both outer surfaces of the upper and lower metal heat sinks around a mounting region of the power semiconductor element. Item 5. The semiconductor module according to item 3 or 4.
【請求項6】 該上下2枚の金属製放熱板の一方もしく
は双方が、冷却器であることを特徴とする請求項3〜5
のいずれかに記載の半導体モジュール。
6. A cooling device according to claim 3, wherein one or both of said two upper and lower metal radiating plates are coolers.
The semiconductor module according to any one of the above.
【請求項7】 金属製放熱板からなる底板と、前記底板
上に絶縁性板および金属製板を介して搭載された1また
は複数の電力用半導体素子と、前記電力用半導体素子と
電気的に接続される複数の導体と、これらを収納するパ
ッケージとを有する半導体モジュールにおいて、 前記導体が、一定以上の幅と厚みを有することにより、
電力用半導体素子の過渡的な発熱を吸収するために十分
な熱容量を備えるとともに、該パッケージの外部まで引
き出され、該導体自体を外部引き出し端子とすることを
特徴とする半導体モジュール。
7. A bottom plate made of a metal radiator plate, one or more power semiconductor elements mounted on the bottom plate via an insulating plate and a metal plate, and electrically connected to the power semiconductor element. In a semiconductor module having a plurality of conductors to be connected and a package for accommodating the plurality of conductors, the conductor has a certain width or thickness,
A semiconductor module having a sufficient heat capacity for absorbing transient heat generation of a power semiconductor element, being drawn out of the package, and using the conductor itself as an external lead terminal.
JP344198A 1998-01-09 1998-01-09 Semiconductor module Expired - Fee Related JP3507682B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP344198A JP3507682B2 (en) 1998-01-09 1998-01-09 Semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP344198A JP3507682B2 (en) 1998-01-09 1998-01-09 Semiconductor module

Publications (2)

Publication Number Publication Date
JPH11204703A true JPH11204703A (en) 1999-07-30
JP3507682B2 JP3507682B2 (en) 2004-03-15

Family

ID=11557449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP344198A Expired - Fee Related JP3507682B2 (en) 1998-01-09 1998-01-09 Semiconductor module

Country Status (1)

Country Link
JP (1) JP3507682B2 (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008166333A (en) * 2006-12-27 2008-07-17 Denso Corp Semiconductor device and its manufacturing method
JP2010219419A (en) * 2009-03-18 2010-09-30 Fuji Electric Systems Co Ltd Semiconductor device and method of manufacturing the same
JP2011138964A (en) * 2009-12-28 2011-07-14 Shindengen Electric Mfg Co Ltd Semiconductor device and method of manufacturing semiconductor device
JP2012099612A (en) * 2010-11-01 2012-05-24 Denso Corp Semiconductor device
JP2012227532A (en) * 2009-06-30 2012-11-15 Denso Corp Semiconductor device and manufacturing method of the same
WO2015045648A1 (en) * 2013-09-30 2015-04-02 富士電機株式会社 Semiconductor device, method for assembling semiconductor device, component for semiconductor devices and unit module
WO2017073233A1 (en) * 2015-10-28 2017-05-04 三菱電機株式会社 Power semiconductor device
DE102018209231A1 (en) 2017-06-26 2018-12-27 Mitsubishi Electric Corporation Semiconductor device
WO2019063533A1 (en) * 2017-09-29 2019-04-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Component, and method for the production thereof
WO2020105556A1 (en) * 2018-11-21 2020-05-28 三菱電機株式会社 Semiconductor device, power conversion device, and method for manufacturing semiconductor device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007251076A (en) * 2006-03-20 2007-09-27 Hitachi Ltd Power semiconductor module

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4702279B2 (en) * 2006-12-27 2011-06-15 株式会社デンソー Semiconductor device and manufacturing method thereof
JP2008166333A (en) * 2006-12-27 2008-07-17 Denso Corp Semiconductor device and its manufacturing method
JP2010219419A (en) * 2009-03-18 2010-09-30 Fuji Electric Systems Co Ltd Semiconductor device and method of manufacturing the same
JP2012227532A (en) * 2009-06-30 2012-11-15 Denso Corp Semiconductor device and manufacturing method of the same
JP2011138964A (en) * 2009-12-28 2011-07-14 Shindengen Electric Mfg Co Ltd Semiconductor device and method of manufacturing semiconductor device
JP2012099612A (en) * 2010-11-01 2012-05-24 Denso Corp Semiconductor device
US9917031B2 (en) 2013-09-30 2018-03-13 Fuji Electric Co., Ltd. Semiconductor device, and method for assembling semiconductor device
WO2015045648A1 (en) * 2013-09-30 2015-04-02 富士電機株式会社 Semiconductor device, method for assembling semiconductor device, component for semiconductor devices and unit module
US20160035646A1 (en) * 2013-09-30 2016-02-04 Fuji Electric Co., Ltd. Semiconductor device, method for assembling semiconductor device, semiconductor device component, and unit module
JPWO2015045648A1 (en) * 2013-09-30 2017-03-09 富士電機株式会社 Semiconductor device, method for assembling semiconductor device, component for semiconductor device, and unit module
JP2017069581A (en) * 2013-09-30 2017-04-06 富士電機株式会社 Semiconductor device, assembly method of the same, component for the same, and unit module
WO2017073233A1 (en) * 2015-10-28 2017-05-04 三菱電機株式会社 Power semiconductor device
JPWO2017073233A1 (en) * 2015-10-28 2018-04-19 三菱電機株式会社 Power semiconductor device
US10553559B2 (en) 2015-10-28 2020-02-04 Mitsubishi Electric Corporation Power semiconductor device
DE102018209231A1 (en) 2017-06-26 2018-12-27 Mitsubishi Electric Corporation Semiconductor device
CN109119379A (en) * 2017-06-26 2019-01-01 三菱电机株式会社 Semiconductor device
DE102018209231B4 (en) * 2017-06-26 2021-06-17 Mitsubishi Electric Corporation Semiconductor device
US11069593B2 (en) 2017-06-26 2021-07-20 Mitsubishi Electric Corporation Semiconductor device
CN109119379B (en) * 2017-06-26 2022-03-01 三菱电机株式会社 Semiconductor device with a plurality of semiconductor chips
WO2019063533A1 (en) * 2017-09-29 2019-04-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Component, and method for the production thereof
WO2020105556A1 (en) * 2018-11-21 2020-05-28 三菱電機株式会社 Semiconductor device, power conversion device, and method for manufacturing semiconductor device
JPWO2020105556A1 (en) * 2018-11-21 2021-05-13 三菱電機株式会社 Semiconductor device, power conversion device and manufacturing method of semiconductor device

Also Published As

Publication number Publication date
JP3507682B2 (en) 2004-03-15

Similar Documents

Publication Publication Date Title
JP7204770B2 (en) Double-sided cooling power module and manufacturing method thereof
US9035453B2 (en) Semiconductor device
JP2012044140A (en) Semiconductor device
US7148562B2 (en) Power semiconductor device and power semiconductor module
WO2005119896A1 (en) Inverter device
JP3643525B2 (en) Inverter device
JP2006286996A (en) Terminal box for solar panel
US4538169A (en) Integrated alternator bridge heat sink
JP3507682B2 (en) Semiconductor module
JPH098187A (en) Method of cooling integrated circuit
JP2000174180A (en) Semiconductor device
JP3529675B2 (en) Semiconductor device and inverter device
JP2000156439A (en) Power semiconductor module
US20230352364A1 (en) Insulating substrate and dual-side cooled power module using the same
JP2000058746A (en) Device for cooling inside of module
JP2003289124A (en) Semiconductor module
CN212062416U (en) Electronic packaging structure
JP2016054175A (en) Semiconductor device
JPH0714029B2 (en) Power semiconductor device
JP2003133514A (en) Power module
KR20160069902A (en) Power module package and method for manufacturing thereof
JP4810898B2 (en) Semiconductor device
CN221651485U (en) Packaging structure
JP2012089869A (en) Heat radiation base
CN218827096U (en) Packaging structure

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031219

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071226

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081226

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091226

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091226

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101226

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111226

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121226

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121226

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131226

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees