JP2008166333A - Semiconductor device and its manufacturing method - Google Patents

Semiconductor device and its manufacturing method Download PDF

Info

Publication number
JP2008166333A
JP2008166333A JP2006351072A JP2006351072A JP2008166333A JP 2008166333 A JP2008166333 A JP 2008166333A JP 2006351072 A JP2006351072 A JP 2006351072A JP 2006351072 A JP2006351072 A JP 2006351072A JP 2008166333 A JP2008166333 A JP 2008166333A
Authority
JP
Japan
Prior art keywords
semiconductor device
mold resin
semiconductor element
heat
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006351072A
Other languages
Japanese (ja)
Other versions
JP4702279B2 (en
Inventor
Kuniaki Masamitsu
真光  邦明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2006351072A priority Critical patent/JP4702279B2/en
Publication of JP2008166333A publication Critical patent/JP2008166333A/en
Application granted granted Critical
Publication of JP4702279B2 publication Critical patent/JP4702279B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3318Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73215Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301Thyristor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To prevent current from flowing in an internal circuit due to electrostatic induction of static electricity, in a double-sided heat dissipation type semiconductor device. <P>SOLUTION: Conductor layers 21b and 22b with conductivity are fitted to surfaces exposing from a mold resin 80 in insulation layers 21a and 22a that are respectively provided on the outer surfaces of both heat slingers 21 and 22. The conductor layer 21b on one heat slinger 21 and the conductor layer 22b on the other heat slinger 22 are electrically connected with each other by a connection member 25 with conductivity. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、絶縁層を内蔵する一対の放熱板を対向させ、これら放熱板の内面間に半導体素子を介在させたものをモールド樹脂で封止し、各放熱板から放熱させるようにした半導体装置、いわゆる両面放熱型の半導体装置およびその製造方法に関する。   The present invention relates to a semiconductor device in which a pair of heat sinks incorporating an insulating layer are opposed to each other, a semiconductor element interposed between the inner surfaces of these heat sinks is sealed with a mold resin, and heat is released from each heat sink. The present invention relates to a so-called double-sided heat radiation type semiconductor device and a manufacturing method thereof.

従来より、この種の両面放熱型の半導体装置は、一般に、半導体素子と、半導体素子を挟むように半導体素子の両面に配置され半導体素子と電気的・熱的に接続された一対の放熱板と、半導体素子および両放熱板を封止するモールド樹脂とを備え、両放熱板のそれぞれの外面に電気絶縁性を有する絶縁層を設けるとともに、この絶縁層をモールド樹脂から露出させた構成を有している(たとえば、特許文献1参照)。
特開2006−93733号公報
Conventionally, this type of double-sided heat dissipation type semiconductor device generally includes a semiconductor element and a pair of heat sinks disposed on both sides of the semiconductor element so as to sandwich the semiconductor element and electrically and thermally connected to the semiconductor element. And a semiconductor resin and a mold resin for sealing both heat sinks, and an insulating layer having electrical insulation is provided on each outer surface of both heat sinks, and the insulating layer is exposed from the mold resin. (For example, refer to Patent Document 1).
JP 2006-93733 A

ところで、このような半導体装置は、たとえば車両のインバータなどに適用されるが、近年、EHV車両の普及などに伴い、インバータのコスト低減の要求と小型化の要求が高まってきている。   By the way, such a semiconductor device is applied to, for example, an inverter of a vehicle, but in recent years, with the spread of EHV vehicles, there has been an increasing demand for cost reduction and miniaturization of the inverter.

この種の半導体装置によってインバータを構成する場合、放熱板の外面すなわち放熱面に設けられた絶縁層に、シリコーングリスなど、電気絶縁性のグリス等を塗布し、これを介して冷却装置に接触させることが多い。   When an inverter is constituted by this type of semiconductor device, an electrically insulating grease such as silicone grease is applied to the insulating layer provided on the outer surface of the heat radiating plate, that is, the heat radiating surface, and is brought into contact with the cooling device through this. There are many cases.

このようなグリスは印刷や刷毛によって塗布され、摩擦を伴う。よって、グリスの塗布工程では、放熱面に電荷が溜まりやすい。したがって、グリスの塗布時には、両方の放熱面から内部回路に静電気が印加されることは避けられない。   Such grease is applied by printing or brushing and involves friction. Therefore, in the grease application process, charges are likely to accumulate on the heat dissipation surface. Therefore, when applying grease, it is inevitable that static electricity is applied to the internal circuit from both heat radiation surfaces.

特に、放熱板の放熱面に絶縁層を設けた構成の場合には、表裏の放熱面に電荷が溜まりやすく、絶縁層の浮遊容量を介した静電誘導により、半導体素子を含む内部回路にも電荷の移動が発生する。こうして、内部回路に加わる電圧が耐圧を超えた場合、当該内部回路が破壊する恐れがある。   In particular, in the case of a configuration in which an insulating layer is provided on the heat radiating surface of the heat radiating plate, electric charges are likely to accumulate on the heat radiating surfaces on the front and back sides, and internal circuits including semiconductor elements are also induced by electrostatic induction via stray capacitance of the insulating layer. Charge transfer occurs. Thus, when the voltage applied to the internal circuit exceeds the withstand voltage, the internal circuit may be destroyed.

本発明は、上記問題に鑑みてなされたものであり、両面放熱型の半導体装置において、静電気による静電誘導によって内部回路に電流が流れるのを防止することを目的とする。   The present invention has been made in view of the above problems, and an object of the present invention is to prevent a current from flowing in an internal circuit due to electrostatic induction due to static electricity in a double-sided heat dissipation type semiconductor device.

上記目的を達成するため、本発明は、両放熱板(21、22)のそれぞれの外面に設けられている絶縁層(21a、22a)におけるモールド樹脂(80)から露出する面に、導電性を有する導体層(21b、22b)を取り付け、一方の放熱板(21)側に位置する導体層(21b)と他方の放熱板(22)側に位置する導体層(22b)とを、導電性を有する接続部材(25、26、27)を介して電気的に接続したことを、第1の特徴とする。   In order to achieve the above object, the present invention provides conductivity to the surfaces exposed from the mold resin (80) in the insulating layers (21a, 22a) provided on the outer surfaces of the two heat sinks (21, 22). A conductive layer (21b, 22b) is attached, and a conductive layer (21b) located on the side of one heat sink (21) and a conductive layer (22b) located on the side of the other heat sink (22) are made conductive. The first feature is that the connection is made via the connecting members (25, 26, 27).

それによれば、それぞれの放熱板(21、22)の外面すなわち放熱面に設けられた絶縁層(21a、22a)同士が、導体層(21b、22b)、接続部材(25〜27)を介して導通されて等電位となり、両放熱板(21、22)間の内部回路に静電誘導が発生するのを防止できるため、静電気による静電誘導によって内部回路に電流が流れるのを防止できる。その結果、内部回路の破壊などを未然に防ぐことが可能となる。   According to this, the insulating layers (21a, 22a) provided on the outer surfaces of the heat radiating plates (21, 22), that is, the heat radiating surfaces, are connected via the conductor layers (21b, 22b) and the connecting members (25-27). Since it becomes conductive and becomes equipotential, it is possible to prevent electrostatic induction from occurring in the internal circuit between the heat radiating plates (21, 22). Therefore, it is possible to prevent current from flowing through the internal circuit due to electrostatic induction due to static electricity. As a result, it is possible to prevent destruction of the internal circuit.

ここで、導体層(21b、22b)を、当該導体層(21b、22b)が設けられる側の放熱板(21、22)と同じ材料よりなるものとしてもよい。   Here, the conductor layers (21b, 22b) may be made of the same material as the heat radiation plate (21, 22) on the side where the conductor layers (21b, 22b) are provided.

それによれば、絶縁層(21a、22a)を挟む導体層(21b、22b)と放熱板(21、22)とを同じ材料にて構成することになるため、温度変化などによる絶縁層(21a、22a)の反りを防止するうえで、好ましい。   According to this, since the conductor layers (21b, 22b) and the heat sinks (21, 22) sandwiching the insulating layers (21a, 22a) are made of the same material, the insulating layers (21a, 22a) is preferable in preventing warpage.

さらに、当該絶縁層(21a、22a)の反りを防止することを考慮した場合、導体層(21b、22b)を、当該導体層(21b、22b)が設けられる側の放熱板(21、22)の板厚と同じ膜厚とすることが好ましい。つまり、絶縁層(21a、22a)を挟む導体層(21b、22b)と放熱板(21、22)とを同じ厚さにすることがより好ましい。   Further, in consideration of preventing warping of the insulating layers (21a, 22a), the conductor layers (21b, 22b) are replaced with the heat radiating plates (21, 22) on the side where the conductor layers (21b, 22b) are provided. The film thickness is preferably the same as the plate thickness. That is, it is more preferable that the conductor layers (21b, 22b) sandwiching the insulating layers (21a, 22a) and the heat sinks (21, 22) have the same thickness.

また、導体層(21b、22b)を、導電性の塗料により形成された塗膜よりなるものとしてもよいし、スパッタリング法もしくは蒸着法により成膜された膜よりなるものとしてもよい。   Further, the conductor layers (21b, 22b) may be made of a coating film formed of a conductive paint, or may be made of a film formed by sputtering or vapor deposition.

また、一方の放熱板(21)側に位置する導体層(21b)と他方の放熱板(22)側に位置する導体層(22b)と接続部材(25)とを、一枚の金属箔(K)により構成されたものとすれば、両導体層(21b、22b)と接続部材(25)との接続構成を簡略化できる(後述の図5参照)。   Also, the conductor layer (21b) located on the side of the one heat sink (21), the conductor layer (22b) located on the side of the other heat sink (22), and the connecting member (25) are connected to a single metal foil ( If it is configured by K), the connection configuration between the two conductor layers (21b, 22b) and the connection member (25) can be simplified (see FIG. 5 described later).

また、この金属箔(K)を、中間部を折り曲げることにより当該中間部の両側に位置する両端部を対向させ、当該対向する両端部の間に半導体素子(11、12)および両放熱板(21、22)を挟みこんだ形状をなすものとしてもよい。この場合、金属箔(K)のうち両端部のそれぞれが導体層(21b、22b)として構成されて絶縁層(21a、22a)に取り付けられ、中間部が接続部材(25)として構成されたものとなる。   Moreover, this metal foil (K) is made to oppose the both ends located in the both sides of the said intermediate part by bending an intermediate part, and between a semiconductor element (11, 12) and both heat sink ( 21 and 22) may be sandwiched. In this case, both end portions of the metal foil (K) are configured as conductor layers (21b, 22b) and attached to the insulating layers (21a, 22a), and the intermediate portion is configured as a connection member (25). It becomes.

また、接続部材(26)としては、互いに対向する両端部の間に半導体素子(11、12)および両放熱板(21、22)が挟み込まれるように中間部が折り曲げられた形状をなしており、接続部材(26)自身の弾性力によって両端部のそれぞれが導体層(21b、22b)に接続されたものにできる(後述の図7参照)。   Further, the connecting member (26) has a shape in which the intermediate portion is bent so that the semiconductor element (11, 12) and the heat radiating plates (21, 22) are sandwiched between both ends facing each other. The connecting member (26) itself can be connected to the conductor layers (21b, 22b) by the elastic force of itself (see FIG. 7 described later).

また、それぞれの導体層(21b、22b)に、両放熱板(21、22)の端面側に位置するモールド樹脂(80)の端面(81)よりも外方に突出する突出部(21c、22c)を設け、それぞれの突出部(21c、22c)同士を、同一方向に突出させ、これら突出部(21c、22c)を接続部材(27)に挿入して接続するようにしてもよい。それによれば、接続部材(27)として汎用の部材を使用できる(後述の図8参照)。   Further, the protruding portions (21c, 22c) projecting outward from the end surface (81) of the mold resin (80) located on the end surface side of the both heat radiation plates (21, 22) on the respective conductor layers (21b, 22b). ), The protrusions (21c, 22c) protrude in the same direction, and the protrusions (21c, 22c) may be inserted into the connection member (27) for connection. According to this, a general-purpose member can be used as the connection member (27) (see FIG. 8 described later).

また、このような突出部(21c、22c)を設けた半導体装置においては、さらに、半導体素子(11、12)と電気的に接続されるとともに一部がモールド樹脂(80)の内部に位置し残部がモールド樹脂(80)の外部に突出する端子(60)を備えていてもよい。   Further, in the semiconductor device provided with such protrusions (21c, 22c), it is further electrically connected to the semiconductor elements (11, 12) and a part thereof is located inside the mold resin (80). The remaining part may be provided with a terminal (60) protruding outside the mold resin (80).

そして、このような端子(60)を備えている場合には、それぞれの導体層(21b、22b)における突出部(21c、22c)と端子(60)とを、同一の方向に突出させたものとしてもよいし、異なる方向に突出させたものとしてもよい。   And when it has such a terminal (60), what protruded the protrusion part (21c, 22c) and the terminal (60) in each conductor layer (21b, 22b) in the same direction. It is good also as what protruded in the different direction.

ただし、異なる方向に突出させたものとすれば、同一方向の場合に比べて突出部(21c、22c)と端子(60)との間の沿面距離を大きくとりやすく、両者の絶縁性の確保の面で好ましい(後述の図9参照)。   However, if they are projected in different directions, the creepage distance between the projecting portions (21c, 22c) and the terminals (60) can be easily increased as compared with the case of the same direction, and the insulation between them can be ensured. (Refer to FIG. 9 described later).

また、接続部材(25)の一部をモールド樹脂(80)に埋設すれば、接続部材(25)の保護および装置の小型化に有利である(後述の図2参照)。   Further, if a part of the connecting member (25) is embedded in the mold resin (80), it is advantageous for protecting the connecting member (25) and reducing the size of the device (see FIG. 2 described later).

また、絶縁層(21a、22a)をセラミックより構成し、導体層(21b、22b)を絶縁層(21a、22a)にロウ付けされたロウ材よりなるものとしてもよい。   The insulating layers (21a, 22a) may be made of ceramic, and the conductor layers (21b, 22b) may be made of a brazing material brazed to the insulating layers (21a, 22a).

また、上記した両放熱板(21、22)の導体層(21b、22b)と接続部材(25)とを一枚の金属箔(K)により構成した半導体装置を製造する製造方法としては、次のようなものにできる。   In addition, as a manufacturing method for manufacturing a semiconductor device in which the conductor layers (21b, 22b) and the connection member (25) of both the heat radiating plates (21, 22) are constituted by one metal foil (K), It can be something like

すなわち、半導体素子(11、12)を挟むように半導体素子(11、12)の両面に一対の放熱板(21、22)を配設し、両放熱板(21、22)のそれぞれの外面が露出するようにモールド樹脂(80)によって封止したワーク(300)を用意するとともに、金属箔(K)として当該金属箔(K)のうち導体層(21b、22b)として構成される部位に絶縁層(21a、22a)を貼り付けたものを用意し、金属箔(K)のうち導体層(21b、22b)として構成される部位を、絶縁層(21a、22a)を介して、ワーク(300)における両放熱板(21、22)のそれぞれの外面に貼り付けるようにする(後述の図6参照)。   That is, a pair of heat sinks (21, 22) are arranged on both sides of the semiconductor element (11, 12) so as to sandwich the semiconductor element (11, 12), and the outer surfaces of both heat sinks (21, 22) A workpiece (300) sealed with a mold resin (80) so as to be exposed is prepared, and insulated as a metal foil (K) to a portion configured as a conductor layer (21b, 22b) of the metal foil (K). The layer (21a, 22a) is prepared, and a portion of the metal foil (K) that is configured as the conductor layer (21b, 22b) is placed on the workpiece (300) via the insulating layer (21a, 22a). ) Are attached to the outer surfaces of the two heat sinks (21, 22) (see FIG. 6 described later).

それによれば、上記金属箔(K)により構成される半導体装置を容易に製造することができる。   According to this, a semiconductor device constituted by the metal foil (K) can be easily manufactured.

ところで、静電気による静電誘導によって内部回路に電流が流れることは、上述したように、半導体装置を冷却装置に組み付けるときのグリス塗布時に起こりやすい。そこで、半導体装置を冷却装置に組み付けた後では、半導体装置から接続部材を取り外してもよいと考えられる。   By the way, as described above, the current flowing through the internal circuit due to electrostatic induction due to static electricity is likely to occur when grease is applied when the semiconductor device is assembled to the cooling device. Therefore, it is considered that the connecting member may be removed from the semiconductor device after the semiconductor device is assembled to the cooling device.

その点を考慮して、本発明は、両面放熱型の半導体装置において、半導体素子(11、12)と電気的に接続されるとともに一部がモールド樹脂(80)の内部に位置し残部がモールド樹脂(80)の外部に突出する端子(60)を備え、両放熱板(21、22)に設けられたそれぞれの絶縁層(21a、22a)のモールド樹脂(80)から露出する面に、導体層(21b、22b)を取り付け、それぞれの導体層(21b、22b)に、両放熱板(21、22)の端面側に位置するモールド樹脂(80)の端面(81)よりも外方に突出する突出部(21c、22c)を設け、それぞれの突出部(21c、22c)と端子(60)とを同一の方向に突出させ、これら端子(60)および突出部(21c、22c)同士を当該端子(60)および突出部(21c、22c)同士を電気的に接続するための接続部材(27)に対して着脱可能としたことを、第2の特徴とする(後述の図10参照)。   Considering this point, the present invention is a double-sided heat dissipation type semiconductor device in which the semiconductor element (11, 12) is electrically connected and a part thereof is located inside the mold resin (80), and the remainder is a mold. A terminal (60) protruding outside the resin (80) is provided, and a conductor is formed on the surface exposed from the mold resin (80) of each insulating layer (21a, 22a) provided on both the heat sinks (21, 22). Attach the layers (21b, 22b) and project outward from the end faces (81) of the mold resin (80) located on the end face sides of the heat sinks (21, 22) on the respective conductor layers (21b, 22b). Projecting parts (21c, 22c) are provided, the projecting parts (21c, 22c) and the terminals (60) are projected in the same direction, and the terminals (60) and the projecting parts (21c, 22c) are connected to each other. Terminal (60) Preliminary protrusions (21c, 22c) that it has detachable from the connecting member for electrically connecting with each other (27), a second feature (see Figure 10 below).

それによれば、それぞれの導体層(21b、22b)における突出部(21c、22c)同士および端子(60)が、同一方向に突出しているから、これら突出部(21c、22c)同士および端子(60)の3者を、着脱可能な接続部材(27)に対して取り付けやすい。   According to this, since the protrusions (21c, 22c) and the terminals (60) in the respective conductor layers (21b, 22b) protrude in the same direction, these protrusions (21c, 22c) and the terminals (60 3) can be easily attached to the detachable connecting member (27).

そして、この場合、突出部(21c、22c)同士および端子(60)を接続部材(27)に取り付けて電気的に接続すれば、上記第1の特徴を有する半導体装置と同様に、静電気による静電誘導によって当該内部回路に電流が流れるのを防止することができる。   In this case, if the protrusions (21c, 22c) and the terminal (60) are attached to the connection member (27) and electrically connected thereto, the static electricity due to static electricity is obtained as in the semiconductor device having the first feature. It is possible to prevent a current from flowing through the internal circuit by electric induction.

なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。   In addition, the code | symbol in the bracket | parenthesis of each means described in the claim and this column is an example which shows a corresponding relationship with the specific means as described in embodiment mentioned later.

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, parts that are the same or equivalent to each other are given the same reference numerals in the drawings in order to simplify the description.

(第1実施形態)
図1は、本発明の第1実施形態に係る半導体装置100の概略平面構成を示す図である。また、図2は、図1中のA−A一点鎖線に沿った概略断面構成を示す図である。
(First embodiment)
FIG. 1 is a diagram showing a schematic plan configuration of a semiconductor device 100 according to the first embodiment of the present invention. Moreover, FIG. 2 is a figure which shows schematic sectional structure along the AA dashed-dotted line in FIG.

図1、図2に示されるように、本実施形態における半導体装置100は、半導体素子11、12と、この半導体素子11、12を挟むように半導体素子11、12の両面に配置された一対の放熱板21、22と、それぞれの放熱板21、22の外面すなわち放熱面に設けられた絶縁層21a、22aと、半導体素子11、12および両放熱板21、22を封止するモールド樹脂80とを備えて構成されている。   As shown in FIGS. 1 and 2, the semiconductor device 100 according to the present embodiment includes a pair of semiconductor elements 11 and 12 disposed on both surfaces of the semiconductor elements 11 and 12 so as to sandwich the semiconductor elements 11 and 12. Heat sinks 21 and 22; insulating layers 21a and 22a provided on the outer surfaces of the heat sinks 21 and 22, that is, the heat dissipating surfaces; and the mold resin 80 that seals the semiconductor elements 11 and 12 and both heat sinks 21 and 22. It is configured with.

ここで、本半導体装置100においては、このモールド樹脂80の封止は、一対の放熱板21、22の放熱面がモールド樹脂80から露出するように行われている。そして、半導体素子11、12は、ターミナル41、42および各導電性接合部材51、52、53を介して、一対の放熱板21、22に挟み付けられている。   Here, in the semiconductor device 100, the molding resin 80 is sealed so that the heat radiation surfaces of the pair of heat radiation plates 21 and 22 are exposed from the molding resin 80. The semiconductor elements 11 and 12 are sandwiched between the pair of heat sinks 21 and 22 via the terminals 41 and 42 and the conductive bonding members 51, 52, and 53.

半導体素子11、12は、図1、図2に示されるように、平面的に並列に配置された第1の半導体素子11と第2の半導体素子12との2個が設けられている。つまり、一対の放熱板21、22に2個の半導体素子11、12が挟まれている。   As shown in FIGS. 1 and 2, two semiconductor elements 11 and 12 are provided, that is, a first semiconductor element 11 and a second semiconductor element 12 arranged in parallel in a plane. That is, the two semiconductor elements 11 and 12 are sandwiched between the pair of heat sinks 21 and 22.

本例では、半導体素子11、12は2個設けられているが、本実施形態の半導体装置100において、一対の放熱板21、22に挟まれる半導体素子は1個であってもよいし、3個もしくはそれ以上であってもよい。   In this example, two semiconductor elements 11 and 12 are provided. However, in the semiconductor device 100 of this embodiment, one semiconductor element may be sandwiched between the pair of heat sinks 21 and 22. It may be individual or more.

この構成の場合、図2に示されるように、第1の半導体素子11および第2の半導体素子12と第1の放熱板21との間は、第1の導電性接合部材51によって接合されている。また、両半導体素子11、12とターミナル41、42との間は、第2の導電性接合部材52によって接合されている。さらに、ターミナル41、42と第2の放熱板22との間は、第3の導電性接合部材53によって接合されている。   In the case of this configuration, as shown in FIG. 2, the first semiconductor element 11 and the second semiconductor element 12 and the first heat radiating plate 21 are joined by the first conductive joining member 51. Yes. The two semiconductor elements 11, 12 and the terminals 41, 42 are joined by a second conductive joining member 52. Further, the terminals 41 and 42 and the second heat radiating plate 22 are joined by a third conductive joining member 53.

ここで、これら第1、第2、第3の導電性接合部材51、52、53としては、はんだや導電性接着剤等を採用することができる。具体的に、これら第1、第2、第3の導電性接合部材51〜53としては、たとえばSn(すず)系はんだを用いることができる。   Here, as the first, second, and third conductive bonding members 51, 52, and 53, solder, a conductive adhesive, or the like can be employed. Specifically, for example, Sn (tin) solder can be used as the first, second, and third conductive bonding members 51 to 53.

これにより、上記した構成においては、第1および第2の半導体素子11、12の上面側では、第1の導電性接合部材51から第1の放熱板21を介して放熱が行われ、第1および第2の半導体素子11、12の下面側では、第2の導電性接合部材52、ターミナル41、42、第3の導電性接合部材53および第2の放熱板22を介して放熱が行われる構成となっている。   Thus, in the above-described configuration, heat is radiated from the first conductive bonding member 51 through the first heat radiating plate 21 on the upper surface side of the first and second semiconductor elements 11 and 12, and the first On the lower surface side of the second semiconductor elements 11 and 12, heat is radiated through the second conductive bonding member 52, the terminals 41 and 42, the third conductive bonding member 53, and the second heat radiating plate 22. It has a configuration.

そして、第1の放熱板21においては、図2中の上面が放熱面として構成され、第2の放熱板22においては、図2中の下面が放熱面として構成されている。ここで、各放熱板21、22の放熱面は、板状の放熱板21、22における最も広い面すなわち主表面であり、たとえば略四角形をなしている。   And in the 1st heat sink 21, the upper surface in FIG. 2 is comprised as a heat radiating surface, and in the 2nd heat radiating plate 22, the lower surface in FIG. 2 is comprised as a heat radiating surface. Here, the heat radiating surface of each heat radiating plate 21, 22 is the widest surface, ie, the main surface, of the plate-shaped heat radiating plates 21, 22, and has a substantially rectangular shape, for example.

ここで、第1の半導体素子11および第2の半導体素子12としては、特に限定されるものではなく、シリコン半導体基板などを用いて通常の半導体製造技術を用いて製造される素子等を採用することができる。   Here, the first semiconductor element 11 and the second semiconductor element 12 are not particularly limited, and elements manufactured using a normal semiconductor manufacturing technique using a silicon semiconductor substrate or the like are employed. be able to.

具体的に、本実施形態において、上記第1の半導体素子11は、IGBT(絶縁ゲート型バイポーラトランジスタ)やサイリスタ等のパワー半導体素子から構成されており、第2の半導体素子12は、FWD(フリーホイールダイオード)から構成されている。また、上記第1および第2の半導体素子11、12は、たとえば矩形状の薄板状とすることができる。   Specifically, in the present embodiment, the first semiconductor element 11 is composed of a power semiconductor element such as an IGBT (insulated gate bipolar transistor) or a thyristor, and the second semiconductor element 12 is FWD (free). Wheel diode). Further, the first and second semiconductor elements 11 and 12 can be formed into, for example, a rectangular thin plate shape.

また、図2における第1および第2の半導体素子11、12の上面および下面には、図示しない電極が形成されている。この電極は、たとえばアルミニウムや、チタン、ニッケル、金、銀、銅などから形成されたものであり、それぞれの面において各導電性接合部材51、52と電気的に接続されている。   In addition, electrodes (not shown) are formed on the upper and lower surfaces of the first and second semiconductor elements 11 and 12 in FIG. This electrode is made of, for example, aluminum, titanium, nickel, gold, silver, copper, or the like, and is electrically connected to each of the conductive bonding members 51 and 52 on each surface.

そして、第1および第2の半導体素子11、12の上面側の電極は、第1の放熱板21に対して、第1の導電性接合部材51を介して電気的に接続されており、一方、第1および第2の半導体素子11、12の下面側の電極は、第2の導電性接合部材52を介してターミナル41、42に対して、電気的に接続されている。   The electrodes on the upper surface side of the first and second semiconductor elements 11 and 12 are electrically connected to the first heat radiating plate 21 via the first conductive bonding member 51. The electrodes on the lower surfaces of the first and second semiconductor elements 11 and 12 are electrically connected to the terminals 41 and 42 via the second conductive bonding member 52.

さらに、ターミナル41、42における半導体素子11、12側の面とは反対側の面において、第3の導電性接合部材53を介して第2の放熱板22とターミナル41、42とが電気的に接続されている。つまり、図2において、第1および第2の半導体素子11、12の下面側の電極は、ターミナル41、42を介して第2の放熱板22と電気的に接続されている。   Further, the second heat radiating plate 22 and the terminals 41, 42 are electrically connected to each other on the surface of the terminals 41, 42 opposite to the surface on the semiconductor element 11, 12 side via the third conductive bonding member 53. It is connected. That is, in FIG. 2, the electrodes on the lower surfaces of the first and second semiconductor elements 11 and 12 are electrically connected to the second heat radiating plate 22 via the terminals 41 and 42.

ここで、両放熱板21、22およびターミナル41、42は、たとえば、Cu、Al、または銅合金もしくはアルミ合金等の熱伝導性および電気伝導性の良い金属で構成されている。また、これら部材21、22、41、42における導電性接合部材51〜53が配置される部位には、はんだ付け性を確保するためのNiメッキやAuメッキなどの表面処理が施されていてもよい。   Here, both the heat sinks 21 and 22 and the terminals 41 and 42 are made of, for example, a metal having good heat conductivity and electrical conductivity such as Cu, Al, or a copper alloy or an aluminum alloy. Moreover, even if surface treatments, such as Ni plating and Au plating, for ensuring solderability are performed on the portions where the conductive bonding members 51 to 53 are disposed in these members 21, 22, 41, and 42. Good.

本実施形態の第1の放熱板21および第2の放熱板22は、全体としてほぼ長方形状の板材として構成されている。また、ターミナル41、42は、各半導体素子11、12のそれぞれに対応して設けられているが、このターミナル41、42としては、たとえば、それぞれの半導体素子11、12よりも1回り小さい程度の大きさを有する矩形状の板材を採用することができる。   The 1st heat sink 21 and the 2nd heat sink 22 of this embodiment are comprised as a substantially rectangular board material as a whole. The terminals 41 and 42 are provided corresponding to the semiconductor elements 11 and 12, respectively. As the terminals 41 and 42, for example, the terminals 41 and 42 are slightly smaller than the semiconductor elements 11 and 12, respectively. A rectangular plate having a size can be used.

ここで、ターミナル41、42は、半導体素子11、12と第2の放熱板22との間に介在することによって、それぞれの半導体素子11、12と第2の放熱板22とを熱的および電気的に接続するとともに、第1の半導体素子11から後述するボンディングワイヤ70を引き出す際の当該ワイヤ70の高さを確保すること等を目的として、それぞれの半導体素子11、12と第2の放熱板22との間の高さを確保する役割を有している。   Here, the terminals 41, 42 are interposed between the semiconductor elements 11, 12 and the second heat radiating plate 22, thereby allowing the semiconductor elements 11, 12 and the second heat radiating plate 22 to be thermally and electrically connected. For the purpose of securing the height of the wire 70 when a bonding wire 70 to be described later is pulled out from the first semiconductor element 11 and the like, and the second heat radiating plate. 22 to ensure the height between the two.

また、図示しないが、第1の放熱板21および第2の放熱板22においては、それぞれ外部と電気的に接続される端子部が設けられている。これら端子部は、たとえば、第1の半導体素子11の主電極であるコレクタ電極やエミッタ電極の取り出し電極などとして構成されるものである。   Moreover, although not shown in figure, in the 1st heat sink 21 and the 2nd heat sink 22, the terminal part electrically connected with the exterior is provided, respectively. These terminal portions are configured as, for example, a collector electrode which is a main electrode of the first semiconductor element 11, an extraction electrode of an emitter electrode, or the like.

このように、第1の放熱板21および第2の放熱板22は、それぞれ、電極と放熱体とを兼ねる金属体として構成されており、半導体装置100において各半導体素子11、12からの放熱を行う機能を有するとともに各半導体素子11、12の電極としての機能も有する。   As described above, the first heat radiating plate 21 and the second heat radiating plate 22 are each configured as a metal body that doubles as an electrode and a heat radiating body, and in the semiconductor device 100 radiates heat from the semiconductor elements 11 and 12. It has a function to perform, and also has a function as an electrode of each semiconductor element 11 and 12.

また、図1、図2に示されるように、モールド樹脂80の内部において第1の半導体素子11の周囲には、信号端子60が設けられている。この信号端子60は、銅や42アロイなどの導電材料からなり、たとえば、リードフレームなどを用いて構成されるものである。   As shown in FIGS. 1 and 2, a signal terminal 60 is provided around the first semiconductor element 11 in the mold resin 80. The signal terminal 60 is made of a conductive material such as copper or 42 alloy, and is configured using, for example, a lead frame.

この信号端子60は、図1に示されるように、本例では複数本設けられており、第1の半導体素子11に設けられている信号電極(たとえばゲート電極)などと導通する端子や基準端子となるものである。   As shown in FIG. 1, a plurality of signal terminals 60 are provided in this example, and a terminal or a reference terminal that conducts with a signal electrode (for example, a gate electrode) provided in the first semiconductor element 11. It will be.

そして、図1、図2に示されるように、各信号端子60と第1の半導体素子11とは、モールド樹脂80の内部にて、上記ボンディングワイヤ70によって結線され、電気的に接続されている。このワイヤ70はワイヤボンディング等により形成され、金やアルミ等からなるものである。   As shown in FIGS. 1 and 2, each signal terminal 60 and the first semiconductor element 11 are connected and electrically connected by the bonding wire 70 inside the mold resin 80. . The wire 70 is formed by wire bonding or the like and is made of gold, aluminum, or the like.

こうして、各信号端子60は、モールド樹脂80内に位置するインナーリードの部分にて第1の半導体素子11と電気的に接続されるとともに、モールド樹脂80の外部に突出するアウターリードの部分にて、外部回路などと電気的に接続可能になっている。   Thus, each signal terminal 60 is electrically connected to the first semiconductor element 11 at the inner lead portion located in the mold resin 80 and at the outer lead portion protruding outside the mold resin 80. It can be electrically connected to an external circuit.

さらに、本実施形態の半導体装置100においては、装置100のほぼ全体がモールド樹脂80によりモールドされ封止されている。具体的には、図1、図2に示されるように、一対の放熱板21、22の隙間、並びに、半導体素子11、12およびターミナル41、42の周囲部分に、モールド樹脂80が充填封止されている。   Furthermore, in the semiconductor device 100 of the present embodiment, almost the entire device 100 is molded and sealed with the mold resin 80. Specifically, as shown in FIGS. 1 and 2, the mold resin 80 is filled and sealed in the gap between the pair of heat sinks 21 and 22 and the peripheral portions of the semiconductor elements 11 and 12 and the terminals 41 and 42. Has been.

そして、上述したように、一対の放熱板21、22のそれぞれの放熱面がモールド樹脂80から露出している。このモールド樹脂80は、たとえばエポキシ樹脂等の通常のモールド材料を採用することができる。また、放熱板21、22等をモールド樹脂80で封止するにあたっては、金型を使用し、トランスファーモールド法によって容易に行うことができる。   As described above, the heat radiation surfaces of the pair of heat radiation plates 21 and 22 are exposed from the mold resin 80. As the mold resin 80, for example, a normal mold material such as an epoxy resin can be employed. Moreover, when sealing the heat sinks 21, 22 and the like with the mold resin 80, a mold can be used and the transfer plate method can be used.

さらに、本半導体装置100においては、第1の放熱板21の外面である放熱面には、第1の絶縁層21aが設けられ、第2の放熱板22の外面である放熱面には、第2の絶縁層22aが設けられている。   Furthermore, in the semiconductor device 100, the first insulating layer 21 a is provided on the heat radiating surface that is the outer surface of the first heat radiating plate 21, and the heat radiating surface that is the outer surface of the second heat radiating plate 22 is Two insulating layers 22a are provided.

これら両絶縁層21a、22aは電気絶縁性を有するものであり、具体的にはセラミックや樹脂などよりなる。たとえば、セラミックとしては、アルミナ、窒化珪素、窒化アルミニウムなどのセラミックよりなる溶射膜や単板などが挙げられる。また、樹脂としては、エポキシ、ポリイミド等の樹脂などが挙げられるが、さらに、熱伝導性を確保するためには、これらの樹脂を基材として銀などの金属やカーボンなどよりなるフィラーが充填された樹脂などが挙げられる。   Both the insulating layers 21a and 22a have electrical insulation, and are specifically made of ceramic or resin. For example, examples of the ceramic include a sprayed film or a single plate made of a ceramic such as alumina, silicon nitride, or aluminum nitride. In addition, examples of the resin include resins such as epoxy and polyimide. Furthermore, in order to ensure thermal conductivity, these resins are used as a base material and a filler made of metal such as silver or carbon is filled. Resin etc. are mentioned.

また、各絶縁層21a、22aの平面形状は、たとえば各放熱板21、22の放熱面よりも一回り大きい四角形である。そして、これら絶縁層21a、22aはモールド樹脂80から露出している。   Moreover, the planar shape of each insulating layer 21a, 22a is, for example, a square that is slightly larger than the heat radiating surface of each heat radiating plate 21, 22. These insulating layers 21 a and 22 a are exposed from the mold resin 80.

さらに、第1の絶縁層21aの外面すなわちモールド樹脂80から露出する面には、第1の導体層21bが取り付けられており、第2の絶縁層22aの外面すなわちモールド樹脂80から露出する面には、第2の導体層22bが取り付けられている。   Furthermore, the first conductor layer 21b is attached to the outer surface of the first insulating layer 21a, that is, the surface exposed from the mold resin 80, and the outer surface of the second insulating layer 22a, that is, the surface exposed from the mold resin 80. The second conductor layer 22b is attached.

これら両導体層21b、22bは導電性を有するものであり、具体的にはCu、Al、または銅合金もしくはアルミ合金等などの金属板や金属箔などよりなるものである。各導体層21b、22bの平面形状は、特に限定するものではないが、たとえば各放熱板21、22の放熱面と同程度の四角形である。そして、これら導体層21b、22bはモールド樹脂80から露出している。   Both the conductor layers 21b and 22b have conductivity, and are specifically made of a metal plate such as Cu, Al, a copper alloy or an aluminum alloy, a metal foil, or the like. The planar shape of each of the conductor layers 21b and 22b is not particularly limited. The conductor layers 21 b and 22 b are exposed from the mold resin 80.

ここで、第1の放熱板21と第1の絶縁層21aと第1の導体層21bとの間、および、第2の放熱板22と第2の絶縁層22aと第2の導体層22bとの間は、ロウ付けや接着剤などにより接合され固定されている。なお、これらの間は、互いの部材を押しつけ合うことにより単に接する形で固定されていてもよい。   Here, between the 1st heat sink 21, the 1st insulating layer 21a, and the 1st conductor layer 21b, and the 2nd heat sink 22, the 2nd insulating layer 22a, and the 2nd conductor layer 22b The space between them is joined and fixed by brazing or an adhesive. In addition, between these, you may be fixed in the form which only touches each other by pressing each other's member.

また、各絶縁層21a、22aおよび導体層21b、22bについては、絶縁層21a、22aが上記したセラミックよりなる場合には、導体層21b、22bはメタライズよりなるもの、つまり、この絶縁層21a、22aにロウ付けされた一般的な金属よりなるロウ材、特にチタンなどの活性金属よりなるロウ材よりなるものであってもよい。   Further, for each insulating layer 21a, 22a and conductor layers 21b, 22b, when the insulating layers 21a, 22a are made of the above-mentioned ceramic, the conductor layers 21b, 22b are made of metallization, that is, the insulating layers 21a, It may be made of a brazing material made of a general metal brazed to 22a, particularly a brazing material made of an active metal such as titanium.

また、絶縁層21a、22aが樹脂よりなる場合には、当該絶縁層21a、22aと金属よりなる導体層21b、22bとを一体成形されたものとすることで、これら両者が組み付けられていてもよい。   Further, when the insulating layers 21a and 22a are made of resin, the insulating layers 21a and 22a and the conductor layers 21b and 22b made of metal are integrally formed so that both of them are assembled. Good.

さらに、導体層21b、22bとしては、導電性の塗料により形成された塗膜であるってもよい。具体的に、そのような塗膜としては、銀ペーストなど、金属粉を樹脂に混合してなるペーストを塗布して硬化させることで成膜されたものにできる。また、導体層21b、22bは、スパッタリング法もしくは蒸着法により成膜されたCu、Au、Alなどよりなる膜であってもよい。   Furthermore, the conductor layers 21b and 22b may be coating films formed of conductive paint. Specifically, such a coating film can be formed by applying and curing a paste obtained by mixing a metal powder with a resin, such as a silver paste. Further, the conductor layers 21b and 22b may be films made of Cu, Au, Al, or the like formed by sputtering or vapor deposition.

そして、本実施形態の半導体装置100においては、図1、図2に示されるように、第1の放熱板21側に位置する第1の導体層21bと第2の放熱板22側に位置する第2の導体層22bとは、導電性を有する接続部材としての接続部材25を介して電気的に接続されている。   In the semiconductor device 100 of this embodiment, as shown in FIGS. 1 and 2, the first conductor layer 21 b located on the first heat sink 21 side and the second heat sink 22 side are located. The second conductor layer 22b is electrically connected through a connection member 25 as a conductive connection member.

ここでは、接続部材25は、CuやAlなどの金属板を略U字形状に折り曲げたものであり、接続部材25の一端部と第1の導体層21bとが電気的・機械的に接続され、接続部材25の他端部と第2の導体層22bとが電気的・機械的に接続されている。ここで、接続部材25と各導体層21b、22bとの接続は、図示しないはんだや導電性接着剤あるいは溶接などにより行われている。   Here, the connection member 25 is formed by bending a metal plate such as Cu or Al into a substantially U shape, and one end of the connection member 25 and the first conductor layer 21b are electrically and mechanically connected. The other end of the connection member 25 and the second conductor layer 22b are electrically and mechanically connected. Here, the connection between the connection member 25 and each of the conductor layers 21b and 22b is performed by solder, conductive adhesive, welding, or the like (not shown).

また、図1、図2に示されるように、本実施形態においては、接続部材25の一部がモールド樹脂80に埋設されている。具体的には、接続部材25の両端部の間に位置する部位が、両放熱板21、22の端面のうち信号端子60とは反対側に位置するモールド樹脂80の部分に、埋設されている。   As shown in FIGS. 1 and 2, in the present embodiment, a part of the connection member 25 is embedded in the mold resin 80. Specifically, the part located between the both ends of the connecting member 25 is embedded in the part of the mold resin 80 located on the opposite side of the signal terminal 60 on the end faces of the heat radiation plates 21 and 22. .

このような半導体装置100の製造方法について説明する。まず、第1の放熱板21の放熱面、第2の放熱板22の放熱面に、それぞれ第1の絶縁層21aおよび第1の導体層21b、第2の絶縁層22aおよび第2の導体層22bを取り付ける。   A method for manufacturing such a semiconductor device 100 will be described. First, the first insulating layer 21a, the first conductor layer 21b, the second insulating layer 22a, and the second conductor layer are formed on the heat radiating surface of the first heat radiating plate 21 and the heat radiating surface of the second heat radiating plate 22, respectively. 22b is attached.

そして、第1の放熱板21に、両半導体素子11、12とターミナル41、42をはんだ付けする。続いて、第1の半導体素子11と信号端子60とをワイヤボンディングし、次いで、各ターミナル41、42に第2の放熱板22をはんだ付けする。   Then, the semiconductor elements 11 and 12 and the terminals 41 and 42 are soldered to the first heat radiating plate 21. Subsequently, the first semiconductor element 11 and the signal terminal 60 are wire-bonded, and then the second heat radiating plate 22 is soldered to the terminals 41 and 42.

その後、第1の導体層21bと第2の導体層22bとを接続部材25によって接続する。しかる後、トランスファーモールド法により、両放熱板21、22の隙間および外周部等にモールド樹脂80を充填する。これにより、図1、図2に示されるように、両放熱板21、22の隙間および外周部等および接続部材25の一部が、モールド樹脂80により封止される。   Thereafter, the first conductor layer 21 b and the second conductor layer 22 b are connected by the connection member 25. Thereafter, the mold resin 80 is filled in the gaps, outer peripheral portions, and the like of both heat radiation plates 21 and 22 by a transfer molding method. Thereby, as shown in FIG. 1 and FIG. 2, the gaps and outer peripheral portions of both the heat radiating plates 21 and 22, and a part of the connection member 25 are sealed with the mold resin 80.

こうして、上記した半導体装置100が完成する。そして、この半導体装置100はたとえば車両のインバータなどに適用される。この場合、この種の一般的な半導体装置と同様に、電気絶縁性のグリスを介して冷却装置に取り付けられる。   Thus, the semiconductor device 100 described above is completed. The semiconductor device 100 is applied to, for example, a vehicle inverter. In this case, like the general semiconductor device of this type, it is attached to the cooling device via electrically insulating grease.

図3は、本半導体装置100を冷却装置200に取り付けた状態を示す概略断面図である。本実施形態の半導体装置100においては、それぞれの導体層21b、22bの外側に、シリコーングリスなどよりなる電気絶縁性のグリス210を塗布し、これを介して、その外側に冷却装置200を接触させる。なお、この冷却装置200は、たとえば内部を冷却水が流れるものであり、半導体装置100からの熱を効果的に放熱するようにしたものである。   FIG. 3 is a schematic cross-sectional view showing a state in which the semiconductor device 100 is attached to the cooling device 200. In the semiconductor device 100 of the present embodiment, the electrically insulating grease 210 made of silicone grease or the like is applied to the outside of the respective conductor layers 21b and 22b, and the cooling device 200 is brought into contact with the outside through this. . In this cooling device 200, for example, cooling water flows inside, and the heat from the semiconductor device 100 is effectively radiated.

そのため、本実施形態では、当該グリス210の塗布工程では、両放熱板21、22の放熱面に電荷が溜まりやすい。しかし、本実施形態では、その対策として、両面放熱型の半導体装置100において、両放熱板21、22に設けられたそれぞれの絶縁層21a、22aの外側に、導体層21b、22bを取り付けるとともに、これら両導体層21b、22b同士を、接続部材25を介して電気的に接続している。   Therefore, in this embodiment, in the application process of the grease 210, electric charges are likely to accumulate on the heat radiating surfaces of both the heat radiating plates 21 and 22. However, in this embodiment, as a countermeasure, in the double-sided heat dissipation type semiconductor device 100, the conductor layers 21b and 22b are attached to the outside of the insulating layers 21a and 22a provided on the heat dissipation plates 21 and 22, Both the conductor layers 21 b and 22 b are electrically connected via the connection member 25.

ここで、図4は、本実施形態の半導体装置100の等価回路を示す図である。ここでは、第1の半導体素子11はIGBTであり、第2の半導体素子12はFWDである。そして、各絶縁層21a、22aとこれを挟む放熱板21、22および導体層21b、22bにより、それぞれ容量C1、C2が構成されるとともに、両半導体素子11、12により内部回路が構成されている。   Here, FIG. 4 is a diagram showing an equivalent circuit of the semiconductor device 100 of the present embodiment. Here, the first semiconductor element 11 is an IGBT, and the second semiconductor element 12 is an FWD. The insulating layers 21a and 22a, the heat sinks 21 and 22 and the conductor layers 21b and 22b sandwiching the insulating layers 21a and 22a constitute capacitors C1 and C2, respectively, and the semiconductor elements 11 and 12 constitute an internal circuit. .

そして、本実施形態では、それぞれの放熱板21、22の放熱面に設けられた絶縁層21a、22a同士が、導体層21b、22bおよび接続部材25を介して導通されて等電位となっている。それにより、両放熱板21、22間の半導体素子11、12により構成される内部回路に静電誘導が発生するのを防止できる。   In this embodiment, the insulating layers 21a and 22a provided on the heat radiation surfaces of the heat radiation plates 21 and 22 are electrically connected to each other through the conductor layers 21b and 22b and the connection member 25 to be equipotential. . Thereby, it is possible to prevent electrostatic induction from occurring in the internal circuit constituted by the semiconductor elements 11 and 12 between the heat radiation plates 21 and 22.

このように、本実施形態によれば、半導体装置100における放熱面の表面の電位を表裏で同一電位とすることで静電気を遮蔽した構成となることから、静電気による静電誘導によって当該内部回路に電流が流れるのを防止することができる。そして、結果的に、半導体装置100における内部回路の破壊を未然に防ぐことが可能となる。   Thus, according to the present embodiment, since the static electricity is shielded by setting the surface potential of the heat dissipation surface of the semiconductor device 100 to the same potential on the front and back surfaces, the internal circuit is connected to the internal circuit by electrostatic induction due to static electricity. It is possible to prevent a current from flowing. As a result, it is possible to prevent the internal circuit of the semiconductor device 100 from being destroyed.

また、従来の半導体装置では、帯電対策として両放熱板の放熱面のそれぞれにおいて接地を行うことが必要であり、そのための処置が煩雑になり問題であった。しかし、本実施形態では、両放熱板21、22の導体層21b、22bが接続部材25で導通されているため、接続部材25を介して接地すれば、両方の放熱板21、22を一括して接地するkとができ、帯電防止処置がとりやすい。   Further, in the conventional semiconductor device, it is necessary to perform grounding on each of the heat radiating surfaces of both heat radiating plates as a countermeasure against electrification, and the measures for that are complicated and problematic. However, in this embodiment, since the conductor layers 21b and 22b of both the heat radiating plates 21 and 22 are electrically connected by the connecting member 25, if both the heat radiating plates 21 and 22 are collectively connected if they are grounded via the connecting member 25. It is easy to take antistatic measures.

また、上記したように内部回路に対して静電気を遮蔽する効果を奏するため、信号端子60や上記した図示しない放熱板21、22の端子部を、直接接地処理しなくても済むので、これらの端子を曲げる等の加工が不要となる。   Further, as described above, in order to produce an effect of shielding static electricity to the internal circuit, the signal terminal 60 and the terminal portions of the heat sinks 21 and 22 (not shown) do not need to be directly grounded. Processing such as bending the terminals is not necessary.

また、本半導体装置100を空冷で使用する場合には、乾燥した空気の通過によって静電気が生じ、この静電気による内部回路の破壊が懸念されるが、本実施形態では、この静電気に対しても上記同様の遮蔽効果が発揮される。   Further, when the semiconductor device 100 is used with air cooling, static electricity is generated by the passage of dry air, and there is a concern about destruction of the internal circuit due to the static electricity. A similar shielding effect is exhibited.

また、本実施形態の半導体装置100は、このように接続部材25により静電気を遮蔽した構造を有するため、上記したグリス210の塗布工程以外にも、使用時や保管時などにおいて発生する静電気に対しても同様の効果を発揮するものである。   In addition, since the semiconductor device 100 of this embodiment has a structure in which static electricity is shielded by the connection member 25 as described above, in addition to the application process of the grease 210 described above, static electricity generated during use or storage can be prevented. However, the same effect is exhibited.

また、上記したように、放熱板21、22や導体層21b、22bは上記した各種の金属により構成できるが、特に本構成においては、第1の導体層21bおよび第1の放熱板21同士を同じ材料により構成し、第2の導体層22bおよび第2の放熱板22同士を同じ材料により構成することが好ましい。   Further, as described above, the heat sinks 21 and 22 and the conductor layers 21b and 22b can be made of the various metals described above. In particular, in this configuration, the first conductor layer 21b and the first heat sinks 21 are connected to each other. It is preferable that the second conductor layer 22b and the second heat radiation plate 22 are made of the same material.

たとえば、絶縁層21a、22aを挟んで対向する導体層21b、22bと放熱板21、22とを異なる材料とした場合、温度変化が生じた際に、当該導体層21b、22bと放熱板21、22とで熱膨張・収縮の度合が異なるため、その間に位置する絶縁層21a、22aに反りが生じやすい。   For example, when the conductor layers 21b and 22b and the heat sinks 21 and 22 facing each other with the insulating layers 21a and 22a interposed therebetween are made of different materials, when the temperature change occurs, the conductor layers 21b and 22b and the heat sink 21 and Since the degree of thermal expansion / contraction is different from that of the insulating layer 22, the insulating layers 21 a and 22 a located therebetween are likely to warp.

その点、上記好ましい構成のように、絶縁層21a、22aを挟む導体層21b、22bと放熱板21、22とを、たとえば両者ともCuとするなど、同じ材料にて構成することにより、温度変化の際に、当該導体層21b、22bと放熱板21、22とで熱膨張・収縮の度合が同程度となる。そのため、温度変化などによる絶縁層21a、22aの反りを防止することができる。   In that respect, as in the above preferred configuration, the conductor layers 21b and 22b sandwiching the insulating layers 21a and 22a and the heat sinks 21 and 22 are made of the same material, for example, both are made of Cu. In this case, the degree of thermal expansion / contraction between the conductor layers 21b and 22b and the heat sinks 21 and 22 is approximately the same. Therefore, it is possible to prevent the insulating layers 21a and 22a from warping due to a temperature change or the like.

さらに、たとえば、放熱板21、22は1〜2mm程度の厚さであるが、上記したような絶縁層21a、22aの反りを防止することを考慮した場合には、絶縁層21a、22aを挟む導体層21b、22bと放熱板21、22とを同じ厚さにすることがより好ましい。   Further, for example, the heat sinks 21 and 22 have a thickness of about 1 to 2 mm. However, in consideration of preventing the warping of the insulating layers 21a and 22a as described above, the insulating layers 21a and 22a are sandwiched. More preferably, the conductor layers 21b and 22b and the heat sinks 21 and 22 have the same thickness.

つまり、第1の導体層21bおよび第1の放熱板21同士を同じ厚さにより構成し、第2の導体層22bおよび第2の放熱板22同士を同じ厚さにより構成することが好ましい。これは、導体層21b、22bと放熱板21、22とで異なる厚さとした場合に比べて、温度変化の際に、当該導体層21b、22bと放熱板21、22とで熱膨張・収縮の度合をより同程度に近いものにできるためである。   That is, it is preferable that the first conductor layer 21b and the first heat dissipation plates 21 are configured with the same thickness, and the second conductor layer 22b and the second heat dissipation plates 22 are configured with the same thickness. Compared with the case where the conductor layers 21b and 22b and the heat sinks 21 and 22 have different thicknesses, the conductor layers 21b and 22b and the heat sinks 21 and 22 cause thermal expansion and contraction when the temperature changes. This is because the degree can be made closer to the same level.

また、本実施形態では、接続部材25の一部をモールド樹脂80に埋設しているため、モールド樹脂80による接続部材25の保護が図れ、また、半導体装置100の小型化という点でも有利である。また、接続部材25の一部をモールド樹脂80に埋設させることで、半導体装置100においてモールド樹脂80から露出する他の端子部分などと、短絡しないように沿面距離を確保しやすくできる。   Further, in this embodiment, since a part of the connection member 25 is embedded in the mold resin 80, the connection member 25 can be protected by the mold resin 80, and the semiconductor device 100 can be reduced in size. . Further, by embedding a part of the connection member 25 in the mold resin 80, it is possible to easily ensure a creepage distance so as not to be short-circuited with other terminal portions exposed from the mold resin 80 in the semiconductor device 100.

(第2実施形態)
図5は、本発明の第2実施形態に係る半導体装置101の概略断面構成を示す図である。上記第1実施形態では接続部材25と各導体層21b、22bとが別体のものであったが、本実施形態では、これらが一枚の金属箔Kにより構成されていることが相違点であり、以下この相違点を中心に述べることとする。
(Second Embodiment)
FIG. 5 is a diagram showing a schematic cross-sectional configuration of a semiconductor device 101 according to the second embodiment of the present invention. In the first embodiment, the connecting member 25 and the conductor layers 21b and 22b are separate, but in the present embodiment, they are configured by a single metal foil K. Yes, we will focus on this difference below.

図5に示されるように、第1の放熱板21側に位置する第1の導体層21bと第2の放熱板22側に位置する第2の導体層22bと接続部材25とは、一枚の金属箔Kにより構成されている。   As FIG. 5 shows, the 1st conductor layer 21b located in the 1st heat sink 21 side, the 2nd conductor layer 22b located in the 2nd heat sink 22 side, and the connection member 25 are one sheet. Of the metal foil K.

具体的には、金属箔Kは、CuやAlなどの箔よりなるもので、中間部25を折り曲げることにより当該中間部25の両側に位置する両端部21b、22bを対向させた略U字形の折り曲げ形状をなしている。   Specifically, the metal foil K is made of a foil such as Cu or Al, and is substantially U-shaped in which both end portions 21b and 22b located on both sides of the intermediate portion 25 are opposed to each other by bending the intermediate portion 25. It has a bent shape.

そして、モールド樹脂80における第1の絶縁層21a側の面から第2の絶縁層22a側の面に渡って、モールド樹脂80を包み込んでいる。それにより、金属箔Kは、当該対向する両端部21b、22bの間に半導体素子11、12および両放熱板21、22を挟みこんでいる。   The mold resin 80 is wrapped from the surface on the first insulating layer 21 a side to the surface on the second insulating layer 22 a side in the mold resin 80. As a result, the metal foil K sandwiches the semiconductor elements 11 and 12 and the two heat sinks 21 and 22 between the opposite end portions 21b and 22b.

そして、金属箔Kのうち両端部21b、22bのそれぞれが導体層21b、22bとして構成されて絶縁層21a、22aに取り付けられている。この金属箔Kの導体層21b、22bと各絶縁層21a、22aとの取付方法は、上記実施形態と同様に、ロウ付け、接着、接触などにより行われる。   And both ends 21b and 22b of metal foil K are constituted as conductor layers 21b and 22b, respectively, and are attached to insulating layers 21a and 22a. The attachment method of the conductor layers 21b and 22b and the insulating layers 21a and 22a of the metal foil K is performed by brazing, bonding, contact, or the like as in the above embodiment.

また、金属箔Kの折り曲げ部分である中間部25が接続部材25として構成されている。なお、この金属箔Kにおける導体層21b、22bおよび接続部材25の平面形状は、上記図1に示した導体層21b、22bおよび接続部材25を一体につないだものと同様のものにできる。   Further, an intermediate portion 25 that is a bent portion of the metal foil K is configured as a connecting member 25. The planar shape of the conductor layers 21b, 22b and the connection member 25 in the metal foil K can be the same as that obtained by integrally connecting the conductor layers 21b, 22b and the connection member 25 shown in FIG.

また、図5に示される半導体装置101においては、接続部材25の一部が、モールド樹脂80により封止されておらず、接続部材25の全体ひいては金属箔Kの全体がモールド樹脂80から露出している。   Further, in the semiconductor device 101 shown in FIG. 5, a part of the connection member 25 is not sealed with the mold resin 80, and the entire connection member 25 and thus the entire metal foil K are exposed from the mold resin 80. ing.

次に、本実施形態の半導体装置101の製造方法について、図6を参照して述べる。図6は、本半導体装置101の製造方法の一例を示す工程図である。   Next, a method for manufacturing the semiconductor device 101 of this embodiment will be described with reference to FIG. FIG. 6 is a process diagram illustrating an example of a method for manufacturing the semiconductor device 101.

まず、半導体素子11、12をターミナル41、42を介して一対の放熱板21、22で挟んではんだ付けするとともに、信号端子60と第1の半導体素子11とでワイヤボンディングを行う。そして、このものを、両放熱板21、22のそれぞれの外面が露出するようにモールド樹脂80によって封止することにより、図6(b)に示されるようなワーク300を作製する。   First, the semiconductor elements 11 and 12 are soldered by being sandwiched between the pair of heat sinks 21 and 22 via the terminals 41 and 42, and wire bonding is performed between the signal terminal 60 and the first semiconductor element 11. And this thing is sealed with the mold resin 80 so that each outer surface of both the heat sinks 21 and 22 is exposed, and the workpiece | work 300 as shown in FIG.6 (b) is produced.

一方で、図6(a)に示されるように、金属箔Kとして当該金属箔Kのうち導体層21b、22bとして構成される部位に絶縁層21a、22aを貼り付けたものを作製する。この場合、金属箔Kと絶縁層21a、22aとの取付方法は、ロウ付けや接着剤などにより行う。   On the other hand, as shown in FIG. 6A, the metal foil K is manufactured by attaching the insulating layers 21a and 22a to portions of the metal foil K that are configured as the conductor layers 21b and 22b. In this case, the metal foil K and the insulating layers 21a and 22a are attached by brazing or using an adhesive.

次に、こうして作製されたワーク300および金属箔Kを用いて、図6(b)に示されるように、金属箔Kのうち導体層21b、22bとして構成される部位を、絶縁層21a、22aを介して、ワーク300における両放熱板21、22のそれぞれの外面すなわち放熱面に貼り付ける。ここでも、絶縁層21a、22aと放熱面との取付は、接着剤などにより行う。   Next, using the workpiece 300 and the metal foil K thus manufactured, as shown in FIG. 6B, the portions configured as the conductor layers 21b and 22b in the metal foil K are changed into the insulating layers 21a and 22a. Then, the heat radiation plates 21 and 22 of the workpiece 300 are attached to the outer surfaces, that is, the heat radiation surfaces. Also here, the insulating layers 21a, 22a and the heat radiating surface are attached by an adhesive or the like.

こうして、図5に示される本実施形態の半導体装置101ができあがる。このように、本実施形態によれば、両導体層21b、22bと接続部材25とが予め一体となっており、これら両者を接続することが不要であるため、組み付けの簡易化が図られ、上記図6に示されるように、半導体装置101を容易に製造することができる。   Thus, the semiconductor device 101 of this embodiment shown in FIG. 5 is completed. Thus, according to the present embodiment, both the conductor layers 21b, 22b and the connection member 25 are integrated in advance, and it is unnecessary to connect both of them, so that the assembly can be simplified. As shown in FIG. 6, the semiconductor device 101 can be easily manufactured.

なお、上記図6に示される例では、予め絶縁層21a、22aを貼り付けた金属箔Kを用いて、ワーク300を挟み込むことにより半導体装置101を作製したが、本半導体装置101は、次のようにして作製してもよい。   In the example shown in FIG. 6, the semiconductor device 101 is manufactured by sandwiching the workpiece 300 using the metal foil K on which the insulating layers 21 a and 22 a are pasted. The semiconductor device 101 has the following structure. It may be produced in this way.

たとえば、あらかじめワークとして絶縁層21a、22aまで組み付けられたものを作製する。このようなワークは、上記図6に示されるワーク300に対して、さらに絶縁層21a、22aを取り付けたものに相当するものである。そして、後は、金属箔Kのみを用いて、上記図6の方法と同様の要領にて当該ワークを挟み込むことにより、半導体装置101を作製する。   For example, a workpiece in which the insulating layers 21a and 22a are assembled in advance as a workpiece is manufactured. Such a workpiece corresponds to a workpiece obtained by further attaching insulating layers 21a and 22a to the workpiece 300 shown in FIG. Then, by using only the metal foil K, the semiconductor device 101 is manufactured by sandwiching the workpiece in the same manner as the method of FIG.

なお、この場合、金属箔Kの絶縁層21a、22aへの取付は、接着でもよいが、単なる接触、すなわち、金属箔K自体の塑性変形を利用した押しつけにより行うようにしてもよい。このことは、たとえば金属箔Kとして汎用のアルミ箔を用い、ワークをラッピングすることであり、簡単な組み付け方法である。   In this case, the metal foil K may be attached to the insulating layers 21a and 22a by adhesion, but may be performed by simple contact, that is, pressing using plastic deformation of the metal foil K itself. This is a simple assembly method, for example, by using a general-purpose aluminum foil as the metal foil K and lapping the workpiece.

さらに別の方法としては、接続部材25を介してつながっている導体層21b、22bをロウ付け等により絶縁層21a、22aの一面に接合し、放熱板21、22を絶縁層21a、22aの他面に接合した部品を用意する。この放熱板21に、導電性接合部材51を介して両素子11、12を載せ、さらに導電性接合部材52を介してターミナル41、42と導電性接合部材53を各々載せ、リフロー接合する。その後にワイヤボンドで素子11と信号端子60を接続する。そして、放熱板22と21が向かい合うように接続部材25の中間部分で折り曲げ、ターミナル41、42、両素子11、12を挟みこんで、リフロー接合する。最後に導体層21b、22bが露出するよう成形してモールド樹脂80で封止する。   As another method, the conductor layers 21b and 22b connected via the connecting member 25 are joined to one surface of the insulating layers 21a and 22a by brazing or the like, and the heat sinks 21 and 22 are connected to the insulating layers 21a and 22a. Prepare the parts joined to the surface. Both elements 11 and 12 are mounted on the heat dissipation plate 21 via the conductive bonding member 51, and the terminals 41 and 42 and the conductive bonding member 53 are mounted via the conductive bonding member 52, respectively, and reflow bonding is performed. Thereafter, the element 11 and the signal terminal 60 are connected by wire bonding. And it folds in the intermediate part of the connection member 25 so that the heat sinks 22 and 21 face each other, pinches the terminals 41 and 42 and the both elements 11 and 12, and performs reflow joining. Finally, the conductive layers 21 b and 22 b are molded so as to be exposed and sealed with a mold resin 80.

このように、本実施形態の半導体装置101は、接続部材25と各導体層21b、22bとが一枚の金属箔Kにより一体に構成されていること、および、接続部材25がモールド樹脂80により封止されていないことを除けば、上記第1実施形態のものと同様であり、それによる効果も同様である。   As described above, in the semiconductor device 101 of the present embodiment, the connection member 25 and the conductor layers 21b and 22b are integrally formed of one metal foil K, and the connection member 25 is made of the mold resin 80. Except that it is not sealed, it is the same as that of the first embodiment, and the effect thereof is also the same.

なお、本実施形態においても、たとえば上記図6に示されるワーク300において、モールド樹脂80による封止を行わないものを作製し、これに、金属箔Kの取付を行った後、モールド樹脂80にて封止を行うようにしてもよい。それにより、本実施形態においても、金属箔Kにおける接続部材25の一部がモールド樹脂80で封止されている構成を実現してもよい。   Also in this embodiment, for example, a workpiece 300 shown in FIG. 6 that is not sealed with the mold resin 80 is manufactured, and after the metal foil K is attached thereto, Sealing may be performed. Thereby, also in the present embodiment, a configuration in which a part of the connection member 25 in the metal foil K is sealed with the mold resin 80 may be realized.

(第3実施形態)
図7は、本発明の第3実施形態に係る半導体装置102の概略断面構成を示す図である。本実施形態は、接続部材26として半導体装置102に対して着脱可能なクリップ26を採用したところが、上記第1実施形態との相違点であり、以下、この相違点を中心に述べることとする。
(Third embodiment)
FIG. 7 is a diagram showing a schematic cross-sectional configuration of a semiconductor device 102 according to the third embodiment of the present invention. The present embodiment employs a clip 26 that can be attached to and detached from the semiconductor device 102 as the connection member 26. This is a difference from the first embodiment, and this difference will be mainly described below.

図7に示されるように、本半導体装置102における接続部材としてのクリップ26は、モールド樹脂80の両端部に対して2個取り付けられている。なお、このクリップ26は1個であってもよい。   As shown in FIG. 7, two clips 26 as connection members in the semiconductor device 102 are attached to both ends of the mold resin 80. One clip 26 may be provided.

このクリップ26は、互いに対向する両端部の間に半導体素子11、12および両放熱板21、22が挟み込まれるように中間部が折り曲げられた形状をなしている。本実施形態では、クリップ26は、ステンレスやCuなどのバネ弾性を有する導電金属製の板材を略U字形状に折り曲げられてなるものである。   The clip 26 has a shape in which an intermediate portion is bent so that the semiconductor elements 11 and 12 and the two heat radiation plates 21 and 22 are sandwiched between both end portions facing each other. In this embodiment, the clip 26 is formed by bending a conductive metal plate material having spring elasticity such as stainless steel or Cu into a substantially U shape.

そして、クリップ26は、それ自身の弾性力によって、モールド樹脂80をその厚み方向に挟みつけており、クリップ26の両端部のそれぞれが導体層21b、22bに接続されている。   The clip 26 sandwiches the mold resin 80 in its thickness direction by its own elastic force, and both ends of the clip 26 are connected to the conductor layers 21b and 22b.

ここでは、導体層21b、22bは、絶縁層21a、22aよりも、モールド樹脂80の端面側まではみ出しており、当該はみ出し部にてクリップ26の両端部が接続されている。そして、クリップ26と導体層21b、22bとの取付方法は、上記弾性力による押しつけを利用した接触によってなされており、この弾性力によってクリップ26は導体層21b、22bに対して取り付け・取り外しが可能となっている。   Here, the conductor layers 21b and 22b protrude beyond the insulating layers 21a and 22a to the end face side of the mold resin 80, and both ends of the clip 26 are connected at the protruding portions. And the attachment method of the clip 26 and the conductor layers 21b and 22b is made | formed by the contact using the press by the said elastic force, The clip 26 can be attached and detached with respect to the conductor layers 21b and 22b by this elastic force. It has become.

このように、本実施形態の半導体装置102によっても、両方の導体層21b、22b同士が接続部材としてのクリップ26を介して電気的に接続されているため、上記第1実施形態と同様に、静電気による静電誘導によって内部回路に電流が流れるのを防止できる。そして、本実施形態では、弾性力で着脱可能なクリップ26を接続部材として用いているため、接続部材の取付が簡単である。   Thus, also in the semiconductor device 102 of this embodiment, since both the conductor layers 21b and 22b are electrically connected via the clip 26 as a connection member, It is possible to prevent current from flowing through the internal circuit due to electrostatic induction caused by static electricity. And in this embodiment, since the clip 26 which can be attached or detached with an elastic force is used as a connection member, attachment of a connection member is easy.

このような本実施形態の半導体装置102は、導体層21b、22bまで取り付けられモールド樹脂80により封止されたワークに対して、クリップ26を取り付けることにより、容易に製造することができる。   Such a semiconductor device 102 according to the present embodiment can be easily manufactured by attaching the clip 26 to the work attached to the conductor layers 21b and 22b and sealed with the mold resin 80.

なお、本実施形態においても、たとえば、モールド樹脂80の封止前のワークに対して、クリップ26を接続しておき、樹脂封止時には、クリップ26の一部もモールド樹脂80で封止することにより、クリップ26の一部がモールド樹脂80で封止された構成を実現してもよい。   Also in this embodiment, for example, the clip 26 is connected to the work before sealing with the mold resin 80, and a part of the clip 26 is also sealed with the mold resin 80 at the time of resin sealing. Thus, a configuration in which a part of the clip 26 is sealed with the mold resin 80 may be realized.

また、上記図7では、導体層21b、22bにおける絶縁層21a、22aからのはみ出し部にてクリップ26の両端部が接続されているが、導体層21b、22bは絶縁層21a、22aの範囲内に収まるものとし、絶縁層21a、22aの部分にてクリップ26の接続を行ってもよい。   In FIG. 7, both ends of the clip 26 are connected at the protruding portions of the conductor layers 21b and 22b from the insulating layers 21a and 22a. However, the conductor layers 21b and 22b are within the range of the insulating layers 21a and 22a. The clip 26 may be connected at the portions of the insulating layers 21a and 22a.

(第4実施形態)
図8は、本発明の第4実施形態に係る半導体装置103の概略断面構成を示す図である。以下、上記第1実施形態との相違点を中心に述べることとする。
(Fourth embodiment)
FIG. 8 is a diagram showing a schematic cross-sectional configuration of a semiconductor device 103 according to the fourth embodiment of the present invention. Hereinafter, the difference from the first embodiment will be mainly described.

図8に示されるように、本実施形態の半導体装置103においては、それぞれの導体層21b、22bには、両放熱板21、22の端面側に位置するモールド樹脂80の端面81よりも外方に突出する突出部21c、22cが一体に設けられている。   As shown in FIG. 8, in the semiconductor device 103 of the present embodiment, the conductor layers 21 b and 22 b are outward from the end face 81 of the mold resin 80 located on the end face sides of the heat radiation plates 21 and 22. The projecting portions 21c and 22c projecting from each other are integrally provided.

これら突出部21c、22cは、それぞれ板状の導体層21b、22bから棒状に突出するものである。そして、それぞれの導体層21b、22bにおける突出部21c、22c同士が、接続部材27に挿入されている。   These protrusions 21c and 22c protrude from the plate-like conductor layers 21b and 22b in a bar shape, respectively. Then, the protruding portions 21 c and 22 c in the respective conductor layers 21 b and 22 b are inserted into the connection member 27.

ここでは、接続部材27は、導電性を有する導電スポンジ27よりなる。この導電スポンジ27は、一般に知られている汎用部材であり、金属粉やカーボンなどの導電性材料を練り込んだ材料よりなるスポンジ状のものである。そして、この導電スポンジ27に対して、各導体層21b、22bにおける突出部21c、22cが差し込まれることにより、両突出部21c、22cは導電スポンジ27により電気的に接続されている。   Here, the connection member 27 is made of a conductive sponge 27 having conductivity. The conductive sponge 27 is a generally known general-purpose member, and is a sponge-like material made of a material in which a conductive material such as metal powder or carbon is kneaded. The projecting portions 21 c and 22 c in the conductor layers 21 b and 22 b are inserted into the conductive sponge 27, whereby the projecting portions 21 c and 22 c are electrically connected by the conductive sponge 27.

また、本実施形態では、図8に示されるように、信号端子60のモールド樹脂80からの突出方向と、それぞれの導体層21b、22bにおける突出部21c、22cの突出方向とが、同一の方向である。   Moreover, in this embodiment, as FIG. 8 shows, the protrusion direction from the mold resin 80 of the signal terminal 60 and the protrusion direction of protrusion part 21c, 22c in each conductor layer 21b, 22b are the same directions. It is.

そのため、導電スポンジ27においては、信号端子60に対応する部位に開口部27aを設け、モールド樹脂80から突出する信号端子60のアウターリード部分と導電スポンジ27とが接触しないようにしている。そして、信号端子60は、この開口部27aを介して外部との電気的な接続が可能となっている。なお、導電スポンジ27は、このような開口部27aを設けた構成であること以外にも、信号端子60と干渉しないような形状であればよい。   Therefore, in the conductive sponge 27, an opening 27 a is provided at a portion corresponding to the signal terminal 60 so that the outer lead portion of the signal terminal 60 protruding from the mold resin 80 does not contact the conductive sponge 27. The signal terminal 60 can be electrically connected to the outside through the opening 27a. The conductive sponge 27 may have a shape that does not interfere with the signal terminal 60 other than the configuration in which the opening 27a is provided.

このように、本実施形態においても、両方の導体層21b、22b同士が接続部材としての導電スポンジ27を介して電気的に接続されているため、上記第1実施形態と同様に、静電気による静電誘導によって内部回路に電流が流れるのを防止できる。   Thus, also in this embodiment, since both the conductor layers 21b and 22b are electrically connected through the conductive sponge 27 as a connecting member, static electricity due to static electricity is provided as in the first embodiment. Current can be prevented from flowing through the internal circuit by electrical induction.

また、本実施形態では、両導体層21b、22bにおける突出部21c、22c同士を、同一方向に突出させたものとしているため、接続部材として汎用の導電スポンジ27を適用して、簡単に電気的な接続を行える。ここで、同様の汎用の接続部材としては、差し込みにより接続を行えるコネクタなどであってもよい。   In the present embodiment, since the projecting portions 21c and 22c in the two conductor layers 21b and 22b are projected in the same direction, a general-purpose conductive sponge 27 is applied as a connecting member, so that electrical Connections can be made. Here, the same general-purpose connection member may be a connector that can be connected by insertion.

(第5実施形態)
図9は、本発明の第5実施形態に係る半導体装置104の概略断面構成を示す図である。本実施形態は、上記第4実施形態において、突出部21c、22cの方向を変更したものである。
(Fifth embodiment)
FIG. 9 is a diagram showing a schematic cross-sectional configuration of a semiconductor device 104 according to the fifth embodiment of the present invention. This embodiment is obtained by changing the directions of the protruding portions 21c and 22c in the fourth embodiment.

図9に示されるように、本実施形態の半導体装置104においては、信号端子60のモールド樹脂80からの突出方向と、両突出部21c、22cの突出方向とを、互いに異なる方向としている。ここでは、両突出方向を互いに反対向きとしている。そして、両突出部21c、22cが挿入されている導電スポンジ27も、信号端子60とは反対側に位置している。   As shown in FIG. 9, in the semiconductor device 104 of the present embodiment, the protruding direction of the signal terminal 60 from the mold resin 80 and the protruding directions of the protruding portions 21 c and 22 c are different from each other. Here, both protruding directions are opposite to each other. The conductive sponge 27 into which the protruding portions 21 c and 22 c are inserted is also located on the side opposite to the signal terminal 60.

この場合には、上記図8に比べて、信号端子60のアウターリード部分と導電スポンジ27とが接触する恐れはほとんどない。つまり、本実施形態では、信号端子60に干渉することなく、両突出部21c、22cに導電スポンジ27を取り付けやすい。そして、本実施形態では、導電スポンジ27には上記図8に示したような導電スポンジ27の開口部27aが不要である。   In this case, compared with FIG. 8, there is almost no possibility that the outer lead portion of the signal terminal 60 and the conductive sponge 27 are in contact with each other. That is, in this embodiment, it is easy to attach the conductive sponge 27 to both the protruding portions 21 c and 22 c without interfering with the signal terminal 60. In this embodiment, the conductive sponge 27 does not need the opening 27a of the conductive sponge 27 as shown in FIG.

また、本実施形態のように、信号端子60のアウターリードの突出方向と両突出部21c、22cの突出方向とを、互いに異なる方向とすれば、上記した同一方向の場合に比べて突出部21c、22cと信号端子60との間の沿面距離を大きくとりやすく、これら両者の絶縁性を確保するという面で好ましい。なお、本実施形態においても、接続部材としては、差し込みにより接続を行える汎用のコネクタなどであってもよい。   Further, as in the present embodiment, when the protruding direction of the outer lead of the signal terminal 60 and the protruding direction of both protruding portions 21c and 22c are different from each other, the protruding portion 21c is compared to the case of the same direction described above. , 22c and the signal terminal 60 are easy to increase the creepage distance, which is preferable in terms of ensuring the insulation between them. Also in this embodiment, the connection member may be a general-purpose connector that can be connected by insertion.

(第6実施形態)
図10は、本発明の第6実施形態に係る半導体装置105の概略断面構成を示す図である。
(Sixth embodiment)
FIG. 10 is a diagram showing a schematic cross-sectional configuration of a semiconductor device 105 according to the sixth embodiment of the present invention.

図10に示される構成は、上記図8に示した構成と同様に、両導体層21b、22bにモールド樹脂80の端面81よりも外方に突出する突出部21c、22cを設け、両突出部21c、22cと信号端子60とを、同一の方向に突出させた構造としている。   The configuration shown in FIG. 10 is similar to the configuration shown in FIG. 8 described above, in which both the conductor layers 21b and 22b are provided with projections 21c and 22c that project outward from the end surface 81 of the mold resin 80. 21c and 22c and the signal terminal 60 are made to protrude in the same direction.

しかし、本実施形態では、上記図8に示した構成とは異なり、導電スポンジ27に開口部27aを設けずに、信号端子60のアウターリード部分も導電スポンジ27に差し込んでいる。   However, in the present embodiment, unlike the configuration shown in FIG. 8, the outer lead portion of the signal terminal 60 is also inserted into the conductive sponge 27 without providing the opening 27 a in the conductive sponge 27.

上述したように、静電気による静電誘導によって内部回路に電流が流れることは、半導体装置を冷却装置に組み付けるときのグリス210の塗布時に起こりやすい。そこで、この組み付け時に半導体装置において両導体層が接続部材にて電気的に接続されていれば、効果は発揮されるものであり、半導体装置を冷却装置に組み付けた後では、接続部材を取り外してもよいと考えられる。   As described above, the current flowing through the internal circuit due to electrostatic induction due to static electricity is likely to occur during the application of the grease 210 when the semiconductor device is assembled to the cooling device. Therefore, if both conductor layers are electrically connected by the connection member in the semiconductor device at the time of assembly, the effect is exhibited. After the semiconductor device is assembled to the cooling device, the connection member is removed. Is also considered good.

そこで、本実施形態では、この図10に示される状態にて、半導体装置105を上記第1実施形態と同様に冷却装置に組み付け、その後は、導電スポンジ27を取り外すこととする。この導電スポンジ27は、両突出部21c、22c同士および信号端子60に対して挿入するだけで取り付けでき、抜くことで取り外しできる。   Therefore, in the present embodiment, in the state shown in FIG. 10, the semiconductor device 105 is assembled to the cooling device in the same manner as in the first embodiment, and thereafter, the conductive sponge 27 is removed. The conductive sponge 27 can be attached simply by inserting it into both the protruding portions 21c, 22c and the signal terminal 60, and can be removed by pulling it out.

つまり、本実施形態の半導体装置105では、信号端子60および両突出部21c、22cは、導電スポンジ27に対して着脱可能なものであり、本半導体装置105自身は導電スポンジ27を取り外したもの、つまり、図10において導電スポンジ27を省略したものとして提供される。   That is, in the semiconductor device 105 of the present embodiment, the signal terminal 60 and the both projecting portions 21c and 22c are detachable from the conductive sponge 27, and the semiconductor device 105 itself has the conductive sponge 27 removed. That is, the conductive sponge 27 is omitted in FIG.

本実施形態の半導体装置105では、両突出部21c、22c同士および信号端子60を、同一方向に突出させているため、これら両突出部21c、22c同士および信号端子60を導電スポンジ27に挿入することで、導電スポンジ27に対して一括して接続しやすい。   In the semiconductor device 105 of the present embodiment, both the protruding portions 21c and 22c and the signal terminal 60 are protruded in the same direction. Therefore, the both protruding portions 21c and 22c and the signal terminal 60 are inserted into the conductive sponge 27. Thus, it is easy to connect to the conductive sponge 27 at once.

そして、この導電スポンジ27により、突出部21c、22cおよび信号端子60を電気的に接続した状態で、冷却装置への組み付けを行えば、上記実施形態と同様に、静電気による静電誘導によって当該内部回路に電流が流れるのを防止することができる。   Then, if the conductive sponge 27 is assembled to the cooling device in a state where the projecting portions 21c and 22c and the signal terminal 60 are electrically connected, the internal portion is caused by electrostatic induction due to static electricity as in the above embodiment. It is possible to prevent a current from flowing through the circuit.

また、この場合、半導体装置105を保管しておくときなどに、突出部21c、22c同士および信号端子60を介して接地すれば、内部回路を電気的な外乱から保護することができる。   In this case, when the semiconductor device 105 is stored, the internal circuit can be protected from electrical disturbance by grounding the protrusions 21c and 22c and the signal terminal 60.

また、本実施形態の接続部材としては、導電スポンジ27以外にも、差し込みすなわち挿入により着脱可能な接続を行える汎用のコネクタなどであってもよい。さらには、本実施形態の接続部材としては、それら以外にも、突出部21c、22cおよび信号端子60に対して着脱可能なものであればよく、特に限定されるものではない。   In addition to the conductive sponge 27, the connection member of the present embodiment may be a general-purpose connector that can be detachably connected by insertion, that is, insertion. Furthermore, the connecting member of the present embodiment is not particularly limited as long as it can be attached to and detached from the protruding portions 21c and 22c and the signal terminal 60 in addition to them.

その点を考慮すれば、上記クリップ26を用いた上記第3実施形態の半導体装置(上記図7参照)においても、当該クリップ26は導体層21b、22bに対して着脱可能な接続部材であるため、半導体装置の冷却装置への組み付け後に、当該クリップ26を外してもよい。   Considering this point, even in the semiconductor device of the third embodiment using the clip 26 (see FIG. 7), the clip 26 is a connecting member that can be attached to and detached from the conductor layers 21b and 22b. The clip 26 may be removed after the semiconductor device is assembled to the cooling device.

(他の実施形態)
なお、放熱板21、22の形状は、上記した略矩形板状のものに限定されるものではなく、たとえば三角板状、円形板状など適宜設計変更したものを用いてもよい。また、半導体素子としては、上記したIGBTやサイリスタ等のパワー半導体素子やFWDなどに限定されるものではない。
(Other embodiments)
In addition, the shape of the heat sinks 21 and 22 is not limited to the substantially rectangular plate shape described above, and may be a suitably modified design such as a triangular plate shape or a circular plate shape. Further, the semiconductor element is not limited to the power semiconductor element such as the above-described IGBT or thyristor, FWD, or the like.

また、接続部材としては、上述した実施形態に示したものに限定するものではなく、それぞれの放熱板の外側に設けられた絶縁層のさらに外側に設けられた導体層同士を電気的に接続するものであればよく、その形状や材質あるいは個数なども適宜、設計変更してもよい。   In addition, the connection member is not limited to that shown in the above-described embodiment, and electrically connects conductor layers provided on the outer side of the insulating layer provided on the outer side of each heat sink. Any shape may be used, and the shape, material, number, etc. may be changed as appropriate.

また、上述したように、ターミナル41、42は、半導体素子11、12と第2の放熱板22との間に介在し、第1の半導体素子11と第2の放熱板22との間の高さを確保するなどの役割を有するものであるが、可能であるならば、上記各実施形態において、ターミナル41、42は存在しないものであってもよい。   Further, as described above, the terminals 41 and 42 are interposed between the semiconductor elements 11 and 12 and the second heat radiating plate 22, and are high between the first semiconductor element 11 and the second heat radiating plate 22. However, if possible, the terminals 41 and 42 may not exist in each of the above embodiments.

たとえば、ターミナル41、42に代えて、第2の放熱板22において半導体素子11、12側に突出する凸部を設け、この凸部により、ターミナル41、42の機能を代用させてもよい。また、半導体素子11、12と第2の放熱板22との高さを確保することが不要ならば、単にターミナル41、42を省略してもよい。   For example, instead of the terminals 41 and 42, a convex portion that protrudes toward the semiconductor elements 11 and 12 may be provided in the second heat radiating plate 22, and the function of the terminals 41 and 42 may be substituted by this convex portion. Further, if it is not necessary to secure the heights of the semiconductor elements 11 and 12 and the second heat radiating plate 22, the terminals 41 and 42 may be simply omitted.

また、放熱板21、22としては、ヒートシンクが一般に考えられるが、これに限定されるものではなく、たとえば、リードフレームのアイランド部などを放熱板21、22として構成してもかまわない。   The heat sinks 21 and 22 are generally considered to be heat sinks, but are not limited to this, and for example, the island portion of the lead frame may be configured as the heat sinks 21 and 22.

本発明の第1実施形態に係る半導体装置の概略平面図である。1 is a schematic plan view of a semiconductor device according to a first embodiment of the present invention. 図1中のA−A概略断面図である。It is an AA schematic sectional drawing in FIG. 図1中の半導体装置を冷却装置に組み付けた状態を示す概略断面図である。It is a schematic sectional drawing which shows the state which assembled | attached the semiconductor device in FIG. 1 to the cooling device. 図1中の半導体装置の等価回路を示す図である。It is a figure which shows the equivalent circuit of the semiconductor device in FIG. 本発明の第2実施形態に係る半導体装置の概略断面図である。It is a schematic sectional drawing of the semiconductor device which concerns on 2nd Embodiment of this invention. 図6中の半導体装置の製造方法の一例を示す工程図である。FIG. 7 is a process diagram illustrating an example of a method for manufacturing the semiconductor device in FIG. 6. 本発明の第3実施形態に係る半導体装置の概略断面図である。It is a schematic sectional drawing of the semiconductor device which concerns on 3rd Embodiment of this invention. 本発明の第4実施形態に係る半導体装置の概略断面図である。It is a schematic sectional drawing of the semiconductor device which concerns on 4th Embodiment of this invention. 本発明の第5実施形態に係る半導体装置の概略断面図である。It is a schematic sectional drawing of the semiconductor device which concerns on 5th Embodiment of this invention. 本発明の第6実施形態に係る半導体装置の概略断面図である。It is a schematic sectional drawing of the semiconductor device which concerns on 6th Embodiment of this invention.

符号の説明Explanation of symbols

11…第1の半導体素子、12…第2の半導体素子、21…第1の放熱板、
21a…第1の絶縁層、21b…第1の導体層、21c…第1の導体層の突出部、
22…第2の放熱板、22a…第2の絶縁層、22b…第2の導体層、
22c…第2の導体層の突出部、25…接続部材、
26…接続部材としてのクリップ、27…接続部材としての導電スポンジ、
60…信号端子、80…モールド樹脂、81…モールド樹脂の端面、
300…ワーク、K…金属箔。
DESCRIPTION OF SYMBOLS 11 ... 1st semiconductor element, 12 ... 2nd semiconductor element, 21 ... 1st heat sink,
21a ... 1st insulating layer, 21b ... 1st conductor layer, 21c ... Projection part of 1st conductor layer,
22 ... 2nd heat sink, 22a ... 2nd insulating layer, 22b ... 2nd conductor layer,
22c: a protruding portion of the second conductor layer, 25 ... a connecting member,
26 ... Clip as a connecting member, 27 ... Conductive sponge as a connecting member,
60 ... Signal terminal, 80 ... Mold resin, 81 ... End surface of mold resin,
300 ... work, K ... metal foil.

Claims (15)

半導体素子(11、12)と、
前記半導体素子(11、12)を挟むように前記半導体素子(11、12)の両面に配置され前記半導体素子(11、12)と電気的・熱的に接続された一対の放熱板(21、22)と、
前記半導体素子(11、12)および前記両放熱板(21、22)を封止するモールド樹脂(80)とを備え、
前記両放熱板(21、22)のそれぞれの外面には電気絶縁性を有する絶縁層(21a、22a)が設けられるとともに、この絶縁層(21a、22a)は前記モールド樹脂(80)から露出している半導体装置において、
それぞれの前記絶縁層(21a、22a)の前記モールド樹脂(80)から露出する面には、導電性を有する導体層(21b、22b)が取り付けられており、
一方の前記放熱板(21)側に位置する前記導体層(21b)と他方の前記放熱板(22)側に位置する前記導体層(22b)とは、導電性を有する接続部材(25、26、27)を介して電気的に接続されていることを特徴とする半導体装置。
A semiconductor element (11, 12);
A pair of heat sinks (21, 21) disposed on both sides of the semiconductor element (11, 12) so as to sandwich the semiconductor element (11, 12) and electrically and thermally connected to the semiconductor element (11, 12). 22)
A mold resin (80) for sealing the semiconductor element (11, 12) and the heat dissipation plates (21, 22);
Insulating layers (21a, 22a) having electrical insulating properties are provided on the outer surfaces of the heat radiating plates (21, 22), and the insulating layers (21a, 22a) are exposed from the mold resin (80). In the semiconductor device
Conductive conductor layers (21b, 22b) are attached to the surfaces of the insulating layers (21a, 22a) exposed from the mold resin (80),
The conductive layer (21b) located on one side of the heat radiating plate (21) and the conductive layer (22b) located on the side of the other radiating plate (22) are electrically connected to the connecting members (25, 26). , 27), and is electrically connected to the semiconductor device.
前記導体層(21b、22b)は、当該導体層(21b、22b)が設けられる側の前記放熱板(21、22)と同じ材料よりなるものであることを特徴とする請求項1に記載の半導体装置。 The said conductor layer (21b, 22b) consists of the same material as the said heat sink (21, 22) of the side in which the said conductor layer (21b, 22b) is provided, The said Claim 1 characterized by the above-mentioned. Semiconductor device. 前記導体層(21b、22b)は、当該導体層(21b、22b)が設けられる側の前記放熱板(21、22)の板厚と同じ膜厚であることを特徴とする請求項2に記載の半導体装置。 The said conductor layer (21b, 22b) is the same film thickness as the plate | board thickness of the said heat sink (21, 22) in the side in which the said conductor layer (21b, 22b) is provided. Semiconductor device. 前記導体層(21b、22b)は、導電性の塗料により形成された塗膜であることを特徴とする請求項1に記載の半導体装置。 The semiconductor device according to claim 1, wherein the conductor layers (21 b, 22 b) are a coating film formed of a conductive paint. 前記導体層(21b、22b)は、スパッタリング法もしくは蒸着法により成膜された膜であることを特徴とする請求項1に記載の半導体装置。 The semiconductor device according to claim 1, wherein the conductor layers (21b, 22b) are films formed by sputtering or vapor deposition. 前記一方の放熱板(21)側に位置する前記導体層(21b)と前記他方の放熱板(22)側に位置する前記導体層(22b)と前記接続部材(25)とは、一枚の金属箔(K)により構成されていることを特徴とする請求項1に記載の半導体装置。 The conductor layer (21b) located on the side of the one heat sink (21), the conductor layer (22b) located on the side of the other heat sink (22), and the connecting member (25) 2. The semiconductor device according to claim 1, wherein the semiconductor device is made of a metal foil (K). 前記金属箔(K)は、中間部を折り曲げることにより当該中間部の両側に位置する両端部を対向させ、当該対向する両端部の間に前記半導体素子(11、12)および前記両放熱板(21、22)を挟みこんだ形状をなしており、
この金属箔(K)のうち前記両端部のそれぞれが前記導体層(21b、22b)として構成されて前記絶縁層(21a、22a)に取り付けられており、前記中間部が前記接続部材(25)として構成されていることを特徴とする請求項6に記載の半導体装置。
The metal foil (K) is formed by bending the intermediate portion so that both end portions located on both sides of the intermediate portion are opposed to each other, and the semiconductor element (11, 12) and both heat radiation plates ( 21 and 22) are sandwiched between them,
Each of the both end portions of the metal foil (K) is configured as the conductor layer (21b, 22b) and attached to the insulating layer (21a, 22a), and the intermediate portion is the connection member (25). The semiconductor device according to claim 6, wherein the semiconductor device is configured as follows.
前記接続部材(26)は、互いに対向する両端部の間に前記半導体素子(11、12)および前記両放熱板(21、22)が挟み込まれるように中間部が折り曲げられた形状をなしており、
前記接続部材(26)自身の弾性力によって前記両端部のそれぞれが前記導体層(21b、22b)に接続されたものであることを特徴とする請求項1ないし5のいずれか1つに記載の半導体装置。
The connecting member (26) has a shape in which an intermediate portion is bent so that the semiconductor element (11, 12) and the heat radiating plates (21, 22) are sandwiched between both ends facing each other. ,
Each of the said both ends is connected to the said conductor layer (21b, 22b) by the elastic force of the said connection member (26) itself, The one of Claim 1 thru | or 5 characterized by the above-mentioned. Semiconductor device.
それぞれの前記導体層(21b、22b)には、前記両放熱板(21、22)の端面側に位置する前記モールド樹脂(80)の端面(81)よりも外方に突出する突出部(21c、22c)が設けられており、
それぞれの前記導体層(21b、22b)における前記突出部(21c、22c)同士は、同一方向に突出するものであり、これら突出部(21c、22c)を前記接続部材(27)に挿入することにより前記両導体層(21b、22b)が電気的に接続されていることを特徴とする請求項1ないし5のいずれか1つに記載の半導体装置。
Each of the conductor layers (21b, 22b) has a protruding portion (21c) protruding outward from the end surface (81) of the mold resin (80) located on the end surface side of the heat radiating plates (21, 22). 22c),
The protrusions (21c, 22c) in the respective conductor layers (21b, 22b) protrude in the same direction, and these protrusions (21c, 22c) are inserted into the connection member (27). The semiconductor device according to any one of claims 1 to 5, wherein the two conductor layers (21b, 22b) are electrically connected to each other.
前記半導体素子(11、12)と電気的に接続されるとともに一部が前記モールド樹脂(80)の内部に位置し残部が前記モールド樹脂(80)の外部に突出する端子(60)を備えており、
それぞれの前記導体層(21b、22b)における前記突出部(21c、22c)と前記端子(60)とは、同一の方向に突出していることを特徴とする請求項9に記載の半導体装置。
A terminal (60) is provided which is electrically connected to the semiconductor element (11, 12), partly located inside the mold resin (80) and the remaining part protruding outside the mold resin (80). And
10. The semiconductor device according to claim 9, wherein the protrusions (21 c, 22 c) and the terminals (60) in the respective conductor layers (21 b, 22 b) protrude in the same direction. 11.
前記半導体素子(11、12)と電気的に接続されるとともに一部が前記モールド樹脂(80)の内部に位置し残部が前記モールド樹脂(80)の外部に突出する端子(60)を備えており、
それぞれの前記導体層(21b、22b)における前記突出部(21c、22c)と前記端子(60)とは、異なる方向に突出していることを特徴とする請求項9に記載の半導体装置。
A terminal (60) is provided which is electrically connected to the semiconductor element (11, 12), partly located inside the mold resin (80) and the remaining part protruding outside the mold resin (80). And
The semiconductor device according to claim 9, wherein the projecting portions (21 c, 22 c) and the terminals (60) in the respective conductor layers (21 b, 22 b) project in different directions.
前記接続部材(25)の一部が前記モールド樹脂(80)に埋設されていることを特徴とする請求項1ないし8のいずれか1つに記載の半導体装置。 9. The semiconductor device according to claim 1, wherein a part of the connection member (25) is embedded in the mold resin (80). 前記絶縁層(21a、22a)はセラミックよりなり、前記導体層(21b、22b)は前記絶縁層(21a、22a)にロウ付けされたロウ材よりなることを特徴とする請求項1ないし12のいずれか1つに記載の半導体装置。 The insulating layers (21a, 22a) are made of ceramic, and the conductor layers (21b, 22b) are made of a brazing material brazed to the insulating layers (21a, 22a). The semiconductor device according to any one of the above. 請求項6または7に記載の半導体装置を製造する半導体装置の製造方法であって、
前記半導体素子(11、12)を挟むように前記半導体素子(11、12)の両面に前記一対の放熱板(21、22)を配設し、前記両放熱板(21、22)のそれぞれの外面が露出するように前記モールド樹脂(80)によって封止したワーク(300)を用意するとともに、
前記金属箔(K)として当該金属箔(K)のうち前記導体層(21b、22b)として構成される部位に前記絶縁層(21a、22a)を貼り付けたものを用意し、
前記金属箔(K)のうち前記導体層(21b、22b)として構成される部位を、前記絶縁層(21a、22a)を介して、前記ワーク(300)における前記両放熱板(21、22)のそれぞれの外面に貼り付けることを特徴とする半導体装置の製造方法。
A semiconductor device manufacturing method for manufacturing the semiconductor device according to claim 6, wherein:
The pair of heat sinks (21, 22) are arranged on both sides of the semiconductor element (11, 12) so as to sandwich the semiconductor element (11, 12), and the heat sinks (21, 22) are respectively provided. While preparing a workpiece (300) sealed with the mold resin (80) so that the outer surface is exposed,
Prepare the metal foil (K) with the insulating layer (21a, 22a) attached to the portion of the metal foil (K) that is configured as the conductor layer (21b, 22b),
Parts of the metal foil (K) configured as the conductor layers (21b, 22b) are disposed on the heat radiating plates (21, 22) in the workpiece (300) via the insulating layers (21a, 22a). A method for manufacturing a semiconductor device, wherein the semiconductor device is attached to each outer surface of the semiconductor device.
半導体素子(11、12)と、
前記半導体素子(11、12)を挟むように前記半導体素子(11、12)の両面に配置され前記半導体素子(11、12)と電気的・熱的に接続された一対の放熱板(21、22)と、
前記半導体素子(11、12)および前記両放熱板(21、22)を封止するモールド樹脂(80)とを備え、
前記両放熱板(21、22)のそれぞれの外面には電気絶縁性を有する絶縁層(21a、22a)が設けられるとともに、この絶縁層(21a、22a)は前記モールド樹脂(80)から露出している半導体装置において、
前記半導体素子(11、12)と電気的に接続されるとともに一部が前記モールド樹脂(80)の内部に位置し残部が前記モールド樹脂(80)の外部に突出する端子(60)を備えており、
前記両放熱板(21、22)に設けられたそれぞれの絶縁層(21a、22a)の前記モールド樹脂(80)から露出する面には、導電性を有する導体層(21b、22b)が取り付けられており、
それぞれの前記導体層(21b、22b)には、前記両放熱板(21、22)の端面側に位置する前記モールド樹脂(80)の端面(81)よりも外方に突出する突出部(21c、22c)が設けられており、
それぞれの前記導体層(21b、22b)における前記突出部(21c、22c)と前記端子(60)とは、同一の方向に突出しており、
前記端子(60)および前記両突出部(21c、22c)は、前記端子(60)および前記両突出部(21c、22c)同士を電気的に接続するための接続部材(27)に対して着脱可能であることを特徴とする半導体装置。
A semiconductor element (11, 12);
A pair of heat sinks (21, 21) disposed on both sides of the semiconductor element (11, 12) so as to sandwich the semiconductor element (11, 12) and electrically and thermally connected to the semiconductor element (11, 12). 22)
A mold resin (80) for sealing the semiconductor element (11, 12) and the heat dissipation plates (21, 22);
Insulating layers (21a, 22a) having electrical insulating properties are provided on the outer surfaces of the heat radiating plates (21, 22), and the insulating layers (21a, 22a) are exposed from the mold resin (80). In the semiconductor device
A terminal (60) is provided which is electrically connected to the semiconductor element (11, 12), partly located inside the mold resin (80) and the remaining part protruding outside the mold resin (80). And
Conductive conductive layers (21b, 22b) are attached to the surfaces of the insulating layers (21a, 22a) provided on the heat radiating plates (21, 22) exposed from the mold resin (80). And
Each of the conductor layers (21b, 22b) has a protruding portion (21c) protruding outward from the end surface (81) of the mold resin (80) located on the end surface side of the heat radiating plates (21, 22). 22c),
The protruding portions (21c, 22c) and the terminals (60) in the respective conductor layers (21b, 22b) protrude in the same direction,
The terminal (60) and the protrusions (21c, 22c) are attached to and detached from the connection member (27) for electrically connecting the terminal (60) and the protrusions (21c, 22c). A semiconductor device which is possible.
JP2006351072A 2006-12-27 2006-12-27 Semiconductor device and manufacturing method thereof Expired - Fee Related JP4702279B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006351072A JP4702279B2 (en) 2006-12-27 2006-12-27 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006351072A JP4702279B2 (en) 2006-12-27 2006-12-27 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2008166333A true JP2008166333A (en) 2008-07-17
JP4702279B2 JP4702279B2 (en) 2011-06-15

Family

ID=39695465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006351072A Expired - Fee Related JP4702279B2 (en) 2006-12-27 2006-12-27 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4702279B2 (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010062491A (en) * 2008-09-08 2010-03-18 Denso Corp Semiconductor device and composite semiconductor device
WO2011136222A1 (en) * 2010-04-26 2011-11-03 日立オートモティブシステムズ株式会社 Power module and method for manufacturing power module
US20120001318A1 (en) * 2010-06-30 2012-01-05 Denso Corporation Semiconductor device
WO2012172991A1 (en) * 2011-06-16 2012-12-20 富士電機株式会社 Semiconductor unit and semiconductor device using same
JP2013074011A (en) * 2011-09-27 2013-04-22 Shindengen Electric Mfg Co Ltd Semiconductor device, semiconductor system and semiconductor device manufacturing method
WO2013088870A1 (en) * 2011-12-15 2013-06-20 日立オートモティブシステムズ株式会社 Power semiconductor module and power module
JP2014039067A (en) * 2009-06-05 2014-02-27 Dainippon Printing Co Ltd Semiconductor device
WO2014054212A1 (en) * 2012-10-01 2014-04-10 富士電機株式会社 Semiconductor device and manufacturing method therefor
EP3404819A1 (en) * 2017-05-17 2018-11-21 Toyota Jidosha Kabushiki Kaisha Power converter
KR20200040700A (en) 2017-08-18 2020-04-20 나믹스 가부시끼가이샤 Semiconductor device
US11251116B2 (en) 2017-08-25 2022-02-15 Huawei Technologies Co., Ltd. Power semiconductor module for improved heat dissipation and power density, and method for manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204703A (en) * 1998-01-09 1999-07-30 Toshiba Corp Semiconductor module
JP2004006967A (en) * 2003-07-28 2004-01-08 Denso Corp Semiconductor device
JP2005123233A (en) * 2003-10-14 2005-05-12 Denso Corp Cooling structure of semiconductor device
JP2005340639A (en) * 2004-05-28 2005-12-08 Toyota Industries Corp Semiconductor device and three-phase inverter device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204703A (en) * 1998-01-09 1999-07-30 Toshiba Corp Semiconductor module
JP2004006967A (en) * 2003-07-28 2004-01-08 Denso Corp Semiconductor device
JP2005123233A (en) * 2003-10-14 2005-05-12 Denso Corp Cooling structure of semiconductor device
JP2005340639A (en) * 2004-05-28 2005-12-08 Toyota Industries Corp Semiconductor device and three-phase inverter device

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010062491A (en) * 2008-09-08 2010-03-18 Denso Corp Semiconductor device and composite semiconductor device
JP2014039067A (en) * 2009-06-05 2014-02-27 Dainippon Printing Co Ltd Semiconductor device
WO2011136222A1 (en) * 2010-04-26 2011-11-03 日立オートモティブシステムズ株式会社 Power module and method for manufacturing power module
JP2011233606A (en) * 2010-04-26 2011-11-17 Hitachi Automotive Systems Ltd Power module
US8659130B2 (en) 2010-04-26 2014-02-25 Hitachi Automotive Systems, Ltd. Power module and power module manufacturing method
US20120001318A1 (en) * 2010-06-30 2012-01-05 Denso Corporation Semiconductor device
CN102315181A (en) * 2010-06-30 2012-01-11 株式会社电装 Semiconductor device
JP2012033872A (en) * 2010-06-30 2012-02-16 Denso Corp Semiconductor device
US8957517B2 (en) 2010-06-30 2015-02-17 Denso Corporation Semiconductor device including cooler
US9070666B2 (en) 2010-06-30 2015-06-30 Denso Corporation Semiconductor device including cooler
US8884426B2 (en) 2010-06-30 2014-11-11 Denso Corporation Semiconductor device including cooler
US8558375B2 (en) 2010-06-30 2013-10-15 Denso Corporation Semiconductor package cooled by grounded cooler
CN103563075A (en) * 2011-06-16 2014-02-05 富士电机株式会社 Semiconductor unit and semiconductor device using same
KR20140026496A (en) * 2011-06-16 2014-03-05 후지 덴키 가부시키가이샤 Semiconductor unit and semiconductor device using same
US20140061673A1 (en) * 2011-06-16 2014-03-06 Fuji Electric Co., Ltd. Semiconductor unit and semiconductor device using the same
US9165871B2 (en) 2011-06-16 2015-10-20 Fuji Electric Co., Ltd. Semiconductor unit and semiconductor device using the same
JPWO2012172991A1 (en) * 2011-06-16 2015-02-23 富士電機株式会社 Semiconductor unit and semiconductor device using the same
KR101887199B1 (en) * 2011-06-16 2018-09-10 후지 덴키 가부시키가이샤 Semiconductor unit and semiconductor device using same
WO2012172991A1 (en) * 2011-06-16 2012-12-20 富士電機株式会社 Semiconductor unit and semiconductor device using same
JP2013074011A (en) * 2011-09-27 2013-04-22 Shindengen Electric Mfg Co Ltd Semiconductor device, semiconductor system and semiconductor device manufacturing method
CN103999211A (en) * 2011-12-15 2014-08-20 日立汽车系统株式会社 Power semiconductor module and power module
US9591789B2 (en) 2011-12-15 2017-03-07 Hitachi Automotive Systems, Ltd. Power semiconductor module and power module
WO2013088870A1 (en) * 2011-12-15 2013-06-20 日立オートモティブシステムズ株式会社 Power semiconductor module and power module
CN104247012A (en) * 2012-10-01 2014-12-24 富士电机株式会社 Semiconductor device and manufacturing method therefor
WO2014054212A1 (en) * 2012-10-01 2014-04-10 富士電機株式会社 Semiconductor device and manufacturing method therefor
US9953961B2 (en) 2012-10-01 2018-04-24 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing the same
EP3404819A1 (en) * 2017-05-17 2018-11-21 Toyota Jidosha Kabushiki Kaisha Power converter
US10600716B2 (en) 2017-05-17 2020-03-24 Toyota Jidosha Kabushiki Kaisha Power converter
KR20200040700A (en) 2017-08-18 2020-04-20 나믹스 가부시끼가이샤 Semiconductor device
US11315846B2 (en) 2017-08-18 2022-04-26 Namics Corporation Semiconductor device
US11251116B2 (en) 2017-08-25 2022-02-15 Huawei Technologies Co., Ltd. Power semiconductor module for improved heat dissipation and power density, and method for manufacturing the same
US11823996B2 (en) 2017-08-25 2023-11-21 Huawei Technologies Co., Ltd. Power semiconductor module for improved heat dissipation and power density, and method for manufacturing the same

Also Published As

Publication number Publication date
JP4702279B2 (en) 2011-06-15

Similar Documents

Publication Publication Date Title
JP4702279B2 (en) Semiconductor device and manufacturing method thereof
JP5382049B2 (en) Semiconductor device
JP5669866B2 (en) Power semiconductor module
US10262953B2 (en) Semiconductor device
JP7441287B2 (en) semiconductor equipment
JP5071405B2 (en) Power semiconductor device
JP2008118067A (en) Power module and motor-integrated controlling device
US11133271B2 (en) Semiconductor device
JP2013243340A (en) Electronic component, mounting member, electronic apparatus, and manufacturing method of these
CN106233552A (en) circuit structure and electric connection box
JP2010097967A (en) Semiconductor device
JP4967701B2 (en) Power semiconductor device
JP6048238B2 (en) Electronic equipment
JP7238353B2 (en) Semiconductor module and semiconductor device using the same
JP3169578B2 (en) Substrate for electronic components
US10699994B2 (en) Semiconductor device having bonding regions exposed through protective films provided on circuit patterns onto which components are soldered
JP2004303854A (en) Semiconductor device
JP2020061482A (en) Heat dissipation structure
JP6292066B2 (en) Power semiconductor device
TWI239603B (en) Cavity down type semiconductor package
JP2014123701A (en) Semiconductor device
JP7459539B2 (en) semiconductor equipment
JP2012178589A (en) Semiconductor device
US20230096381A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP5987665B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110221

R151 Written notification of patent or utility model registration

Ref document number: 4702279

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees