JP5987665B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP5987665B2 JP5987665B2 JP2012266327A JP2012266327A JP5987665B2 JP 5987665 B2 JP5987665 B2 JP 5987665B2 JP 2012266327 A JP2012266327 A JP 2012266327A JP 2012266327 A JP2012266327 A JP 2012266327A JP 5987665 B2 JP5987665 B2 JP 5987665B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic plate
- semiconductor element
- plate
- mold resin
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本発明は、半導体素子の一面側のみ、もしくは、両面側に金属板およびセラミック板を設けたものをモールド樹脂で封止してなる両面放熱パッケージとしての半導体装置に関する。 The present invention relates to a semiconductor device as a double-sided heat dissipation package in which a metal plate and a ceramic plate provided on only one side of a semiconductor element or both sides are sealed with a mold resin.
従来より、この種の一般的な半導体装置は、一対の金属板の間に半導体素子を挟み、半導体素子の表裏の各面と各金属板とを、はんだ等により電気的および熱伝導可能に接合し、さらに、それぞれの金属板の外面にセラミック板やシート等の絶縁部材を設け、これらをモールド樹脂で封止するとともに、上記絶縁部材の外面を放熱面としてモールド樹脂より露出させ、放熱するようにしている。 Conventionally, this type of general semiconductor device sandwiches a semiconductor element between a pair of metal plates, and joins each surface of the front and back surfaces of the semiconductor element and each metal plate so as to be electrically and thermally conductive by solder or the like, Furthermore, an insulating member such as a ceramic plate or a sheet is provided on the outer surface of each metal plate, and these are sealed with a mold resin, and the outer surface of the insulating member is exposed from the mold resin as a heat radiating surface so as to dissipate heat. Yes.
ここで、このような半導体装置は、金属板に半導体素子を挟むことで金属板、半導体素子および上記絶縁部材が積層されてなる構造体を形成し、この構造体を樹脂成形用の金型に設置し、モールド樹脂の成形を行うことにより製造される。このとき、単純には、各放熱面をモールド樹脂より露出させるべく、各放熱面に金型を押し付けて、当該構造体を金型で挟んだ状態で、樹脂封止を行う。 Here, in such a semiconductor device, a semiconductor element is sandwiched between metal plates to form a structure in which the metal plate, the semiconductor element, and the insulating member are laminated, and the structure is used as a mold for resin molding. It is manufactured by installing and molding a mold resin. At this time, simply, in order to expose each heat radiating surface from the mold resin, a mold is pressed against each heat radiating surface, and resin sealing is performed with the structure sandwiched between the molds.
しかし、従来では、当該構造体のすべてがヤング率の大きい(つまり高弾性の)材料で構成されているため、モールド樹脂成形を行う際、金型で構造体の放熱面を押し付けると、その押し付け力によって、半導体素子やはんだ接続部やセラミック板へのダメージや、金型の損傷といった不具合が発生しやすい。 However, conventionally, since all of the structure is made of a material having a large Young's modulus (that is, high elasticity), when a mold resin molding is performed, if the heat radiation surface of the structure is pressed with a mold, the pressing is performed. Due to the force, problems such as damage to the semiconductor element, the solder connection part and the ceramic plate, and damage to the mold are likely to occur.
そこで、従来では、このような不具合を避けるために、構造体における一方の放熱面が金型に接触しないように、構造体の高さ寸法(つまり積層方向の寸法)を厳密に管理する必要があった。また、当該一方の放熱面が金型に接触しないような構成にするが故に、当該一方の放熱面にモールド樹脂のバリが発生し、研磨やバリ取り処理といった後工程を追加する必要があった。 Therefore, conventionally, in order to avoid such a problem, it is necessary to strictly control the height dimension of the structure (that is, the dimension in the stacking direction) so that one heat radiating surface of the structure does not contact the mold. there were. In addition, since the one heat radiating surface is not in contact with the mold, burrs of the mold resin are generated on the one heat radiating surface, and it is necessary to add a subsequent process such as polishing or deburring processing. .
一方で、樹脂成形における放熱面の樹脂バリ発生を防止する目的で、金属板と半導体素子との間に、薄い板バネ形状をなしバネ性を有する銅材を組付けた構造が提案されている(特許文献1参照)。これによれば、当該銅材のバネ力により金属板を金型内面に押し付けるので、樹脂バリが発生しにくくなるとされている。 On the other hand, for the purpose of preventing the occurrence of resin burrs on the heat dissipation surface in resin molding, a structure in which a thin plate spring shape is formed between a metal plate and a semiconductor element and a copper material having spring properties is assembled has been proposed. (See Patent Document 1). According to this, since the metal plate is pressed against the inner surface of the mold by the spring force of the copper material, resin burrs are hardly generated.
しかしながら、上記特許文献1に記載の銅材を用いた場合、当該銅材がバネ性を有するためには、銅材を薄い板材とする必要がある。そのため、銅材を介した放熱性が低下すること、また銅材が曲げられた際に銅材と半導体素子との接合部等に大きな応力が発生し、当該接合部等におけるクラックの発生が懸念される。 However, when the copper material described in Patent Document 1 is used, in order for the copper material to have a spring property, the copper material needs to be a thin plate material. Therefore, heat dissipation through the copper material is deteriorated, and when the copper material is bent, a large stress is generated at the joint portion between the copper material and the semiconductor element, and there is a concern about the generation of cracks at the joint portion. Is done.
なお、半導体素子の一面側のみに、上記同様に金属板およびセラミック板を設けたものをモールド樹脂で封止してなる半導体装置、いわゆる片面放熱構造の場合でも、上記両面の場合ほど金型への放熱面の押し付け力は大きくないが、当該押し付け力による上記同様の問題が発生する可能性がある。 Even in the case of a semiconductor device in which a metal plate and a ceramic plate are provided in the same manner as described above on one side of a semiconductor element and sealed with a mold resin, that is, a so-called single-sided heat dissipation structure, the mold is as in the case of both sides. Although the pressing force of the heat radiating surface is not large, there is a possibility that the same problem as described above may occur due to the pressing force.
本発明は、上記問題に鑑みてなされたものであり、半導体素子の一面側のみ、もしくは、両面側に金属板およびセラミック板を設けたものをモールド樹脂で封止してなる半導体装置において、半導体素子やはんだ接合部やセラミック板のダメージおよび樹脂成形用の金型へのダメージの防止と、放熱面への樹脂バリの発生防止とを両立するのに適した構成を提供することを目的とする。 The present invention has been made in view of the above problems, and in a semiconductor device in which only one surface of a semiconductor element or a metal plate and a ceramic plate provided on both surfaces is sealed with a mold resin, the semiconductor The object is to provide a structure suitable for both preventing damage to elements, solder joints and ceramic plates and damage to molds for resin molding, and preventing generation of resin burrs on the heat dissipation surface. .
上記目的を達成するため、請求項1に記載の発明では、一面(11)と他面(12)とが表裏の関係にある半導体素子(10)と、半導体素子の一面側、他面側にそれぞれ、電気的および熱伝導可能に接合され、半導体素子を挟む一対の金属板(20、30)と、一対の金属板のそれぞれにおける外面(21、31)に設けられた電気絶縁性のセラミック板(40、50)と、半導体素子、一対の金属板およびセラミック板を包み込むように封止するモールド樹脂(60)と、を備え、セラミック板の外面(41、51)がモールド樹脂から露出しており、それぞれのセラミック板の端部に位置する側面(43、53)の少なくとも一部が、モールド樹脂により封止されており、一対の金属板のそれぞれの側において、セラミック板の平面サイズは金属板の平面サイズよりも一回り小さく、セラミック板の端部全体が金属板の端部の内側に位置しており、一対の金属板のそれぞれにおける外面とセラミック板の内面(42、52)との間には、金属板およびセラミック板よりも軟らかい介在層(110、120)が、介在されていることを特徴とする。 In order to achieve the above object, according to the first aspect of the present invention, the semiconductor element (10) in which the one surface (11) and the other surface (12) are in a front / back relationship, and one surface side and the other surface side of the semiconductor element A pair of metal plates (20, 30) that are joined so as to be electrically and thermally conductive and sandwich the semiconductor element, and an electrically insulating ceramic plate provided on the outer surface (21, 31) of each of the pair of metal plates (40, 50) and a mold resin (60) for sealing the semiconductor element, the pair of metal plates and the ceramic plate so that the outer surface (41, 51) of the ceramic plate is exposed from the mold resin. cage, at least part of the side surface located at the end of each ceramic plate (43, 53) is sealed by molding resin, on each side of the pair of metal plates, the plane support of the ceramic plate Figure slightly smaller than the planar size of the metal plate, the entire end of the ceramic plate is located at the inner end of the metal plate, the inner surface of the outer surface of the ceramic plate in each pair of metal plates (42, 52 ), Intervening layers (110, 120) softer than the metal plate and the ceramic plate are interposed.
それによれば、金属板、半導体素子およびセラミック板が積層されてなる構造体において、セラミック板の外面が放熱面となる。そして、モールド樹脂の成形時には、両放熱面に樹脂成形用の金型(200)を押し付けた状態とすることで樹脂バリ防止を行うが、この金型からの押し付け力は、金属板およびセラミック板よりも軟らかい介在層によって緩和される。それゆえ、本発明によれば、半導体素子やはんだ接合部やセラミック板のダメージおよび金型へのダメージの防止と、放熱面への樹脂バリの発生防止とを両立するのに適し、セラミック板の端部に位置する側面におけるモールド樹脂の剥離を抑制しやすい構成を提供できる。 According to this, in the structure in which the metal plate, the semiconductor element, and the ceramic plate are laminated, the outer surface of the ceramic plate becomes the heat dissipation surface. In molding the mold resin, resin burrs are prevented by pressing the molds (200) for resin molding against both heat radiating surfaces. The pressing force from the mold is a metal plate and a ceramic plate. Relieved by a softer intervening layer. Therefore, according to the present invention, suited to both the prevention of damage to damage and mold semiconductor device, solder joints or ceramic plate, and prevention of resin flash on the heat dissipation surface, the ceramic plate The structure which is easy to suppress peeling of mold resin in the side surface located in the edge part of can be provided.
請求項2に記載の発明では、請求項1の半導体装置において、それぞれのセラミック板の端部に位置する側面(43、53)の少なくとも一部が、モールド樹脂により封止されており、一対の金属板のそれぞれの側において、介在層の平面サイズはセラミック板の平面サイズよりも一回り小さく、介在層の端部全体がセラミック板の端部の内側に位置していることを特徴とする。 According to a second aspect of the present invention, in the semiconductor device of the first aspect, at least a part of the side surfaces (43, 53) located at the end of each ceramic plate is sealed with a mold resin, On each side of the metal plate, the planar size of the intervening layer is slightly smaller than the planar size of the ceramic plate, and the entire end of the intervening layer is located inside the end of the ceramic plate.
また、請求項3に記載の発明では、請求項1または2のいずれか1つに記載の半導体装置において、介在層は、モールド樹脂の成形温度よりも低いガラス転移点を有する材料よりなることを特徴とする。 According to a third aspect of the present invention, in the semiconductor device according to any one of the first or second aspects, the intervening layer is made of a material having a glass transition point lower than the molding temperature of the molding resin. Features.
それによれば、モールド樹脂の成形温度で介在層が軟化するので、金型からの押し付け力を、より緩和しやすくなり、好ましい。According to this, since the intervening layer softens at the molding temperature of the mold resin, the pressing force from the mold is more easily relaxed, which is preferable.
また、請求項4に記載の発明では、一面(11)と他面(12)とが表裏の関係にある半導体素子(10)と、半導体素子の一面側、他面側にそれぞれ、電気的および熱伝導可能に接合され、半導体素子を挟む一対の金属板(20、30)と、一対の金属板のそれぞれにおける外面(21、31)に設けられた電気絶縁性のセラミック板(40、50)と、半導体素子、一対の金属板およびセラミック板を包み込むように封止するモールド樹脂(60)と、を備え、セラミック板の外面(41、51)がモールド樹脂から露出しており、一対の金属板のそれぞれにおける外面とセラミック板の内面(42、52)との間には、金属板およびセラミック板よりも軟らかい介在層(110、120)が、介在されており、介在層は、モールド樹脂の成形温度よりも低いガラス転移点を有する材料よりなることを特徴とする。 In the invention according to claim 4, the semiconductor element (10) in which the one surface (11) and the other surface (12) are in a front / back relationship , and the electrical and A pair of metal plates (20, 30) that are joined so as to conduct heat and sandwich the semiconductor element, and an electrically insulating ceramic plate (40, 50) provided on the outer surface (21, 31) of each of the pair of metal plates And a mold resin (60) for sealing so as to enclose the semiconductor element, the pair of metal plates and the ceramic plate, and the outer surfaces (41, 51) of the ceramic plate are exposed from the mold resin, An intervening layer (110, 120) softer than the metal plate and the ceramic plate is interposed between the outer surface of each of the plates and the inner surface (42, 52) of the ceramic plate. It is made of a material having a low glass transition point than the molding temperature and said.
この場合も、金属板およびセラミック板よりも軟らかい介在層によって、半導体素子やはんだ接合部やセラミック板のダメージおよび金型へのダメージの防止と、放熱面への樹脂バリの発生防止とを両立するのに適した構成を提供することができる。また、モールド樹脂の成形温度で介在層が軟化するので、金型からの押し付け力を、より緩和しやすくなり、好ましい。 Also in this case, the intervening layer softer than the metal plate and the ceramic plate achieves both the damage to the semiconductor element, the solder joint, the ceramic plate and the mold, and the prevention of the occurrence of resin burrs on the heat radiation surface. It is possible to provide a configuration suitable for the above. Moreover, since the intervening layer softens at the molding temperature of the mold resin, the pressing force from the mold is more easily relaxed, which is preferable.
さらに、請求項5に記載の発明では、一面(11)と他面(12)とが表裏の関係にある半導体素子(10)と、半導体素子の他面側のみに電気的および熱伝導可能に接合された金属板(30)と、金属板における外面(31)に設けられた電気絶縁性のセラミック板(50)と、半導体素子、金属板およびセラミック板を包み込むように封止するモールド樹脂(60)と、を備え、セラミック板の外面(51)がモールド樹脂から露出しており、金属板における外面とセラミック板の内面(52)との間には、金属板およびセラミック板よりも軟らかい介在層(120)が、介在されており、介在層は、モールド樹脂の成形温度よりも低いガラス転移点を有する材料よりなることを特徴とする。 Furthermore, in the invention according to claim 5, the semiconductor element (10) in which the one surface (11) and the other surface (12) are in a front-back relationship, and electrical and heat conduction can be performed only on the other surface side of the semiconductor element. The bonded metal plate (30), the electrically insulating ceramic plate (50) provided on the outer surface (31) of the metal plate, and the mold resin (encapsulating the semiconductor element, the metal plate and the ceramic plate so as to wrap 60), and the outer surface (51) of the ceramic plate is exposed from the mold resin, and is interposed between the outer surface of the metal plate and the inner surface (52) of the ceramic plate, which is softer than the metal plate and the ceramic plate. The layer (120) is interposed, and the interposed layer is made of a material having a glass transition point lower than the molding temperature of the mold resin.
この場合も、金属板およびセラミック板よりも軟らかい介在層によって、半導体素子やはんだ接合部やセラミック板のダメージおよび金型へのダメージの防止と、放熱面への樹脂バリの発生防止とを両立するのに適した構成を提供することができる。また、モールド樹脂の成形温度で介在層が軟化するので、金型からの押し付け力を、より緩和しやすくなり、好ましい。 Also in this case, the intervening layer softer than the metal plate and the ceramic plate achieves both the damage to the semiconductor element, the solder joint, the ceramic plate and the mold, and the prevention of the occurrence of resin burrs on the heat radiation surface. It is possible to provide a configuration suitable for the above. Moreover, since the intervening layer softens at the molding temperature of the mold resin, the pressing force from the mold is more easily relaxed, which is preferable.
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。 In addition, the code | symbol in the bracket | parenthesis of each means described in the claim and this column is an example which shows a corresponding relationship with the specific means as described in embodiment mentioned later.
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, parts that are the same or equivalent to each other are given the same reference numerals in the drawings in order to simplify the description.
(第1実施形態)
本発明の第1実施形態にかかる半導体装置について図1を参照して述べる。この半導体装置は、たとえば自動車などの車両に搭載され、車両用の各種電子装置を駆動するための装置として適用されるものである。
(First embodiment)
A semiconductor device according to a first embodiment of the present invention will be described with reference to FIG. This semiconductor device is mounted on a vehicle such as an automobile and is applied as a device for driving various electronic devices for the vehicle.
本実施形態の半導体装置は、大きくは、半導体素子10と、半導体素子10を挟む一対の金属板20、30と、一対の金属板20、30のそれぞれにおける外面21、31に設けられたセラミック板40、50と、半導体素子10、一対の金属板20、30およびセラミック板40、50を封止するモールド樹脂60と、を備え、セラミック板40、50の外面41、51が放熱面としてモールド樹脂60から露出している構成を有するものである。
The semiconductor device according to the present embodiment is broadly divided into a
半導体素子10は、シリコン半導体等よりなる一面11と他面12とが表裏の関係にあるもので、ここでは板状をなす半導体チップとして構成されている。具体的に、半導体素子10は、IGBT(絶縁ゲート型バイポーラトランジスタ)やパワーMOS等のパワー素子等よりなり、矩形板状をなす。
The
そして、一対の金属板20、30は、半導体素子10の一面11側に位置する第1の金属板20と、他面12側に位置する第2の金属板30とよりなり、それぞれ半導体素子10の一面11側、他面12側に対して電気的および熱伝導可能に接合されている。
The pair of
つまり、互いの内面22、32が対向するように一対の金属板20、30が設けられており、半導体素子10は、これら両金属板20、30に挟まれるように設けられて両金属板20、30の内面22、32に接合されている。ここでは、半導体素子10と第1の金属板20とは、導電性を有するスペーサ70を介して、電気的および熱伝導可能に接合されている。
In other words, the pair of
この一対の金属板20、30は、導電性、放熱性を有し、半導体素子10の電極および放熱部材として機能するものである。具体的には、金属板20、30は、純Cu(銅)、Cu合金などよりなり、典型的には矩形板状をなす。ここでは、金属板20、30はリードフレームのアイランドとして構成されたものとするが、当該アイランドよりも厚く放熱性に優れたヒートシンクであってもよい。
The pair of
なお、金属板20、30としては、母材が純Cu、Cu合金であって、その表面にNiめっきやAuめっきなどが設けられているものであってもよい。また、金属板20、30としては、AL(アルミニウム)、Fe(鉄)、Mo(モリブデン)、これらの積層材など、その他の金属材料を用いてもよい。
In addition, as the
また、スペーサ70は、半導体素子10よりも一回り小さい板状(たとえば矩形板状)をなし、金属板20、30と同様の金属材料から選択された材料よりなる。このスペーサは、後述する半導体素子10とリード端子90とのワイヤボンディングを行うにあたって、ワイヤ100の高さを維持するために、半導体素子10のワイヤボンディング面である一面11と第1の金属板20との間の高さを確保する役割を果たすものである。
The
そして、図1に示されるように、本半導体装置において、第1の金属板20、スペーサ70、半導体素子10、第2の金属板30の各間は、はんだ80によって電気的且つ熱伝導可能に接続されている。このはんだ80は、たとえばSn−Cu−Ni−Pなどの一般的なPbフリーはんだ等よりなる。
As shown in FIG. 1, in this semiconductor device, the
また、図1に示されるように、モールド樹脂60の内部にて、銅等の導電性材料よりなる上記リード端子90が設けられており、このリード端子90のインナーリード部と半導体素子10の一面11とが、ワイヤ100により結線され、電気的に接続されている。
Further, as shown in FIG. 1, the
このワイヤ100は、たとえば金、アルミ、銅等のワイヤボンディングにより形成されるものである。そして、リード端子90のアウターリード部を介して、半導体素子10と外部とが電気的に接続されるようになっている。
The
セラミック板40、50は、電気絶縁性のセラミックよりなる板状をなすもので、一対の金属板20、30のそれぞれにおける外面21、31に設けられている。ここでは、セラミック板40、50は、たとえば矩形板状をなすもので、その材質としては、具体的にはSi3N4が挙げられ、その他にAl2O3、AlNなども使用可能である。
The
モールド樹脂60は、エポキシ樹脂等の熱硬化性樹脂よりなるもので、トランスファーモールド法により成形されるものである。このモールド樹脂60は、半導体素子10、一対の金属板20、30およびセラミック板40、50を包み込むように封止するが、セラミック板40、50の外面41、51は、モールド樹脂60より露出している。
The
ここでは、図1に示されるように、セラミック板40、50の端部に位置する側面43、53の全体がモールド樹脂60で封止されており、なおかつ、モールド樹脂60の表面とセラミック板40、50の外面41、51とが同一平面にある。
Here, as shown in FIG. 1, the entire side surfaces 43 and 53 located at the ends of the
このセラミック板40、50の外面41、51は、外部に露出して放熱を行う放熱面として構成されており、これら外面41、51には、外部の筺体や冷却器等が接続されるようになっている。ここで、セラミック板40、50は電気絶縁性であるから、外部に対する電気的絶縁が保証される。
The
このような半導体装置において、さらに、図1に示されるように、モールド樹脂60の内部にて、一対の金属板20、30のそれぞれにおける外面21、31とセラミック板40、50の内面42、52との間には、金属板20、30およびセラミック板40、50よりも軟らかい介在層110、120が、介在されている。
In such a semiconductor device, as shown in FIG. 1, the
この介在層110、120は、全体がモールド樹脂60内に位置し、介在層110、120の表面のうち金属板20、30およびセラミック板40、50と接する部位以外の部位は、すべてモールド樹脂60に封止されている。
The intervening layers 110 and 120 are entirely located in the
この介在層110、120はシート状をなすが、金属板20、30とセラミック板40、50との間に、塗布や成形シート等の形態で介在させることで設けられる。介在層110、120の材質としては、金属板20、30およびセラミック板40、50よりも軟らかいものであれば、特に限定しないが、典型的には樹脂が採用される。
The intervening layers 110 and 120 have a sheet shape, and are provided by being interposed between the
具体的には、介在層110、120の材料としては、シリコーン系の樹脂材料に、例えば熱伝導性を向上させるためにBN(窒化ボロン)よりなるフィラーを混入したもの等が挙げられる。なお、シリコーン系樹脂の代わりに、たとえば、アクリル系樹脂やエポキシ系樹脂を採用してもよい。
Specifically, the material of the intervening
ただし、上述のように、セラミック板40、50で電気的絶縁を保証する構造であるため、介在層110、120に混入されるフィラー材料としては、電気絶縁性、導電性を問わず使用可能である。ここで、導電性のフィラー材料としては、金属片、グラファイト、CNT(カーボンナノチューブ)などが挙げられ、絶縁性のフィラー材料としては、Al2O3、Si3N4、AlN、BNなどが挙げられる。
However, as described above, since the
つまり、介在層110、120は、電気絶縁性でもよいし、導電性でもよい。また、介在層110、120としては、金属板20、30やセラミック板40、50に対し接着性を有するシートでもよいし、接着性を持たないシートでもよい。また、一方の介在層110と他方の介在層120とで、材質や形状、サイズが同一でもよいし、異なるものであってもよい。
That is, the intervening
また、本実施形態では、図1に示されるように、それぞれのセラミック板40、50の側面43、53がモールド樹脂60により封止されており、一対の金属板20、30のそれぞれの側において、介在層110、120の平面サイズはセラミック板40、50の平面サイズよりも一回り小さいものとされている。それにより、介在層110、120の端部全体がセラミック板40、50の端部の内側に位置し、引っ込んでいる。
Further, in the present embodiment, as shown in FIG. 1, the side surfaces 43 and 53 of the
ここで、本実施形態では、介在層110、120の端部がセラミック板40、50の端部よりもはみ出していてもよいが、上記の引っ込んでいる構成の方が望ましい。このような構成とすることにより、次のような利点が生じる。
Here, in the present embodiment, the end portions of the intervening
介在層110、120は、セラミック板40、50に比べてモールド樹脂60との密着性が悪いので、介在層110、120の端部とモールド樹脂60との界面が剥離起点となって、モールド樹脂60の剥離が進行し、セラミック板40、50の側面43、53とモールド樹脂60との剥離が誘発されやすい。
Since the intervening
ここで、本実施形態のように、介在層110、120の端部全体がセラミック板40、50の端部の内側に位置して引っ込んでいれば、はみ出している場合に比べて、上記剥離起点からセラミック板40、50の側面43、53までの剥離経路を長くできる。そのため、セラミック板40、50の側面43、53への剥離の進行を遅らせることができ、セラミック板40、50の側面43、53におけるモールド樹脂60の剥離を抑制しやすいものにできる。
Here, as in the present embodiment, if the entire end portion of the intervening
また、本実施形態では、図1に示されるように、それぞれのセラミック板40、50の側面43、53がモールド樹脂60により封止されており、一対の金属板20、30のそれぞれの側において、セラミック板40、50の平面サイズは金属板20、30の平面サイズよりも一回り小さいものとされている。それにより、セラミック板40、50の端部全体が金属板20、30の端部の内側に位置し、引っ込んでいる。
Further, in the present embodiment, as shown in FIG. 1, the side surfaces 43 and 53 of the
ここで、本実施形態では、セラミック板40、50の端部が金属板20、30の端部よりもはみ出していてもよいが、上記の引っ込んでいる構成の方が望ましい。このような構成とすることにより、次のような利点が生じる。
Here, in this embodiment, although the edge part of the
仮に、セラミック板40、50の端部が金属板20、30の端部よりはみ出した場合、モールド樹脂60によってセラミック板40、50の端部に引っ張り応力が加わり、セラミック板40、50の側面43、53にてモールド樹脂60の剥離が生じやすくなる。
If the end portions of the
それに比べて、本実施形態のように、セラミック板40、50の端部全体が金属板20、30の端部の内側に位置して引っ込んでいれば、セラミック板40、50の端部にはモールド樹脂60によって圧縮応力が加わるため、セラミック板40、50の側面43、53にてモールド樹脂60の剥離が抑制されやすくなる。そのため、本実施形態によれば、セラミック板40、50の側面43、53におけるモールド樹脂60の剥離を抑制しやすいものにできる。
In contrast, if the entire ends of the
たとえば、金属板20、30、介在層110、120、セラミック板40、50を、矩形板状をなすものにした場合には、上記平面サイズの大小関係を実現するべく、介在層110、120が最小の矩形となり、金属板20、30が最大の矩形となり、セラミック板40、50が中間サイズの矩形となる。
For example, when the
次に、本半導体装置を製造する製造方法について、図2、図3を参照して述べる。なお、図2、図3では、各工程におけるワークを断面的に示してある。 Next, a manufacturing method for manufacturing the semiconductor device will be described with reference to FIGS. 2 and 3, the work in each step is shown in cross section.
まず、図2(a)〜(d)および図3(a)に示されるように、半導体素子10、金属板20、30、介在層110、120、および、セラミック板40、50が積層された構造体1を形成する(構造体形成工程)。
First, as shown in FIGS. 2A to 2D and FIG. 3A, the
この構造体形成工程では、まず、図2(a)に示されるように、第2の金属板30とリード端子90とを平面的に配置し、第2の金属板30の内面32上に、はんだ80を介して半導体素子10、スペーサ70を順次積層し、はんだ付けする。
In this structure forming step, first, as shown in FIG. 2A, the
次に、図2(b)に示されるように、半導体素子10の一面11とリード端子90との間でワイヤボンディングを行い、これらの間をワイヤ100で結線する。次に、図2(c)に示されるように、スペーサ70の上に、はんだ80を介して、第1の金属板20を搭載し、はんだ付けする。
Next, as shown in FIG. 2B, wire bonding is performed between the one
その後、図2(d)に示されるように、接着性を有する介在層110、120を、セラミック板40、50の内面に接着させた状態で設ける。この介在層110、120は、印刷またはディスペンスによる塗布や成型シートの貼り付け等により設けられる。
Thereafter, as shown in FIG. 2D, the intervening
そして、このセラミック板40、50を、介在層110、120を介して、金属板20、30の外面21、31に貼り付ける。その後は、図3(a)に示されるように、加熱して介在層110、120を硬化させる。こうして、構造体1ができあがる。
And this
次に、図3(b)、(c)に示される樹脂成形工程を行う。この工程では、図3(b)に示されるように、上型210と下型220とを合致させることによりモールド樹脂60の外形に対応する空間形状を有するキャビティ230を構成する金型200を用いる。
Next, the resin molding step shown in FIGS. 3B and 3C is performed. In this step, as shown in FIG. 3B, a
そして、キャビティ230内に構造体1を設置してキャビティ230内にモールド樹脂60を充填することによりモールド樹脂60を形成する。こうして、本実施形態の半導体装置ができあがる。
Then, the structure resin 1 is placed in the
ここで、上記構造体形成工程では、構造体1における積層方向の寸法を、キャビティ230における当該積層方向の寸法よりも大きいものとしておく。そして、樹脂成形工程では、半導体素子10の一面11側からセラミック板40の外面41に上型210を押し付けるとともに、半導体素子10の他面12側からセラミック板50の外面51に下型220を押し付けて、介在層110、120を厚さ方向に圧縮する。
Here, in the structure forming step, the dimension of the structure 1 in the stacking direction is set to be larger than the dimension of the
それにより、構造体1における積層方向の寸法を、キャビティ230における当該積層方向の寸法と同一の大きさとして、構造体1をキャビティ230内に設置する。このとき、両放熱面41、51に樹脂成形用の金型200を押し付けた状態とすることで樹脂バリ防止が行われるが、この金型200からの押し付け力は、軟らかい介在層110、120によって緩和される。
Accordingly, the structure 1 is installed in the
それゆえ、本実施形態によれば、金型200の押し付け力による半導体素子10やはんだ接続部やセラミック板のダメージ、あるいは金型200自身のダメージを防止することができ、且つ、放熱面41、51への樹脂バリの発生を防止することができる。
Therefore, according to the present embodiment, it is possible to prevent damage to the
(第2実施形態)
図4を参照して、本発明の第2実施形態を述べる。上記第1実施形態に示した製造方法では、介在層110、120として接着性を有するシートを用いた場合を述べたが、本実施形態では、接着性を持たないシートの場合の製造方法を述べる。
(Second Embodiment)
A second embodiment of the present invention will be described with reference to FIG. In the manufacturing method shown in the first embodiment, the case where an adhesive sheet is used as the intervening
この場合、図4に示されるように、成型シートとしての介在層110、120を用意し、金型200の下型220から、セラミック板50、介在層120、構造体1、介在層110、セラミック板40の順に重ね、その上に上型210を重ねて、上下型210、220を合致させた後、モールド成形を行えばよい。
In this case, as shown in FIG. 4, intervening
(第3実施形態)
上記図1に示した半導体装置は、たとえば、図5に示されるように、外部の放熱フィン300に組み付けることで使用される。この場合、半導体装置の放熱面41、51は、放熱ゲル301を介して放熱フィン300に接触するが、放熱面41、51は電気絶縁性のセラミック板40、50であるから、放熱ゲル301は導電性のものでもよい。なお、放熱ゲル301は放熱グリス等であってもよい。
(Third embodiment)
The semiconductor device shown in FIG. 1 is used by, for example, assembling to an
(他の実施形態)
なお、上記各実施形態では、モールド樹脂60の表面とセラミック板40、50の外面41、51とが同一平面にあったが、各セラミック板40、50の外面41、51がモールド樹脂60より露出していればよく、各セラミック板40、50の外面41、51は、モールド樹脂60の表面より突出していてもよいし、引っ込んでいるものであってもよい。
(Other embodiments)
In each of the above embodiments, the surface of the
たとえば、各セラミック板40、50の外面41、51がモールド樹脂60の表面より突出する場合は、セラミック板40、50の端部に位置する側面43、53の一部、具体的には当該側面43、53における内面寄りの一部がモールド樹脂60で封止されたものとすればよい。
For example, when the
また、上記第1実施形態では、一対の金属板20、30のそれぞれの側において、金属板20、30、介在層110、120、セラミック板40、50の各平面サイズの大小関係を規定したが、当該各平面サイズは上記の大小関係に限定されるものではなく、金型200からの押し付け力を介在層40、50によって緩和するものであれば、上記以外の大小関係であってもよいことはもちろんである。
Moreover, in the said 1st Embodiment, the magnitude | size relationship of each plane size of the
また、介在層110、120は、金属板20、30およびセラミック板40、50よりも軟らかいものであって、且つ、モールド樹脂60の成形温度(たとえば175℃程度)よりも低いガラス転移点(Tg)を有する材料よりなるものであってもよい。そのようなものとしては、たとえばアクリル変性のエポキシ樹脂等が上げられる。これによれば、樹脂成形工程にて、モールド樹脂60の成形温度で介在層110、120が軟化するので、金型200からの押し付け力を、より緩和しやすくなる。
The intervening layers 110 and 120 are softer than the
また、一対の金属板20、30間に設けられる半導体素子10は、1個に限らず複数個でもよい。また、半導体素子10と外部との電気接続が適切に行われる構成ならば、一対の金属板20、30間にて上記スペーサは無くてもよい。つまり、半導体素子10の一面11に第1の金属板20の内面22が直接はんだ付けされたものであってもよい。
Further, the number of
また、半導体装置としては、上記図1において、モールド樹脂60内における半導体素子10の一面11側の構成要素、つまり、スペーサ70、第1の金属板20、介在層10、セラミック板40およびこれらを接合するはんだ80が省略されたものであってもよい。この場合、半導体素子10の他面12側にて第2の金属板30およびセラミック板50を介して放熱する片面放熱構造とされる。
Further, as the semiconductor device, in FIG. 1, the components on the one
また、本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。また、上記各実施形態は、互いに無関係なものではなく、組み合わせが明らかに不可な場合を除き、適宜組み合わせが可能であり、また、上記各実施形態は、上記の図示例に限定されるものではない。また、上記各実施形態において、実施形態を構成する要素は、特に必須であると明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、上記各実施形態において、実施形態の構成要素の個数、数値、量、範囲等の数値が言及されている場合、特に必須であると明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではない。また、上記各実施形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に特定の形状、位置関係等に限定される場合等を除き、その形状、位置関係等に限定されるものではない。 Further, the present invention is not limited to the above-described embodiment, and can be appropriately changed within the scope described in the claims. The above embodiments are not irrelevant to each other, and can be combined as appropriate unless the combination is clearly impossible, and the above embodiments are not limited to the illustrated examples. Absent. In each of the above-described embodiments, it is needless to say that elements constituting the embodiment are not necessarily essential unless explicitly stated as essential and clearly considered essential in principle. Yes. Further, in each of the above embodiments, when numerical values such as the number, numerical value, quantity, range, etc. of the constituent elements of the embodiment are mentioned, it is clearly limited to a specific number when clearly indicated as essential and in principle. The number is not limited to the specific number except for the case. Further, in each of the above embodiments, when referring to the shape, positional relationship, etc. of the component, etc., the shape, unless otherwise specified and in principle limited to a specific shape, positional relationship, etc. It is not limited to the positional relationship or the like.
10 半導体素子
20、30 金属板
40、50 セラミック板
60 モールド樹脂
110、120 介在層
DESCRIPTION OF
Claims (5)
前記半導体素子の一面側、他面側にそれぞれ、電気的および熱伝導可能に接合され、前記半導体素子を挟む一対の金属板(20、30)と、
前記一対の金属板のそれぞれにおける外面(21、31)に設けられた電気絶縁性のセラミック板(40、50)と、
前記半導体素子、前記一対の金属板および前記セラミック板を包み込むように封止するモールド樹脂(60)と、を備え、
前記セラミック板の外面(41、51)が前記モールド樹脂から露出しており、
それぞれの前記セラミック板の端部に位置する側面(43、53)の少なくとも一部が、前記モールド樹脂により封止されており、
前記一対の金属板のそれぞれの側において、前記セラミック板の平面サイズは前記金属板の平面サイズよりも一回り小さく、前記セラミック板の端部全体が前記金属板の端部の内側に位置しており、
前記一対の金属板のそれぞれにおける外面と前記セラミック板の内面(42、52)との間には、前記金属板および前記セラミック板よりも軟らかい介在層(110、120)が、介在されていることを特徴とする半導体装置。 A semiconductor element (10) in which one side (11) and the other side (12) are in a front-back relationship;
A pair of metal plates (20, 30) sandwiched between the one side and the other side of the semiconductor element so as to be electrically and thermally conductive and sandwiching the semiconductor element;
An electrically insulating ceramic plate (40, 50) provided on the outer surface (21, 31) of each of the pair of metal plates;
A mold resin (60) for sealing so as to enclose the semiconductor element, the pair of metal plates and the ceramic plate;
The outer surface (41, 51) of the ceramic plate is exposed from the mold resin,
At least part of the side surfaces (43, 53) located at the end of each ceramic plate is sealed with the mold resin,
On each side of the pair of metal plates, the plane size of the ceramic plate is slightly smaller than the plane size of the metal plate, and the entire end portion of the ceramic plate is located inside the end portion of the metal plate. And
An intervening layer (110, 120) that is softer than the metal plate and the ceramic plate is interposed between the outer surface of each of the pair of metal plates and the inner surface (42, 52) of the ceramic plate. A semiconductor device characterized by the above.
前記一対の金属板のそれぞれの側において、前記介在層の平面サイズは前記セラミック板の平面サイズよりも一回り小さく、前記介在層の端部全体が前記セラミック板の端部の内側に位置していることを特徴とする請求項1に記載の半導体装置。 At least part of the side surfaces (43, 53) located at the end of each ceramic plate is sealed with the mold resin,
On each side of the pair of metal plates, the plane size of the interposition layer is slightly smaller than the plane size of the ceramic plate, and the entire end portion of the interposition layer is located inside the end portion of the ceramic plate. The semiconductor device according to claim 1, wherein:
前記半導体素子の一面側、他面側にそれぞれ、電気的および熱伝導可能に接合され、前記半導体素子を挟む一対の金属板(20、30)と、
前記一対の金属板のそれぞれにおける外面(21、31)に設けられた電気絶縁性のセラミック板(40、50)と、
前記半導体素子、前記一対の金属板および前記セラミック板を包み込むように封止するモールド樹脂(60)と、を備え、
前記セラミック板の外面(41、51)が前記モールド樹脂から露出しており、
前記一対の金属板のそれぞれにおける外面と前記セラミック板の内面(42、52)との間には、前記金属板および前記セラミック板よりも軟らかい介在層(110、120)が、介在されており、
前記介在層は、前記モールド樹脂の成形温度よりも低いガラス転移点を有する材料よりなることを特徴とする半導体装置。 A semiconductor element (10) in which one side (11) and the other side (12) are in a front-back relationship;
A pair of metal plates (20, 30) sandwiched between the one side and the other side of the semiconductor element so as to be electrically and thermally conductive and sandwiching the semiconductor element;
An electrically insulating ceramic plate (40, 50) provided on the outer surface (21, 31) of each of the pair of metal plates;
A mold resin (60) for sealing so as to enclose the semiconductor element, the pair of metal plates and the ceramic plate;
The outer surface (41, 51) of the ceramic plate is exposed from the mold resin,
Between the outer surface of each of the pair of metal plates and the inner surface (42, 52) of the ceramic plate, an intervening layer (110, 120) softer than the metal plate and the ceramic plate is interposed ,
The intervening layer is made of a material having a glass transition point lower than the molding temperature of the mold resin.
前記半導体素子の他面側のみに電気的および熱伝導可能に接合された金属板(30)と、
前記金属板における外面(31)に設けられた電気絶縁性のセラミック板(50)と、
前記半導体素子、前記金属板および前記セラミック板を包み込むように封止するモールド樹脂(60)と、を備え、
前記セラミック板の外面(51)が前記モールド樹脂から露出しており、
前記金属板における外面と前記セラミック板の内面(52)との間には、前記金属板および前記セラミック板よりも軟らかい介在層(120)が、介在されており、
前記介在層は、前記モールド樹脂の成形温度よりも低いガラス転移点を有する材料よりなることを特徴とする半導体装置。 A semiconductor element (10) in which one side (11) and the other side (12) are in a front-back relationship;
A metal plate (30) joined to only the other side of the semiconductor element so as to be electrically and thermally conductive;
Before SL metallic electrically insulating ceramic plate provided on the outer surface (31) in the plate (50),
A mold resin (60) for sealing so as to enclose the semiconductor element, the metal plate and the ceramic plate;
The outer surface (51) of the ceramic plate is exposed from the mold resin,
Between the outer surface of the metal plate and the inner surface (52) of the ceramic plate, an intervening layer (120) softer than the metal plate and the ceramic plate is interposed ,
The intervening layer is made of a material having a glass transition point lower than the molding temperature of the mold resin.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012266327A JP5987665B2 (en) | 2012-12-05 | 2012-12-05 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012266327A JP5987665B2 (en) | 2012-12-05 | 2012-12-05 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014112591A JP2014112591A (en) | 2014-06-19 |
JP5987665B2 true JP5987665B2 (en) | 2016-09-07 |
Family
ID=51169549
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012266327A Expired - Fee Related JP5987665B2 (en) | 2012-12-05 | 2012-12-05 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5987665B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024024066A1 (en) * | 2022-07-28 | 2024-02-01 | 日立Astemo株式会社 | Power conversion device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4146785B2 (en) * | 2003-11-19 | 2008-09-10 | 三菱電機株式会社 | Power semiconductor device |
JP4464806B2 (en) * | 2004-12-08 | 2010-05-19 | 三菱電機株式会社 | Power converter |
JP2010140930A (en) * | 2008-12-09 | 2010-06-24 | Denso Corp | Manufacturing method of molded package |
JP2011216564A (en) * | 2010-03-31 | 2011-10-27 | Mitsubishi Electric Corp | Power module and method of manufacturing the same |
-
2012
- 2012-12-05 JP JP2012266327A patent/JP5987665B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014112591A (en) | 2014-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5472498B2 (en) | Power module manufacturing method | |
JP5607829B2 (en) | Semiconductor device | |
JP4254527B2 (en) | Semiconductor device | |
WO2012165045A1 (en) | Semiconductor device and wiring substrate | |
JP5902543B2 (en) | Semiconductor device and manufacturing method thereof | |
JPWO2015029186A1 (en) | Semiconductor module, semiconductor device, and automobile | |
JP6308780B2 (en) | Power module | |
JP2016018866A (en) | Power module | |
JP6424573B2 (en) | Semiconductor device | |
JP2012119597A (en) | Semiconductor device and manufacturing method of the same | |
JP2011040565A (en) | Thermal conductive sheet, semiconductor device using the same, and method of manufacturing the same | |
JP2012142465A (en) | Semiconductor device | |
JP2008141140A (en) | Semiconductor device | |
JP6337954B2 (en) | Insulating substrate and semiconductor device | |
JP4946488B2 (en) | Circuit module | |
JP2010192591A (en) | Power semiconductor device and method of manufacturing the same | |
JP7163583B2 (en) | semiconductor equipment | |
JP3879361B2 (en) | Mounting structure of semiconductor device and mounting method thereof | |
JP2012209470A (en) | Semiconductor device, semiconductor device module, and manufacturing method of the semiconductor device | |
JP2011238643A (en) | Power semiconductor module | |
JP5987665B2 (en) | Semiconductor device | |
JP2013258354A (en) | Mold package and manufacturing method of the same | |
JP5601282B2 (en) | Semiconductor device | |
WO2016125673A1 (en) | Semiconductor module and power control unit | |
JP2017028131A (en) | Package mounting body |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160223 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160414 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160712 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160725 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5987665 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |