JPH11195723A - 配線基板 - Google Patents

配線基板

Info

Publication number
JPH11195723A
JPH11195723A JP36802797A JP36802797A JPH11195723A JP H11195723 A JPH11195723 A JP H11195723A JP 36802797 A JP36802797 A JP 36802797A JP 36802797 A JP36802797 A JP 36802797A JP H11195723 A JPH11195723 A JP H11195723A
Authority
JP
Japan
Prior art keywords
resin
wiring board
connection pad
layer
conductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP36802797A
Other languages
English (en)
Inventor
Masashi Goto
真史 後藤
Jitsuo Kanazawa
實雄 金澤
Shuichiro Yamamoto
修一郎 山本
Kenji Honda
賢司 本田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP36802797A priority Critical patent/JPH11195723A/ja
Priority to US09/221,124 priority patent/US6204454B1/en
Priority to EP98310764A priority patent/EP0928025A3/en
Publication of JPH11195723A publication Critical patent/JPH11195723A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【課題】 高密度な電子部品の搭載に適した高精度な配
線基板を提供する。 【解決手段】 本発明の配線基板は、基材上に設けられ
た導体層と、この導体層の表面の一部に設けられた接続
パッド配置部に配置された接続パッドを有する配線基板
において、前記導体層の接続パッド配置部に隣接して樹
脂流れ込み防止部分が設けられ、この樹脂流れ込み防止
部分の表面粗さが、前記接続パッド配置部の表面粗さよ
り大きいことを特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、各種チップ素子等
の電子部品の実装に適した配線基板に関する。
【0002】
【従来の技術】電子機器の軽薄短小化が進み、抵抗、コ
イル、コンデンサなどのほか、半導体やSAW素子、あ
るいはセンサなどがチップ化され、最近では、COB
(チップ・オン・ボード)構造などのように、チップ素
子を配線基板の表面に直接に実装する表面実装技術が広
く用いられている。
【0003】特に、樹脂製の配線基板は、成形が容易で
低廉性にも優れているので、積層接着して電子部品の容
器にも使われており、配線基板と電子部品の容器の境界
は実質上、明確ではなくなってきている。
【0004】以下、従来の配線基板について説明する。
図6は、チップ素子を搭載するためのパッドすなわち電
子部品接続用パッドが上面に設けられた配線基板の従来
品の構造を示す断面図である。エポキシ樹脂やBT樹脂
からなる基材101の上面には、銅箔と銅箔上に被着さ
れた銅メッキ層によって形成される導体層102が積層
され、導体層102の上面の一部には、チップ素子10
3をボンディングして搭載するためのパッド104が設
けられている。パッド104の下地になる導体層102
の上面を含めて、導体層102の上面全面には、酸化膜
を除去し、あわせてプリプレグやレジストなどの樹脂層
106がアンカー効果により導体層102の上面と接着
しやすくするために、スクラバー等によって表面粗さが
0.3〜0.5μm程度に粗面化加工が施されている。
【0005】パッド104には、チップ素子103のバ
ンプ108が当接され、超音波や導電性接着剤、半田な
どによってパッド104とバンプ108が電気的に接続
される。そのため、パッド104の上面は平坦でなけれ
ばならない。そこで、導体層102上に厚さ5乃至10
μm程度のニッケル層を積層したのち、厚さ0.5乃至
3μm程度の金層を重ね、これらの多層のメッキ層によ
ってパッド104が構成されている。
【0006】また、図6に示すように、エポキシ樹脂や
BT樹脂からなる厚さが0.5〜1.0mm程度のカバ
ー層107等を導体層102の上面に被着積層すること
によって、搭載したチップ素子を封止保護する場合も多
い。この場合には、配線基板上に樹脂層106を挟んで
カバー層107を重ね、加圧しながら熱を加えて積層接
着する。なお、樹脂層106は、厚さが0.05〜0.
1mm程度の接着性のプリプレグを加熱して流動しやす
くすることにより、接着面を流れて広がり、更に加圧す
ることにより流動性を補助して接着面と良く馴染ませる
ことによって硬化接着させるものである。
【0007】また、上記樹脂層106の位置にインクを
用いて文字、記号等の印刷が施される場合もある。
【0008】
【発明が解決しようとする課題】しかしながら、電子機
器のさらなる軽薄短小化を図るためには、例えば、ミク
ロン単位で高精度にフェイスダウン実装ができる配線基
板が必要であり、高密度に部品搭載できて配線基板を小
型化できるように、配線基板上のパッドの占有面積も極
力小さくできることが重要になる。
【0009】これらの要請に対して、上記の従来技術に
よれば、パッドの面積を必要最小限にまで小さくできな
いという問題がある。配線基板上にカバー層などの構造
物を積層接着する場合には、プリプレグや接着剤などの
接着性の樹脂(樹脂層)が加熱による軟化と密着のため
の加圧によってパッドの上面にまで流れ出す。図7は、
接着時の加熱によりプリプレグが軟化してパッドの上面
へ流れだす様子を示した要部断面図である。清浄で平坦
なパッドの上面では樹脂が容易に広がり、樹脂に含まれ
る流動性の高い成分106aは多くが透明であるのでパ
ッド上に拡がっても見つけることが難しい。しかも、パ
ッド上で硬化した樹脂の膜はボンディング性を著しく阻
害する。あるいは、チップ素子が既にボンディングされ
ている場合には、この樹脂がチップ素子のバンプやチッ
プ素子自体にかかり、その機能すなわち接続機能ないし
はチップ素子の特性を阻害するおそれもあった。このた
め、従来技術によれば、一般にパッドには確実なボンデ
ィングを実現するために、樹脂の流入代も安全性を確保
した上でチップ素子より大きな寸法を設けなければなら
ず、チップ素子の大きさに比べて必要以上に広いパッド
にしなければならなかった。その結果、配線基板が大型
化してしまっていた。なお。パッドが小さい場合であっ
ても、その周囲部、すなわちパッドの外周と樹脂層の内
周との間の間隔は、該樹脂層から流れ出した成分がチッ
プ素子のバンプやチップ素子自体にかからないように十
分に広く取る必要があり、その結果、配線基板のさらな
る小型化が困難であった。
【0010】しかも、従来技術によれば、導体層の上面
の粗面化はその全面をワイヤブラシによる削り取りに似
たスクラバー処理によっていたので、従来の上記粗面
は、その粗さが浅深不均一であるばかりでなく、一方向
に偏ったスクラッチ状の粗面化であり、上記のプリプレ
グや接着剤等である樹脂層との密着性が必ずしも良好で
なく、カバー等との装着性が十分でなかった。
【0011】また、上記の方向性を持った物理的な処理
による粗面は、粗面化によって形成される溝の延びる方
向と直角な方向にはある程度の樹脂の流れ込み防止作用
は発揮するが、溝の延びる方向と並行な方向にはほとん
どこの樹脂の流れ込み防止作用が発揮されない。
【0012】総じて、従来の配線基板によれば、更なる
電子機器の軽薄短小化要請に応えることができる配線基
板を提供することができないという問題があった。
【0013】本発明は、上記の従来技術が未解決のまま
に残していた問題点を解消し、高密度な電子部品の搭載
に適した高精度な配線基板を提供することを目的とする
ものである。
【0014】
【課題を解決するための手段】上記目的は、下記の本発
明によって達成される。 (1) 基材上に設けられた導体層と、この導体層の表
面の一部に設けられた接続パッド配置部に配置された接
続パッドを有する配線基板において、前記導体層の接続
パッド配置部に隣接して樹脂流れ込み防止部分が設けら
れ、この樹脂流れ込み防止部分の表面粗さが、前記接続
パッド配置部の表面粗さより大きいことを特徴とする配
線基板。 (2) 前記導体層の樹脂流れ込み防止部分に隣接して
樹脂層形成部分が設けられ、この樹脂層形成部分の表面
が樹脂流れ込み防止部分の表面状態とほぼ同一である上
記(1)の配線基板。 (3) 前記導体層の接続パッド配置部とその他の部分
の表面がほぼ面一にある上記(1)または(2)の配線
基板。 (4) 基材上に設けられた導体層と、この導体層の表
面の一部に設けられた接続パッド配置部に配置された接
続パッドと、前記導体層の接続パッド配置部の周囲の表
面上に形成された被覆層とを有する配線基板において、
前記被覆層上に前記接続パッド配置部に隣接して樹脂流
れ込み防止部分が設けられ、この樹脂流れ込み防止部分
の表面粗さが、前記接続パッド配置部の表面粗さより大
きいことを特徴とする配線基板。 (5) 前記被覆層の樹脂流れ込み防止部分に隣接して
樹脂層形成部分が設けられ、この樹脂層形成部分の表面
が対応する樹脂流れ込み防止部分の表面状態とほぼ同一
である上記(4)の配線基板。 (6) 前記導体層の接続パッド配置部の表面が物理的
に粗面化されており、一方前記樹脂流れ込み防止部分お
よび/または樹脂層形成部分が化学的に粗面化されてい
る上記(1)〜(5)のいずれかの配線基板。 (7) 前記接続パッドに、メカニカル振動を伴う電子
部品を搭載する上記(1)〜(6)のずれかの配線基
板。
【0015】
【発明の作用・効果】本発明の配線基板においては、電
子部品等が接続される接続パッドが形成される導体層の
接続パッド配置部に隣接して表面粗さの大きい樹脂流れ
込み防止部分を設けているので、その周囲に配置される
樹脂層等から流れ出した流出容易な樹脂成分が、表面粗
さを大きくすることによって形成された上記の樹脂流れ
込み防止部分の凹部に溜められ、それ以上の流れ出しが
防止され、上記接続パッド上に配置される電子部品等に
悪影響を及ぼすことがないという第1の作用・効果があ
る。換言すれば、この樹脂流れ込み防止部分を形成した
ことにより、上記接続パッドに配置される電子部品等と
上記のプリプレグ等の樹脂層との間の距離(流入代)を
短縮することができるので、配線基板を小型化できる。
【0016】また、導体層の表面粗さの大きな周囲部分
で上記のプリプレグや接着剤等の樹脂層を用いてカバー
等の装着を行なえば、樹脂層と上記周囲部分の密着が良
好となり、上記のカバー等の装着性が良好になるという
第2の作用・効果がある。なお、この場合には、当然の
ことながら、上記樹脂層の内周部とパッドの外周部との
間には、所定幅の間隔を置き、上記の樹脂流れ込み防止
部分を形成しておくことが必要である。
【0017】以上説明した第1および第2の作用・効果
は、上記の粗面化を化学的に行なった場合、例えば化学
的なソフトエッチングによって行なった場合に特に顕著
である。このような化学的な粗面化は、上記の物理的な
粗面化より表面粗さが大きくなり、しかも粗面化による
凹凸の分布が表面のあらゆる方向に対してランダムであ
るので、あらゆる方向からの樹脂流れ込みを防止でき、
かつ樹脂との接着強度の均一性も向上する。
【0018】更に本発明においては、パッド周辺部の粗
面化は別工程で行ない、上記配線基板の接続パッド配置
部の表面粗さを、酸化物を取り除く程度の小さいものと
することができるので、その上にメッキによって形成さ
れる接続パッドの表面を薄い厚さでも平坦にすることが
でき、経済的でかつ電子部品等の接続安定性が向上す
る。以上の作用効果は、パッド以外の面が被覆層の場合
でも同様の効果があることは詳述するまでもない。
【0019】
【発明の実施の態様】以下、本発明を図面に基づいて説
明する。図1は、この発明の配線基板の構造を示す断面
図である。基材1の上面には導体層2が積層されてい
る。上記基材1は、上記したように例えばエポキシ樹脂
やBT樹脂で形成され、その厚さが0.1〜1.6mm
程度であることが好ましく、更には0.2〜0.8mm
程度、特に0.3〜0.5mm程度であることが好まし
い。上記導体層2は、銅等で形成されていることが好ま
しい。従来、この導体層2としては、図2に示したよう
に、銅箔2−1上に銅メッキ層2−2を施した構造のも
のが良く使用されており、上記銅箔2−1はその厚さが
9〜35μm、特に12〜18μm程度、銅メッキ層2
−2はその厚さが3〜25μm 特に5〜20μm程度
であることが好ましい。この銅メッキ層は、表面を平坦
化する作用がある。
【0020】上記導体層2の上面の所定の一部には、接
続パッド配置部2aが設けられている。この導体層の接
続パッド配置部2a上には、電子部品例えばチップ素子
を搭載、接続するための接続パッド4(以下、単にパッ
ドと称することがある)が設けられる。このパッド4
は、通常2層以上のメッキ層で構成され、例えば、下地
層のニッケルメッキ層、およびこの上に形成される表面
層の金メッキ層で構成される。このパッド4は、上記下
地層が3〜10μm、表面層が0.1〜3μm、そして
その全体厚が4〜13μm程度であることが好ましい。
このパッド4は、上記の他、ハンダメッキ(ハンダレベ
ラー)、スズメッキ、銀メッキ等で構成してもよく、チ
ップ素子との接続手段により選択される。上記接続パッ
ド配置部2aすなわちパッド4のサイズ(面積)は、電
子部品のサイズによって異なるが、電子部品の70〜1
30%増程度であればよい。
【0021】上記接続パッド配置部2aは、主として、
上記のようにメッキ層で構成されるパッドの形成を容易
にするため、その表面に形成された酸化膜を除去する目
的で、表面層除去処理等がなされていることがこのまし
い。この表面層除去処理は物理的に行なわれていること
が好ましく、スクラバーやジェットスクラブなどによっ
て行なわれていることが好ましい。この場合、この接続
パッド配置部2aの表面粗さは、0.3〜0.5程度の
物理的粗面となる。なお、本明細書において、導体層と
は、上記パッドを含まないものとする。
【0022】上記導体層2の接続パッド配置部2aにほ
ぼ面一で連続して隣接する周囲部分には、プリプレグ等
からの流動性の高い成分がパッド上のチップ素子の部分
に流れ込むのを防止する所定幅の樹脂流れ込み防止部分
2bが設けられている。この樹脂流れ込み防止部分2b
の幅は、0.1〜0.5mm程度であることが好まし
い。この樹脂流れ込み防止部分2bの表面は、上記接続
パッド配置部2aの表面粗さより大きな粗さで粗面化さ
れている。その表面粗さは、具体的には、0.5〜10
μm、特に1〜5μm程度の化学的粗面であることが好
ましい。0.5μm未満であると樹脂流れ込み防止の効
果が十分でなく、過度の粗面化を行なうと、加工(特に
化学的な加工)が困難になるばかりでなく、配線基板に
形成されるスルーホールの端面(エッジ)切れが発生す
る恐れが生じてくるためである。
【0023】上記樹脂流れ込み防止部分2bの幅および
表面粗さは次のような実験によって決定した。導体層2
の表面と同等の表面を有するサンプルの表面を後述する
メック(株)製のMECetchBOND CZ−81
00を用いて表面粗さ0.5、1、2、3、4および5
μmとした。これらのサンプル上にプリプレグを加熱接
着して、各サンプルにおける流れ出し量を測定した。具
体的には、プリプレグとして、60μmのBT樹脂を用
い、200℃2時間の加熱及び30kg/cm2 の圧力
を加え、サンプル表面の粗化の程度によりプリプレグの
流出量がどのように変わったかを計測した。その結果を
図3のグラフに示した。なお、図中の実線は流出量の平
均値を示し、破線は流出量の3σの上限値(平均値+3
σ)を示している。図3のグラフから分かるように、プ
リプレグの流れ出し量は、表面粗さを1μm以上とすこ
とにより平均で0.17mm以下、3σの上限値でも
0.3mm以下に抑えられており、わずかに1μmの粗
化を加えるだけで本発明によれば、流出量を顕著に抑え
る効果が生じることが分かる。以上により、上記樹脂流
れ込み防止部分2bの幅および表面粗さを上記の範囲が
好ましいとした。
【0024】上記樹脂流れ込み防止部分2bの粗面化
は、化学的な処理、例えば化学的なソフトエッチング等
により行なわれ、凹凸がランダムに配置され、所定面積
の平均を取るといずれの部分においても同様な粗面化が
なされていることが好ましい。ここで、ソフトエッチン
グとは、塩化第二鉄等のエッチングに比べ、銅のエッチ
ング速度が遅く、エッチング量を時間で管理できるエッ
チングのことをいう。
【0025】上記のソフトエッチングは、例えば、メッ
ク(株)製のMECetchBOND CZ−8100
を20〜40℃に加熱し、0.5〜3kg/cm2 の圧
力で被エッチング表面にスプレーし、その後1分間程度
純水で0.5〜3kg/cm2 の圧力スプレーで洗浄し
た後、2〜5wt%の塩酸による酸洗いと3段の純水洗浄
の後にエアナイフおよびスピンドライヤの乾燥を施すこ
とにより行なわれる。
【0026】上記樹脂流れ込み防止部分2bの表面の所
定の水平距離に対する粗化断面の線長(表面粗さが1〜
5μmの場合)は、4.5〜9倍で、どの向きおよびど
の部分をとっても上記の範囲内にあることが好ましい。
具体的には、上記の条件でメック(株)製のMECet
chBOND CZ−8100を用いて行い、表面粗さ
が平均2.8μmのとき、長さ20μm内の粗化断面の
線長は、152μmとなり、上記の値は7.6倍とな
る。粗化断面の線長は、例えば、キーエンス株式会社製
表面形状測定器VF−7500等によって測定すること
ができる。上記に対し、この粗面化をベルトサンダー
(スクラバー)によって行なうと、表面粗さが1〜3μ
mの場合、上記の値は、一方向には3〜6.5倍となる
が、これと直角な方向には1.0〜1.3倍程度となっ
てしまう。この意味では、上記樹脂流れ込み防止部分2
bの表面は、化学的粗化面であることが好ましい。ただ
し、上記樹脂流れ込み防止部分2bの寸法が上下左右で
異なっている場合で、一方が寸法的に余裕がある場合に
は、物理的粗面でも、粗面の方向配置により効果を示
す。
【0027】導体層2の樹脂流れ込み防止部分2bの外
側には、これと面一で連続してプリプレグ等の樹脂層6
を形成する樹脂層形成部分2cが設けられている。この
樹脂層形成部分2cは、上記樹脂流れ込み防止部分2b
と同じ表面粗さを有していることがより好ましい。樹脂
層形成部分2cの粗面化は、上記樹脂流れ込み防止部分
2bの粗面化と同時に化学的なソフトエッチングによっ
て行なうことができる。このエッチングは、接続パッド
配置部2a上にパッド4を形成した後に行なえば、この
パッド4の表面層は通常金であるので、このパッドがエ
ッチングレジストとして働き、粗面化工程が効率よく行
なえ、しかもパッド4に連なる導体層の表面のみをこの
目的に沿って粗面化できる。樹脂層形成部分2cも樹脂
流れ込み防止部分2bと同一の粗面とすることにより、
樹脂層での樹脂固着性がより向上する。
【0028】以上のように構成された配線基板のパッド
4上には、抵抗、コイル、コンデンサ、半導体、SA
W、センサ等のチップ素子10がそのバンプ11を介し
てボンディングされて接続・搭載される。本発明の配線
基板は、チップ素子10がSAW素子、圧電振動子等の
メカニカル振動を伴う電子部品である場合にその効果が
特に顕著である。すなわち、例えば、SAW素子は圧電
材料の表面弾性波特性を利用するため、SAW素子にプ
リプレグなどが触れると、素子特性が大きく阻害され
る。本発明によるとプリプレグによって蓋を封止する等
の際にも、プリプレグの流れ出しが上記の樹脂流れ込み
防止部分の表面の粗面で食い止められ、パッドの上にプ
リプレグが流れてくることがないので、SAW素子を収
容する容器の外形を小型化でき、信頼性に優れたSAW
ディイスを提供できる。
【0029】上記導体層2の上記樹脂層形成部分2cに
は、例えば、プリプレグ20を介してカバー層や蓋等の
装着物30の周囲部分が接着され、例えば蓋である装着
物30内部の空間に上記電子部品が封止される。この場
合、プリプレグ20が樹脂層形成部分2c上に形成され
る樹脂層となる。
【0030】上記のプリプレグ20による封止工程にお
いて、プリプレグ20は加熱されるが、そのときにプリ
プレグ20から流れ出す流動性の高い成分20aは、上
記樹脂流れ込み防止部分2bに溜められて、上記パッド
4部分に流れ込むことが防止される(図2参照)。上記
樹脂層としては、上記のプリプレグの他、接着剤、レジ
スト剤、表面保護剤、熱伝導性ペーストやインク等が挙
げられ、本発明は、これらに含まれる比較的に低分子量
の樹脂や溶剤成分、ビヒクル成分が流動性を持って平坦
なメッキ面上では広がる特性を有するのに対して、その
流動性を阻害する粗面をパッドの周囲に配することによ
り、メッキ層であるパッドの上面へのこれらの流動性成
分の広がりを阻止しようとするものであり、後述する実
施例に限らず多様に適用が可能なものである。
【0031】図示はしていないが、基材上の導体層の上
面のパッドの部分以外の表面にメッキレジストなどの被
覆層を設け、この被覆層の上面を上記導体層の樹脂流れ
込み防止部分と同様に粗面化することにより、上記粗面
化した導体層と同様の働きを被覆層に持たせることもで
きる。この変形例によれば、例えば被覆層であるメッキ
レジストの上面を粗面に形成してメッキレジスト上にプ
リプレグ20を挟んでカバー層等の装着物30を積層接
着することもできる。この変形例によれば、レジストを
付けてパッド用のメッキを施した後、アルカリ溶液等で
パッドを侵さずにメッキレジストの表面を化学的に粗化
することができる。この方法では、メッキレジストなど
の樹脂層を永久レジストとして用いるので配線基板の製
造工程を簡単にできる。また、配線基板の凹凸部が永久
レジストにより埋め込まれるので、平坦性を確保でき
る。
【0032】上記の被覆層には、主として、エポキシ、
アクリル、ポリイミド、ウレタン、フェノール等の樹脂
が用いられ、これらの被覆層の化学的なエッングは、例
えば、高硫酸エッチング浴や高クロム酸エッチング浴を
用いて行なわれる。高硫酸エッチング浴の組成は、硫酸
(H2 SO4 )540ml/l、無水クロム酸(CrO
3 )20〜30g/lであることが好ましく、エッチン
グは、温度65〜70℃に設定した上記の浴に20〜3
0分浸漬することによって行なわれることが好ましい。
上記高クロム酸エッチング浴の組成は、無水クロム酸
(CrO3 )400g/l、硫酸(H2 SO4 )200
ml/lであることが好ましく、エッチングは、温度6
5〜70℃に設定した上記の浴に10〜15分浸漬する
ことによって行なわれることが好ましい。場合によって
は、このエッチングの前にプリエッチングを行なっても
よい。
【0033】また、上記の被覆層表面に樹脂流れ込み防
止部分および樹脂層形成部分を形成する場合には、被覆
層が通常樹脂等の金属よりは柔らかい材料で形成される
ので、サンド等の媒体を吹き付けることにより粗面化を
行なうタイプの物理的処理であれば、上記化学エッチン
グとほぼ同等の粗面が得られるので、このタイプの物理
的な粗面化処理を用いてもよが、この場合には、この物
理的な粗面化処理によりパッドのメッキ面に傷等が付か
ないようにするため、パッド上には予め保護層を設けて
置く必要がある場合がある。保護層としては、樹脂が一
般的だが、ステンレスやニッケル等の金属マスクを用い
ることもできる。この方法による場合は、粗面化工程が
複雑になり、前記化学的粗面化に比べ経済的に劣る。
【0034】以上のように、導体層上の被覆層表面を樹
脂流れ込み防止部分等として用いる場合には、メッキレ
ジストなどの樹脂層を永久レジストとして用いることが
できるので配線基板の製造工程を簡単にできる。また、
配線基板の凹凸部が永久レジストにより埋め込まれるの
で、平坦性を確保できる。
【0035】また、樹脂流れ込み防止部分のための粗面
化によりレジスト表面が削られることによりレジストに
含まれている接着性のよいフィラー成分が露出するの
で、樹脂層における樹脂接着力が向上し、接着層形成部
分に捺印する場合には、捺印剤等の密着性も上がり、耐
洗浄剤性も大幅に向上する。
【0036】以下、図2を参照して、本発明の効果を詳
しく説明する。図2は、図1に示した本発明の配線基板
の構造の細部を説明する要部断面図である。装着物30
は、導体層2の樹脂層形成部分2c上面が好ましくは化
学的に粗面化されているので、プリプレグ20のアンカ
ー効果によって導体層2上に強固に接着されている。ま
た、パッド4を形成するメッキ層の周りに露出した導体
層2の樹脂流れ込み防止部分2bの粗面は、粗面の凹凸
がプリプレグやレジストなどの接着性の樹脂に含まれる
流動性の高い成分20aの流れ出しを抑え、パッドの上
面に樹脂が流れ込むことを防止する。その結果、上記チ
ップ素子10とプリプレグ20の間の間隔を従来より狭
くすることができ、配線基板の小型化を図ることができ
る。
【0037】
【実施例】実施例1 本発明の実施例1による配線基板を次のようにして作製
した。図4は、実施例1の配線基板の製造ステップを説
明する説明図である。
【0038】まず、図4(a)に示したように、厚さが
18μmの銅箔が両面に積層された三菱ガス化学(株)
製の厚さが0.5mmのBT樹脂基材(CCL−HL8
30)でである基材1の上面に、導体層2を形成した。
導体層2には所望の形状に配線パターンが形成される。
この後、図4(b)に示したように、上記導体層2の表
面全体をスクラバーにより物理的に粗面化した。このス
クラバー処理は粗面化も目的としているが、表面の酸化
膜除去を主目的としている。この処理面の表面粗さを測
定したところ、0.5μmであった。前記のキーエンス
株式会社製の表面形状測定器VF−7500により、長
さ20μm中の粗化断面の線長を測定したところ、縦が
20μm(1倍)、横が約130μm(6.5倍)であ
った。
【0039】次いで、図4(c)に示したように、導体
層2の電子部品接続用パッド配置部2a以外の表面を感
光性のメッキレジスト層25で被った。上記の接続パッ
ド配置部2aの広さは、後に設置するチップ素子の大き
さの約10%大きめに設定した。メッキレジスト層25
の厚さは、25μmとした。この後、メッキレジスト層
25を利用して接続パッド配置部2aのみに、順次、厚
さが5μmのニッケルメッキ層、厚さが1μmの金メッ
キ層を積層した多層メッキ層を施し、パッド4とした
(図4(d)参照)。
【0040】その後、メッキレジスト25をアルカリ溶
液により除去した(図4(e)参照)後、上記パッド4
をエッチングレジストとして、導体層2のパッドの部分
以外の部分(樹脂流れ込み防止部分2bおよび樹脂層形
成部分2c)の表面を化学的に粗面化した(図4(f)
参照)。
【0041】この化学的な粗面化は、メック(株)製の
MECetchBOND CZ−8100を35℃に加
熱し、2kg/cm2 の圧力で被エッチング表面に1分
間スプレーし、その後、純水で1kg/cm2 の圧力ス
プレーで洗浄し、次いで3.5wt%の塩酸による酸洗い
と3段の純水洗浄の後にエアナイフおよびスピンドライ
ヤの乾燥を施すことにより行なった。このエッチングさ
れた表面をSEMで観察したところ、種々の径の凹部が
ランダムに配置されたエッチング面となっており、また
表面粗さを測定したところ、約3μmであった。また、
上記長さ20μm中の粗化断面の線長を測定したとこ
ろ、どのような方向も152μm(7.6倍)であっ
た。
【0042】次に、チップ素子10としてSAWチップ
を準備した。このSAWチップのサイズは、縦1.5m
m×横1.5mmであった。このSAWチップには、径
が100μmの金製のバンプ11が取り付けられてい
る。
【0043】上記のようにして準備した配線基板のパッ
ド4上に、バンプ11を用いて超音波ボンディングによ
りチップ素子10をフェースダウンボンディングした
(すなわち、図1および図2の構造とした)。
【0044】最後に、プリプレグ20を用いて蓋である
装着物30を接着した。この蓋は、厚さが0.8mmの
BT樹脂からなるもので、サイズは縦3.8mm×横
3.8mmであり、チップ素子10を収容するための空
間を構成するため、深さ0.5mmの凹部が設けられて
いる。なお、プリプレグ20はその側面がパッド4の対
向側面から約300μm離れるように設定し、樹脂流れ
込み防止部分2bとした。従って、導体層2のプリプレ
グ20の下方部分が樹脂層形成部分2cとなる。
【0045】プリプレグとしては、厚さが60μmの三
菱ガス化学(株)製のBTレジンGHPL−830NF
を用いた。プリプレグ20による蓋の接着硬化は30k
g/cm2 の加圧下で200℃で2時間加熱することに
よった。これによれば、プリプレグから流れ出す流動性
の高い成分は、上記樹脂流れ込み防止部分2bでの広が
りはその幅である約300μmの範囲内に収めることが
できた。
【0046】なお、図6に示したような従来の構造のも
のである場合は、チップ素子の外側面とプリプレグの内
側面との間隔を0.6μm程度取らなければならず、本
発明の場合の約2倍必要であった。従って、従来におい
ては、蓋のサイズを縦4.4mm×横4.4mmとしな
ければならず、面積では、本発明の実施例の蓋の面積
は、従来の蓋の面積に比べて約25%縮小することがで
きた。
【0047】実施例2 この実施例は、導体層2のパッドの周囲に被覆層(永久
レジスト)を施し、この表面を上記の樹脂流れ込み防止
部分および樹脂層形成部分とした配線基板の例である。
この配線基板は次のようにして製造した。図5は、実施
例2の配線基板の製造ステップを説明する説明図であ
る。
【0048】先ず、実施例1の上記図4の(d)までに
示したようにしてパッドの形成までを行なった(図5
(a))。
【0049】この後、メッキレジスト25の除去を行な
わずに、そのまま残し、このメッキレジスト25の表面
を化学エッチングした(図5(b))。この化学エッチ
ングは、硫酸(H2 SO4 )540ml/l、無水クロ
ム酸(CrO3 )20g/lの浴組成の高硫酸エッチン
グ浴(温度65℃)に20分間浸漬することによってお
こなった。メッキレジスト25の表面粗さは3.0μm
であった。
【0050】この後、このメッキレジスト25上に、上
記実施例1の場合と同様に、プリプレグ20を用いて蓋
である装着物30を接着した。なお、プリプレグ20は
その側面がパッド4の対向側面から約300μm離れる
ように設定し、メッキレジスト25表面の一部を樹脂流
れ込み防止部分2bとした。
【0051】この実施例の場合も、プリプレグから流れ
出す流動性の高い成分は、上記樹脂流れ込み防止部分2
bでの広がりはその幅である約300μmの範囲内に収
めることができた。以上の実施例により本発明の効果が
明らかである。
【図面の簡単な説明】
【図1】チップ素子を表面実装した本発明による配線基
板の構造の一例を示す断面図である。
【図2】図1に示した本発明の配線基板の要部構造を示
す断面図である。
【図3】表面粗さとプリプレグの流れ出し量の関係を示
すグラフ図である。
【図4】本発明の実施例1における配線基板の製造工程
を説明するための図である。
【図5】本発明の実施例2における配線基板の製造工程
を説明するための図である。
【図6】チップ素子を表面実装した従来の配線基板の構
造を示す断面図である。
【図7】図6に示した従来の配線基板の細部を説明する
要部断面図である。
【符号の説明】
1 基材 2 導体層 2a 電子部品接続用パッド配置部 2b 樹脂流れ込み防止部分 2c 樹脂層形成部分 4 電子部品接続用パッド 10 チップ素子 20 プリプレグ 30 装着物
───────────────────────────────────────────────────── フロントページの続き (72)発明者 本田 賢司 東京都中央区日本橋一丁目13番1号 ティ ーディーケイ株式会社内

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 基材上に設けられた導体層と、この導体
    層の表面の一部に設けられた接続パッド配置部に配置さ
    れた接続パッドを有する配線基板において、前記導体層
    の接続パッド配置部に隣接して樹脂流れ込み防止部分が
    設けられ、この樹脂流れ込み防止部分の表面粗さが、前
    記接続パッド配置部の表面粗さより大きいことを特徴と
    する配線基板。
  2. 【請求項2】 前記導体層の樹脂流れ込み防止部分に隣
    接して樹脂層形成部分が設けられ、この樹脂層形成部分
    の表面が樹脂流れ込み防止部分の表面状態とほぼ同一で
    ある請求項1の配線基板。
  3. 【請求項3】 前記導体層の接続パッド配置部とその他
    の部分の表面がほぼ面一にある請求項1または2の配線
    基板。
  4. 【請求項4】 基材上に設けられた導体層と、この導体
    層の表面の一部に設けられた接続パッド配置部に配置さ
    れた接続パッドと、前記導体層の接続パッド配置部の周
    囲の表面上に形成された被覆層とを有する配線基板にお
    いて、前記被覆層上に前記接続パッド配置部に隣接して
    樹脂流れ込み防止部分が設けられ、この樹脂流れ込み防
    止部分の表面粗さが、前記接続パッド配置部の表面粗さ
    より大きいことを特徴とする配線基板。
  5. 【請求項5】 前記被覆層の樹脂流れ込み防止部分に隣
    接して樹脂層形成部分が設けられ、この樹脂層形成部分
    の表面が対応する樹脂流れ込み防止部分の表面状態とほ
    ぼ同一である請求項4の配線基板。
  6. 【請求項6】 前記導体層の接続パッド配置部の表面が
    物理的に粗面化されており、一方前記樹脂流れ込み防止
    部分および/または樹脂層形成部分が化学的に粗面化さ
    れている請求項1〜5のいずれかの配線基板。
  7. 【請求項7】 前記接続パッドに、メカニカル振動を伴
    う電子部品を搭載する請求項1〜6のずれかの配線基
    板。
JP36802797A 1997-12-27 1997-12-27 配線基板 Pending JPH11195723A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP36802797A JPH11195723A (ja) 1997-12-27 1997-12-27 配線基板
US09/221,124 US6204454B1 (en) 1997-12-27 1998-12-28 Wiring board and process for the production thereof
EP98310764A EP0928025A3 (en) 1997-12-27 1998-12-29 Wiring board and process for the production thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36802797A JPH11195723A (ja) 1997-12-27 1997-12-27 配線基板

Publications (1)

Publication Number Publication Date
JPH11195723A true JPH11195723A (ja) 1999-07-21

Family

ID=18490795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36802797A Pending JPH11195723A (ja) 1997-12-27 1997-12-27 配線基板

Country Status (1)

Country Link
JP (1) JPH11195723A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173496A (ja) * 2005-12-22 2007-07-05 Matsushita Electric Ind Co Ltd 固体撮像素子用パッケージおよび固体撮像装置
US7528884B2 (en) 2004-02-02 2009-05-05 Panasonic Corporation Optical device
JP2014096581A (ja) * 2012-11-12 2014-05-22 Samsung Electro-Mechanics Co Ltd 回路基板およびその製造方法
JP2018117286A (ja) * 2017-01-19 2018-07-26 株式会社村田製作所 圧電振動子及びその製造方法
CN111106085A (zh) * 2018-10-25 2020-05-05 三星电子株式会社 半导体封装件

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7528884B2 (en) 2004-02-02 2009-05-05 Panasonic Corporation Optical device
JP2007173496A (ja) * 2005-12-22 2007-07-05 Matsushita Electric Ind Co Ltd 固体撮像素子用パッケージおよび固体撮像装置
JP2014096581A (ja) * 2012-11-12 2014-05-22 Samsung Electro-Mechanics Co Ltd 回路基板およびその製造方法
JP2018117286A (ja) * 2017-01-19 2018-07-26 株式会社村田製作所 圧電振動子及びその製造方法
CN111106085A (zh) * 2018-10-25 2020-05-05 三星电子株式会社 半导体封装件

Similar Documents

Publication Publication Date Title
US6204454B1 (en) Wiring board and process for the production thereof
US7187060B2 (en) Semiconductor device with shield
JP2004297054A (ja) 半導体装置およびその製造方法
JP2006148078A (ja) 平滑な側面を有する導電層を一部として使用する回路基板、その製造方法、ならびにこの回路基板を使用する電気組立体および情報処理システム
JP4107952B2 (ja) 回路装置の製造方法
JP6510884B2 (ja) 配線基板及びその製造方法と電子部品装置
KR100558507B1 (ko) 전자부품 실장용 필름 캐리어 테이프 및 그 제조방법
US20030150109A1 (en) Method of manufacturing a circuit board
JPH11195723A (ja) 配線基板
US9564392B2 (en) Printed wiring board and semiconductor package
KR101204083B1 (ko) 전기소자 내장 다층 연성 인쇄회로기판 및 그 제조 방법
JP3742719B2 (ja) 配線基板の製造方法
JP4353873B2 (ja) プリント配線板
JPH04144190A (ja) 配線基板およびその製造方法
WO2003100850A1 (fr) Substrat, tableau de connexions, substrat pour boitier a semi-conducteur, boitier a semi-conducteur et leurs procedes de production
JP4642061B2 (ja) 回路装置の製造方法
JP2649438B2 (ja) 回路部品搭載用端子を備えた回路基板及びその製造法
KR100645656B1 (ko) 반도체 패키지 기판 제조 방법
JP2004087826A (ja) 配線基板およびその製造方法
JP2004095913A (ja) プリント配線基板及びその製造方法
JP3369823B2 (ja) 混成集積回路装置の製造方法
JP3695816B2 (ja) 配線のエッチング方法
JP3922995B2 (ja) 半導体実装用プリント配線板およびその製造方法
JP2000236150A (ja) 配線基板およびその製造方法
JPH0653640A (ja) プリント配線板及びその製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040120