JPH11186435A - 表面実装用集積回路 - Google Patents
表面実装用集積回路Info
- Publication number
- JPH11186435A JPH11186435A JP9349715A JP34971597A JPH11186435A JP H11186435 A JPH11186435 A JP H11186435A JP 9349715 A JP9349715 A JP 9349715A JP 34971597 A JP34971597 A JP 34971597A JP H11186435 A JPH11186435 A JP H11186435A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- surface mounting
- pad
- electrically connected
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 技術改造が要求される場合、又はオシロスコ
ープを用いて波形を観察する場合に、ＰＷＢ基板にハン
ダ付け用のパッドを設けることなく対応することができ
る表面実装用集積回路を提供すること。 【解決手段】 シリコンウェハ４を備えＢＧＡ型のパッ
ケージングがされた表面実装用集積回路であって、ＢＧ
Ａ基板２上にシリコンウェハ４と電気的に接続されたプ
ローブ用パッド６と、シリコンウェハ４と電気的に接続
されたハンダ付け用パッド７が形成されている。
ープを用いて波形を観察する場合に、ＰＷＢ基板にハン
ダ付け用のパッドを設けることなく対応することができ
る表面実装用集積回路を提供すること。 【解決手段】 シリコンウェハ４を備えＢＧＡ型のパッ
ケージングがされた表面実装用集積回路であって、ＢＧ
Ａ基板２上にシリコンウェハ４と電気的に接続されたプ
ローブ用パッド６と、シリコンウェハ４と電気的に接続
されたハンダ付け用パッド７が形成されている。
Description
【０００１】
【発明の属する技術分野】本発明は、表面実装用集積回
路に係り、特にＢＧＡ型のパッケージングが施された表
面実装用集積回路に関する。
路に係り、特にＢＧＡ型のパッケージングが施された表
面実装用集積回路に関する。
【０００２】
【従来の技術】近年、ノート型パーソナルコンピュータ
等の普及率が高くなっているが、携帯性に優れるコンピ
ュータ等の情報機器の需要が高まっている。特に、モバ
イル型コンピュータの需要が高まっている。このような
背景においては、情報機器の大きさが優先される傾向に
あり、電子部品を実装する際に省スペース化が重要な因
子となっている。
等の普及率が高くなっているが、携帯性に優れるコンピ
ュータ等の情報機器の需要が高まっている。特に、モバ
イル型コンピュータの需要が高まっている。このような
背景においては、情報機器の大きさが優先される傾向に
あり、電子部品を実装する際に省スペース化が重要な因
子となっている。
【０００３】従来、上記のコンピュータ装置において、
半導体集積回路は主として表面実装用集積回路として製
造され、特に小型化、ＰＷＢ基板への実装の自動化、裏
面の有効利用等を目的としてＢＧＡ型のパッケージング
が用いられている。
半導体集積回路は主として表面実装用集積回路として製
造され、特に小型化、ＰＷＢ基板への実装の自動化、裏
面の有効利用等を目的としてＢＧＡ型のパッケージング
が用いられている。
【０００４】
【発明が解決しようとする課題】ところで、ＢＧＡ型の
パッケージングが施された従来の表面実装用集積回路に
おいては、端子がボールで形成されており、ＢＧＡのＰ
ＷＢ基板の間に端子が存在しハンダ付けが不可能となる
ため、技術改造が要求される場合、端子に直接リード線
をハンダ付けすることができないという問題があった。
また、端子に直接リード線をハンダ付けするのではな
く、ＰＷＢ基板にリード線をハンダ付けすることが考え
られるが、この場合にはＰＷＢ基板に予めハンダ付け用
パッドを形成する必要があるという問題があった。
パッケージングが施された従来の表面実装用集積回路に
おいては、端子がボールで形成されており、ＢＧＡのＰ
ＷＢ基板の間に端子が存在しハンダ付けが不可能となる
ため、技術改造が要求される場合、端子に直接リード線
をハンダ付けすることができないという問題があった。
また、端子に直接リード線をハンダ付けするのではな
く、ＰＷＢ基板にリード線をハンダ付けすることが考え
られるが、この場合にはＰＷＢ基板に予めハンダ付け用
パッドを形成する必要があるという問題があった。
【０００５】また、従来は端子がボールで形成されてお
り、ＢＧＡのＰＷＢ基板の間に端子が存在するため、端
子をプローブ等で接触させることができないため、評価
時に波形等を確認する場合、端子に直接オシロスコープ
等のプローブを接触させて波形等を確認することができ
ないという問題があった。また、端子に直接オシロスコ
ープ等のプローブを接触させて波形等を確認するのでは
なく、ＰＷＢ基板にテストパッドを形成して確認する方
法が考えられるが、この場合にはＰＷＢ基板に予めテス
トパッドを形成する必要があるという問題があった。
り、ＢＧＡのＰＷＢ基板の間に端子が存在するため、端
子をプローブ等で接触させることができないため、評価
時に波形等を確認する場合、端子に直接オシロスコープ
等のプローブを接触させて波形等を確認することができ
ないという問題があった。また、端子に直接オシロスコ
ープ等のプローブを接触させて波形等を確認するのでは
なく、ＰＷＢ基板にテストパッドを形成して確認する方
法が考えられるが、この場合にはＰＷＢ基板に予めテス
トパッドを形成する必要があるという問題があった。
【０００６】本発明は、上記課題を解決するためになさ
れたものであり、技術改造が要求される場合、又はオシ
ロスコープを用いて波形を観察する場合に、ＰＷＢ基板
にハンダ付け用のパッドを設けることなく対応すること
ができる表面実装用集積回路を提供することを目的とす
る。
れたものであり、技術改造が要求される場合、又はオシ
ロスコープを用いて波形を観察する場合に、ＰＷＢ基板
にハンダ付け用のパッドを設けることなく対応すること
ができる表面実装用集積回路を提供することを目的とす
る。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、半導体集積回路を備えＢＧＡ型のパッケ
ージングがされた表面実装用集積回路であって、ＢＧＡ
基板上に前記半導体集積回路と電気的に接続されたプロ
ーブ用パッドが形成されたことを特徴とする。また、本
発明は、半導体集積回路を備えＢＧＡ型のパッケージン
グがされた表面実装用集積回路であって、ＢＧＡ基板上
に前記半導体集積回路と電気的に接続されたハンダ付け
用パッドが形成されたことを特徴とする。半導体集積回
路を備えＢＧＡ型のパッケージングがされた表面実装用
集積回路であって、ＢＧＡ基板上に前記半導体集積回路
と電気的に接続されたプローブ用パッドと、前記半導体
集積回路と電気的に接続されたハンダ付け用パッドが共
に形成されたことを特徴とする。また、本発明は、半導
体集積回路を備えＢＧＡ型のパッケージングがされた表
面実装用集積回路であって、ＢＧＡ基板上に前記半導体
集積回路と電気的に接続された部品実装用パッドと、当
該部品実装用パッドに電気的に接続されたボール端子と
が形成されたことを特徴とする。また、本発明は、前記
プローブ用パッドは、予めボール端子が配置される位置
に形成されていることを特徴とする。また、本発明は、
前記ハンダ付け用パッドは、予めボール端子が配置され
る位置に形成されていることを特徴とする。
に、本発明は、半導体集積回路を備えＢＧＡ型のパッケ
ージングがされた表面実装用集積回路であって、ＢＧＡ
基板上に前記半導体集積回路と電気的に接続されたプロ
ーブ用パッドが形成されたことを特徴とする。また、本
発明は、半導体集積回路を備えＢＧＡ型のパッケージン
グがされた表面実装用集積回路であって、ＢＧＡ基板上
に前記半導体集積回路と電気的に接続されたハンダ付け
用パッドが形成されたことを特徴とする。半導体集積回
路を備えＢＧＡ型のパッケージングがされた表面実装用
集積回路であって、ＢＧＡ基板上に前記半導体集積回路
と電気的に接続されたプローブ用パッドと、前記半導体
集積回路と電気的に接続されたハンダ付け用パッドが共
に形成されたことを特徴とする。また、本発明は、半導
体集積回路を備えＢＧＡ型のパッケージングがされた表
面実装用集積回路であって、ＢＧＡ基板上に前記半導体
集積回路と電気的に接続された部品実装用パッドと、当
該部品実装用パッドに電気的に接続されたボール端子と
が形成されたことを特徴とする。また、本発明は、前記
プローブ用パッドは、予めボール端子が配置される位置
に形成されていることを特徴とする。また、本発明は、
前記ハンダ付け用パッドは、予めボール端子が配置され
る位置に形成されていることを特徴とする。
【０００８】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態による表面実装用集積回路について詳細に説明す
る。 〔第１実施形態〕図１は、本発明の第１実施形態による
表面実装用集積回路の底面の構成図である。
施形態による表面実装用集積回路について詳細に説明す
る。 〔第１実施形態〕図１は、本発明の第１実施形態による
表面実装用集積回路の底面の構成図である。
【０００９】図１において、表面実装用集積回路パッケ
ージ１は、ＢＧＡ基板２及びＢＧＡパッケージ３を有す
る。ＢＧＡ基板２には、図２に示すようにボール端子１
１，１１，…が形成される。図２は、本発明の第１実施
形態による表面実装用集積回路の側面図である。ボール
端子１１は、ＰＷＢ基板２にハンダ付けされる。尚、図
１においてボール端子１１，１１，…は図示を省略して
いる。また、ＢＧＡパッケージ３は中央部にシリコンウ
ェハ４が配置されている。
ージ１は、ＢＧＡ基板２及びＢＧＡパッケージ３を有す
る。ＢＧＡ基板２には、図２に示すようにボール端子１
１，１１，…が形成される。図２は、本発明の第１実施
形態による表面実装用集積回路の側面図である。ボール
端子１１は、ＰＷＢ基板２にハンダ付けされる。尚、図
１においてボール端子１１，１１，…は図示を省略して
いる。また、ＢＧＡパッケージ３は中央部にシリコンウ
ェハ４が配置されている。
【００１０】上記ＢＧＡ基板にはプローブ用パッド６が
形成され、リードワイヤ５によってシリコンウェハ４と
電気的に接続されている。プローブ用パッド６は、対応
するボール端子１１が配される位置に設定される。ま
た、上記ＢＧＡ基板にはハンダ付け用パッド７が形成さ
れ、リードワイヤ８によってシリコンウェハ４と電気的
に接続されている。ハンダ付け用パッド７は対応するボ
ール端子１１が配される位置に設定される。また、ハン
ダ付け用パッド７は、リード線１０をハンダ９でハンダ
付けできる大きさに設定される。
形成され、リードワイヤ５によってシリコンウェハ４と
電気的に接続されている。プローブ用パッド６は、対応
するボール端子１１が配される位置に設定される。ま
た、上記ＢＧＡ基板にはハンダ付け用パッド７が形成さ
れ、リードワイヤ８によってシリコンウェハ４と電気的
に接続されている。ハンダ付け用パッド７は対応するボ
ール端子１１が配される位置に設定される。また、ハン
ダ付け用パッド７は、リード線１０をハンダ９でハンダ
付けできる大きさに設定される。
【００１１】通常、シリコンウエハ４とボール端子１１
とはリードワイヤで電気的に接続されている。本実施形
態ではボール端子１１が配置される箇所のＢＧＡ基板２
上にプローブ用パッド６を設けることによって、評価時
に波形等を確認する場合、プローブ用パッド６はオシロ
スコープ等のプローブを接触させて波形等を確認するこ
とができる。
とはリードワイヤで電気的に接続されている。本実施形
態ではボール端子１１が配置される箇所のＢＧＡ基板２
上にプローブ用パッド６を設けることによって、評価時
に波形等を確認する場合、プローブ用パッド６はオシロ
スコープ等のプローブを接触させて波形等を確認するこ
とができる。
【００１２】ハンダ付け用パッド７は、対応するボール
端子１１が配置される箇所のＢＧＡ基板２上に設けられ
る。従って、技術改造が発生した場合、ハンダ付け用パ
ッド７を利用し、リード線１０をハンダ付けすることが
できる。
端子１１が配置される箇所のＢＧＡ基板２上に設けられ
る。従って、技術改造が発生した場合、ハンダ付け用パ
ッド７を利用し、リード線１０をハンダ付けすることが
できる。
【００１３】〔第２実施形態〕次に、本発明の第２実施
形態による表面実装用集積回路について図面を参照して
詳細に説明する。図３は、本発明の第２実施形態による
表面実装用集積回路の底面の構成図である。
形態による表面実装用集積回路について図面を参照して
詳細に説明する。図３は、本発明の第２実施形態による
表面実装用集積回路の底面の構成図である。
【００１４】図３において、２２はＢＧＡ基板、１２は
シリコンウェハである。図３を参照すると、部品実装用
パッド１３，１５がＢＧＡ基板２２上に設けられてい
る。部品実装用パッド１３，１５はボール端子１６のダ
ンピング抵抗１４用のパッドである。部品実装用パッド
１３にはボール端子１６が接続されている。シリコンウ
エハ１２から出力される信号は、ダンピング抵抗１４を
通過してＢＧＡ基板２２の裏面のボール端子１６から外
部へ出力される。
シリコンウェハである。図３を参照すると、部品実装用
パッド１３，１５がＢＧＡ基板２２上に設けられてい
る。部品実装用パッド１３，１５はボール端子１６のダ
ンピング抵抗１４用のパッドである。部品実装用パッド
１３にはボール端子１６が接続されている。シリコンウ
エハ１２から出力される信号は、ダンピング抵抗１４を
通過してＢＧＡ基板２２の裏面のボール端子１６から外
部へ出力される。
【００１５】また、部品実装用パッド１７，２１はパス
コンデンサ１８用のパッドである。シリコンウエハ１２
からの電源信号及びグランド信号は部品実装用パッド１
７，２１を介して、ＢＧＡ基板２２裏側のボール端子１
９，２０に接続される。従来はシリコンウエハからリー
ドワイヤを介して、ボール端子に接続されていたため、
信号ラインにダンピング抵抗を入れようとした場合、Ｐ
ＷＢプリント基板上にあらかじめダンピング抵抗用のパ
ッドと配線を用意しておく必要があった。本実施形態で
はＢＧＡ上にダンピング抵抗を有することができるた
め、配線長が短くなりダンピング抵抗のより有効な活用
が可能となる。これらの実施例は、ＰＷＢプリント基板
の有効利用できるという新たな効果を有する。
コンデンサ１８用のパッドである。シリコンウエハ１２
からの電源信号及びグランド信号は部品実装用パッド１
７，２１を介して、ＢＧＡ基板２２裏側のボール端子１
９，２０に接続される。従来はシリコンウエハからリー
ドワイヤを介して、ボール端子に接続されていたため、
信号ラインにダンピング抵抗を入れようとした場合、Ｐ
ＷＢプリント基板上にあらかじめダンピング抵抗用のパ
ッドと配線を用意しておく必要があった。本実施形態で
はＢＧＡ上にダンピング抵抗を有することができるた
め、配線長が短くなりダンピング抵抗のより有効な活用
が可能となる。これらの実施例は、ＰＷＢプリント基板
の有効利用できるという新たな効果を有する。
【００１６】
【発明の効果】以上、説明したように、本発明によれ
ば、半導体集積回路を備えＢＧＡ型のパッケージングが
された表面実装用集積回路であって、ＢＧＡ基板上に前
記半導体集積回路と電気的に接続されたプローブ用パッ
ドを形成したので、評価時に波形等を確認する場合、Ｐ
ＷＢプリント基板にテストパッドをあらかじめ設ける必
要がなく、端子に直接オシロスコープ等のプローブを接
触させて波形等を確認することができるという効果があ
る。
ば、半導体集積回路を備えＢＧＡ型のパッケージングが
された表面実装用集積回路であって、ＢＧＡ基板上に前
記半導体集積回路と電気的に接続されたプローブ用パッ
ドを形成したので、評価時に波形等を確認する場合、Ｐ
ＷＢプリント基板にテストパッドをあらかじめ設ける必
要がなく、端子に直接オシロスコープ等のプローブを接
触させて波形等を確認することができるという効果があ
る。
【００１７】また、本発明は、半導体集積回路を備えＢ
ＧＡ型のパッケージングがされた表面実装用集積回路で
あって、ＢＧＡ基板上に前記半導体集積回路と電気的に
接続されたハンダ付け用パッドを形成したので、技術改
造が発生した場合、ＰＷＢ基板にパターン及びハンダ付
け用のパッドを設ける必要がなく、ＢＧＡの端子にハン
ダ付けすることができるという効果がある。
ＧＡ型のパッケージングがされた表面実装用集積回路で
あって、ＢＧＡ基板上に前記半導体集積回路と電気的に
接続されたハンダ付け用パッドを形成したので、技術改
造が発生した場合、ＰＷＢ基板にパターン及びハンダ付
け用のパッドを設ける必要がなく、ＢＧＡの端子にハン
ダ付けすることができるという効果がある。
【図１】 本発明の第１実施形態による表面実装用集積
回路の底面の構成図である。
回路の底面の構成図である。
【図２】 本発明の第１実施形態による表面実装用集積
回路の側面図である。
回路の側面図である。
【図３】 本発明の第２実施形態による表面実装用集積
回路の底面の構成図である。
回路の底面の構成図である。
２ ＢＧＡ基板 ４ シリコンウェハ（半導体集
積回路） ６ プローブ用パッド ９ ハンダ付け用パッド １１，１６，１９，２０ ボール端子
積回路） ６ プローブ用パッド ９ ハンダ付け用パッド １１，１６，１９，２０ ボール端子
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/60 Ｈ０１Ｌ 21/92 ６２１Ａ
Claims (6)
- 【請求項１】 半導体集積回路を備えＢＧＡ型のパッケ
ージングがされた表面実装用集積回路であって、ＢＧＡ
基板上に前記半導体集積回路と電気的に接続されたプロ
ーブ用パッドが形成されたことを特徴とする表面実装用
集積回路。 - 【請求項２】 半導体集積回路を備えＢＧＡ型のパッケ
ージングがされた表面実装用集積回路であって、ＢＧＡ
基板上に前記半導体集積回路と電気的に接続されたハン
ダ付け用パッドが形成されたことを特徴とする表面実装
用集積回路。 - 【請求項３】 半導体集積回路を備えＢＧＡ型のパッケ
ージングがされた表面実装用集積回路であって、ＢＧＡ
基板上に前記半導体集積回路と電気的に接続されたプロ
ーブ用パッドと、前記半導体集積回路と電気的に接続さ
れたハンダ付け用パッドが共に形成されたことを特徴と
する表面実装用集積回路。 - 【請求項４】 半導体集積回路を備えＢＧＡ型のパッケ
ージングがされた表面実装用集積回路であって、ＢＧＡ
基板上に前記半導体集積回路と電気的に接続された部品
実装用パッドと、当該部品実装用パッドに電気的に接続
されたボール端子とが形成されたことを特徴とする表面
実装用集積回路。 - 【請求項５】 前記プローブ用パッドは、予めボール端
子が配置される位置に形成されていることを特徴とする
請求項１記載の表面実装用集積回路。 - 【請求項６】 前記ハンダ付け用パッドは、予めボール
端子が配置される位置に形成されていることを特徴とす
る請求項２記載の表面実装用集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9349715A JPH11186435A (ja) | 1997-12-18 | 1997-12-18 | 表面実装用集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9349715A JPH11186435A (ja) | 1997-12-18 | 1997-12-18 | 表面実装用集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11186435A true JPH11186435A (ja) | 1999-07-09 |
Family
ID=18405615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9349715A Pending JPH11186435A (ja) | 1997-12-18 | 1997-12-18 | 表面実装用集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11186435A (ja) |
-
1997
- 1997-12-18 JP JP9349715A patent/JPH11186435A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970030750A (ko) | 반도체장치 및 그것을 사용한 전자장치 | |
| EP1895586A3 (en) | Semiconductor package substrate | |
| KR970013236A (ko) | 금속 회로 기판을 갖는 칩 스케일 패키지 | |
| JP2907127B2 (ja) | マルチチップモジュール | |
| US6320136B1 (en) | Layered printed-circuit-board and module using the same | |
| JP3166490B2 (ja) | Ｂｇａ型半導体装置 | |
| US6949823B2 (en) | Method and apparatus for high electrical and thermal performance ball grid array package | |
| KR960035997A (ko) | 반도체 패키지 및 그 제조방법 | |
| JPH11186435A (ja) | 表面実装用集積回路 | |
| US6521478B2 (en) | Method for manufacturing a low-profile semiconductor device | |
| JPH11112121A (ja) | 回路モジュール及び回路モジュールを内蔵した電子機器 | |
| JP2000260661A (ja) | チップ部品およびチップ部品実装基板 | |
| JPH0555719A (ja) | 回路基板装置 | |
| JPH08220188A (ja) | 半導体装置用ソケット | |
| JPH01150332A (ja) | プリント回路基板 | |
| JPH04102366A (ja) | ２チップ回路の実装構造 | |
| JPS62134939A (ja) | 混成集積回路 | |
| JPS63119288A (ja) | 回路基板 | |
| JPH09307200A (ja) | 半導体装置の評価用プリント基板 | |
| JP2000138315A (ja) | Ｂｇａ型ｉｃ及びｂｇａ型ｉｃの製造方法 | |
| JPH04181748A (ja) | Ｔａｂテープ | |
| JPH0982557A (ja) | バイパスコンデンサ | |
| JPH04352461A (ja) | 集積回路基板の実装構造 | |
| JPS63285962A (ja) | 表面実装電子部品の電極 | |
| GB2409346A (en) | Stacked memory card |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991221 |