JPH11186433A - 半導体装置の多層配線構造 - Google Patents

半導体装置の多層配線構造

Info

Publication number
JPH11186433A
JPH11186433A JP9347914A JP34791497A JPH11186433A JP H11186433 A JPH11186433 A JP H11186433A JP 9347914 A JP9347914 A JP 9347914A JP 34791497 A JP34791497 A JP 34791497A JP H11186433 A JPH11186433 A JP H11186433A
Authority
JP
Japan
Prior art keywords
wiring
plug
semiconductor device
hole
multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9347914A
Other languages
English (en)
Other versions
JP3221383B2 (ja
Inventor
Yumi Saito
由美 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP34791497A priority Critical patent/JP3221383B2/ja
Priority to KR1019980055384A priority patent/KR100278493B1/ko
Publication of JPH11186433A publication Critical patent/JPH11186433A/ja
Priority to US09/922,737 priority patent/US20030205813A1/en
Application granted granted Critical
Publication of JP3221383B2 publication Critical patent/JP3221383B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226Via connections in a multilevel interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】アルミニウムまたはアルミニウム合金からなる
上層配線とタングステンプラグからなるビアとを有する
ボーダレス配線技術による多層配線構造において、エレ
クトロマイグレーションによって発生したボイドによる
抵抗上昇や断線を防ぎ、寿命を長くする。 【解決手段】上層配線11の厚さをt、配線の長手方向
に沿ったタングステンプラグ12の差し渡し(径)をd
として、t/dを1未満、好ましくは0.75以下とす
ることにより、電流密度が最大になると考えられる点O
を基準として、配線の長手方向に関し、電流密度勾配が
前方側よりも後方側で大きくなるようにする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の多層
配線構造に関し、特に、下層配線(あるいは電極など)
と上層配線とを層間絶縁膜中に形成されタングステン
(W)プラグなどの導電性材料によって接続するととも
に、上層配線として例えばアルミニウム(Al)を使用
する多層配線構造に関する。
【0002】
【従来の技術】半導体装置、特に集積回路(IC)や大
規模集積回路(LSI)では、層間絶縁膜をはさんで下
層配線や電極と上層配線とを配置した多層配線構造が用
いられており、多層配線構造では、必要に応じて、下層
配線と上層配線とが層間絶縁膜を介して重なるところの
層間絶縁膜に孔部を設けて導電性物質を充填し、下層配
線と上層配線とを電気的に接続している。このような多
層配線構造は、まず下層配線(あるいは電極)を形成
し、下層配線を含む面上に層間絶縁膜を形成し、接続点
において層間絶縁膜に孔部(スルーホール、コンタクト
ホール、ビアホールなどと呼ばれる)を形成してこの孔
部内に導電性材料からなるプラグ(ビア)を下層配線と
電気的に接続するように充填し、その後、プラグと電気
的に接続するように上層配線を設けることによって、形
成することができる。なお、配線幅が広く孔部の直径を
大きくできる場合には、プラグを設けることなく、上層
配線の形成時に上層配線の材料によって孔部内が充填さ
れるようにしてもよい。また、この工程を繰り返し実行
することによって、配線層の数が3層あるいはそれ以上
の多層配線構造とすることができる。
【0003】上述したような多層配線構造において、上
層配線を構成する材料としては、アルミニウムあるいは
アルミニウム合金が広く使用されている。また、層間絶
縁膜内に形成するプラグとしては、例えば、タングステ
ンなどが使用されている。
【0004】ところで、半導体装置における集積度の向
上などに伴い、各層の配線パターンの微細化が進行して
いる。従来は、上層配線と下層配線と孔部との目合わせ
の誤差や信頼性の向上を考慮して、接続点(孔部が形成
されるべき場所)の部分だけ上層配線の配線幅を太く
し、この配線幅が太くなったところのほぼ中心に孔部が
形成されるようにしていた。しかしながら、一部にせよ
配線幅が太くなっていることは、その太い幅の部分を基
準に配線間隔などを決定することになるので、配線密度
の向上の妨げとなり、ひいては半導体装置の集積度の向
上の妨げともなる。半導体装置の高集積化に対応して配
線ピッチを極小化すると、配線間隔と配線幅がほぼ同等
となるため、接続点にに対応した配線の太らせはなくさ
なけれならない。また、孔部の径も、配線からはみださ
ないという条件下でなるべく大きくすることが求められ
てきている。
【0005】そこで、最近、ボーダレスビア配線技術と
呼ばれる、孔部(ビア)の形成部において上層配線の幅
を太くすることなく、上層配線の幅とほぼ同じ直径のビ
アを設ける技術が採用されるようになってきた。ボーダ
レスビア配線技術による多層配線構造では、一般に、ビ
ア内のプラグをタングステンで構成し、上層配線をアル
ミニウムかアルミニウム合金で構成する。図6(a)はボ
ーダレスビア配線技術によらない従来の多層配線構造で
のアルミニウム配線層71(上層配線)とビア72との
位置関係を示す上面図であり、図6(b)はボーダレスビ
ア配線技術による多層配線構造でのアルミニウム配線層
71(上層配線)とビア72との位置関係を示す上面図
である。
【0006】アルミニウム配線とタングステンプラグを
用いる場合一般にいえることであるが、ボーダレスビア
配線技術を採用した場合、エレクトロマイグレーション
によるアルミニウム配線(特に上層配線)の抵抗上昇や
断線が無視できないという問題点がある。アルミニウム
配線とタングステンプラグとの界面ではエレクトロマイ
グレーションによるアルミニウム原子の流れが不連続と
なるため、空孔(ベーカンシー)の発生が起こり、この
空孔が核成長することによってボイドが発生し、不良へ
とつながる。図7(a)はエレクトロマイグレーションに
よる不良の発生を説明する模式断面図である。層間絶縁
膜81にビアホールが形成されてそこにタングステンプ
ラグ82が充填されており、このタングステンプラグ8
2を介してAl(アルミニウム)合金からなる下層配線
83と、同じくAl合金からなる上層配線84とが電気
的に接続しているものとし、上層配線84から下層配線
83に向かって電流が流れるものとする。上層配線84
はビアホールの位置で終端しており(上層配線84のみ
について見ればビアホールの位置で行き止まりとなって
おり)、上層配線84において、電流の経路に関して遠
方の方向を前方と呼ぶことにする。すると、上層配線8
4において、図示斜線部で示すように、タングステン/
アルミニウム界面などからエレクトロマイグレーション
によるボイド85が発生する。ボーダレスビア配線技術
を用いる場合には、ビア近傍でのアルミニウムの体積が
小さいので、エレクトロマイグレーションによって不具
合が生じるまでの寿命(EM寿命)が劣化する。
【0007】また、このような不良に対し、ビア近傍の
アルミニウム層からアルミニウム原子が補われる現象が
あり(あるいは、空孔がビア部から拡散して移動す
る)、これはリザバー効果と呼ばれている。リザバー効
果により、ビア部でのボイド発生までの時間が長くな
り、EM寿命が長くなる。従来の多層配線構造では、ビ
ア近傍でのアルミニウム配線の太らせ部分がリザバーと
して機能していた。しかしながらボーダレスビア配線で
は、リザバーがなくなるために、従来の配線に比べてE
M寿命が短くなるのは避けられなかった。ただし、配線
の長手方向への延長もリザバーとしての効果があること
が分かっており、そこで、図7(b)に示すように、ボー
ダレスビア配線において、アルミニウム合金からなる上
層配線84をビアホール位置からさらに後方に延長して
リザバー86を形成することが行われるようになってき
た。このようにリザバー86を設けた場合、電流がほと
んど(全く)流れていないリザバー部からボイドが発生
して成長し、このボイドがビア部に達したときに初めて
不良となるため、リザバーがないときによりもEM寿命
が長くなり、上層配線84の耐EM特性が向上する。
【0008】しかしながら、リザバー86を設けたとし
ても、図7(c)に示すように、上層配線84とプラグ8
2との接続位置よりも前方側でボイド85が生成して断
線が発生することがあり、そのような場合にはEM寿命
を長くすることはできない。
【0009】
【発明が解決しようとする課題】本発明の目的は、エレ
クトロマイグレーションによって発生したボイド等によ
る抵抗上昇や断線が防止され、EM寿命が長い上層配線
を有する半導体装置の多層配線構造を提供することにあ
る。
【0010】
【課題を解決するための手段】本発明者は、リザバー効
果が生じる理由を詳細に検討し、本発明を完成するに至
った。リザバー効果が生じる原因として、濃度勾配によ
る空孔の拡散が挙げられる。層間絶縁膜内にほぼ垂直に
設けられた孔部(ビアホール)がプラグで充填されてい
るとし、層間絶縁膜上に設けられた配線に対し、上述の
図7に示すように、プラグの上面と配線の一端側の底面
とが接合している場合を考える。配線の底面での電流密
度は、プラグと配線との接合領域内の点のうち、図にお
いて電流が折れ曲がるコーナ部分の最内角の点(後述の
図1では点O)、すなわち、プラグでの最前方の点で最
大となり、この点の位置での空孔発生が多くなる。ここ
で発生した空孔はその濃度勾配によって拡散する。従来
の、ビア形成位置で配線幅を太らせるものの場合(図6
(a)に示すもののような場合)、配線を太らせた方向に
電流密度勾配が生じ、この電流密度勾配に沿って空孔が
拡散するため、リザバー効果が顕著になると考えられ
る。ボーダレスビア配線の場合も、配線長手方向に延長
したリザバーをより効果的にするには、空孔がリザバー
方向(後方)に拡散するような電流密度分布にする必要
がある。そこで本発明者は、孔部を有する層間絶縁膜
と、層間絶縁膜上に形成され第1の端部と第2の端部と
を有する帯状の配線と、孔部内に充填され導電性材料か
らなり一端が第1の端部側で配線と接合するプラグとを
有し、配線の第2の端部側とプラグの他端側との間で電
気的接続を確立する半導体装置の多層配線構造におい
て、配線の第1の端部側を後方、第2の端部側を前方と
し、配線の第2の端部側からプラグの他端側へ電流を流
した場合に、配線と前記プラグとの接合領域内の点のう
ち最も電流密度が大きくなる点を基準として、配線の長
手方向に関し、前方側よりも後方側の方が電流密度勾配
が大きくなるように、配線及びプラグの材質と、配線の
配線幅方向の断面形状とが定められている、半導体装置
の多層配線構造とすることによって、本発明を完成させ
た。したがって、本発明では、配線の後方側に延在する
リザバーを設けることが特に好ましい。
【0011】ここで電流密度勾配が配線方向(前方)の
方が大きいと、空孔拡散がその方向に起きてしまって、
その結果、配線中からボイド発生が起こり、リザバー中
に起こるものと異なってこのボイドは電流経路にあるた
め、即、抵抗上昇につながり、ひいては断線につなが
る。前方側の方が電流密度勾配が大きい場合には、後方
側にリザバーを設けてもその効果が得られなくなるので
ある。
【0012】本発明者によって見いだされた具体的数値
を挙げれば、配線がアルミニウムまたはアルミニウム合
金からなり、プラグがタングステンからなる場合、配線
の長手方向に沿ったプラグの差し渡しをdとし、配線の
厚さをtとするとき、t/dを1未満とする。好ましく
は、t/d≦0.75であるようにする。また、配線の
後方側への延在部分つまりリザバー部分を設けることが
好ましく、リザバー部分の長さは0.2μm以上である
ようにするとよい。
【0013】本発明において、孔部とは層間接続のため
に層間絶縁膜に開口されるものを総称したものであっ
て、一般に、ビアホール、コンタクトホール、スルーホ
ールなどと呼ばれるもののことである。本発明では、こ
の孔部内に導電性物質(例えばタングステンなど)から
なるプラグを充填し、プラグの上面と層間絶縁膜上の配
線の底面とが電気的に接合するようにして、多層配線構
造を形成している。その際、孔部の形状とプラグの形状
は一致しているものと考えてよい。孔部(ビア)の上面
形状は、通常、矩形あるいは円形、楕円形である。微細
加工上の限界から、矩形のビアのつもりとして形成して
も、1辺の長さが0.5μm以下程度になると、角部が
かなり丸みを帯びてくるようになり、だんだん、円形、
楕円形のビアとの区別がつきにくくなってくる。本発明
において、プラグの差し渡しとは、配線方向に平行な辺
を持つ矩形の孔部にプラグを形成する場合であれば、そ
の孔部の辺の長さのことであり、楕円形や円形の孔部に
プラグを形成する場合であれば、その孔部の径のことで
ある。本発明では、楕円形のビアのように、配線幅方向
のプラグの差し渡しが、配線の長手方向に沿ったプラグ
の差し渡しと異なっていてもよい。むしろ、上述のt/
dの値を所望のものとするために、積極的に楕円形や長
方形のプラグとすることができる。
【0014】
【発明の実施の形態】次に、本発明の好ましい実施の形
態について、図面を参照して説明する。図1(a)は、多
層配線構造における上層配線とビアとの関係を示す上面
図、図2(b)は、多層配線構造を示す模式断面図であ
る。
【0015】この多層配線構造は、アルミニウムあるい
はアルミニウム合金(典型的には、アルミニウムに少量
の銅を含有させた)からなる帯状の上層配線11を層間
絶縁膜14上に形成したものであって、上層配線11の
一端側にボーダレスビア配線構造となるように、ビア1
2が形成されている。ビア12は、層間絶縁膜14に略
矩形の孔部(ビアホール)を形成してそこにタングステ
ンを充填してタングステンプラグとしたものである。ビ
アホールは層間絶縁膜14の表面に対してほぼ垂直に延
びている。ビア12の上面(一端)は層間絶縁膜14の
表面と同じレベルにあって、上層配線11の底面と接合
し、上層配線11とビア12との間で電気的な接続が確
立している。ビア12の他端は、不図示の下層配線に接
合し、これによって、上層配線11と下層配線との層間
接続が確立している。
【0016】図において、上層配線11の配線幅はwで
表されており、ビア12の配線幅方向の差し渡しもwと
なっている。また、ビア12の配線長手方向の差し渡し
はdである。ビア12の前端部(ビア12と上層配線1
1との接合部分のうち最も前方側の位置)が点Oで表さ
れている。上層配線11の配線幅方向の断面形状は矩形
であり、上層配線11の厚さはtである。上層配線11
は、後方側にも延在してリザバー13を形成しており、
リザバー13の延在長は、ビア12の後端部(ビア12
と上層配線11との接合部分のうち最も後方側の位置)
からkである。
【0017】この多層配線構造では、上層配線11の厚
さtとビア12の配線長手方向の差し渡しdとの比t/
dが1未満、好ましくは0.75以下となっている。こ
の多層配線構造では、上層配線11での電流密度を考え
ると、ビア12の前端部(点O)の位置で最大となる
が、t/dをここで述べたように設定したことにより、
電流密度勾配が点Oを基準として前方側よりも後方側で
大きくなるため、点Oの近傍で発生した空孔が後方側へ
と拡散するようになり、ボイドの発生による配線抵抗の
上昇や断線が抑制される。
【0018】図2は、図1に示す多層配線構造でのt/
dの値と電流密度との関係をシミュレーションした結果
を示すグラフである。ここでは、上層配線11の底面の
位置(図1での太線の位置)での電流密度を、上層配線
11の長手方向に沿って計算した。上層配線11とし
て、シリコンが1重量%、銅が0.5重量%、残りがア
ルミニウムからなるアルミニウム合金を用いるものとし
て、シミュレーションを行った。距離の原点としては、
上述の点Oを用いた。ビア12の径(配線長手方向の差
し渡し)dは0.4μmに固定し、配線膜厚tを300
nm、400nm、450nm、500nmと変化させ
て、電流密度を求めた。配線幅wは、0.45μmとし
た。電流密度Iの基準としては、十分に遠方の位置での
電流密度I 0を用い、I/I0と規格化した電流密度を縦
軸に示した。電流密度勾配は、電流密度のグラフの傾き
で表される。
【0019】図2から分かるように、t/dが0.75
(Aの場合)及び1(Bの場合)のときには、前方側よ
りも後方側で電流密度勾配が大きくなるのに対し、t/
dが1.125(Cの場合)及び1.5(Dの場合)の時
には、前方側と後方側とで電流密度勾配にほとんど差が
なくなる。以上より、t/dを1未満とし、好ましくは
0.75以下とすべきことがわかる。
【0020】次に、リザバー13を設けることの効果に
ついて検討した。図3及び図4は、リザバー13の長さ
kを0(リザバーを設けない)、0.2μm及び1.0μ
mとしたときの時間と累積不良率との関係を示したもの
である。配線幅wは0.45μm、ビア12の径(配線
長手方向の差し渡し)dは0.4μmとし、配線膜厚t
については300nm(t/d=0.75)と500n
m(t/d=1.25)として、10個チェーンのビア
を構成し、試験温度200℃、不良判定条件は抵抗上昇
10%とした。
【0021】図3及び図4から分かるように、リザバー
がないと、0.2μmのリザバーを設けた場合に比べ、
かなり寿命が短くなっている。加工精度上の問題により
ビアと配線端がきちんと位置決めできていない影響もあ
るが、リザバーがない場合に寿命が短くなるのは、拡散
する空孔の行き場としてのリザバーの効果が顕著である
ことを示している。また、リザバーとして長さ0.2μ
mよりも1.0μmのものを設けた方が寿命が長くなっ
ている。t/d=0.75のものとt/d=1.25のも
のとを比較すると、t/d=0.75のものでは、リザ
バーが長くなると寿命が長くなる上に、寿命のばらつき
は小さいままである。これに対し、t/d=1.25の
ものでは、リザバーが長くなると寿命のばらつきが大き
くなっている。信頼性の観点からは、寿命のばらつきが
小さいことが好ましいので、そのことからも、t/d=
0.75のものの方が優れていることが分かる。
【0022】図5は、図2と同様のシミュレーションを
行った結果を示すグラフであるが、配線膜厚tは450
nmで固定し、その代わり、ビア12の径(配線長手方
向の差し渡し)dを0.4μm(Aの場合)と0.6μm
(Bの場合)としてt/dを変化させた場合に、電流密
度分布がどうなるかを示したものである。同じ配線膜厚
に対しても、ビアを長くすることで、すなわちt/dを
小さくすることで、ビア前方の電流密度勾配が後方側よ
りも大きくなる傾向が得られた。
【0023】
【発明の効果】以上説明したように本発明は、上層配線
の厚さをt、配線の長手方向に沿ったプラグの差し渡し
(径)をdとして、t/dを1未満、好ましくは0.7
5以下とすることにより、電流密度が最大になると考え
られる点Oを基準として、配線の長手方向に関し、電流
密度勾配が前方側よりも後方側で大きくなり、これによ
って空孔が後方側に拡散するようになるので、エレクト
ロマイグレーションによるボイドの発生による不具合が
抑制されるという効果がある。
【図面の簡単な説明】
【図1】(a)は、多層配線構造における上層配線とビア
との関係を示す上面図、(b)は、多層配線構造を示す模
式断面図である。
【図2】上層配線での電流密度の長手方向に関する分布
のシミュレーション結果を示すグラフである。
【図3】リザバーの長さと累積不良率との関係を示すグ
ラフである。
【図4】リザバーの長さと累積不良率との関係を示すグ
ラフである。
【図5】上層配線での電流密度の長手方向に関する分布
のシミュレーション結果を示すグラフである。
【図6】(a)はボーダレスビア配線技術によらない従来
の多層配線構造における上層配線とビア(層間の接続
部)との関係を示す上面図、(b)はボーダレス配線にお
ける上層配線とビアとの関係を示す上面図である。
【図7】(a)〜(c)は、従来のボーダレスビア配線におけ
るボイドの発生を説明する模式断面図である。
【符号の説明】
11 上層配線 12 ビア 13 リザバー 14 層間絶縁膜

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 孔部を有する層間絶縁膜と、前記層間絶
    縁膜上に形成され第1の端部と第2の端部とを有する帯
    状の配線と、前記孔部内に充填され導電性材料からなり
    一端が前記第1の端部側で前記配線と接合するプラグと
    を有し、前記配線の前記第2の端部側と前記プラグの他
    端側との間で電気的接続を確立する半導体装置の多層配
    線構造において、 前記配線の前記第1の端部側を後方、前記第2の端部側
    を前方とし、 前記配線の前記第2の端部側から前記プラグの他端側へ
    電流を流した場合に、前記配線と前記プラグとの接合領
    域内の点のうち最も電流密度が大きくなる点を基準とし
    て、前記配線の長手方向に関し、前記前方側よりも前記
    後方側の方が電流密度勾配が大きくなるように、前記配
    線及び前記プラグの材質と、前記配線の配線幅方向の断
    面形状とが定められている、半導体装置の多層配線構
    造。
  2. 【請求項2】 前記プラグの前記配線幅方向の差し渡し
    が前記配線の配線幅と実質的に同等である請求項1に記
    載の半導体装置の多層配線構造。
  3. 【請求項3】 前記配線がアルミニウムまたはアルミニ
    ウム合金からなり、前記プラグがタングステンからなる
    請求項1または2に記載の半導体装置の多層配線構造。
  4. 【請求項4】 孔部を有する層間絶縁膜と、前記層間絶
    縁膜上に形成され第1の端部と第2の端部とを有しアル
    ミニウムまたはアルミニウム合金からなる帯状の配線
    と、タングステンからなり前記孔部内に充填され一端が
    前記第1の端部側で前記配線と接合するプラグとを有
    し、前記配線の前記第2の端部側と前記プラグの他端側
    との間で電気的接続を確立する半導体装置の多層配線構
    造において、 前記プラグの前記配線幅方向の差し渡しが前記配線の配
    線幅と実質的に同等であってボーダレスビア配線構造を
    有し、 前記配線の長手方向に沿った前記プラグの差し渡しをd
    とし、前記配線の厚さをtとするとき、 t/d<1 であることを特徴とする半導体装置の多層配線構造。
  5. 【請求項5】 t/d≦0.75である請求項4に記載
    の半導体装置の多層配線構造。
  6. 【請求項6】 前記配線の前記第1の端部側を後方、前
    記第2の端部側を前方として、前記配線と前記プラグと
    の接合領域よりさらに前記後方側に前記配線が延在す
    る、請求項5に記載の半導体装置の多層配線構造。
  7. 【請求項7】 前記後方側への前記配線の延在長が、
    0.2μm以上である請求項6に記載の半導体装置の多
    層配線構造。
  8. 【請求項8】 前記配線幅方向の前記プラグの差し渡し
    が、前記配線の長手方向に沿った前記プラグの差し渡し
    と異なる請求項4乃至7いずれか1項に記載の半導体装
    置の多層配線構造。
JP34791497A 1997-12-17 1997-12-17 半導体装置の多層配線構造 Expired - Fee Related JP3221383B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP34791497A JP3221383B2 (ja) 1997-12-17 1997-12-17 半導体装置の多層配線構造
KR1019980055384A KR100278493B1 (ko) 1997-12-17 1998-12-16 반도체 집적 회로 장치내에 통합되고 큰 전기적 이동 현상 저항을 가진 다층 배선 구조
US09/922,737 US20030205813A1 (en) 1997-12-17 2001-08-07 Method of forming a multi-layered wiring structure incorporation in semiconductor intergrated circuit device and having large electromigration resistance.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34791497A JP3221383B2 (ja) 1997-12-17 1997-12-17 半導体装置の多層配線構造

Publications (2)

Publication Number Publication Date
JPH11186433A true JPH11186433A (ja) 1999-07-09
JP3221383B2 JP3221383B2 (ja) 2001-10-22

Family

ID=18393469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34791497A Expired - Fee Related JP3221383B2 (ja) 1997-12-17 1997-12-17 半導体装置の多層配線構造

Country Status (3)

Country Link
US (1) US20030205813A1 (ja)
JP (1) JP3221383B2 (ja)
KR (1) KR100278493B1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156657A (ja) * 2004-11-29 2006-06-15 Renesas Technology Corp 半導体装置及び半導体記憶装置の製造方法
US7245019B2 (en) 2002-09-20 2007-07-17 Hitachi, Ltd. Semiconductor device with improved wiring arrangement utilizing a projecting portion and a method of manufacturing the same
JP2010187005A (ja) * 2010-03-30 2010-08-26 Fujitsu Semiconductor Ltd 複数の配線層を有する半導体回路の端子層設定に用いられる端子延長用コンポーネント
JP2014052832A (ja) * 2012-09-06 2014-03-20 Hirosaki Univ ビア接続の多層配線の信頼性を評価する信頼性評価シミュレーションプログラム、ビア接続の多層配線の許容電流密度向上方法およびビア接続の多層配線
JP2017521871A (ja) * 2014-07-24 2017-08-03 クアルコム,インコーポレイテッド 金属ラインおよびビアのマトリクスの挿入によるエレクトロマイグレーション、突入電流効果、ir電圧降下、およびジッタの軽減

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030050788A (ko) * 2001-12-19 2003-06-25 주식회사 하이닉스반도체 반도체 소자의 금속 배선
KR20030050787A (ko) * 2001-12-19 2003-06-25 주식회사 하이닉스반도체 반도체 소자의 금속 배선
US8664050B2 (en) * 2012-03-20 2014-03-04 International Business Machines Corporation Structure and method to improve ETSOI MOSFETS with back gate

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7245019B2 (en) 2002-09-20 2007-07-17 Hitachi, Ltd. Semiconductor device with improved wiring arrangement utilizing a projecting portion and a method of manufacturing the same
JP2006156657A (ja) * 2004-11-29 2006-06-15 Renesas Technology Corp 半導体装置及び半導体記憶装置の製造方法
JP2010187005A (ja) * 2010-03-30 2010-08-26 Fujitsu Semiconductor Ltd 複数の配線層を有する半導体回路の端子層設定に用いられる端子延長用コンポーネント
JP2014052832A (ja) * 2012-09-06 2014-03-20 Hirosaki Univ ビア接続の多層配線の信頼性を評価する信頼性評価シミュレーションプログラム、ビア接続の多層配線の許容電流密度向上方法およびビア接続の多層配線
JP2017521871A (ja) * 2014-07-24 2017-08-03 クアルコム,インコーポレイテッド 金属ラインおよびビアのマトリクスの挿入によるエレクトロマイグレーション、突入電流効果、ir電圧降下、およびジッタの軽減

Also Published As

Publication number Publication date
JP3221383B2 (ja) 2001-10-22
KR19990063104A (ko) 1999-07-26
US20030205813A1 (en) 2003-11-06
KR100278493B1 (ko) 2001-02-01

Similar Documents

Publication Publication Date Title
US20070029677A1 (en) Interconnection structure
US6489684B1 (en) Reduction of electromigration in dual damascene connector
JPH1174268A (ja) 集積回路およびその作製方法
CN102655137B (zh) 电迁移测试结构
KR101557102B1 (ko) 반도체 소자의 금속 연결배선
JP3221383B2 (ja) 半導体装置の多層配線構造
US6329719B1 (en) Semiconductor device
KR100364349B1 (ko) 반도체장치
US8095905B2 (en) Power supply wiring structure
JPH11168102A (ja) 半導体装置
JP2007305939A (ja) 半導体装置および電気ヒューズの切断方法
JP2023514986A (ja) パッケージ基板及びパッケージ構造
JP2004363256A (ja) 半導体装置及び半導体装置の製造方法
US6274934B1 (en) Semiconductor device and method of manufacturing thereof
JP2004247360A (ja) 半導体信頼性評価装置およびその評価方法
CN101677093B (zh) 半导体器件及其设计方法
US5504375A (en) Asymmetric studs and connecting lines to minimize stress
JP2004319745A (ja) 半導体装置およびその製造方法
US8278758B1 (en) Multilevel reservoirs for integrated circuit interconnects
JP2007208077A (ja) 半導体装置
JP4258914B2 (ja) 半導体装置
KR102606198B1 (ko) 전도성 패드들 및 전도성 층들을 갖는 기판
JP2000340654A (ja) 多層配線構造
JP2798049B2 (ja) 半導体装置
JPS63301544A (ja) スタンダ−ドセル方式の半導体集積回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees