JPH11174091A - 電流検出回路 - Google Patents
電流検出回路Info
- Publication number
- JPH11174091A JPH11174091A JP9361692A JP36169297A JPH11174091A JP H11174091 A JPH11174091 A JP H11174091A JP 9361692 A JP9361692 A JP 9361692A JP 36169297 A JP36169297 A JP 36169297A JP H11174091 A JPH11174091 A JP H11174091A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- load
- current detection
- power
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】
【課題】 ヒータ等の電流が時間によって変動する負荷
にあっても最適な条件で過電流を検出することができる
電流検出回路を提供する。 【解決手段】 互いに並列に接続され各々が電流検出用
抵抗１４に流れる電流をオン／オフする電流検出用トラ
ンジスタ３４〜３６を、所定周期の発振信号を出力する
発振手段と発振信号を計数することでオンとする電流検
出用トランジスタを決定する計数手段とを有するゲート
制御回路３０は、負荷１６への電力の供給が開始されて
から時間とともに順次オンに制御し、負荷１６に供給さ
れる電力をオン／オフする出力トランジスタ１１と並列
に接続される電流検出用抵抗１４による電圧降下と基準
電圧源２４とをコンパレータ１８が比較する。発振手段
は負荷１６への電力の供給が開始されると発振を開始す
る。
にあっても最適な条件で過電流を検出することができる
電流検出回路を提供する。 【解決手段】 互いに並列に接続され各々が電流検出用
抵抗１４に流れる電流をオン／オフする電流検出用トラ
ンジスタ３４〜３６を、所定周期の発振信号を出力する
発振手段と発振信号を計数することでオンとする電流検
出用トランジスタを決定する計数手段とを有するゲート
制御回路３０は、負荷１６への電力の供給が開始されて
から時間とともに順次オンに制御し、負荷１６に供給さ
れる電力をオン／オフする出力トランジスタ１１と並列
に接続される電流検出用抵抗１４による電圧降下と基準
電圧源２４とをコンパレータ１８が比較する。発振手段
は負荷１６への電力の供給が開始されると発振を開始す
る。
Description
【０００１】
【発明の属する技術分野】この発明は、ヒータやモータ
等に流れる過電流を検出する際に用いて好適な電流検出
回路に関する。
等に流れる過電流を検出する際に用いて好適な電流検出
回路に関する。
【０００２】
【従来の技術】半導体素子は一般に非定常状態、即ち定
格以上の過電流や過温度に弱く、容易に特性劣化をきた
す。こういった半導体素子としての特性劣化防止のため
には、非定常状態に対する半導体素子の保護回路が必要
となる。
格以上の過電流や過温度に弱く、容易に特性劣化をきた
す。こういった半導体素子としての特性劣化防止のため
には、非定常状態に対する半導体素子の保護回路が必要
となる。
【０００３】従来から半導体素子の保護のために、様々
な過電流検出回路が用いられている。図９は、従来の過
電流検出回路の構成を示す接続図であり、アメリカ合衆
国特許4,553,084号公報にも示されているものである。
な過電流検出回路が用いられている。図９は、従来の過
電流検出回路の構成を示す接続図であり、アメリカ合衆
国特許4,553,084号公報にも示されているものである。
【０００４】図９において、入力端子１２０に入力され
た信号は、ゲート駆動回路１１７を介して出力トランジ
スタ１１１と電流検出用トランジスタ１１３の各々ゲー
ト電極に供給される。
た信号は、ゲート駆動回路１１７を介して出力トランジ
スタ１１１と電流検出用トランジスタ１１３の各々ゲー
ト電極に供給される。
【０００５】またこれら出力トランジスタ１１１と電流
検出用トランジスタ１１３の各々ドレイン電極は、一端
がが電源電圧１１５に接続された負荷１１６の他端と、
出力端１１０で接続されている。
検出用トランジスタ１１３の各々ドレイン電極は、一端
がが電源電圧１１５に接続された負荷１１６の他端と、
出力端１１０で接続されている。
【０００６】出力トランジスタ１１１のソース電極は接
地されている一方、電流検出用トランジスタ１１３のソ
ース電極は電流検出用抵抗１１４を介して接地さている
とともに、コンパレータ１１８の非反転入力端子１１９
に接続されている。
地されている一方、電流検出用トランジスタ１１３のソ
ース電極は電流検出用抵抗１１４を介して接地さている
とともに、コンパレータ１１８の非反転入力端子１１９
に接続されている。
【０００７】コンパレータ１１８の反転入力端子１２１
には基準端子１２２から基準電圧が入力され、コンパレ
ータ１１８の出力信号は検出端子１２３から出力され
る。即ちこの例では、電流検出用トランジスタ１１３と
接続された電流検出用抵抗１１４による電圧降下を基準
電圧と比較して、過電流状態を検出している。
には基準端子１２２から基準電圧が入力され、コンパレ
ータ１１８の出力信号は検出端子１２３から出力され
る。即ちこの例では、電流検出用トランジスタ１１３と
接続された電流検出用抵抗１１４による電圧降下を基準
電圧と比較して、過電流状態を検出している。
【０００８】
【発明が解決しようとする課題】ところが上述のような
例では、検出電流値が一定であるという欠点がある。図
１０は、通常の温度係数を有し発熱を伴う負荷の時間応
答特性の一例を示す図であり、ここではヒータ電流の時
間応答特性を示している。
例では、検出電流値が一定であるという欠点がある。図
１０は、通常の温度係数を有し発熱を伴う負荷の時間応
答特性の一例を示す図であり、ここではヒータ電流の時
間応答特性を示している。
【０００９】図１０に示すように、ヒータ等の負荷には
最初の数秒の間に突入電流と呼ばれる電流が流れ、数秒
から数十秒経過すると定常電流値に落ち着く。この突入
電流は、ヒータが加熱するまでの間は負荷抵抗値が低い
ことにより流れるものであり、ヒータを素早く加熱する
ためには必要な電流である。
最初の数秒の間に突入電流と呼ばれる電流が流れ、数秒
から数十秒経過すると定常電流値に落ち着く。この突入
電流は、ヒータが加熱するまでの間は負荷抵抗値が低い
ことにより流れるものであり、ヒータを素早く加熱する
ためには必要な電流である。
【００１０】従って、検出電流値をこの突入電流値以下
に設定すると、突入電流が流れないためにヒータの温度
上昇が遅れてしまうことになる。一方、突入電流を流す
ために検出電流値を高めに設定すると、設定値が定常電
流値に対してかなり高くなる。このため、もしヒータに
短絡等が発生して大電流が流れ続けると、システムの信
頼性低下等の問題が生じる。
に設定すると、突入電流が流れないためにヒータの温度
上昇が遅れてしまうことになる。一方、突入電流を流す
ために検出電流値を高めに設定すると、設定値が定常電
流値に対してかなり高くなる。このため、もしヒータに
短絡等が発生して大電流が流れ続けると、システムの信
頼性低下等の問題が生じる。
【００１１】この発明は、このような背景の下になされ
たもので、ヒータ等の電流が時間によって変動する負荷
にあっても最適な条件で過電流を検出することができる
電流検出回路を提供することを目的としている。
たもので、ヒータ等の電流が時間によって変動する負荷
にあっても最適な条件で過電流を検出することができる
電流検出回路を提供することを目的としている。
【００１２】
【課題を解決するための手段】上述した課題を解決する
ために、請求項１に記載の発明にあっては、負荷に供給
される電力をオン／オフするパワートランジスタと、前
記パワートランジスタと並列に接続される電流検出抵抗
と、互いに並列に接続され各々が前記電流検出抵抗に流
れる電流をオン／オフする複数のスイッチングトランジ
スタと、前記電流検出抵抗による電圧降下と基準電圧と
を比較する比較手段と、前記負荷への電力の供給が開始
されてから時間とともに順次前記複数のスイッチングト
ランジスタを個々に制御する制御手段とを具備すること
を特徴とする。また、請求項２に記載の発明にあって
は、請求項１に記載の電流検出回路では、互いに並列に
接続され各々が前記電流検出抵抗に流れる電流をオン／
オフする第１から第ｎのスイッチングトランジスタを具
備し、前記制御手段は、前記負荷への電力の供給が開始
されてから所定時間毎に前記第１から第ｎのスイッチン
グトランジスタを順次オンにしていくことを特徴とす
る。また、請求項３に記載の発明にあっては、請求項１
あるいは請求項２に記載の電流検出回路では、前記制御
手段は、所定周期の発振信号を出力する発振手段と、前
記発振信号を計数することでオンとする前記スイッチン
グトランジスタを決定する計数手段とを有することを特
徴とする。また、請求項４に記載の発明にあっては、請
求項３に記載の電流検出回路では、前記発振手段は、前
記負荷への電力の供給が開始されると発振を開始するこ
とを特徴とする。また、請求項５に記載の発明にあって
は、負荷に供給される電力をオン／オフするパワートラ
ンジスタと、前記パワートランジスタと並列に接続され
るトランジスタ抵抗と、前記トランジスタ抵抗による電
圧降下と基準電圧とを比較する比較手段とを具備し、前
記トランジスタ抵抗は、前記負荷への電力の供給が開始
されてから時間とともに所定値まで抵抗値が増加するこ
とを特徴とする。また、請求項６に記載の発明にあって
は、請求項５に記載の電流検出回路では、前記トランジ
スタ抵抗の抵抗値を制御する電圧制御手段を具備し、前
記電圧制御手段は、前記負荷への電力の供給が開始され
てから時間とともに所定値まで出力電圧を変化させるこ
とを特徴とする。また、請求項７に記載の発明にあって
は、負荷に供給される電力をオン／オフするパワートラ
ンジスタと、前記パワートランジスタと並列に接続され
る電流検出抵抗と、前記電流検出抵抗による電圧降下と
可変基準電圧とを比較する比較手段とを具備し、前記可
変基準電圧は、前記負荷への電力の供給が開始されてか
ら時間とともに所定値まで低下することを特徴とする。
ために、請求項１に記載の発明にあっては、負荷に供給
される電力をオン／オフするパワートランジスタと、前
記パワートランジスタと並列に接続される電流検出抵抗
と、互いに並列に接続され各々が前記電流検出抵抗に流
れる電流をオン／オフする複数のスイッチングトランジ
スタと、前記電流検出抵抗による電圧降下と基準電圧と
を比較する比較手段と、前記負荷への電力の供給が開始
されてから時間とともに順次前記複数のスイッチングト
ランジスタを個々に制御する制御手段とを具備すること
を特徴とする。また、請求項２に記載の発明にあって
は、請求項１に記載の電流検出回路では、互いに並列に
接続され各々が前記電流検出抵抗に流れる電流をオン／
オフする第１から第ｎのスイッチングトランジスタを具
備し、前記制御手段は、前記負荷への電力の供給が開始
されてから所定時間毎に前記第１から第ｎのスイッチン
グトランジスタを順次オンにしていくことを特徴とす
る。また、請求項３に記載の発明にあっては、請求項１
あるいは請求項２に記載の電流検出回路では、前記制御
手段は、所定周期の発振信号を出力する発振手段と、前
記発振信号を計数することでオンとする前記スイッチン
グトランジスタを決定する計数手段とを有することを特
徴とする。また、請求項４に記載の発明にあっては、請
求項３に記載の電流検出回路では、前記発振手段は、前
記負荷への電力の供給が開始されると発振を開始するこ
とを特徴とする。また、請求項５に記載の発明にあって
は、負荷に供給される電力をオン／オフするパワートラ
ンジスタと、前記パワートランジスタと並列に接続され
るトランジスタ抵抗と、前記トランジスタ抵抗による電
圧降下と基準電圧とを比較する比較手段とを具備し、前
記トランジスタ抵抗は、前記負荷への電力の供給が開始
されてから時間とともに所定値まで抵抗値が増加するこ
とを特徴とする。また、請求項６に記載の発明にあって
は、請求項５に記載の電流検出回路では、前記トランジ
スタ抵抗の抵抗値を制御する電圧制御手段を具備し、前
記電圧制御手段は、前記負荷への電力の供給が開始され
てから時間とともに所定値まで出力電圧を変化させるこ
とを特徴とする。また、請求項７に記載の発明にあって
は、負荷に供給される電力をオン／オフするパワートラ
ンジスタと、前記パワートランジスタと並列に接続され
る電流検出抵抗と、前記電流検出抵抗による電圧降下と
可変基準電圧とを比較する比較手段とを具備し、前記可
変基準電圧は、前記負荷への電力の供給が開始されてか
ら時間とともに所定値まで低下することを特徴とする。
【００１３】この発明によれば、互いに並列に接続され
各々が電流検出抵抗に流れる電流をオン／オフする複数
のスイッチングトランジスタを、所定周期の発振信号を
出力する発振手段と発振信号を計数することでオンとす
るスイッチングトランジスタを決定する計数手段とを有
する制御手段は、負荷への電力の供給が開始されてから
時間とともに順次制御し、トランジスタ抵抗は負荷に供
給される電力をオン／オフするパワートランジスタと並
列に接続される電流検出抵抗による電圧降下と基準電圧
とを比較手段が比較する。制御手段は、負荷への電力の
供給が開始されてから所定時間毎に第１から第ｎのスイ
ッチングトランジスタを順次オンにしていく。発振手段
は負荷への電力の供給が開始されると発振を開始する。
または、トランジスタ抵抗は、負荷への電力の供給が開
始されてから時間とともに所定値まで抵抗値が増加し、
負荷に供給される電力をオン／オフするパワートランジ
スタと並列に接続されるトランジスタ抵抗による電圧降
下と基準電圧とを比較手段が比較する。トランジスタ抵
抗の抵抗値を制御する電圧制御手段は、負荷への電力の
供給が開始されてから時間とともに所定値まで出力電圧
を変化させる。あるいは、可変基準電圧は、負荷への電
力の供給が開始されてから時間とともに所定値まで低下
し、負荷に供給される電力をオン／オフするパワートラ
ンジスタと並列に接続される電流検出抵抗による電圧降
下と可変基準電圧とを比較手段が比較する。
各々が電流検出抵抗に流れる電流をオン／オフする複数
のスイッチングトランジスタを、所定周期の発振信号を
出力する発振手段と発振信号を計数することでオンとす
るスイッチングトランジスタを決定する計数手段とを有
する制御手段は、負荷への電力の供給が開始されてから
時間とともに順次制御し、トランジスタ抵抗は負荷に供
給される電力をオン／オフするパワートランジスタと並
列に接続される電流検出抵抗による電圧降下と基準電圧
とを比較手段が比較する。制御手段は、負荷への電力の
供給が開始されてから所定時間毎に第１から第ｎのスイ
ッチングトランジスタを順次オンにしていく。発振手段
は負荷への電力の供給が開始されると発振を開始する。
または、トランジスタ抵抗は、負荷への電力の供給が開
始されてから時間とともに所定値まで抵抗値が増加し、
負荷に供給される電力をオン／オフするパワートランジ
スタと並列に接続されるトランジスタ抵抗による電圧降
下と基準電圧とを比較手段が比較する。トランジスタ抵
抗の抵抗値を制御する電圧制御手段は、負荷への電力の
供給が開始されてから時間とともに所定値まで出力電圧
を変化させる。あるいは、可変基準電圧は、負荷への電
力の供給が開始されてから時間とともに所定値まで低下
し、負荷に供給される電力をオン／オフするパワートラ
ンジスタと並列に接続される電流検出抵抗による電圧降
下と可変基準電圧とを比較手段が比較する。
【００１４】本発明の電流検出回路は、負荷電流の時間
応答に合わせて検出電流値を変化させる。検出電流値を
時間的に変化させる方法としては３種類あり、第１は出
力トランジスタと電流検出用トランジスタのカレントミ
ラー比を変化させる方法、第２は電流検出抵抗の値を変
化させる方法、第３はリファレンス電圧を変化させる方
法である。
応答に合わせて検出電流値を変化させる。検出電流値を
時間的に変化させる方法としては３種類あり、第１は出
力トランジスタと電流検出用トランジスタのカレントミ
ラー比を変化させる方法、第２は電流検出抵抗の値を変
化させる方法、第３はリファレンス電圧を変化させる方
法である。
【００１５】
【発明の実施の形態】Ａ．第１の実施の形態 以下に、本発明について説明する。図１は、本発明の第
１の実施の形態にかかる電流検出回路の構成を示す接続
図である。図に示す構成は、負荷への電力の供給を開始
した時点から、時間とともにカレントミラー比を変化さ
せるためのものである。
１の実施の形態にかかる電流検出回路の構成を示す接続
図である。図に示す構成は、負荷への電力の供給を開始
した時点から、時間とともにカレントミラー比を変化さ
せるためのものである。
【００１６】図１において、入力端子２０に入力された
信号は、ゲート制御回路３０に供給される一方、ゲート
駆動回路１７を介して出力トランジスタ１１とスイッチ
３１〜３３の各々端子３１ａ〜３３ａに供給される。な
おこれらスイッチ３１〜３３は、各々ゲート制御回路３
０によって制御される。
信号は、ゲート制御回路３０に供給される一方、ゲート
駆動回路１７を介して出力トランジスタ１１とスイッチ
３１〜３３の各々端子３１ａ〜３３ａに供給される。な
おこれらスイッチ３１〜３３は、各々ゲート制御回路３
０によって制御される。
【００１７】上述のスイッチ３１のコモン端子３１ｂ
は、電流検出用トランジスタ３４のゲート電極に接続さ
れ、スイッチ３２のコモン端子３２ｂは電流検出用トラ
ンジスタ３５のゲート電極に接続されている。またスイ
ッチ３３のコモン端子３３ｂは、電流検出用トランジス
タ３６のゲート電極に接続されている。
は、電流検出用トランジスタ３４のゲート電極に接続さ
れ、スイッチ３２のコモン端子３２ｂは電流検出用トラ
ンジスタ３５のゲート電極に接続されている。またスイ
ッチ３３のコモン端子３３ｂは、電流検出用トランジス
タ３６のゲート電極に接続されている。
【００１８】これらスイッチ３１〜３３の各々端子３１
ｃ〜３３ｃと出力トランジスタ１１のソース電極とは接
地されている。一方、出力トランジスタ１１のドレイン
電極と電流検出用トランジスタ３４〜３６の各々ドレイ
ン電極とは、片端が電源電圧１５に接続された負荷１６
の他端と、出力端１０で接続されている。
ｃ〜３３ｃと出力トランジスタ１１のソース電極とは接
地されている。一方、出力トランジスタ１１のドレイン
電極と電流検出用トランジスタ３４〜３６の各々ドレイ
ン電極とは、片端が電源電圧１５に接続された負荷１６
の他端と、出力端１０で接続されている。
【００１９】また、電流検出用トランジスタ３４〜３６
の各々ソース電極は、電流検出用抵抗１４を介して接地
さているとともに、コンパレータ１８の非反転入力端子
１９に接続されている。コンパレータ１８の反転入力端
子２１には基準電圧源２４が入力され、コンパレータ１
８の出力信号は検出端子２３から出力される。
の各々ソース電極は、電流検出用抵抗１４を介して接地
さているとともに、コンパレータ１８の非反転入力端子
１９に接続されている。コンパレータ１８の反転入力端
子２１には基準電圧源２４が入力され、コンパレータ１
８の出力信号は検出端子２３から出力される。
【００２０】図２はゲート制御回路３０の構成例を示す
接続図である。図２（ａ）に示す例では、データバス３
０-1から複数のレジスタにデータを書き込むことによ
り、ゲート制御信号Ｃ1〜Ｃ3を発生させている。
接続図である。図２（ａ）に示す例では、データバス３
０-1から複数のレジスタにデータを書き込むことによ
り、ゲート制御信号Ｃ1〜Ｃ3を発生させている。
【００２１】一方図２（ｂ）では、時定数の異なる複数
のワンショットマルチバイブレータを用意しておき、同
時にトリガをかけることにより、複数のゲート制御信号
Ｃ1〜Ｃ3を発生させている。
のワンショットマルチバイブレータを用意しておき、同
時にトリガをかけることにより、複数のゲート制御信号
Ｃ1〜Ｃ3を発生させている。
【００２２】図３は、別のゲート制御回路３０の具体的
な構成例を示す接続図である。なお図３において、図１
に示す各部に対応する部分には同一の符号を付し、その
説明は省略する。
な構成例を示す接続図である。なお図３において、図１
に示す各部に対応する部分には同一の符号を付し、その
説明は省略する。
【００２３】図３に示す例では、２つのゲート制御信号
Ｃ1とＣ2とを出力する。なおこの例では、電流検出用ト
ランジスタ３４のゲート電極にはゲート駆動回路１７の
出力が供給され、スイッチ３３およびスイッチ３２は各
々ゲート制御信号Ｃ1あるいはゲート制御信号Ｃ2によっ
て制御される。
Ｃ1とＣ2とを出力する。なおこの例では、電流検出用ト
ランジスタ３４のゲート電極にはゲート駆動回路１７の
出力が供給され、スイッチ３３およびスイッチ３２は各
々ゲート制御信号Ｃ1あるいはゲート制御信号Ｃ2によっ
て制御される。
【００２４】図３において４５はＯＳＣ（ＯＳＣillato
r：発振器）であり、入力端子２０からの入力信号によ
って発振を開始する。５３はＲＳ−ＦＦ（Ｒeset Ｓet
−Ｆlip Ｆlop）であり、入力端子／Ｓ（“／”は反転
あるいは負論理を表す：以降同様）には入力端子２０が
接続されている。即ちこのＲＳ−ＦＦ５３は、入力端子
２０の立ち下がりによって、出力端子Ｑが“Ｌ”（ロー
レベル）から“Ｈ”（ハイレベル）になる。
r：発振器）であり、入力端子２０からの入力信号によ
って発振を開始する。５３はＲＳ−ＦＦ（Ｒeset Ｓet
−Ｆlip Ｆlop）であり、入力端子／Ｓ（“／”は反転
あるいは負論理を表す：以降同様）には入力端子２０が
接続されている。即ちこのＲＳ−ＦＦ５３は、入力端子
２０の立ち下がりによって、出力端子Ｑが“Ｌ”（ロー
レベル）から“Ｈ”（ハイレベル）になる。
【００２５】４６はＡＮＤ（論理積）ゲートであり、入
力端子の各々にはＯＳＣ４５の出力ならびにＲＳ−ＦＦ
５３の出力端子Ｑが接続されている。４７と４８は、ク
ロック端子Ｃに入力される信号の立ち上がりによって出
力端子Ｑ（Ｑ1あるいはＱ2）の信号レベルが反転するＦ
Ｆである。
力端子の各々にはＯＳＣ４５の出力ならびにＲＳ−ＦＦ
５３の出力端子Ｑが接続されている。４７と４８は、ク
ロック端子Ｃに入力される信号の立ち上がりによって出
力端子Ｑ（Ｑ1あるいはＱ2）の信号レベルが反転するＦ
Ｆである。
【００２６】これらＦＦ４７とＦＦ４８とによって分周
回路を形成しており、またこれらＦＦ４７ならびにＦＦ
４８は、入力端子／Ｒの立ち下がりによって出力端子Ｑ
（Ｑ1あるいはＱ2）が“Ｌ”になる。
回路を形成しており、またこれらＦＦ４７ならびにＦＦ
４８は、入力端子／Ｒの立ち下がりによって出力端子Ｑ
（Ｑ1あるいはＱ2）が“Ｌ”になる。
【００２７】５１はインバータ、５２はＮＡＮＤ（反転
出力の論理積）ゲートであり、入力端子の一方にはＦＦ
４７の出力端子Ｑ1が接続され、他方にはインバータ５
１を介してＦＦ４８の出力端子Ｑ2が接続されている。
またＮＡＮＤゲート５２の出力端子は、ＲＳ−ＦＦ５３
の入力端子／Ｒに接続さている。
出力の論理積）ゲートであり、入力端子の一方にはＦＦ
４７の出力端子Ｑ1が接続され、他方にはインバータ５
１を介してＦＦ４８の出力端子Ｑ2が接続されている。
またＮＡＮＤゲート５２の出力端子は、ＲＳ−ＦＦ５３
の入力端子／Ｒに接続さている。
【００２８】４９はバッファであり、ＦＦ４８の出力Ｑ
2をゲート制御信号Ｃ2として出力する。また５０はＡＮ
Ｄゲートであり、入力各々にはＦＦ４７の出力Ｑ1なら
びにＦＦ４８の出力Ｑ2が接続され、これらの論理積を
ゲート制御信号Ｃ1として出力する。
2をゲート制御信号Ｃ2として出力する。また５０はＡＮ
Ｄゲートであり、入力各々にはＦＦ４７の出力Ｑ1なら
びにＦＦ４８の出力Ｑ2が接続され、これらの論理積を
ゲート制御信号Ｃ1として出力する。
【００２９】図４は、図３に示す構成の各部における信
号レベルの変化を示すタイミングチャートである。入カ
端子ＩＮ２０に入カ信号が入力されると、ＯＳＣ４５が
発振を開始する。ＯＳＣ４５の出力はＡＮＤゲート４６
を介して、ＦＦ４７、４８によって形成された分周回路
に入力される。
号レベルの変化を示すタイミングチャートである。入カ
端子ＩＮ２０に入カ信号が入力されると、ＯＳＣ４５が
発振を開始する。ＯＳＣ４５の出力はＡＮＤゲート４６
を介して、ＦＦ４７、４８によって形成された分周回路
に入力される。
【００３０】これらＦＦ４７ならびにＦＦ４８の出力Ｑ
1あるいは出力Ｑ2は、ＡＮＤゲート５０あるいはバッフ
ァ４９を介して、各々ゲート制御信号Ｃ1あるいはゲート
制御信号Ｃ2となる。まず電流検出用トランジスタ３４
〜３６のゲート電極は、入力信号が入った直後はスイッ
チ３２、３３によりゲート駆動回路１７の出力に接続さ
れている。
1あるいは出力Ｑ2は、ＡＮＤゲート５０あるいはバッフ
ァ４９を介して、各々ゲート制御信号Ｃ1あるいはゲート
制御信号Ｃ2となる。まず電流検出用トランジスタ３４
〜３６のゲート電極は、入力信号が入った直後はスイッ
チ３２、３３によりゲート駆動回路１７の出力に接続さ
れている。
【００３１】ゲート制御信号Ｃ1が“Ｌ”になると、電流
検出用トランジスタ３６はゲート電極がＧＮＤレベルと
なるのでオフになる。これによって、電流検出用抵抗１
４に流れる電流が減少するので、検出電流値は低下す
る。
検出用トランジスタ３６はゲート電極がＧＮＤレベルと
なるのでオフになる。これによって、電流検出用抵抗１
４に流れる電流が減少するので、検出電流値は低下す
る。
【００３２】同様に、ゲート制御信号Ｃ2が“Ｌ”にな
ると、電流検出用トランジスタ３５はゲート電極がＧＮ
Ｄレベルとなるのでオフになる。これによって、電流検
出用抵抗１４に流れる電流がさらに減少するので、検出
電流値は一層低下する。
ると、電流検出用トランジスタ３５はゲート電極がＧＮ
Ｄレベルとなるのでオフになる。これによって、電流検
出用抵抗１４に流れる電流がさらに減少するので、検出
電流値は一層低下する。
【００３３】ＦＦ４７の出力Ｑ1が“Ｈ”、ＦＦ４８の
出力Ｑ2が“Ｌ”になると、ＮＡＮＤゲート５２の出力
が“Ｌ”となり、ＲＳ−ＦＦ５３はリセットされる（出
力Ｑが“Ｌ”になる）。
出力Ｑ2が“Ｌ”になると、ＮＡＮＤゲート５２の出力
が“Ｌ”となり、ＲＳ−ＦＦ５３はリセットされる（出
力Ｑが“Ｌ”になる）。
【００３４】これによって、ＡＮＤゲート４６はＯＳＣ
４５からＦＦ４７へのクロック入力を停止し、これによ
って分周回路（ＦＦ４７、４８）の動作は停止するの
で、ゲート制御信号Ｃ1、Ｃ2は固定される。このような
動作により、図４に示す通り、検出電流値Ｉsは負荷電流
の波形に応じて変化し、ヒータ等の起動時に必要な突入
電流を流すことが可能となる。
４５からＦＦ４７へのクロック入力を停止し、これによ
って分周回路（ＦＦ４７、４８）の動作は停止するの
で、ゲート制御信号Ｃ1、Ｃ2は固定される。このような
動作により、図４に示す通り、検出電流値Ｉsは負荷電流
の波形に応じて変化し、ヒータ等の起動時に必要な突入
電流を流すことが可能となる。
【００３５】Ｂ．第２の実施の形態 図５は、本発明の第２の実施の形態にかかる電流検出回
路の構成を示す接続図である。なお図５において、図１
あるいは図３に示す各部と対応する部分には同一の符号
を付し、その詳細な説明は省略する。
路の構成を示す接続図である。なお図５において、図１
あるいは図３に示す各部と対応する部分には同一の符号
を付し、その詳細な説明は省略する。
【００３６】図５に示す例では、電流検出用トランジス
タ１３のソース電極は、コンパレータ１８の非反転入力
端子１９に接続されているとともに、電流検出用トラン
ジスタ抵抗６１を介して接地されている。
タ１３のソース電極は、コンパレータ１８の非反転入力
端子１９に接続されているとともに、電流検出用トラン
ジスタ抵抗６１を介して接地されている。
【００３７】電流検出用トランジスタ抵抗６１のゲート
電極には、可変電圧源６２が接続されている。この可変
電圧源６２は、入力端子２０の電圧の立ち上がり時か
ら、時間的に電圧が変化する。
電極には、可変電圧源６２が接続されている。この可変
電圧源６２は、入力端子２０の電圧の立ち上がり時か
ら、時間的に電圧が変化する。
【００３８】本実施の形態は、電流検出用トランジスタ
抵抗６１の抵抗値Ｒsを時間的に変化させることで、検
出電流値を変化させるものである。この電流検出用トラ
ンジスタ抵抗６１の抵抗値Ｒsを変化させるために、本実
施の形態では、図５に示したようにゲート電極に印加さ
れる可変電圧源６２の電圧値Ｖ(t)を時間的に変化させ
ている。図６は、可変電圧源６２の電圧値Ｖ(t)、電流検
出用トランジスタ抵抗６１の抵抗値Ｒsならびに検出電
流値Ｉsの時間的変化を示す図である。
抵抗６１の抵抗値Ｒsを時間的に変化させることで、検
出電流値を変化させるものである。この電流検出用トラ
ンジスタ抵抗６１の抵抗値Ｒsを変化させるために、本実
施の形態では、図５に示したようにゲート電極に印加さ
れる可変電圧源６２の電圧値Ｖ(t)を時間的に変化させ
ている。図６は、可変電圧源６２の電圧値Ｖ(t)、電流検
出用トランジスタ抵抗６１の抵抗値Ｒsならびに検出電
流値Ｉsの時間的変化を示す図である。
【００３９】なお可変電圧源６２の詳細については、図
示ならびに説明は省略するが、キャパシタンスと抵抗に
よる時定数を用いたものや、Ｄ／Ａ（Ｄigital／Ａnalo
g:ディジタル−アナログ）コンバータを用いたもの等が
挙げられる。
示ならびに説明は省略するが、キャパシタンスと抵抗に
よる時定数を用いたものや、Ｄ／Ａ（Ｄigital／Ａnalo
g:ディジタル−アナログ）コンバータを用いたもの等が
挙げられる。
【００４０】Ｃ．第３の実施の形態 図７は、本発明の第３の実施の形態にかかる電流検出回
路の構成を示す接続図である。なお図７において、図１
や図３あるいは図５に示す各部と対応する部分には同一
の符号を付し、その詳細な説明は省略する。
路の構成を示す接続図である。なお図７において、図１
や図３あるいは図５に示す各部と対応する部分には同一
の符号を付し、その詳細な説明は省略する。
【００４１】図７に示す例では、コンパレータ１８の反
転入力端子２１には可変電圧源７０が接続されている。
この可変電圧源７０は、入力端子２０の電圧の立ち上が
り時から、時間的に電圧が変化する。
転入力端子２１には可変電圧源７０が接続されている。
この可変電圧源７０は、入力端子２０の電圧の立ち上が
り時から、時間的に電圧が変化する。
【００４２】本実施の形態は、基準電圧源７０の電圧値
ＶR(t)を時間的に変化させることで、検出電流値を変化
させるものである。図８は、可変電圧源７０の電圧値Ｖ
(t)と検出電流値Ｉsの時間的変化を示す図である。
ＶR(t)を時間的に変化させることで、検出電流値を変化
させるものである。図８は、可変電圧源７０の電圧値Ｖ
(t)と検出電流値Ｉsの時間的変化を示す図である。
【００４３】なお可変電圧源７０の詳細についても、図
示ならびに説明は省略するが、やはりキャパシタンスと
抵抗による時定数を用いたものや、Ｄ／Ａコンバータを
用いたもの等が挙げられる。
示ならびに説明は省略するが、やはりキャパシタンスと
抵抗による時定数を用いたものや、Ｄ／Ａコンバータを
用いたもの等が挙げられる。
【００４４】また上述の各実施の形態では、ヒータの突
入電流を例に挙げて説明したが、例えば自動車等のへッ
ドライト用電球、あるいはハードディスク装置のモータ
等の負荷にあっても、起動時には大電流が流れる。言う
までもなく、本発明はこれら負荷を駆動する回路にも適
用可能である。
入電流を例に挙げて説明したが、例えば自動車等のへッ
ドライト用電球、あるいはハードディスク装置のモータ
等の負荷にあっても、起動時には大電流が流れる。言う
までもなく、本発明はこれら負荷を駆動する回路にも適
用可能である。
【００４５】
【発明の効果】以上説明したように、この発明によれ
ば、互いに並列に接続され各々が電流検出抵抗に流れる
電流をオン／オフする複数のスイッチングトランジスタ
を、所定周期の発振信号を出力する発振手段と発振信号
を計数することでオンとするスイッチングトランジスタ
を決定する計数手段とを有する制御手段は、負荷への電
力の供給が開始されてから時間とともに順次制御し、ト
ランジスタ抵抗は負荷に供給される電力をオン／オフす
るパワートランジスタと並列に接続される電流検出抵抗
による電圧降下と基準電圧とを比較手段が比較する。制
御手段は、負荷への電力の供給が開始されてから所定時
間毎に第１から第ｎのスイッチングトランジスタを順次
オンにしていく。発振手段は負荷への電力の供給が開始
されると発振を開始する。または、トランジスタ抵抗
は、負荷への電力の供給が開始されてから時間とともに
所定値まで抵抗値が増加し、負荷に供給される電力をオ
ン／オフするパワートランジスタと並列に接続されるト
ランジスタ抵抗による電圧降下と基準電圧とを比較手段
が比較する。トランジスタ抵抗の抵抗値を制御する電圧
制御手段は、負荷への電力の供給が開始されてから時間
とともに所定値まで出力電圧を変化させる。あるいは、
可変基準電圧は、負荷への電力の供給が開始されてから
時間とともに所定値まで低下し、負荷に供給される電力
をオン／オフするパワートランジスタと並列に接続され
る電流検出抵抗による電圧降下と可変基準電圧とを比較
手段が比較するので、ヒータ等の電流が時間によって変
動する負荷にあっても最適な条件で過電流を検出するこ
とができる電流検出回路が実現可能であるという効果が
得られる。
ば、互いに並列に接続され各々が電流検出抵抗に流れる
電流をオン／オフする複数のスイッチングトランジスタ
を、所定周期の発振信号を出力する発振手段と発振信号
を計数することでオンとするスイッチングトランジスタ
を決定する計数手段とを有する制御手段は、負荷への電
力の供給が開始されてから時間とともに順次制御し、ト
ランジスタ抵抗は負荷に供給される電力をオン／オフす
るパワートランジスタと並列に接続される電流検出抵抗
による電圧降下と基準電圧とを比較手段が比較する。制
御手段は、負荷への電力の供給が開始されてから所定時
間毎に第１から第ｎのスイッチングトランジスタを順次
オンにしていく。発振手段は負荷への電力の供給が開始
されると発振を開始する。または、トランジスタ抵抗
は、負荷への電力の供給が開始されてから時間とともに
所定値まで抵抗値が増加し、負荷に供給される電力をオ
ン／オフするパワートランジスタと並列に接続されるト
ランジスタ抵抗による電圧降下と基準電圧とを比較手段
が比較する。トランジスタ抵抗の抵抗値を制御する電圧
制御手段は、負荷への電力の供給が開始されてから時間
とともに所定値まで出力電圧を変化させる。あるいは、
可変基準電圧は、負荷への電力の供給が開始されてから
時間とともに所定値まで低下し、負荷に供給される電力
をオン／オフするパワートランジスタと並列に接続され
る電流検出抵抗による電圧降下と可変基準電圧とを比較
手段が比較するので、ヒータ等の電流が時間によって変
動する負荷にあっても最適な条件で過電流を検出するこ
とができる電流検出回路が実現可能であるという効果が
得られる。
【００４６】即ち本発明では、モータやランプあるいは
ヒータ等の抵抗値が時間的に変化する負荷であっても、
電源オン時の突入電流が電流制限されることはない。こ
のため、速やかに定常状態に落ち着かせることが可能で
ある。
ヒータ等の抵抗値が時間的に変化する負荷であっても、
電源オン時の突入電流が電流制限されることはない。こ
のため、速やかに定常状態に落ち着かせることが可能で
ある。
【００４７】従って、ランプの発光までの時間を短縮で
き、ヒータの加熱時間を短縮できる。負荷電流の変化に
応じて検出電流値を変化させることによって、定常状態
での検出電流値を適正な値に設定できるので、システム
の信頼性を向上させることが可能である。
き、ヒータの加熱時間を短縮できる。負荷電流の変化に
応じて検出電流値を変化させることによって、定常状態
での検出電流値を適正な値に設定できるので、システム
の信頼性を向上させることが可能である。
【図１】 本発明の第１の実施の形態にかかる電流検出
回路の構成を示す接続図である。
回路の構成を示す接続図である。
【図２】 図１に示すゲート制御回路３０の構成例を示
す接続図である。
す接続図である。
【図３】 図１に示すゲート制御回路３０の別の構成例
を示す接続図である。
を示す接続図である。
【図４】 図３に示す構成の各部における信号レベルの
変化を示すタイミングチャートである。
変化を示すタイミングチャートである。
【図５】 本発明の第２の実施の形態にかかる電流検出
回路の構成を示す接続図である。
回路の構成を示す接続図である。
【図６】 同実施の形態における、可変電圧源６２の電
圧値Ｖ(t)、電流検出用トランジスタ抵抗６１の抵抗値
Ｒsならびに検出電流値Ｉsの時間的変化を示す図であ
る。
圧値Ｖ(t)、電流検出用トランジスタ抵抗６１の抵抗値
Ｒsならびに検出電流値Ｉsの時間的変化を示す図であ
る。
【図７】 本発明の第３の実施の形態にかかる電流検出
回路の構成を示す接続図である。
回路の構成を示す接続図である。
【図８】 同実施の形態における、可変電圧源７０の電
圧値Ｖ(t)と検出電流値Ｉsの時間的変化を示す図であ
る。
圧値Ｖ(t)と検出電流値Ｉsの時間的変化を示す図であ
る。
【図９】 従来の過電流検出回路の構成を示す接続図で
ある。
ある。
【図１０】 通常の温度係数を有し発熱を伴う負荷の時
間応答特性の一例を示す図である。
間応答特性の一例を示す図である。
１０ 出力端 １１ 出力トランジスタ（パワートランジスタ） １３ 電流検出用トランジスタ １４ 電流検出用抵抗（電流検出抵抗） １５ 電源電圧 １６ 負荷 １７ ゲート駆動回路 １８ コンパレータ（比較手段） １９ 非反転入力端子 ２０ 入力端子 ２１ 反転入力端子 ２３ 検出端子 ２４ 基準電圧源（基準電圧） ３０ ゲート制御回路（制御手段） ３０-1 データバス ３１〜３３ スイッチ ３１ａ〜３３ａ 端子 ３１ｂ〜３３ｂ コモン端子 ３１ｃ〜３３ｃ 端子 ３４〜３６ 電流検出用トランジスタ（スイッチングト
ランジスタ） ４５ ＯＳＣ（発振手段） ４６ ＡＮＤ（論理積）ゲート ４７、４８ ＦＦ（計数手段） ４９ バッファ ５０ ＡＮＤゲート ５１ インバータ ５２ ＮＡＮＤ（反転出力の論理積）ゲート ５３ ＲＳ−ＦＦ（Ｒｅｓｅｔ Ｓｅｔ−Ｆｌｉｐ Ｆ
ｌｏｐ） ６１ 電流検出用トランジスタ抵抗（トランジスタ抵
抗） ６２ 可変電圧源（電圧制御手段） ７０ 可変電圧源（可変基準電圧） １１０ 出力端 １１１ 出力トランジスタ １１３ 電流検出用トランジスタ １１４ 電流検出用抵抗 １１５ 電源端子 １１６ 負荷抵抗 １１７ ゲート駆動回路 １１８ コンパレータ １１９ 非反転入力端子 １２０ 入力端子 １２１ 反転入力端子 １２２ 基準端子 １２３ 検出端子 Ｃ１〜Ｃ３ ゲート制御信号
ランジスタ） ４５ ＯＳＣ（発振手段） ４６ ＡＮＤ（論理積）ゲート ４７、４８ ＦＦ（計数手段） ４９ バッファ ５０ ＡＮＤゲート ５１ インバータ ５２ ＮＡＮＤ（反転出力の論理積）ゲート ５３ ＲＳ−ＦＦ（Ｒｅｓｅｔ Ｓｅｔ−Ｆｌｉｐ Ｆ
ｌｏｐ） ６１ 電流検出用トランジスタ抵抗（トランジスタ抵
抗） ６２ 可変電圧源（電圧制御手段） ７０ 可変電圧源（可変基準電圧） １１０ 出力端 １１１ 出力トランジスタ １１３ 電流検出用トランジスタ １１４ 電流検出用抵抗 １１５ 電源端子 １１６ 負荷抵抗 １１７ ゲート駆動回路 １１８ コンパレータ １１９ 非反転入力端子 １２０ 入力端子 １２１ 反転入力端子 １２２ 基準端子 １２３ 検出端子 Ｃ１〜Ｃ３ ゲート制御信号
Claims (7)
- 【請求項１】 負荷（１６）に供給される電力をオン／
オフするパワートランジスタ（１１）と、 前記パワートランジスタと並列に接続される電流検出抵
抗（１４）と、 互いに並列に接続され各々が前記電流検出抵抗に流れる
電流をオン／オフする複数のスイッチングトランジスタ
（３４、３５、３６）と、 前記電流検出抵抗による電圧降下と基準電圧（２４）と
を比較する比較手段（１８）と、 前記負荷への電力の供給が開始されてから時間とともに
順次前記複数のスイッチングトランジスタを個々に制御
する制御手段（３０）とを具備することを特徴とする電
流検出回路。 - 【請求項２】 互いに並列に接続され各々が前記電流検
出抵抗に流れる電流をオン／オフする第１から第ｎのス
イッチングトランジスタを具備し、 前記制御手段は、 前記負荷への電力の供給が開始されてから所定時間毎に
前記第１から第ｎのスイッチングトランジスタを順次オ
ンにしていくことを特徴とする請求項１に記載の電流検
出回路。 - 【請求項３】 前記制御手段は、 所定周期の発振信号を出力する発振手段（４５）と、 前記発振信号を計数することでオンとする前記スイッチ
ングトランジスタを決定する計数手段（４７、４８）と
を有することを特徴とする請求項１あるいは請求項２に
記載の電流検出回路。 - 【請求項４】 前記発振手段は、 前記負荷への電力の供給が開始されると発振を開始する
ことを特徴とする請求項３に記載の電流検出回路。 - 【請求項５】 負荷に供給される電力をオン／オフする
パワートランジスタと、 前記パワートランジスタと並列に接続されるトランジス
タ抵抗（６１）と、 前記トランジスタ抵抗による電圧降下と基準電圧とを比
較する比較手段とを具備し、 前記トランジスタ抵抗は、 前記負荷への電力の供給が開始されてから時間とともに
所定値まで抵抗値が増加することを特徴とする電流検出
回路。 - 【請求項６】 前記トランジスタ抵抗の抵抗値を制御す
る電圧制御手段（６２）を具備し、 前記電圧制御手段は、 前記負荷への電力の供給が開始されてから時間とともに
所定値まで出力電圧を変化させることを特徴とする請求
項５に記載の電流検出回路。 - 【請求項７】 負荷に供給される電力をオン／オフする
パワートランジスタと、 前記パワートランジスタと並列に接続される電流検出抵
抗と、 前記電流検出抵抗による電圧降下と可変基準電圧（７
０）とを比較する比較手段とを具備し、 前記可変基準電圧は、 前記負荷への電力の供給が開始されてから時間とともに
所定値まで低下することを特徴とする電流検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9361692A JPH11174091A (ja) | 1997-12-11 | 1997-12-11 | 電流検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9361692A JPH11174091A (ja) | 1997-12-11 | 1997-12-11 | 電流検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11174091A true JPH11174091A (ja) | 1999-07-02 |
Family
ID=18474560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9361692A Pending JPH11174091A (ja) | 1997-12-11 | 1997-12-11 | 電流検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11174091A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2373934A (en) * | 2001-03-30 | 2002-10-02 | Automotive Lighting Reutlingen | Detecting an unacceptable state of load in a power circuit and providing power to the load only if detected voltage is below a predetermined threshold |
| FR2839365A1 (fr) * | 2002-05-03 | 2003-11-07 | Bosch Gmbh Robert | Dispositif et procede de mesure du courant d'excitation d'un transistor de reference |
| JP2008515374A (ja) * | 2004-09-28 | 2008-05-08 | フリースケール セミコンダクター インコーポレイテッド | 過負荷保護機能を有する電力供給装置 |
| JP2017505898A (ja) * | 2013-11-19 | 2017-02-23 | クアルコム，インコーポレイテッド | 小電流測定精度を高くするためのｆｅｔセグメント制御を使用したバッテリ残量ゲージ |
-
1997
- 1997-12-11 JP JP9361692A patent/JPH11174091A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2373934A (en) * | 2001-03-30 | 2002-10-02 | Automotive Lighting Reutlingen | Detecting an unacceptable state of load in a power circuit and providing power to the load only if detected voltage is below a predetermined threshold |
| GB2373934B (en) * | 2001-03-30 | 2004-11-03 | Automotive Lighting Reutlingen | Device for protecting an output stage switch |
| FR2839365A1 (fr) * | 2002-05-03 | 2003-11-07 | Bosch Gmbh Robert | Dispositif et procede de mesure du courant d'excitation d'un transistor de reference |
| JP2008515374A (ja) * | 2004-09-28 | 2008-05-08 | フリースケール セミコンダクター インコーポレイテッド | 過負荷保護機能を有する電力供給装置 |
| JP2017505898A (ja) * | 2013-11-19 | 2017-02-23 | クアルコム，インコーポレイテッド | 小電流測定精度を高くするためのｆｅｔセグメント制御を使用したバッテリ残量ゲージ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7486151B2 (en) | Semiconductor circuit for use in timer circuit or oscillator circuit | |
| US8598859B2 (en) | Power supply controller | |
| KR100641862B1 (ko) | 반도체장치 | |
| JP4570173B2 (ja) | 電力供給制御装置 | |
| JPH11103239A (ja) | 制御可能なデューティサイクルを有する精密オシレータ回路及び関連方法 | |
| JP6395565B2 (ja) | イグナイタおよび車両 | |
| US7965065B2 (en) | Trimming circuit | |
| JP2004266368A (ja) | 半導体装置の駆動方法および装置 | |
| JP4685430B2 (ja) | モータ駆動装置およびそれを用いた冷却装置 | |
| JP2001160042A (ja) | 温度センサ搭載のマイクロコンピュータ | |
| US8144443B2 (en) | Discharging control apparatus of switching device for inverter | |
| JPH11174091A (ja) | 電流検出回路 | |
| JPH10271680A (ja) | 電源回路 | |
| JP2002369495A (ja) | 電圧駆動型素子の駆動回路 | |
| JP3899926B2 (ja) | 電気負荷駆動装置 | |
| JP3547042B2 (ja) | 接触燃焼式ガスセンサの制御回路 | |
| JP2003297929A (ja) | 複数の過熱検出回路を有する回路装置 | |
| JP2004072635A (ja) | 半導体素子のゲート駆動回路 | |
| KR0138451B1 (ko) | 하이브리드 릴레이 | |
| US6275019B1 (en) | Absolute control of non overlap time in switch mode power controller output stages | |
| JPH0448221A (ja) | 吸入空気量検出装置 | |
| JP2002344296A (ja) | 過熱保護回路及びパワー・トランジスタ | |
| JP2000224763A (ja) | 多灯ランプ負荷監視装置 | |
| JPH0794292A (ja) | 放電灯点灯装置 | |
| JPH10250476A (ja) | ランプ類の断線検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |