JPH1116950A - チップの実装構造 - Google Patents

チップの実装構造

Info

Publication number
JPH1116950A
JPH1116950A JP16982797A JP16982797A JPH1116950A JP H1116950 A JPH1116950 A JP H1116950A JP 16982797 A JP16982797 A JP 16982797A JP 16982797 A JP16982797 A JP 16982797A JP H1116950 A JPH1116950 A JP H1116950A
Authority
JP
Japan
Prior art keywords
chip
electric circuit
bump
bumps
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16982797A
Other languages
English (en)
Inventor
Takayoshi Murahata
崇好 村端
Masatoshi Takeda
雅俊 竹田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP16982797A priority Critical patent/JPH1116950A/ja
Publication of JPH1116950A publication Critical patent/JPH1116950A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 バンプ形成コストのコストダウンが可能で、
スタッドバンプの先端および基板のチップ搭載パッド部
の平面度管理をせずともフリップチップ実装時に誤差を
吸収することができるチップの実装構造を提供すること
をと目的とする。 【解決手段】 チップ１が実装される電気回路基板９の
チップ接続部分を可撓性部材からなる突起７で構成し、
チップ１の電極２と電気的接続が可能なように突起７に
電極６を形成し、チップ１の電極２と電気回路基板９の
電極６とを電気的に接続する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、チップの電極部を
基板に対峙させチップを基板に実装するチップの実装構
造に関するものである。
【０００２】
【従来の技術】近年、特に携帯情報端末機器においては
機器の小型化が急速に進んでいる。それに伴いチップの
実装においても高密度化が求められベアチップのフリッ
プチップ実装が急務となっている。様々なベアチップの
フリップチップ実装工法の中で、異方導電性フィルム
（Ａｎｉｓｏｔｏｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ
Ｆｉｌｍ；以下、「ＡＣＦ」と記す）を用いてスタッド
バンプを形成したチップをフリップチップ実装する実装
工法が広く利用されている。以下、従来の半導体素子の
電極部にスタッドバンプを形成してＡＣＦを用いフリッ
プチップ実装する実装工法について説明する。
【０００３】図８は従来のスタッドバンプ形成工程図、
図９は同スタッドバンプを形成したチップをＡＣＦを用
いてフリップチップ実装する実装工程図を示すものであ
る。まず、図８を用いてバンプ形成工程及び、バンプレ
ベリング工程について説明する。
【０００４】図８において、１はチップ、２はチップ１
に設けられたＡｌ等で形成された電極、１９はバンプボ
ンダーマシン（不図示）等に搭載されたキャピラリ、２
０ａはおよそ２０ミクロン前後の線径をもつＡｕ等のワ
イヤー、２０ｂはワイヤー２０ａの下端部に形成された
ボール部、２１は電極２に形成されたバンプ部、２２は
ワイヤー２０ａと形成されたバンプ部２１を切断した際
にできる凸部である。２３はバンプ２１を一括してレベ
リングするために数ミクロンの平坦度をもったステー
ジ、２４は一括レベリングで形成されたスタッドバンプ
である。
【０００５】以上のような構成のバンプ形成及びバンプ
先端レベリング方法について、以下にその工程を説明す
る。バンプ形成工程は図８に示すように、まず最初に、
アーク放電等によりキャピラリ１９を通ったワイヤー２
０ａの下端部にボール部２０ｂが形成される。次にボー
ル部２０ｂをチップ１上に形成された電極２に超音波併
用熱圧着する。そしてキャピラリ１９を上方に移動さ
せ、ボール直上の再結晶脆弱部で破断させることにより
電極２に熱圧着されたボール部２０ｂをワイヤー２０ａ
から切り離す。その後、チップ１上に形成された個々に
凸部２２をもつバンプ全体を数ミクロンの平坦度をもっ
たステージ２３を用いて熱、圧力及び超音波振動等によ
り一括してレベリングすることにより、スタッドバンプ
２４が形成される。
【０００６】次に、図９を用いてスタッドバンプ２４を
形成したチップをＡＣＦ１６を利用してフリップチップ
実装する実装工程について説明する。ここで、ＡＣＦ１
６とは、金属コートプラスチック粒子や金属粒子を分散
した接着フィルムであり、その異方導電性及び接着性を
利用して、半導体部品と電気回路基板の電気的接続を行
うもである。
【０００７】図９において、３はＡＣＦ１６中の接着
剤、４はＡＣＦ１６中に分散されている導電粒子、９は
電気回路基板、２５はパッドを示す。
【０００８】スタッドバンプ２４を形成したチップ１を
ＡＣＦ１６を利用してフリップチップ実装する実装工程
はまず、スタッドバンプ２４の形成されたチップ１と電
気回路基板９の間にＡＣＦ１６を配し、チップ１のスタ
ッドバンプ２４と電気回路基板９上のパッド２５とを位
置合わせする（図９（ａ））。その後ＡＣＦ１６中の接
着剤３が溶融・硬化する所定の温度までＡＣＦ１６を加
熱すと同時に、スタッドバンプ２４とパッド２５の間に
ＡＣＦ１６中に分散されている導電粒子４を捕獲するた
めに所定の圧力をかける（図９（ｂ））。上記工程によ
りＡＣＦ１６中の接着剤４が溶融しながらチップ１と電
気回路基板９の間を満たし、チップ１と電気回路基板９
を接着させる。またこのときＡＣＦ１６中に分散されて
いる導電粒子４がチップ１の電極２と電気回路基板９上
のスタッドバンプ２４の間に捕獲され、この導電粒子４
を介して電気的接続が得られる（図９（ｃ））。このＡ
ＣＦ接合は、バンプ・パッド間に導電粒子を確保し、こ
の導電粒子を介して電気的接続を得るメカニカル接続で
ある。
【０００９】
【発明が解決しようとする課題】しかしながら、上記従
来の実装構造では、機器への更なる小型化が要求され、
ベアチップ実装化が進み１枚の基板に対するベアチップ
の実装数が増えた場合、スタッドバンプの形成数も増加
するためバンプ形成コストのコストアップの要因とな
る。一方、上記従来のＡＣＦ等のメカニカル接合による
フリップチップ実装においては、バンプの高さバラツキ
・基板のパッド高さバラツキがあると導電粒子を介して
の電気的接続が不十分な端子部も発生する。従って、ス
タッドバンプの先端および基板のチップ搭載パッド部の
平面度が必要となるため、スタッドバンプの一括レベリ
ングと基板の平面度管理にて仕様をキープしているがそ
れぞれ製造工程数の増加やコストアップという課題を有
していた。
【００１０】本発明は上記従来の課題を解決するもの
で、バンプ形成コストのコストダウンが可能で、スタッ
ドバンプの先端および基板のチップ搭載パッド部の平面
度管理をせずともフリップチップ実装時に誤差を吸収す
ることができ、製造工程数の低減や更なるコストダウン
が可能となるチップの実装構造を提供することを目的と
している。
【００１１】
【課題を解決するための手段】上記課題を解決するため
に本発明は、チップの電極部を基板に対峙させチップを
基板に実装するチップの実装構造において、チップが実
装される基板のチップ接続部分に可撓性部材からなる突
起部を形成するとともにこの突起部に電極部を形成し、
チップの電極部をこの電極部に電気的に接続するもので
ある。そしてこの構造によりバンプ形成コストのコスト
ダウンが可能で、スタッドバンプの先端および基板のチ
ップ搭載パッド部の平面度管理をせずともフリップチッ
プ実装時に誤差を吸収することができるために製造工程
数の低減や更なるコストダウンが可能となる半導体装置
の実装構造を実現することができる。
【００１２】
【発明の実施の形態】請求項１に記載の発明は、チップ
の電極部を基板に対峙させチップを基板に実装するチッ
プの実装構造において、チップが実装される基板のチッ
プ接続部分に可撓性部材からなる突起部を形成するとと
もにこの突起部に電極部を形成し、チップの電極部をこ
の電極部に電気的に接続するものである。そしてこの構
成により、バンプ形成コストのコストダウンが可能で、
スタッドバンプの先端および基板のチップ搭載パッド部
の平面度管理をせずともフリップチップ実装時に誤差を
吸収することができるために製造工程数の低減や更なる
コストダウンが可能となる。
【００１３】請求項２に記載の発明は、基板を三次元電
気回路を有する射出成型品とし、突起部に可撓性を持た
せたものである。この構成により、バンプ形成コストの
コストダウンが可能で、スタッドバンプの先端および基
板のチップ搭載パッド部の平面度管理をせずともフリッ
プチップ実装時に誤差を吸収することができるために製
造工程数の低減や更なるコストダウンが可能となる。
【００１４】（実施の形態１）図１および図２は、本発
明の実施の形態１のチップをＡＣＦを用いてフリップチ
ップ実装した実装状態の断面図であって、図２は図１の
Ａ−Ａ断面図である。図３および図４は、同基板上の可
撓性をもつパッド部の製造工程図であって、一連の工程
を示している。図５は、同チップをＡＣＦを用いてフリ
ップチップ実装する実装工程図である。
【００１５】図１において５は電気回路基板９上に形成
された可撓性をもつバンプであって、感光性のエポキシ
樹脂から成る突起７上に電極６を形成して成る。８は電
極６に接続する表層パターンである。図３において１０
は感光性エポキシ樹脂、１１は光源からの光、１２は突
起形成用マスク、１３はメッキ、１４はフォトレジスト
である。図４において１５は電極形成用マスクである。
【００１６】図３（ａ）に示すように、まずコアになる
電気回路基板９の上に感光性のエポキシ樹脂１０を塗布
する。次に電気回路基板９上に突起形成用マスク１２を
位置合わせし（図３（ｂ））、マスク上から光１１によ
り露光・現像し、バンプのベースとなる感光性のエポキ
シ樹脂の突起７を形成する（図３（ｃ））。露光する
際、露光強度をマスク１２によりコントロールすること
により、基板表面のパターンとつながる部分を斜めにす
ることができる。その後、メッキ１３を行いフォトレジ
スト１４を塗布する（図３（ｄ），（ｅ））。さらに電
極形成用マスク１５を位置合わせし露光・現像及びエッ
チングを行い（図４（ａ），（ｂ），（ｃ））、フォト
レジスト１４を剥離することにより電気回路基板９上に
可撓性を持つバンプ５が一括形成される（図４
（ｄ））。
【００１７】次に、図５を参照してチップのＡＣＦ実装
工程について説明する。まず、バンプの形成されていな
いチップ１と上記製造工程で製造した可撓性を持つバン
プを有する電気回路基板９の間にＡＣＦ１６を配し、チ
ップ１の電極２と電気回路基板９上のバンプ５とを位置
合わせする（図５（ａ））。次にＡＣＦ１６中の接着剤
３が溶融・硬化する所定の温度までＡＣＦ１６を加熱す
ると同時に、バンプ５と電極２の間に導電粒子４を捕獲
するために所定の圧力をかける（図５（ｂ））。
【００１８】上記工程によりＡＣＦ１６中の接着剤３が
溶融しながらチップ１と電気回路基板９の間を満たし、
チップ１と電気回路基板９を接着させる（図５
（ｃ））。またこのときＡＣＦ１６中に分散されている
導電粒子４がチップの電極２と電気回路基板９上のバン
プ５の間に捕獲され、この導電粒子４を介してチップ１
と電気回路基板９との電気的接続が得られる。ここで、
電気回路基板９のソリやバンプ５の高さにバラツキがあ
ってもバンプ５が可撓性を持つ感光性のエポキシで形成
されているため、実装時に誤差は吸収される。従って、
電気回路基板９の平面度管理をする必要もない。
【００１９】（実施の形態２）図６および図７は、本発
明の実施の形態２のチップをＡＣＦを用いてフリップチ
ップ実装した実装状態の断面図である。図６において、
１７は三次元電気回路を有する射出成型品の電気回路基
板、１８はバンプである。
【００２０】図６に示すように、チップ１と接続される
三次元電気回路を有する射出成型品の電気回路基板１７
において、チップ１の電極２が接続される三次元電気回
路を有するパッド部を片持ち状のバネ形状に成形し、チ
ップ１と接続されるバンプ１８を形成する。ここで、三
次元電気回路を有する射出成型品の電気回路基板１７の
パッド部にバンプ１８が一括成形されるためにチップ１
の電極２にバンプを形成する必要がなくなる。またパッ
ド部が可撓性をもつバンプ１８となっているのでバンプ
１８の一括レベリングも必要なく、電気回路基板９の平
面度管理をせずとも実装時に誤差を吸収してくれる。
【００２１】このように、三次元電気回路を有する射出
成型品のパッド部をバネ形状に成形し、バンプを形成す
ることにより、ＩＣチップ電極側へのバンプ形成コスト
のコストダウンが可能で、バンプの先端および基板のチ
ップ搭載パッド部の平面度管理をせずともフリップチッ
プ実装時に誤差を吸収することができるために製造工程
数の低減や更なるコストダウンが可能となる。
【００２２】
【発明の効果】以上のように本発明によれば、バンプ形
成コストのコストダウンが可能で、スタッドバンプの先
端および基板のチップ搭載パッド部の平面度管理をせず
ともフリップチップ実装時に誤差を吸収することができ
るために製造工程数の低減や更なるコストダウンが図れ
る。
【図面の簡単な説明】
【図１】本発明の実施の形態１のチップをＡＣＦを用い
てフリップ実装した実装状態の断面図
【図２】本発明の実施の形態１のチップをＡＣＦを用い
てフリップ実装した実装状態の断面図
【図３】本発明の実施の形態１の基板上の可撓性を持つ
パッド部の製造工程図
【図４】本発明の実施の形態１の基板上の可撓性を持つ
パッド部の製造工程図
【図５】本発明の実施の形態１のチップをＡＣＦを用い
てフリップ実装する実装工程図
【図６】本発明の実施の形態２のチップをＡＣＦを用い
てフリップ実装した実装状態の断面図
【図７】本発明の実施の形態２のチップをＡＣＦを用い
てフリップ実装した実装状態の断面図
【図８】従来のスタッドバンプ形成工程図
【図９】従来のスタッドバンプを形成したチップをＡＣ
Ｆを用いてフリップチップ実装する実装工程図
【符号の説明】
１ チップ ２ 電極 ３ 接着剤 ４ 導電粒子 ５ バンプ ６ 電極 ７ 突起 ９ 電気回路基板 １０ 感光性エポキシ樹脂 １６ ＡＣＦ １７ 三次元電気回路を有する射出成型品の電気回路基
板 １８ バンプ

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】チップの電極部を基板に対峙させ前記チッ
    プを前記基板に実装するチップの実装構造であって、前
    記チップが実装される前記基板のチップ接続部分に可撓
    性部材からなる突起部を形成するとともにこの突起部に
    電極部を形成し、前記チップの電極部をこの電極部に電
    気的に接続することを特徴とするチップの実装構造。
  2. 【請求項２】前記基板を三次元電気回路を有する射出成
    型品とし、前記突起部に可撓性を持たせたことを特徴と
    する請求項１記載のチップの実装構造。
JP16982797A 1997-06-26 1997-06-26 チップの実装構造 Pending JPH1116950A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16982797A JPH1116950A (ja) 1997-06-26 1997-06-26 チップの実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16982797A JPH1116950A (ja) 1997-06-26 1997-06-26 チップの実装構造

Publications (1)

Publication Number Publication Date
JPH1116950A true JPH1116950A (ja) 1999-01-22

Family

ID=15893652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16982797A Pending JPH1116950A (ja) 1997-06-26 1997-06-26 チップの実装構造

Country Status (1)

Country Link
JP (1) JPH1116950A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020079744A1 (ja) * 2018-10-16 2020-04-23 株式会社Ｆｕｊｉ 回路形成方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020079744A1 (ja) * 2018-10-16 2020-04-23 株式会社Ｆｕｊｉ 回路形成方法
JPWO2020079744A1 (ja) * 2018-10-16 2021-03-18 株式会社Ｆｕｊｉ 回路形成方法
CN112868273A (zh) * 2018-10-16 2021-05-28 株式会社富士 电路形成方法
CN112868273B (zh) * 2018-10-16 2023-08-29 株式会社富士 电路形成方法
US11849545B2 (en) 2018-10-16 2023-12-19 Fuji Corporation Circuit formation method

Similar Documents

Publication Publication Date Title
US6476503B1 (en) Semiconductor device having columnar electrode and method of manufacturing same
EP1445995B1 (en) Method of mounting an electronic component on a circuit board and system for carrying out the method
JP4729963B2 (ja) 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
JP3450236B2 (ja) 半導体装置及びその製造方法
WO2006071611A1 (en) Microelectronic package having stacked semiconductor devices and a process for its fabrication
JP3326382B2 (ja) 半導体装置の製造方法
JPH07221104A (ja) 半導体装置の製造方法及び半導体装置及び電極ピン形成用マスク及び電極ピン形成用マスクを用いた試験方法
KR100206866B1 (ko) 반도체 장치
US6313533B1 (en) Function element, substrate for mounting function element thereon, and method of connecting them to each other
JP3421548B2 (ja) 半導体ベアチップ、半導体ベアチップの製造方法、及び半導体ベアチップの実装構造
JP4151136B2 (ja) 基板および半導体装置とその製造方法
JP2000277649A (ja) 半導体装置及びその製造方法
JP2003273160A (ja) 半導体実装モジュール
JPH0997816A (ja) 半導体装置の実装方法および実装構造
JP2008288490A (ja) チップ内蔵基板の製造方法
JPH09162230A (ja) 電子回路装置及びその製造方法
JP2002231765A (ja) 半導体装置
JPH1116950A (ja) チップの実装構造
JP2002151801A (ja) 回路基板構造およびその製造方法
JPH0951018A (ja) 半導体装置およびその製造方法
JPS6347943A (ja) 電子部品の接続方法
JP2003297977A (ja) 電子部品の製造方法
JP2006237412A (ja) 半導体装置の製造方法および電子機器の製造方法
JPH1079403A (ja) 半導体装置及びその製造方法
JPH11265910A (ja) 電気的接続用の樹脂フィルムおよび樹脂フィルムを用いた電気的接続方法