JPH11163388A - 半導体光検出器及びその製造方法 - Google Patents
半導体光検出器及びその製造方法Info
- Publication number
- JPH11163388A JPH11163388A JP9327503A JP32750397A JPH11163388A JP H11163388 A JPH11163388 A JP H11163388A JP 9327503 A JP9327503 A JP 9327503A JP 32750397 A JP32750397 A JP 32750397A JP H11163388 A JPH11163388 A JP H11163388A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- region
- layer
- oxide film
- light incident
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【課題】 ゲルマニウム単結晶層の形成時間を短縮し、
受光感度も高める。 【解決手段】 開示される半導体光検出器は、シリコン
基板４１上に形成された埋込シリコン酸化膜４２と、埋
込シリコン酸化膜４２上に形成され、シリコン酸化膜か
らなり、素子形成領域を囲み、上面及び光入射方向の面
が開口した素子分離領域４４と、素子分離領域４４の開
口部４４ａ近傍に形成されたｎ型シリコン領域４３と、
ｎ型シリコン領域４３の側面から側壁部４４ｂに向かっ
て順にエピタキシャル成長法により形成されたｎ+型シ
リコン層４５、ゲルマニウム単結晶層４６及びｐ+型シ
リコン層４７と、ｐ+型シリコン層４７の側面と側壁部
４４ｂとの間に形成されたｐ+型ポリシリコン層４８
と、ｐ+型ポリシリコン層４８及びｎ型シリコン領域４
３のそれぞれの上面に形成されたアノード電極５２及び
カソード電極５３とを備えてなる。
受光感度も高める。 【解決手段】 開示される半導体光検出器は、シリコン
基板４１上に形成された埋込シリコン酸化膜４２と、埋
込シリコン酸化膜４２上に形成され、シリコン酸化膜か
らなり、素子形成領域を囲み、上面及び光入射方向の面
が開口した素子分離領域４４と、素子分離領域４４の開
口部４４ａ近傍に形成されたｎ型シリコン領域４３と、
ｎ型シリコン領域４３の側面から側壁部４４ｂに向かっ
て順にエピタキシャル成長法により形成されたｎ+型シ
リコン層４５、ゲルマニウム単結晶層４６及びｐ+型シ
リコン層４７と、ｐ+型シリコン層４７の側面と側壁部
４４ｂとの間に形成されたｐ+型ポリシリコン層４８
と、ｐ+型ポリシリコン層４８及びｎ型シリコン領域４
３のそれぞれの上面に形成されたアノード電極５２及び
カソード電極５３とを備えてなる。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体光検出器
及びその製造方法に係り、詳しくは、シリコン基板上に
ゲルマニウムの光吸収層が形成された半導体光検出器及
びその製造方法に関する。
及びその製造方法に係り、詳しくは、シリコン基板上に
ゲルマニウムの光吸収層が形成された半導体光検出器及
びその製造方法に関する。
【０００２】
【従来の技術】光通信用の半導体光検出器として用いら
れるフォトダイオードは、一般に、光吸収層のバンドギ
ャップ（禁制帯幅）が狭いほど長波長領域での受光感度
が高くなるが、この長波長領域での受光感度は光吸収層
に使用される材料によって決定される。これは、光子
（フォトン）が光吸収層に入射することにより発生する
光電流の電子数のフォトン数に対する比を％表示した値
（量子効率）が大きいほど受光感度が高いが、半導体で
は、バンドギャップより大きな光子エネルギを有する光
しか吸収されないからである。このような光吸収層に使
用される材料としては、例えば、可視光から約０．９μ
ｍまでの波長帯ではシリコン（Ｓｉ）が、１．０μｍ以
上のいわゆる長波長帯ではゲルマニウム（Ｇｅ）やイン
ジウム・ガリウム・砒素（ＩｎＧａＡｓ）がよく使用さ
れる。ところで、長波長帯に使用されるこれらの材料
は、一般に、シリコンに比べて高価であり、また製造プ
ロセスにかかる費用も高いため、完成品たるフォトダイ
オードが高価になってしまう。そこで、長波長帯でも充
分な受光感度を有するフォトダイオードを比較的低コス
トな通常のシリコン半導体の製造プロセスによって製造
することが要求される。この要求を満たすためには、シ
リコン基板上にゲルマニウム等の長波長帯に受光感度の
ある材料を光吸収層として直接形成することが考えられ
るが、一般に、これらの材料の格子定数とシリコンの格
子定数とに差（格子ミスフィット）があるので、シリコ
ン基板上にはゲルマニウム等を直接結晶成長させること
ができない。
れるフォトダイオードは、一般に、光吸収層のバンドギ
ャップ（禁制帯幅）が狭いほど長波長領域での受光感度
が高くなるが、この長波長領域での受光感度は光吸収層
に使用される材料によって決定される。これは、光子
（フォトン）が光吸収層に入射することにより発生する
光電流の電子数のフォトン数に対する比を％表示した値
（量子効率）が大きいほど受光感度が高いが、半導体で
は、バンドギャップより大きな光子エネルギを有する光
しか吸収されないからである。このような光吸収層に使
用される材料としては、例えば、可視光から約０．９μ
ｍまでの波長帯ではシリコン（Ｓｉ）が、１．０μｍ以
上のいわゆる長波長帯ではゲルマニウム（Ｇｅ）やイン
ジウム・ガリウム・砒素（ＩｎＧａＡｓ）がよく使用さ
れる。ところで、長波長帯に使用されるこれらの材料
は、一般に、シリコンに比べて高価であり、また製造プ
ロセスにかかる費用も高いため、完成品たるフォトダイ
オードが高価になってしまう。そこで、長波長帯でも充
分な受光感度を有するフォトダイオードを比較的低コス
トな通常のシリコン半導体の製造プロセスによって製造
することが要求される。この要求を満たすためには、シ
リコン基板上にゲルマニウム等の長波長帯に受光感度の
ある材料を光吸収層として直接形成することが考えられ
るが、一般に、これらの材料の格子定数とシリコンの格
子定数とに差（格子ミスフィット）があるので、シリコ
ン基板上にはゲルマニウム等を直接結晶成長させること
ができない。
【０００３】上記問題を解決するための技術が、例え
ば、B. Jalali等により、"Si-Based Receivers for Opt
ical Data Links" (Journal of Lightwave Technology,
Vol.12, No. 6, June 1994 pp. 930-935)に開示されて
いる。図５は上記文献に開示された従来の半導体光検出
器の第１の構成例を示す概略断面図である。この半導体
光検出器は、ｎ型シリコン基板１上に、シリコン単結晶
層２、光吸収層３、シリコン単結晶層４及びｐ型シリコ
ン層５が順次形成された、形状が台地（メサ；mesa）型
のフォトダイオードからなる。光吸収層３は、シリコン
層と、ゲルマニウムにシリコンが混入され、そのバンド
ギャップがシリコン層のバンドギャップより狭いシリコ
ン・ゲルマニウム混晶層とを交互に積層して構成されて
いる。これは以下に示す理由による。即ち、シリコン・
ゲルマニウム混晶層は、ゲルマニウムにシリコンが混入
されているため、ゲルマニウム単体の層よりはシリコン
層との格子ミスフィットが抑制されてはいるが、未だ格
子ミスフィットがあるため、結晶状態を良好に保ったま
まシリコン単結晶層２上に光吸収層として有効な膜厚の
シリコン・ゲルマニウム混晶層を形成できない。そこ
で、シリコン層とシリコン・ゲルマニウム混晶層とを交
互に積層することにより、光吸収層３の膜厚を厚くして
いるのである。
ば、B. Jalali等により、"Si-Based Receivers for Opt
ical Data Links" (Journal of Lightwave Technology,
Vol.12, No. 6, June 1994 pp. 930-935)に開示されて
いる。図５は上記文献に開示された従来の半導体光検出
器の第１の構成例を示す概略断面図である。この半導体
光検出器は、ｎ型シリコン基板１上に、シリコン単結晶
層２、光吸収層３、シリコン単結晶層４及びｐ型シリコ
ン層５が順次形成された、形状が台地（メサ；mesa）型
のフォトダイオードからなる。光吸収層３は、シリコン
層と、ゲルマニウムにシリコンが混入され、そのバンド
ギャップがシリコン層のバンドギャップより狭いシリコ
ン・ゲルマニウム混晶層とを交互に積層して構成されて
いる。これは以下に示す理由による。即ち、シリコン・
ゲルマニウム混晶層は、ゲルマニウムにシリコンが混入
されているため、ゲルマニウム単体の層よりはシリコン
層との格子ミスフィットが抑制されてはいるが、未だ格
子ミスフィットがあるため、結晶状態を良好に保ったま
まシリコン単結晶層２上に光吸収層として有効な膜厚の
シリコン・ゲルマニウム混晶層を形成できない。そこ
で、シリコン層とシリコン・ゲルマニウム混晶層とを交
互に積層することにより、光吸収層３の膜厚を厚くして
いるのである。
【０００４】しかし、メサ型のフォトダイオードでは、
同一のシリコン基板上に他の回路素子と共に形成するこ
とが困難である。そこで、本出願人は、シリコン層とシ
リコン・ゲルマニウム混晶層とを交互に積層した光吸収
層をシリコン基板上に形成されたエピタキシャル層内に
埋設したプレーナ（planar）型（回路素子の各領域が同
一平面上に形成されている）のフォトダイオードからな
る半導体光検出器を提案し、特開平７−２３１１１３号
公報及び"A selective epitaxial SiGe/Si planar phot
odetector for Si-based OEICs" (1995 IEDM Technical
Digest, Dec. 1995, pp. 583-586)に開示した。図６は
上記文献に開示された従来の半導体光検出器の第２の構
成例を示す概略断面図である。この半導体光検出器は、
以下に示す工程によって製造される。まず、シリコン基
板１１上に、埋込シリコン酸化膜１２、ｎ型埋込層１
３、ｎ型エピタキシャル層１４を順次形成した後、ｎ型
エピタキシャル層１４内にその側壁がシリコン酸化膜１
５で覆われた溝１６を形成する。次に、シリコン酸化膜
等をマスクとして選択エピタキシャル成長法により、溝
１６の底面にシリコン層とシリコン・ゲルマニウム混晶
層とを交互に積層した光吸収層１７を埋設した後、光吸
収層１７上にｐ型シリコン層１８を形成すると共に、ｎ
型エピタキシャル層１４上にｎ型シリコン層１９を形成
する。このようにプレーナ型とすることにより、半導体
集積回路の回路素子とフォトダイオードとを同一のシリ
コン基板上に容易に形成できるので、長波長帯に対応し
た、いわゆるＳｉ−ＯＥＩＣ（Opto-Electric Integrat
ed Circuits）を容易に実現できる。
同一のシリコン基板上に他の回路素子と共に形成するこ
とが困難である。そこで、本出願人は、シリコン層とシ
リコン・ゲルマニウム混晶層とを交互に積層した光吸収
層をシリコン基板上に形成されたエピタキシャル層内に
埋設したプレーナ（planar）型（回路素子の各領域が同
一平面上に形成されている）のフォトダイオードからな
る半導体光検出器を提案し、特開平７−２３１１１３号
公報及び"A selective epitaxial SiGe/Si planar phot
odetector for Si-based OEICs" (1995 IEDM Technical
Digest, Dec. 1995, pp. 583-586)に開示した。図６は
上記文献に開示された従来の半導体光検出器の第２の構
成例を示す概略断面図である。この半導体光検出器は、
以下に示す工程によって製造される。まず、シリコン基
板１１上に、埋込シリコン酸化膜１２、ｎ型埋込層１
３、ｎ型エピタキシャル層１４を順次形成した後、ｎ型
エピタキシャル層１４内にその側壁がシリコン酸化膜１
５で覆われた溝１６を形成する。次に、シリコン酸化膜
等をマスクとして選択エピタキシャル成長法により、溝
１６の底面にシリコン層とシリコン・ゲルマニウム混晶
層とを交互に積層した光吸収層１７を埋設した後、光吸
収層１７上にｐ型シリコン層１８を形成すると共に、ｎ
型エピタキシャル層１４上にｎ型シリコン層１９を形成
する。このようにプレーナ型とすることにより、半導体
集積回路の回路素子とフォトダイオードとを同一のシリ
コン基板上に容易に形成できるので、長波長帯に対応し
た、いわゆるＳｉ−ＯＥＩＣ（Opto-Electric Integrat
ed Circuits）を容易に実現できる。
【０００５】しかし、上記シリコン層とシリコン・ゲル
マニウム混晶層とを交互に積層した光吸収層１７の構造
では、シリコン層とシリコン・ゲルマニウム混晶層とを
何回も交互に積層するため、製造に時間がかかってしま
う。そこで、シリコン基板上に光吸収層としてゲルマニ
ウム単結晶を形成する技術が特表昭６１−５００４６６
号公報に開示されている。図７は上記文献に開示された
従来の半導体光検出器の第３の構成例を示す概略断面図
である。この半導体光検出器は、シリコン基板２１上
に、シリコン・ゲルマニウム混晶層２２、ｎ型ゲルマニ
ウム層２３、ゲルマニウム単結晶層２４、ｐ型ゲルマニ
ウム層２５が順次形成されたフォトダイオードからな
る。シリコン・ゲルマニウム混晶層２２は、シリコン基
板２１上からその表面に向けて、ゲルマニウム濃度を徐
々に増加させていき、最終的にゲルマニウム濃度が１０
０％となるように形成している。このようにシリコン・
ゲルマニウム混晶層２２を形成することにより、格子ミ
スフィットに影響されずに、ｎ型ゲルマニウム層２３及
びゲルマニウム単結晶層２４を結晶成長させることがで
きる。また、シリコン・ゲルマニウム混晶層２２も、ゲ
ルマニウム濃度が徐々に変化するので、結晶成長が容易
である。
マニウム混晶層とを交互に積層した光吸収層１７の構造
では、シリコン層とシリコン・ゲルマニウム混晶層とを
何回も交互に積層するため、製造に時間がかかってしま
う。そこで、シリコン基板上に光吸収層としてゲルマニ
ウム単結晶を形成する技術が特表昭６１−５００４６６
号公報に開示されている。図７は上記文献に開示された
従来の半導体光検出器の第３の構成例を示す概略断面図
である。この半導体光検出器は、シリコン基板２１上
に、シリコン・ゲルマニウム混晶層２２、ｎ型ゲルマニ
ウム層２３、ゲルマニウム単結晶層２４、ｐ型ゲルマニ
ウム層２５が順次形成されたフォトダイオードからな
る。シリコン・ゲルマニウム混晶層２２は、シリコン基
板２１上からその表面に向けて、ゲルマニウム濃度を徐
々に増加させていき、最終的にゲルマニウム濃度が１０
０％となるように形成している。このようにシリコン・
ゲルマニウム混晶層２２を形成することにより、格子ミ
スフィットに影響されずに、ｎ型ゲルマニウム層２３及
びゲルマニウム単結晶層２４を結晶成長させることがで
きる。また、シリコン・ゲルマニウム混晶層２２も、ゲ
ルマニウム濃度が徐々に変化するので、結晶成長が容易
である。
【０００６】しかし、上記のようにゲルマニウム濃度を
徐々に変化させつつシリコン・ゲルマニウム混晶層２２
を形成するには、手間と時間がかかってしまう。そこ
で、本出願人は、上記シリコン・ゲルマニウム混晶層２
２を形成することなく、シリコン基板上に直接ゲルマニ
ウム単結晶層を結晶成長させる技術を提案し、特願平９
−０７０９３３号に開示した。図８は上記文献に開示さ
れた従来の半導体光検出器の第４の構成例を示す概略断
面図である。この半導体光検出器は、以下に示す工程に
よって製造される。まず、シリコン基板３１内にその側
壁がシリコン酸化膜３２で覆われた溝３３を形成する。
次に、シリコン酸化膜に対して選択的に、溝３３の底面
に、膜厚の薄いゲルマニウム層及び膜厚の極めて薄いシ
リコン・ゲルマニウム混晶層（いずれも図示略）をそれ
ぞれ形成した後、アニール処理することにより、シリコ
ン基板３１とゲルマニウム層との界面にのみ転位が局在
し、ゲルマニウム層内部には貫通転位（膜厚方向に貫い
た転位）が残存しないので、表面が平坦で、完全にシリ
コン基板３１との格子ミスフィットに起因する歪が緩和
（格子緩和）したゲルマニウム層がシリコン基板３１上
に形成される。この後、シリコン酸化膜に対して選択的
に、ゲルマニウム層上に所望の膜厚のゲルマニウム単結
晶層３４を光吸収層として形成する。次に、ゲルマニウ
ム単結晶層３４上にｐ型シリコン層３５を形成すると共
に、シリコン基板３１上にｎ型シリコン層３６を形成し
た後、シリコン基板３１に、その中央部にコア部３７を
有する光ファイバ３８を固定するための光ファイバ固定
溝３９を形成することにより、光ファイバ固定溝３９に
固定された光ファイバ３８の一端から出射された光が図
８に矢印で示す横方向からゲルマニウム単結晶層３４へ
入射される導波路型のフォトダイオードが完成する。こ
のようにゲルマニウム単結晶層３４の側面方向から光を
入射する構造にするのは、光ファイバ３８の固定とゲル
マニウム単結晶層３４への位置合わせが容易だからであ
る。以上の構成によれば、ゲルマニウム濃度を徐々に変
化させつつシリコン・ゲルマニウム混晶層を形成するこ
となく、ゲルマニウム単結晶層を結晶成長させることが
できると共に、シリコン基板３１の他の部分に上記半導
体光検出器を駆動するためのドライバ回路を形成するこ
とにより、Ｓｉ−ＯＥＩＣを容易に実現できる。
徐々に変化させつつシリコン・ゲルマニウム混晶層２２
を形成するには、手間と時間がかかってしまう。そこ
で、本出願人は、上記シリコン・ゲルマニウム混晶層２
２を形成することなく、シリコン基板上に直接ゲルマニ
ウム単結晶層を結晶成長させる技術を提案し、特願平９
−０７０９３３号に開示した。図８は上記文献に開示さ
れた従来の半導体光検出器の第４の構成例を示す概略断
面図である。この半導体光検出器は、以下に示す工程に
よって製造される。まず、シリコン基板３１内にその側
壁がシリコン酸化膜３２で覆われた溝３３を形成する。
次に、シリコン酸化膜に対して選択的に、溝３３の底面
に、膜厚の薄いゲルマニウム層及び膜厚の極めて薄いシ
リコン・ゲルマニウム混晶層（いずれも図示略）をそれ
ぞれ形成した後、アニール処理することにより、シリコ
ン基板３１とゲルマニウム層との界面にのみ転位が局在
し、ゲルマニウム層内部には貫通転位（膜厚方向に貫い
た転位）が残存しないので、表面が平坦で、完全にシリ
コン基板３１との格子ミスフィットに起因する歪が緩和
（格子緩和）したゲルマニウム層がシリコン基板３１上
に形成される。この後、シリコン酸化膜に対して選択的
に、ゲルマニウム層上に所望の膜厚のゲルマニウム単結
晶層３４を光吸収層として形成する。次に、ゲルマニウ
ム単結晶層３４上にｐ型シリコン層３５を形成すると共
に、シリコン基板３１上にｎ型シリコン層３６を形成し
た後、シリコン基板３１に、その中央部にコア部３７を
有する光ファイバ３８を固定するための光ファイバ固定
溝３９を形成することにより、光ファイバ固定溝３９に
固定された光ファイバ３８の一端から出射された光が図
８に矢印で示す横方向からゲルマニウム単結晶層３４へ
入射される導波路型のフォトダイオードが完成する。こ
のようにゲルマニウム単結晶層３４の側面方向から光を
入射する構造にするのは、光ファイバ３８の固定とゲル
マニウム単結晶層３４への位置合わせが容易だからであ
る。以上の構成によれば、ゲルマニウム濃度を徐々に変
化させつつシリコン・ゲルマニウム混晶層を形成するこ
となく、ゲルマニウム単結晶層を結晶成長させることが
できると共に、シリコン基板３１の他の部分に上記半導
体光検出器を駆動するためのドライバ回路を形成するこ
とにより、Ｓｉ−ＯＥＩＣを容易に実現できる。
【０００７】
【発明が解決しようとする課題】ところで、光通信に用
いられる長波長帯の光のうち、一般に良く使用される波
長が１．３μｍ帯の光は、ゲルマニウム単結晶層中の通
過距離が約３μｍであれば、ゲルマニウム単結晶層によ
り１００％近く吸収される。したがって、光を膜厚方向
からゲルマニウム単結晶層へ入射する場合には、ゲルマ
ニウム単結晶層の膜厚も約３μｍであれば良い。ところ
が、上記特願平９−０７０９３３号に開示された従来の
第４の構成例による半導体光検出器の製造方法において
は、図８に示すように、光をゲルマニウム単結晶層３４
の側面方向から入射する構造であるので、光吸収効率を
１００％近くにするためには、ゲルマニウム単結晶層３
４の膜厚はコア部３７の直径と略等しい必要がある。波
長が１．３μｍ帯の光を伝搬するのに通常使用されるシ
ングルモード光ファイバのコア部の直径は約１０μｍで
あるから、ゲルマニウム単結晶層３４の膜厚も約１０μ
ｍにする必要があり、ゲルマニウム単結晶層３４の形成
時間が非常に長くなり、ゲルマニウム単結晶層３４の形
成工程のスループット（throughput；所定時間内に処理
する仕事量）を著しく低下させてしまう。そこで、ゲル
マニウム単結晶層３４の膜厚を薄くすることが考えられ
るが、そうすると、今度は光吸収効率の低下に伴って受
光感度が低下してしまう。即ち、ゲルマニウム単結晶層
の形成時間の短縮と受光感度の向上とは、両立できない
という問題があった。
いられる長波長帯の光のうち、一般に良く使用される波
長が１．３μｍ帯の光は、ゲルマニウム単結晶層中の通
過距離が約３μｍであれば、ゲルマニウム単結晶層によ
り１００％近く吸収される。したがって、光を膜厚方向
からゲルマニウム単結晶層へ入射する場合には、ゲルマ
ニウム単結晶層の膜厚も約３μｍであれば良い。ところ
が、上記特願平９−０７０９３３号に開示された従来の
第４の構成例による半導体光検出器の製造方法において
は、図８に示すように、光をゲルマニウム単結晶層３４
の側面方向から入射する構造であるので、光吸収効率を
１００％近くにするためには、ゲルマニウム単結晶層３
４の膜厚はコア部３７の直径と略等しい必要がある。波
長が１．３μｍ帯の光を伝搬するのに通常使用されるシ
ングルモード光ファイバのコア部の直径は約１０μｍで
あるから、ゲルマニウム単結晶層３４の膜厚も約１０μ
ｍにする必要があり、ゲルマニウム単結晶層３４の形成
時間が非常に長くなり、ゲルマニウム単結晶層３４の形
成工程のスループット（throughput；所定時間内に処理
する仕事量）を著しく低下させてしまう。そこで、ゲル
マニウム単結晶層３４の膜厚を薄くすることが考えられ
るが、そうすると、今度は光吸収効率の低下に伴って受
光感度が低下してしまう。即ち、ゲルマニウム単結晶層
の形成時間の短縮と受光感度の向上とは、両立できない
という問題があった。
【０００８】この発明は、上述の事情に鑑みてなされた
もので、ゲルマニウム単結晶層の形成時間を短縮できる
と共に、受光感度も向上させることができる半導体光検
出器及びその製造方法を提供することを目的としてい
る。
もので、ゲルマニウム単結晶層の形成時間を短縮できる
と共に、受光感度も向上させることができる半導体光検
出器及びその製造方法を提供することを目的としてい
る。
【０００９】
【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明に係る半導体光検出器は、シリ
コン基板上に形成された下層シリコン酸化膜と、上記下
層シリコン酸化膜上に形成され、素子形成領域を囲み、
少なくとも素子形成領域と接する面にシリコン酸化膜が
形成され、上面及び光入射方向の面が開口した素子分離
領域と、上記素子形成領域において、上記素子分離領域
の光入射方向の開口部近傍に形成された第１導電型シリ
コン領域と、上記素子形成領域において、上記第１導電
型シリコン領域の側面から上記開口部と面対称の位置に
ある上記素子分離領域の面に向かって順にエピタキシャ
ル成長法により形成された第１導電型高濃度シリコン
層、ゲルマニウム単結晶層及び第２導電型高濃度シリコ
ン層と、上記第２導電型高濃度シリコン層の側面と上記
開口部と面対称の位置にある上記素子分離領域の面との
間に形成された第２導電型高濃度ポリシリコン層と、上
記第２導電型高濃度ポリシリコン層及び上記第１導電型
シリコン領域のそれぞれの上面に形成された第１及び第
２の電極とを備えてなることを特徴としている。なお、
この請求項１記載の発明において、第１導電型及び第２
導電型とは、ｎ型又はｐ型を表しており、第１導電型を
ｎ型とした場合には、第２導電型がｐ型となり、この場
合、第１の電極がアノード電極、第２の電極がカソード
電極となる。これに対して、第１導電型をｐ型とした場
合には、第２導電型がｎ型となり、この場合、第１の電
極がカソード電極、第２の電極がアノード電極となる。
導電型については、以下の請求項記載の発明においても
同様であり、電極については、請求項７記載の発明にお
いて同様である。
に、請求項１記載の発明に係る半導体光検出器は、シリ
コン基板上に形成された下層シリコン酸化膜と、上記下
層シリコン酸化膜上に形成され、素子形成領域を囲み、
少なくとも素子形成領域と接する面にシリコン酸化膜が
形成され、上面及び光入射方向の面が開口した素子分離
領域と、上記素子形成領域において、上記素子分離領域
の光入射方向の開口部近傍に形成された第１導電型シリ
コン領域と、上記素子形成領域において、上記第１導電
型シリコン領域の側面から上記開口部と面対称の位置に
ある上記素子分離領域の面に向かって順にエピタキシャ
ル成長法により形成された第１導電型高濃度シリコン
層、ゲルマニウム単結晶層及び第２導電型高濃度シリコ
ン層と、上記第２導電型高濃度シリコン層の側面と上記
開口部と面対称の位置にある上記素子分離領域の面との
間に形成された第２導電型高濃度ポリシリコン層と、上
記第２導電型高濃度ポリシリコン層及び上記第１導電型
シリコン領域のそれぞれの上面に形成された第１及び第
２の電極とを備えてなることを特徴としている。なお、
この請求項１記載の発明において、第１導電型及び第２
導電型とは、ｎ型又はｐ型を表しており、第１導電型を
ｎ型とした場合には、第２導電型がｐ型となり、この場
合、第１の電極がアノード電極、第２の電極がカソード
電極となる。これに対して、第１導電型をｐ型とした場
合には、第２導電型がｎ型となり、この場合、第１の電
極がカソード電極、第２の電極がアノード電極となる。
導電型については、以下の請求項記載の発明においても
同様であり、電極については、請求項７記載の発明にお
いて同様である。
【００１０】請求項２記載の発明は、請求項１記載の半
導体光検出器に係り、上記ゲルマニウム単結晶層の上記
光入射方向と平行な方向の長さは、上記開口部から入射
される所定波長の光を略完全に吸収可能な長さであるこ
とを特徴としている。
導体光検出器に係り、上記ゲルマニウム単結晶層の上記
光入射方向と平行な方向の長さは、上記開口部から入射
される所定波長の光を略完全に吸収可能な長さであるこ
とを特徴としている。
【００１１】請求項３記載の発明に係る半導体光検出器
は、シリコン基板上に形成された下層シリコン酸化膜
と、上記下層シリコン酸化膜上の素子形成領域を光入射
方向と直交する方向から挟むように対向して囲み、少な
くとも素子形成領域と接する面にシリコン酸化膜が形成
され、上面、上記光入射方向の面及び上記光入射方向と
面対称の位置にある面が開口した素子分離領域と、上記
素子形成領域において、上記素子分離領域の光入射方向
の開口部近傍に形成された第１の第１導電型シリコン領
域と、上記素子形成領域において、上記第１の第１導電
型シリコン領域の側面から上記素子形成領域の中央部に
向かって順にエピタキシャル成長法により形成された第
１の第１導電型高濃度シリコン層、第１のゲルマニウム
単結晶層及び第１の第２導電型高濃度シリコン層と、上
記素子形成領域において、上記光入射方向の開口部と面
対称の位置にある開口部近傍に形成された第２の第１導
電型シリコン領域と、上記素子形成領域において、上記
第２の第１導電型シリコン領域の側面から上記素子形成
領域の中央部に向かって順にエピタキシャル成長法によ
り形成された第２の第１導電型高濃度シリコン層、第２
のゲルマニウム単結晶層及び第２の第２導電型高濃度シ
リコン層と、上記素子形成領域の中央部に、上記第１及
び第２の第２導電型高濃度シリコン層と接して形成され
た第２導電型高濃度ポリシリコン層と、上記第２導電型
高濃度ポリシリコン層並びに上記第１及び第２の第１導
電型シリコン領域のそれぞれの上面に形成された第１乃
至第３の電極とを備えてなることを特徴としている。な
お、この請求項３記載の発明において、第１導電型をｎ
型、第２導電型をｐ型とした場合、第１の電極がアノー
ド電極、第２及び第３の電極がカソード電極となる。こ
れに対して、第１導電型をｐ型、第２導電型をｎ型とし
た場合、第１の電極がカソード電極、第２及び第３の電
極がアノード電極となる。電極については、請求項９記
載の発明において同様である。
は、シリコン基板上に形成された下層シリコン酸化膜
と、上記下層シリコン酸化膜上の素子形成領域を光入射
方向と直交する方向から挟むように対向して囲み、少な
くとも素子形成領域と接する面にシリコン酸化膜が形成
され、上面、上記光入射方向の面及び上記光入射方向と
面対称の位置にある面が開口した素子分離領域と、上記
素子形成領域において、上記素子分離領域の光入射方向
の開口部近傍に形成された第１の第１導電型シリコン領
域と、上記素子形成領域において、上記第１の第１導電
型シリコン領域の側面から上記素子形成領域の中央部に
向かって順にエピタキシャル成長法により形成された第
１の第１導電型高濃度シリコン層、第１のゲルマニウム
単結晶層及び第１の第２導電型高濃度シリコン層と、上
記素子形成領域において、上記光入射方向の開口部と面
対称の位置にある開口部近傍に形成された第２の第１導
電型シリコン領域と、上記素子形成領域において、上記
第２の第１導電型シリコン領域の側面から上記素子形成
領域の中央部に向かって順にエピタキシャル成長法によ
り形成された第２の第１導電型高濃度シリコン層、第２
のゲルマニウム単結晶層及び第２の第２導電型高濃度シ
リコン層と、上記素子形成領域の中央部に、上記第１及
び第２の第２導電型高濃度シリコン層と接して形成され
た第２導電型高濃度ポリシリコン層と、上記第２導電型
高濃度ポリシリコン層並びに上記第１及び第２の第１導
電型シリコン領域のそれぞれの上面に形成された第１乃
至第３の電極とを備えてなることを特徴としている。な
お、この請求項３記載の発明において、第１導電型をｎ
型、第２導電型をｐ型とした場合、第１の電極がアノー
ド電極、第２及び第３の電極がカソード電極となる。こ
れに対して、第１導電型をｐ型、第２導電型をｎ型とし
た場合、第１の電極がカソード電極、第２及び第３の電
極がアノード電極となる。電極については、請求項９記
載の発明において同様である。
【００１２】請求項４記載の発明は、請求項３記載の半
導体光検出器に係り、上記第１及び第２のゲルマニウム
単結晶層の上記光入射方向と平行な方向の長さの和は、
上記光入射方向の開口部から入射される所定波長の光を
略完全に吸収可能な長さであることを特徴としている。
請求項５記載の発明は、請求項１乃至４のいずれか１に
記載の半導体光検出器に係り、上記素子形成領域の上記
光入射方向に直交する２方向の長さは、上記光入射方向
の開口部に対向して設置される光ファイバのコア部の径
に略等しいことを特徴としている。
導体光検出器に係り、上記第１及び第２のゲルマニウム
単結晶層の上記光入射方向と平行な方向の長さの和は、
上記光入射方向の開口部から入射される所定波長の光を
略完全に吸収可能な長さであることを特徴としている。
請求項５記載の発明は、請求項１乃至４のいずれか１に
記載の半導体光検出器に係り、上記素子形成領域の上記
光入射方向に直交する２方向の長さは、上記光入射方向
の開口部に対向して設置される光ファイバのコア部の径
に略等しいことを特徴としている。
【００１３】また、請求項６記載の発明に係る半導体光
検出器の製造方法は、シリコン基板上に、下層シリコン
酸化膜、第１導電型シリコン領域及び上層シリコン酸化
膜を順次形成する第１の工程と、素子形成領域を囲み、
少なくとも素子形成領域と接する面にシリコン酸化膜が
形成され、光入射方向の面が開口した素子分離領域を、
上記第１導電型シリコン領域の表面から上記下層シリコ
ン酸化膜に達するまで形成する第２の工程と、上記素子
分離領域の開口部と面対称の位置にある面近傍の第１導
電型シリコン領域の表面に形成された上層シリコン酸化
膜の一部を除去して第１のコンタクトホールを形成する
第３の工程と、上記第１のコンタクトホールを介して、
上記第１導電型シリコン領域の一部を、上記光入射方向
と直交する方向に上記下層シリコン酸化膜に達するまで
エッチングした後、上記光入射方向と平行な方向にエッ
チングして除去し、空洞部を形成する第４の工程と、上
記第１のコンタクトホールを介して、上記空洞部の上記
第１導電型シリコン領域が露出した部分から上記素子分
離領域の開口部と面対称の位置にある面に向かって、そ
れぞれ所定膜厚の第１導電型高濃度シリコン層、ゲルマ
ニウム単結晶層及び第２導電型高濃度シリコン層を、シ
リコン酸化膜に対して選択的に順次エピタキシャル成長
させる第５の工程と、上記第１のコンタクトホールを介
して、上記空洞部の残りの部分に第２導電型高濃度ポリ
シリコン層を形成する第６の工程と、上記素子分離領域
の開口部近傍の第１導電型シリコン領域の表面に形成さ
れた上層シリコン酸化膜の一部を除去して第２のコンタ
クトホールを形成する第７の工程と、上記第１及び第２
のコンタクトホール並びにその周辺の上層シリコン酸化
膜上に第１及び第２の電極を形成する第８の工程とを備
えてなることを特徴としている。
検出器の製造方法は、シリコン基板上に、下層シリコン
酸化膜、第１導電型シリコン領域及び上層シリコン酸化
膜を順次形成する第１の工程と、素子形成領域を囲み、
少なくとも素子形成領域と接する面にシリコン酸化膜が
形成され、光入射方向の面が開口した素子分離領域を、
上記第１導電型シリコン領域の表面から上記下層シリコ
ン酸化膜に達するまで形成する第２の工程と、上記素子
分離領域の開口部と面対称の位置にある面近傍の第１導
電型シリコン領域の表面に形成された上層シリコン酸化
膜の一部を除去して第１のコンタクトホールを形成する
第３の工程と、上記第１のコンタクトホールを介して、
上記第１導電型シリコン領域の一部を、上記光入射方向
と直交する方向に上記下層シリコン酸化膜に達するまで
エッチングした後、上記光入射方向と平行な方向にエッ
チングして除去し、空洞部を形成する第４の工程と、上
記第１のコンタクトホールを介して、上記空洞部の上記
第１導電型シリコン領域が露出した部分から上記素子分
離領域の開口部と面対称の位置にある面に向かって、そ
れぞれ所定膜厚の第１導電型高濃度シリコン層、ゲルマ
ニウム単結晶層及び第２導電型高濃度シリコン層を、シ
リコン酸化膜に対して選択的に順次エピタキシャル成長
させる第５の工程と、上記第１のコンタクトホールを介
して、上記空洞部の残りの部分に第２導電型高濃度ポリ
シリコン層を形成する第６の工程と、上記素子分離領域
の開口部近傍の第１導電型シリコン領域の表面に形成さ
れた上層シリコン酸化膜の一部を除去して第２のコンタ
クトホールを形成する第７の工程と、上記第１及び第２
のコンタクトホール並びにその周辺の上層シリコン酸化
膜上に第１及び第２の電極を形成する第８の工程とを備
えてなることを特徴としている。
【００１４】請求項７記載の発明は、請求項６記載の半
導体光検出器の製造方法に係り、上記第５の工程では、
上記ゲルマニウム単結晶層の上記光入射方向と平行な方
向の長さが、上記開口部から入射される所定波長の光を
略完全に吸収可能な長さとなるように、上記ゲルマニウ
ム単結晶層を形成することを特徴としている。
導体光検出器の製造方法に係り、上記第５の工程では、
上記ゲルマニウム単結晶層の上記光入射方向と平行な方
向の長さが、上記開口部から入射される所定波長の光を
略完全に吸収可能な長さとなるように、上記ゲルマニウ
ム単結晶層を形成することを特徴としている。
【００１５】請求項８記載の発明は、請求項６又は７記
載の半導体光検出器の製造方法に係り、上記第５の工程
では、上記ゲルマニウム単結晶層は、膜厚の薄いゲルマ
ニウム層及び膜厚の極めて薄いシリコン・ゲルマニウム
混晶層を順に形成し、それらをアニール処理した後に形
成することを特徴としている。
載の半導体光検出器の製造方法に係り、上記第５の工程
では、上記ゲルマニウム単結晶層は、膜厚の薄いゲルマ
ニウム層及び膜厚の極めて薄いシリコン・ゲルマニウム
混晶層を順に形成し、それらをアニール処理した後に形
成することを特徴としている。
【００１６】請求項９記載の発明に係る半導体光検出器
の製造方法は、シリコン基板上に、下層シリコン酸化
膜、第１導電型シリコン領域及び上層シリコン酸化膜を
順次形成する第１の工程と、素子形成領域を光入射方向
と直交する方向から挟むように対向して囲み、少なくと
も素子形成領域と接する面にシリコン酸化膜が形成さ
れ、上記光入射方向の面及び上記光入射方向と面対称の
位置にある面が開口した素子分離領域を、上記第１導電
型シリコン領域の表面から上記下層シリコン酸化膜に達
するまで形成する第２の工程と、上記素子形成領域中央
部の第１導電型シリコン領域の表面に形成された上層シ
リコン酸化膜の一部を除去して第１のコンタクトホール
を形成する第３の工程と、上記第１のコンタクトホール
を介して、上記第１導電型シリコン領域の一部を、上記
光入射方向と直交する方向に上記下層シリコン酸化膜に
達するまでエッチングした後、上記光入射方向と平行な
方向にエッチングして除去し、空洞部を形成する第４の
工程と、上記第１のコンタクトホールを介して、上記空
洞部の上記光入射方向の開口部近傍の上記第１導電型シ
リコン領域が露出した部分から上記素子形成領域中央部
に向かって、それぞれ所定膜厚の第１の第１導電型高濃
度シリコン層、第１のゲルマニウム単結晶層及び第１の
第２導電型高濃度シリコン層を、シリコン酸化膜に対し
て選択的に順次エピタキシャル成長させると共に、上記
空洞部の上記光入射方向の開口部と面対称の位置にある
開口部近傍の上記第１導電型シリコン領域が露出した部
分から上記素子形成領域中央部に向かって、それぞれ所
定膜厚の第２の第１導電型高濃度シリコン層、第２のゲ
ルマニウム単結晶層及び第２の第２導電型高濃度シリコ
ン層を、シリコン酸化膜に対して選択的に順次エピタキ
シャル成長させる第５の工程と、上記第１のコンタクト
ホールを介して、上記空洞部の残りの部分に第２導電型
高濃度ポリシリコン層を形成する第６の工程と、上記素
子分離領域の上記光入射方向の開口部近傍及び上記光入
射方向の開口部と面対称の位置にある開口部近傍の第１
導電型シリコン領域の表面に形成された上層シリコン酸
化膜の一部を除去して第２及び第３のコンタクトホール
を形成する第７の工程と、上記第１乃至第３のコンタク
トホール並びにその周辺の上層シリコン酸化膜上に第１
乃至第３の電極を形成する第８の工程とを備えてなるこ
とを特徴としている。
の製造方法は、シリコン基板上に、下層シリコン酸化
膜、第１導電型シリコン領域及び上層シリコン酸化膜を
順次形成する第１の工程と、素子形成領域を光入射方向
と直交する方向から挟むように対向して囲み、少なくと
も素子形成領域と接する面にシリコン酸化膜が形成さ
れ、上記光入射方向の面及び上記光入射方向と面対称の
位置にある面が開口した素子分離領域を、上記第１導電
型シリコン領域の表面から上記下層シリコン酸化膜に達
するまで形成する第２の工程と、上記素子形成領域中央
部の第１導電型シリコン領域の表面に形成された上層シ
リコン酸化膜の一部を除去して第１のコンタクトホール
を形成する第３の工程と、上記第１のコンタクトホール
を介して、上記第１導電型シリコン領域の一部を、上記
光入射方向と直交する方向に上記下層シリコン酸化膜に
達するまでエッチングした後、上記光入射方向と平行な
方向にエッチングして除去し、空洞部を形成する第４の
工程と、上記第１のコンタクトホールを介して、上記空
洞部の上記光入射方向の開口部近傍の上記第１導電型シ
リコン領域が露出した部分から上記素子形成領域中央部
に向かって、それぞれ所定膜厚の第１の第１導電型高濃
度シリコン層、第１のゲルマニウム単結晶層及び第１の
第２導電型高濃度シリコン層を、シリコン酸化膜に対し
て選択的に順次エピタキシャル成長させると共に、上記
空洞部の上記光入射方向の開口部と面対称の位置にある
開口部近傍の上記第１導電型シリコン領域が露出した部
分から上記素子形成領域中央部に向かって、それぞれ所
定膜厚の第２の第１導電型高濃度シリコン層、第２のゲ
ルマニウム単結晶層及び第２の第２導電型高濃度シリコ
ン層を、シリコン酸化膜に対して選択的に順次エピタキ
シャル成長させる第５の工程と、上記第１のコンタクト
ホールを介して、上記空洞部の残りの部分に第２導電型
高濃度ポリシリコン層を形成する第６の工程と、上記素
子分離領域の上記光入射方向の開口部近傍及び上記光入
射方向の開口部と面対称の位置にある開口部近傍の第１
導電型シリコン領域の表面に形成された上層シリコン酸
化膜の一部を除去して第２及び第３のコンタクトホール
を形成する第７の工程と、上記第１乃至第３のコンタク
トホール並びにその周辺の上層シリコン酸化膜上に第１
乃至第３の電極を形成する第８の工程とを備えてなるこ
とを特徴としている。
【００１７】請求項１０記載の発明は、請求項９記載の
半導体光検出器の製造方法に係り、上記第５の工程で
は、上記第１及び第２のゲルマニウム単結晶層の上記光
入射方向と平行な方向の長さの和が、上記光入射方向の
開口部から入射される所定波長の光を略完全に吸収可能
な長さとなるように、上記第１及び第２のゲルマニウム
単結晶層を形成することを特徴としている。
半導体光検出器の製造方法に係り、上記第５の工程で
は、上記第１及び第２のゲルマニウム単結晶層の上記光
入射方向と平行な方向の長さの和が、上記光入射方向の
開口部から入射される所定波長の光を略完全に吸収可能
な長さとなるように、上記第１及び第２のゲルマニウム
単結晶層を形成することを特徴としている。
【００１８】また、請求項１１記載の発明は、請求項９
又は１０記載の半導体光検出器の製造方法に係り、上記
第５の工程では、上記第１及び第２のゲルマニウム単結
晶層は、膜厚の薄いゲルマニウム層及び膜厚の極めて薄
いシリコン・ゲルマニウム混晶層を順に形成し、それら
をアニール処理した後に形成することを特徴としてい
る。
又は１０記載の半導体光検出器の製造方法に係り、上記
第５の工程では、上記第１及び第２のゲルマニウム単結
晶層は、膜厚の薄いゲルマニウム層及び膜厚の極めて薄
いシリコン・ゲルマニウム混晶層を順に形成し、それら
をアニール処理した後に形成することを特徴としてい
る。
【００１９】請求項１２記載の発明は、請求項６乃至１
１のいずれか１に記載の半導体光検出器の製造方法に係
り、上記第１の工程では、上記素子形成領域の上記光入
射方向に直交する２方向の長さが上記光入射方向の開口
部に対向して設置される光ファイバのコア部の径に略等
しくなるように、上記第１導電型シリコン領域を形成す
ることを特徴としている。
１のいずれか１に記載の半導体光検出器の製造方法に係
り、上記第１の工程では、上記素子形成領域の上記光入
射方向に直交する２方向の長さが上記光入射方向の開口
部に対向して設置される光ファイバのコア部の径に略等
しくなるように、上記第１導電型シリコン領域を形成す
ることを特徴としている。
【００２０】
【作用】この発明の構成によれば、光吸収層を構成する
ゲルマニウム単結晶層を光入射方向と平行な方向にエピ
タキシャル成長させているので、入射光を略完全に吸収
するゲルマニウム単結晶層の形成時間を短縮できると共
に、受光感度も向上させることができる。
ゲルマニウム単結晶層を光入射方向と平行な方向にエピ
タキシャル成長させているので、入射光を略完全に吸収
するゲルマニウム単結晶層の形成時間を短縮できると共
に、受光感度も向上させることができる。
【００２１】
【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。説明は、実施例を用い
て具体的に行う。 Ａ．第１の実施例 図１（ａ）は、この発明の第１の実施例である半導体光
検出器の構成を示す概略平面図、図１（ｂ）は、図１
（ａ）のＡ−Ａ断面図である。この半導体光検出器は、
シリコン基板４１の表面全面に、埋込シリコン酸化膜４
２及び膜厚約１０μｍのｎ型シリコン領域４３が順次形
成されているＳＯＩ（Silicon On Insulator）構造であ
る。そして、シリコン酸化膜からなり、図１（ｂ）に矢
印で示す光入射方向及び上面を開口したコ字状の素子分
離領域４４が、基板表面から埋込シリコン酸化膜４２に
達するまで形成されている。この素子分離領域４４によ
って囲まれた素子形成領域において、開口部４４ａから
側壁部４４ｂに向かって（図１（ｂ）の右側から左側に
向かって）、ｎ型シリコン領域４３、ｎ+型シリコン層
４５、ゲルマニウム単結晶層４６、ｐ+型シリコン層４
７及びｐ+型ポリシリコン層４８が順に形成されてい
る。ゲルマニウム単結晶層４６の光の入射方向と平行な
方向の長さは、約３μｍである。また、ｎ型シリコン領
域４３の表層部には、後述するカソード電極５３とオー
ミックコンタクトするために、電極取り出し用のｎ+型
拡散層４９が形成されている。
の実施の形態について説明する。説明は、実施例を用い
て具体的に行う。 Ａ．第１の実施例 図１（ａ）は、この発明の第１の実施例である半導体光
検出器の構成を示す概略平面図、図１（ｂ）は、図１
（ａ）のＡ−Ａ断面図である。この半導体光検出器は、
シリコン基板４１の表面全面に、埋込シリコン酸化膜４
２及び膜厚約１０μｍのｎ型シリコン領域４３が順次形
成されているＳＯＩ（Silicon On Insulator）構造であ
る。そして、シリコン酸化膜からなり、図１（ｂ）に矢
印で示す光入射方向及び上面を開口したコ字状の素子分
離領域４４が、基板表面から埋込シリコン酸化膜４２に
達するまで形成されている。この素子分離領域４４によ
って囲まれた素子形成領域において、開口部４４ａから
側壁部４４ｂに向かって（図１（ｂ）の右側から左側に
向かって）、ｎ型シリコン領域４３、ｎ+型シリコン層
４５、ゲルマニウム単結晶層４６、ｐ+型シリコン層４
７及びｐ+型ポリシリコン層４８が順に形成されてい
る。ゲルマニウム単結晶層４６の光の入射方向と平行な
方向の長さは、約３μｍである。また、ｎ型シリコン領
域４３の表層部には、後述するカソード電極５３とオー
ミックコンタクトするために、電極取り出し用のｎ+型
拡散層４９が形成されている。
【００２２】そして、ｎ型シリコン領域４３、素子分離
領域４４、ｎ+型シリコン層４５、ゲルマニウム単結晶
層４６、ｐ+型シリコン層４７、ｐ+型ポリシリコン層４
８及びｎ+型拡散層４９の表面全面には、シリコン酸化
膜５０が形成されている。ｐ+型ポリシリコン層４８及
びｎ+型拡散層４９のそれぞれの表面に形成されたシリ
コン酸化膜５０の一部が除去されてコンタクトホール５
１1及び５１2が形成されており、これらのコンタクトホ
ール５１1及び５１2並びにその周辺のシリコン酸化膜５
０上にアルミニウムからなるアノード電極５２及びカソ
ード電極５３が形成されている。これにより、ｎ型シリ
コン領域４３及びｎ+型シリコン層４５と、ゲルマニウ
ム単結晶層４６と、ｐ+型シリコン層４７並びにｐ+型ポ
リシリコン層４８とがｐｉｎフォトダイオードを構成し
ている。なお、各層の導電型を逆にすると共に、極性を
逆に構成してももちろん良い。そして、光ファイバは、
図８に示す構造と同様に、シリコン基板４１に光ファイ
バを固定するための光ファイバ固定溝を形成して固定す
ることが望ましい。これにより、図示せぬ光ファイバの
一端から出射された光は、図１（ｂ）に矢印で示す方向
から入射され、ゲルマニウム単結晶層４６中を伝搬中に
ほとんど吸収され、光電流に変換される。
領域４４、ｎ+型シリコン層４５、ゲルマニウム単結晶
層４６、ｐ+型シリコン層４７、ｐ+型ポリシリコン層４
８及びｎ+型拡散層４９の表面全面には、シリコン酸化
膜５０が形成されている。ｐ+型ポリシリコン層４８及
びｎ+型拡散層４９のそれぞれの表面に形成されたシリ
コン酸化膜５０の一部が除去されてコンタクトホール５
１1及び５１2が形成されており、これらのコンタクトホ
ール５１1及び５１2並びにその周辺のシリコン酸化膜５
０上にアルミニウムからなるアノード電極５２及びカソ
ード電極５３が形成されている。これにより、ｎ型シリ
コン領域４３及びｎ+型シリコン層４５と、ゲルマニウ
ム単結晶層４６と、ｐ+型シリコン層４７並びにｐ+型ポ
リシリコン層４８とがｐｉｎフォトダイオードを構成し
ている。なお、各層の導電型を逆にすると共に、極性を
逆に構成してももちろん良い。そして、光ファイバは、
図８に示す構造と同様に、シリコン基板４１に光ファイ
バを固定するための光ファイバ固定溝を形成して固定す
ることが望ましい。これにより、図示せぬ光ファイバの
一端から出射された光は、図１（ｂ）に矢印で示す方向
から入射され、ゲルマニウム単結晶層４６中を伝搬中に
ほとんど吸収され、光電流に変換される。
【００２３】次に、図１に示す半導体光検出器の製造方
法について、図２及び図３を参照しつつ、順を追ってそ
の製造工程を説明する。まず、シリコン基板４１の表面
全面に、埋込シリコン酸化膜４２、ｎ型シリコン領域４
３及びシリコン酸化膜５０を順次形成した後、図２
（ａ）に示すように、図中右方向だけを開口したコ字状
の素子分離領域４４を、基板表面から埋込シリコン酸化
膜４２に達するまで形成する。次に、ｐｉｎフォトダイ
オードのカソード電極５３（図１参照）を形成すべき部
分に対応したｎ型シリコン領域４３の表層部にリンをイ
オン注入することにより、ｎ+型拡散層４９を形成する
（図２（ａ）参照）。次に、シリコン酸化膜５０のｐｉ
ｎフォトダイオードのアノード電極５２を形成すべき部
分を除去してコンタクトホール５１1を形成する。
法について、図２及び図３を参照しつつ、順を追ってそ
の製造工程を説明する。まず、シリコン基板４１の表面
全面に、埋込シリコン酸化膜４２、ｎ型シリコン領域４
３及びシリコン酸化膜５０を順次形成した後、図２
（ａ）に示すように、図中右方向だけを開口したコ字状
の素子分離領域４４を、基板表面から埋込シリコン酸化
膜４２に達するまで形成する。次に、ｐｉｎフォトダイ
オードのカソード電極５３（図１参照）を形成すべき部
分に対応したｎ型シリコン領域４３の表層部にリンをイ
オン注入することにより、ｎ+型拡散層４９を形成する
（図２（ａ）参照）。次に、シリコン酸化膜５０のｐｉ
ｎフォトダイオードのアノード電極５２を形成すべき部
分を除去してコンタクトホール５１1を形成する。
【００２４】次に、同図（ｂ）に示すように、コンタク
トホール５１1を介して、ｎ型シリコン領域４３の一部
を、まず、光の入射方向と直交する方向に埋込シリコン
酸化膜４２に達するまで異方性のドライエッチングした
後、光の入射方向と平行な方向に等方性のドライエッチ
ング又はウェットエッチングして除去し、空洞部５４を
形成する。ｎ型シリコン領域４３を光の入射方向と平行
な方向へどの程度エッチングするのかは、後述するゲル
マニウム単結晶層４６の膜厚に依存する。次に、同図
（ｃ）に示すように、コンタクトホール５１1を介し
て、空洞部５４のｎ型シリコン領域４３及びｎ+型拡散
層４９が露出した部分から素子分離領域４４の側壁部４
４ｂに向かって（同図（ｃ）の右側から左側に向かっ
て）、膜厚０．１μｍのｎ+型シリコン層４５、膜厚
３．０μｍのゲルマニウム単結晶層４６及び膜厚０．１
μｍのｐ+型シリコン層４７を、シリコン酸化膜に対し
て選択的に順次エピタキシャル成長させる。なお、ｎ+
型シリコン層４５、ゲルマニウム単結晶層４６及びｐ+
型シリコン層４７の各膜厚は、光の入射方向と平行な方
向に測った膜厚である。また、ゲルマニウム単結晶層４
６は、上記特願平９−０７０９３３号に開示された方法
で形成する。
トホール５１1を介して、ｎ型シリコン領域４３の一部
を、まず、光の入射方向と直交する方向に埋込シリコン
酸化膜４２に達するまで異方性のドライエッチングした
後、光の入射方向と平行な方向に等方性のドライエッチ
ング又はウェットエッチングして除去し、空洞部５４を
形成する。ｎ型シリコン領域４３を光の入射方向と平行
な方向へどの程度エッチングするのかは、後述するゲル
マニウム単結晶層４６の膜厚に依存する。次に、同図
（ｃ）に示すように、コンタクトホール５１1を介し
て、空洞部５４のｎ型シリコン領域４３及びｎ+型拡散
層４９が露出した部分から素子分離領域４４の側壁部４
４ｂに向かって（同図（ｃ）の右側から左側に向かっ
て）、膜厚０．１μｍのｎ+型シリコン層４５、膜厚
３．０μｍのゲルマニウム単結晶層４６及び膜厚０．１
μｍのｐ+型シリコン層４７を、シリコン酸化膜に対し
て選択的に順次エピタキシャル成長させる。なお、ｎ+
型シリコン層４５、ゲルマニウム単結晶層４６及びｐ+
型シリコン層４７の各膜厚は、光の入射方向と平行な方
向に測った膜厚である。また、ゲルマニウム単結晶層４
６は、上記特願平９−０７０９３３号に開示された方法
で形成する。
【００２５】次に、図３（ａ）に示すように、ＣＶＤ
（Chemical Vapor Deposition）法により、基板全面に
ｐ+型ポリシリコン層を形成した後、シリコン酸化膜５
０上に形成されたｐ+型ポリシリコン層をドライエッチ
ングによりエッチバックすることにより、空洞部５４の
残りの部分にｐ+型ポリシリコン層４８を形成する。一
般に、ＣＶＤ法によって形成されたｐ+型ポリシリコン
層は、段差被覆性（ステップカバレッジ: step coverag
e）が良好であるので、空洞部５４程度の深さ（約１０
μｍ）であれば容易に埋め込むことができる。次に、同
図（ｂ）に示すように、シリコン酸化膜５０のｐｉｎフ
ォトダイオードのカソード電極５３を形成すべき部分を
除去してコンタクトホール５１2を形成した後、同図
（ｃ）に示すように、コンタクトホール５１1及び５１2
並びにその周辺のシリコン酸化膜５０上にアルミニウム
からなるアノード電極５２及びカソード電極５３を形成
する。
（Chemical Vapor Deposition）法により、基板全面に
ｐ+型ポリシリコン層を形成した後、シリコン酸化膜５
０上に形成されたｐ+型ポリシリコン層をドライエッチ
ングによりエッチバックすることにより、空洞部５４の
残りの部分にｐ+型ポリシリコン層４８を形成する。一
般に、ＣＶＤ法によって形成されたｐ+型ポリシリコン
層は、段差被覆性（ステップカバレッジ: step coverag
e）が良好であるので、空洞部５４程度の深さ（約１０
μｍ）であれば容易に埋め込むことができる。次に、同
図（ｂ）に示すように、シリコン酸化膜５０のｐｉｎフ
ォトダイオードのカソード電極５３を形成すべき部分を
除去してコンタクトホール５１2を形成した後、同図
（ｃ）に示すように、コンタクトホール５１1及び５１2
並びにその周辺のシリコン酸化膜５０上にアルミニウム
からなるアノード電極５２及びカソード電極５３を形成
する。
【００２６】以上説明したように、この例の構成では、
光吸収層を構成するゲルマニウム単結晶層４６をシリコ
ン基板４１の表面に対して垂直方向ではなく、水平方
向、即ち、光が入射される方向と平行な方向に、膜厚が
３μｍとなるようにエピタキシャル成長させている。し
たがって、この半導体光検出器を波長が１．３μｍ帯の
光通信に用いた場合には、図１（ｂ）の右側から入射さ
れた光は、ゲルマニウム単結晶層４６において略１００
％吸収される。また、光ファイバのコア部の一端と接す
るｎ型シリコン領域４３の膜厚を、同波長帯の光を伝搬
するのに通常使用される光ファイバのコア部の直径約１
０μｍと略同じに厚さに形成しているので、このｎ型シ
リコン領域４３の奥行き（図１（ａ）における縦方向の
長さ）も約１０μｍとすれば、ゲルマニウム単結晶層４
６の光入射方向に対する断面積は右コア部の断面積と略
等しくなり、光ファイバとフォトダイオードとの結合効
率が従来より向上する。さらに、従来の半導体光検出器
においては、ゲルマニウム単結晶層の下部にカソード領
域又はアノード領域が形成されていたので、ゲルマニウ
ム単結晶層の下部から基板表面まで電極を引き出すため
に用いる金属の引き出し寄生抵抗が高かったが、上記実
施例の構造においては、ｐ+型ポリシリコン層４８及び
ｎ型シリコン領域４３の表面にコンタクトホール５１1
及び５１2を介して直接アノード電極５２及びカソード
電極５３を形成しているので（同図（ｂ）参照）、右引
き出し寄生抵抗も小さくなる。
光吸収層を構成するゲルマニウム単結晶層４６をシリコ
ン基板４１の表面に対して垂直方向ではなく、水平方
向、即ち、光が入射される方向と平行な方向に、膜厚が
３μｍとなるようにエピタキシャル成長させている。し
たがって、この半導体光検出器を波長が１．３μｍ帯の
光通信に用いた場合には、図１（ｂ）の右側から入射さ
れた光は、ゲルマニウム単結晶層４６において略１００
％吸収される。また、光ファイバのコア部の一端と接す
るｎ型シリコン領域４３の膜厚を、同波長帯の光を伝搬
するのに通常使用される光ファイバのコア部の直径約１
０μｍと略同じに厚さに形成しているので、このｎ型シ
リコン領域４３の奥行き（図１（ａ）における縦方向の
長さ）も約１０μｍとすれば、ゲルマニウム単結晶層４
６の光入射方向に対する断面積は右コア部の断面積と略
等しくなり、光ファイバとフォトダイオードとの結合効
率が従来より向上する。さらに、従来の半導体光検出器
においては、ゲルマニウム単結晶層の下部にカソード領
域又はアノード領域が形成されていたので、ゲルマニウ
ム単結晶層の下部から基板表面まで電極を引き出すため
に用いる金属の引き出し寄生抵抗が高かったが、上記実
施例の構造においては、ｐ+型ポリシリコン層４８及び
ｎ型シリコン領域４３の表面にコンタクトホール５１1
及び５１2を介して直接アノード電極５２及びカソード
電極５３を形成しているので（同図（ｂ）参照）、右引
き出し寄生抵抗も小さくなる。
【００２７】Ｂ．第２の実施例 次に、第２の実施例について説明する。図４（ａ）は、
この発明の第２の実施例である半導体光検出器の構成を
示す概略平面図、図４（ｂ）は、図４（ａ）のＢ−Ｂ断
面図である。この半導体光検出器は、シリコン基板６１
の表面全面に、埋込シリコン酸化膜６２及び膜厚約１０
μｍのｎ型シリコン領域６３が順次形成されているＳＯ
Ｉ構造である。なお、ｎ型シリコン領域６３は、以下の
説明及び図４においては説明の便宜のために別々の符号
６３1，６３2が付されているが、形成過程で埋込シリコ
ン酸化膜６２の表面全面に同時に形成される。シリコン
酸化膜からなり、図４（ａ）に矢印で示す光が入射する
方向と直交する方向に矩形状の素子分離領域６４1，６
４2が、基板表面から埋込シリコン酸化膜６２に達する
まで形成されている。これら素子分離領域６４1と素子
分離領域６４2とによって挟まれた素子形成領域におい
て、光の入射方向に開口した開口部７５ａから上記素子
形成領域中央部に向かって（同図（ｂ）の右側から左側
に向かって）、ｎ型シリコン領域６３1、ｎ+型シリコン
層６５1、ゲルマニウム単結晶層６６1及びｐ+型シリコ
ン層６７1が順に形成されると共に、開口部７５ａと面
対称の位置にある開口部７５ｂから上記素子形成領域中
央部に向かって（同図（ｂ）の左側から右側に向かっ
て）、ｎ型シリコン領域６３2、ｎ+型シリコン層６
５2、ゲルマニウム単結晶層６６2及びｐ+型シリコン層
６７2が順に形成されている。また、素子形成領域中央
部には、ｐ+型ポリシリコン層６８が形成されている。
ゲルマニウム単結晶層６６1，６６2の光の入射方向と平
行な方向の長さは、共に約１．５μｍである。また、ｎ
型シリコン領域６３1，６３2の表層部には、後述するカ
ソード電極７３1及び７３2とオーミックコンタクトする
ために、電極取り出し用のｎ+型拡散層６９1，６９2が
形成されている。
この発明の第２の実施例である半導体光検出器の構成を
示す概略平面図、図４（ｂ）は、図４（ａ）のＢ−Ｂ断
面図である。この半導体光検出器は、シリコン基板６１
の表面全面に、埋込シリコン酸化膜６２及び膜厚約１０
μｍのｎ型シリコン領域６３が順次形成されているＳＯ
Ｉ構造である。なお、ｎ型シリコン領域６３は、以下の
説明及び図４においては説明の便宜のために別々の符号
６３1，６３2が付されているが、形成過程で埋込シリコ
ン酸化膜６２の表面全面に同時に形成される。シリコン
酸化膜からなり、図４（ａ）に矢印で示す光が入射する
方向と直交する方向に矩形状の素子分離領域６４1，６
４2が、基板表面から埋込シリコン酸化膜６２に達する
まで形成されている。これら素子分離領域６４1と素子
分離領域６４2とによって挟まれた素子形成領域におい
て、光の入射方向に開口した開口部７５ａから上記素子
形成領域中央部に向かって（同図（ｂ）の右側から左側
に向かって）、ｎ型シリコン領域６３1、ｎ+型シリコン
層６５1、ゲルマニウム単結晶層６６1及びｐ+型シリコ
ン層６７1が順に形成されると共に、開口部７５ａと面
対称の位置にある開口部７５ｂから上記素子形成領域中
央部に向かって（同図（ｂ）の左側から右側に向かっ
て）、ｎ型シリコン領域６３2、ｎ+型シリコン層６
５2、ゲルマニウム単結晶層６６2及びｐ+型シリコン層
６７2が順に形成されている。また、素子形成領域中央
部には、ｐ+型ポリシリコン層６８が形成されている。
ゲルマニウム単結晶層６６1，６６2の光の入射方向と平
行な方向の長さは、共に約１．５μｍである。また、ｎ
型シリコン領域６３1，６３2の表層部には、後述するカ
ソード電極７３1及び７３2とオーミックコンタクトする
ために、電極取り出し用のｎ+型拡散層６９1，６９2が
形成されている。
【００２８】そして、ｎ型シリコン領域６３1，６３2、
素子分離領域６４1，６４2、ｎ+型シリコン層６５1，６
５2、ゲルマニウム単結晶層６６1，６６2、ｐ+型シリコ
ン層６７1，６７2、ｐ+型ポリシリコン層６８並びにｎ+
型拡散層６９1，６９2の表面全面には、シリコン酸化膜
７０が形成されている。ｐ+型ポリシリコン層６８並び
にｎ+型拡散層６９1，６９2のそれぞれの表面に形成さ
れたシリコン酸化膜７０の一部が除去されてコンタクト
ホール７１1〜７１3が形成されており、これらのコンタ
クトホール７１1〜７１3及びその周辺のシリコン酸化膜
７０上にアルミニウムからなるアノード電極７２並びに
カソード電極７３1及び７３2が形成されている。これに
より、ｎ型シリコン領域６３1及びｎ+型シリコン層６５
1と、ゲルマニウム単結晶層６６1と、ｐ+型シリコン層
６７1並びにｐ+型ポリシリコン層６８とがｐｉｎフォト
ダイオードを構成すると共に、ｎ型シリコン領域６３2
及びｎ+型シリコン層６５2と、ゲルマニウム単結晶層６
６2と、ｐ+型シリコン層６７2並びにｐ+型ポリシリコン
層６８とがｐｉｎフォトダイオードを構成している。な
お、各層の導電型を逆にすると共に、極性を逆に構成し
てももちろん良い。そして、光ファイバは、図８に示す
構造と同様に、シリコン基板６１に光ファイバを固定す
るための光ファイバ固定溝を形成して固定することが望
ましい。これにより、図示せぬ光ファイバの一端から出
射された光は、図４（ｂ）に矢印で示す方向から入射さ
れ、ゲルマニウム単結晶層６６1中を伝搬中に略５０％
が吸収されて光電流に変換されると共に、ｐ+型ポリシ
リコン層６８ではほとんど吸収されずに通過し、ゲルマ
ニウム単結晶層６６2中を伝搬中に残りの略５０％が吸
収されて光電流に変換される。
素子分離領域６４1，６４2、ｎ+型シリコン層６５1，６
５2、ゲルマニウム単結晶層６６1，６６2、ｐ+型シリコ
ン層６７1，６７2、ｐ+型ポリシリコン層６８並びにｎ+
型拡散層６９1，６９2の表面全面には、シリコン酸化膜
７０が形成されている。ｐ+型ポリシリコン層６８並び
にｎ+型拡散層６９1，６９2のそれぞれの表面に形成さ
れたシリコン酸化膜７０の一部が除去されてコンタクト
ホール７１1〜７１3が形成されており、これらのコンタ
クトホール７１1〜７１3及びその周辺のシリコン酸化膜
７０上にアルミニウムからなるアノード電極７２並びに
カソード電極７３1及び７３2が形成されている。これに
より、ｎ型シリコン領域６３1及びｎ+型シリコン層６５
1と、ゲルマニウム単結晶層６６1と、ｐ+型シリコン層
６７1並びにｐ+型ポリシリコン層６８とがｐｉｎフォト
ダイオードを構成すると共に、ｎ型シリコン領域６３2
及びｎ+型シリコン層６５2と、ゲルマニウム単結晶層６
６2と、ｐ+型シリコン層６７2並びにｐ+型ポリシリコン
層６８とがｐｉｎフォトダイオードを構成している。な
お、各層の導電型を逆にすると共に、極性を逆に構成し
てももちろん良い。そして、光ファイバは、図８に示す
構造と同様に、シリコン基板６１に光ファイバを固定す
るための光ファイバ固定溝を形成して固定することが望
ましい。これにより、図示せぬ光ファイバの一端から出
射された光は、図４（ｂ）に矢印で示す方向から入射さ
れ、ゲルマニウム単結晶層６６1中を伝搬中に略５０％
が吸収されて光電流に変換されると共に、ｐ+型ポリシ
リコン層６８ではほとんど吸収されずに通過し、ゲルマ
ニウム単結晶層６６2中を伝搬中に残りの略５０％が吸
収されて光電流に変換される。
【００２９】次に、図４に示す半導体光検出器の製造方
法について、順を追ってその製造工程を説明する。ま
ず、シリコン基板６１の表面全面に、埋込シリコン酸化
膜６２、ｎ型シリコン領域６３及びシリコン酸化膜７０
を順次形成した後、図４（ａ）に矢印で示す光が入射す
る方向と直交する方向に矩形状の素子分離領域６４1，
６４2を、基板表面から埋込シリコン酸化膜６２に達す
るまで形成する。次に、２つのｐｉｎフォトダイオード
のカソード電極７３1及び７３2（図４参照）を形成すべ
き部分に対応したｎ型シリコン領域６３1，６３2の表層
部にリンをイオン注入することにより、ｎ+型拡散層６
９1，６９2を形成する。次に、シリコン酸化膜７０の２
つのｐｉｎフォトダイオードの共通のアノード電極７２
を形成すべき部分を除去してコンタクトホール７１1を
形成する。
法について、順を追ってその製造工程を説明する。ま
ず、シリコン基板６１の表面全面に、埋込シリコン酸化
膜６２、ｎ型シリコン領域６３及びシリコン酸化膜７０
を順次形成した後、図４（ａ）に矢印で示す光が入射す
る方向と直交する方向に矩形状の素子分離領域６４1，
６４2を、基板表面から埋込シリコン酸化膜６２に達す
るまで形成する。次に、２つのｐｉｎフォトダイオード
のカソード電極７３1及び７３2（図４参照）を形成すべ
き部分に対応したｎ型シリコン領域６３1，６３2の表層
部にリンをイオン注入することにより、ｎ+型拡散層６
９1，６９2を形成する。次に、シリコン酸化膜７０の２
つのｐｉｎフォトダイオードの共通のアノード電極７２
を形成すべき部分を除去してコンタクトホール７１1を
形成する。
【００３０】次に、コンタクトホール７１1を介して、
ｎ型シリコン領域６３の一部を、まず、光の入射方向と
直交する方向に埋込シリコン酸化膜６２に達するまで異
方性のドライエッチングした後、光の入射方向と平行な
方向に等方性のドライエッチング又はウェットエッチン
グして除去し、空洞部を形成する。ｎ型シリコン領域６
３を光の入射方向と平行な方向へどの程度エッチングし
てｎ型シリコン領域６３1，６３2とするのかは、後述す
るゲルマニウム単結晶層６６1，６６2の膜厚に依存す
る。次に、コンタクトホール７１1を介して、空洞部の
ｎ型シリコン領域６３1及びｎ+型拡散層６９1が露出し
た部分から素子形成領域中央部に向かって（図４の右側
から左側に向かって）、膜厚０．１μｍのｎ+型シリコ
ン層６５1、膜厚１．５μｍのゲルマニウム単結晶層６
６1及び膜厚０．１μｍのｐ+型シリコン層６７１を、シ
リコン酸化膜に対して選択的に順次エピタキシャル成長
させると共に、空洞部のｎ型シリコン領域６３２及びｎ
+型拡散層６９2が露出した部分から素子形成領域中央部
に向かって（図４の左側から右側に向かって）、膜厚
０．１μｍのｎ+型シリコン層６５2、膜厚１．５μｍの
ゲルマニウム単結晶層６６2及び膜厚０．１μｍのｐ+型
シリコン層６７2を、シリコン酸化膜に対して選択的に
順次エピタキシャル成長させる。なお、ｎ+型シリコン
層６５1，６５2、ゲルマニウム単結晶層６６1，６６2並
びにｐ+型シリコン層６７1，６７2の各膜厚は、光の入
射方向と平行な方向に測った膜厚である。また、ゲルマ
ニウム単結晶層６６1，６６2は、上記特願平９−０７０
９３３号に開示された方法で形成する。
ｎ型シリコン領域６３の一部を、まず、光の入射方向と
直交する方向に埋込シリコン酸化膜６２に達するまで異
方性のドライエッチングした後、光の入射方向と平行な
方向に等方性のドライエッチング又はウェットエッチン
グして除去し、空洞部を形成する。ｎ型シリコン領域６
３を光の入射方向と平行な方向へどの程度エッチングし
てｎ型シリコン領域６３1，６３2とするのかは、後述す
るゲルマニウム単結晶層６６1，６６2の膜厚に依存す
る。次に、コンタクトホール７１1を介して、空洞部の
ｎ型シリコン領域６３1及びｎ+型拡散層６９1が露出し
た部分から素子形成領域中央部に向かって（図４の右側
から左側に向かって）、膜厚０．１μｍのｎ+型シリコ
ン層６５1、膜厚１．５μｍのゲルマニウム単結晶層６
６1及び膜厚０．１μｍのｐ+型シリコン層６７１を、シ
リコン酸化膜に対して選択的に順次エピタキシャル成長
させると共に、空洞部のｎ型シリコン領域６３２及びｎ
+型拡散層６９2が露出した部分から素子形成領域中央部
に向かって（図４の左側から右側に向かって）、膜厚
０．１μｍのｎ+型シリコン層６５2、膜厚１．５μｍの
ゲルマニウム単結晶層６６2及び膜厚０．１μｍのｐ+型
シリコン層６７2を、シリコン酸化膜に対して選択的に
順次エピタキシャル成長させる。なお、ｎ+型シリコン
層６５1，６５2、ゲルマニウム単結晶層６６1，６６2並
びにｐ+型シリコン層６７1，６７2の各膜厚は、光の入
射方向と平行な方向に測った膜厚である。また、ゲルマ
ニウム単結晶層６６1，６６2は、上記特願平９−０７０
９３３号に開示された方法で形成する。
【００３１】次に、ＣＶＤ法により、基板全面にｐ+型
ポリシリコン層を形成した後、シリコン酸化膜７０上に
形成されたｐ+型ポリシリコン層をドライエッチングに
よりエッチバックすることにより、空洞部の残りの部分
にｐ+型ポリシリコン層６８を形成する。次に、シリコ
ン酸化膜７０の２つのｐｉｎフォトダイオードのカソー
ド電極７３1及び７３2を形成すべき部分を除去してコン
タクトホール７１2及び７１3を形成した後、コンタクト
ホール７１1〜７１3及びその周辺のシリコン酸化膜７０
上にアルミニウムからなるアノード電極７２並びにカソ
ード電極７３2及び７３3を形成する。
ポリシリコン層を形成した後、シリコン酸化膜７０上に
形成されたｐ+型ポリシリコン層をドライエッチングに
よりエッチバックすることにより、空洞部の残りの部分
にｐ+型ポリシリコン層６８を形成する。次に、シリコ
ン酸化膜７０の２つのｐｉｎフォトダイオードのカソー
ド電極７３1及び７３2を形成すべき部分を除去してコン
タクトホール７１2及び７１3を形成した後、コンタクト
ホール７１1〜７１3及びその周辺のシリコン酸化膜７０
上にアルミニウムからなるアノード電極７２並びにカソ
ード電極７３2及び７３3を形成する。
【００３２】以上説明したように、この例の製造方法で
は、光吸収層を構成するゲルマニウム単結晶層６６1，
６６2がそれぞれ対応する開口部７５ａ及び７５ｂ側か
ら同時に素子形成領域中央部に向かってエピタキシャル
成長させている。したがって、この半導体光検出器を波
長が１．３μｍ帯の光通信に用いた場合には、図４
（ｂ）の右側から入射された光は、膜厚が共に約１．５
μｍの２つのゲルマニウム単結晶層６６1，６６2を通過
することにより、略１００％吸収される。これにより、
ゲルマニウム単結晶層６６1，６６2の形成時間を上記し
た第１の実施例における形成時間より半分の時間に短縮
できる。
は、光吸収層を構成するゲルマニウム単結晶層６６1，
６６2がそれぞれ対応する開口部７５ａ及び７５ｂ側か
ら同時に素子形成領域中央部に向かってエピタキシャル
成長させている。したがって、この半導体光検出器を波
長が１．３μｍ帯の光通信に用いた場合には、図４
（ｂ）の右側から入射された光は、膜厚が共に約１．５
μｍの２つのゲルマニウム単結晶層６６1，６６2を通過
することにより、略１００％吸収される。これにより、
ゲルマニウム単結晶層６６1，６６2の形成時間を上記し
た第１の実施例における形成時間より半分の時間に短縮
できる。
【００３３】以上、この発明の実施例を図面を参照して
詳述してきたが、具体的な構成はこの実施例に限られる
ものではなく、この発明の要旨を逸脱しない範囲の設計
の変更等があってもこの発明に含まれる。例えば、上述
の実施例においては、素子分離領域４４、６４1，６４2
をシリコン酸化膜で構成する例を示したが、これに限定
されない。これらの素子分離領域は、少なくとも素子形
成領域と接する側にシリコン酸化膜が形成されていれば
良く、その他の部分はポリシリコン層で構成しても良
い。
詳述してきたが、具体的な構成はこの実施例に限られる
ものではなく、この発明の要旨を逸脱しない範囲の設計
の変更等があってもこの発明に含まれる。例えば、上述
の実施例においては、素子分離領域４４、６４1，６４2
をシリコン酸化膜で構成する例を示したが、これに限定
されない。これらの素子分離領域は、少なくとも素子形
成領域と接する側にシリコン酸化膜が形成されていれば
良く、その他の部分はポリシリコン層で構成しても良
い。
【００３４】
【発明の効果】以上説明したように、この発明の構成に
よれば、光吸収層を構成するゲルマニウム単結晶層を光
入射方向と平行な方向にエピタキシャル成長させている
ので、入射光を略完全に吸収するゲルマニウム単結晶層
の形成時間を短縮できると共に、受光感度も向上させる
ことができる。また、この発明の構成によれば、第１乃
至第３の電極を第２導電型高濃度ポリシリコン層及び第
１導電型シリコン領域の上面に形成しているので、電極
引き出用の寄生抵抗が小さい。さらに、請求項５及び１
２記載の発明の構成によれば、素子形成領域の光入射方
向に直交する２方向の長さは、光入射方向の開口部に対
向して設置される光ファイバのコア部の径に略等しいの
で、ゲルマニウム単結晶層の光入射方向に対する断面積
は光ファイバのコア部の断面積と略等しくなり、光ファ
イバとの結合効率が従来より向上する。
よれば、光吸収層を構成するゲルマニウム単結晶層を光
入射方向と平行な方向にエピタキシャル成長させている
ので、入射光を略完全に吸収するゲルマニウム単結晶層
の形成時間を短縮できると共に、受光感度も向上させる
ことができる。また、この発明の構成によれば、第１乃
至第３の電極を第２導電型高濃度ポリシリコン層及び第
１導電型シリコン領域の上面に形成しているので、電極
引き出用の寄生抵抗が小さい。さらに、請求項５及び１
２記載の発明の構成によれば、素子形成領域の光入射方
向に直交する２方向の長さは、光入射方向の開口部に対
向して設置される光ファイバのコア部の径に略等しいの
で、ゲルマニウム単結晶層の光入射方向に対する断面積
は光ファイバのコア部の断面積と略等しくなり、光ファ
イバとの結合効率が従来より向上する。
【図１】この発明の第１の実施例である半導体光検出器
の構成を示す概略図であり、（ａ）は平面図、（ｂ）は
（ａ）のＡ−Ａ断面図である。
の構成を示す概略図であり、（ａ）は平面図、（ｂ）は
（ａ）のＡ−Ａ断面図である。
【図２】同実施例における半導体光検出器の製造方法を
示す工程図である。
示す工程図である。
【図３】同実施例における半導体光検出器の製造方法を
示す工程図である。
示す工程図である。
【図４】この発明の第２の実施例である半導体光検出器
の構成を示す概略図であり、（ａ）は平面図、（ｂ）は
（ａ）のＢ−Ｂ断面図である。
の構成を示す概略図であり、（ａ）は平面図、（ｂ）は
（ａ）のＢ−Ｂ断面図である。
【図５】従来の半導体光検出器の第１の構成例を示す概
略断面図である。
略断面図である。
【図６】従来の半導体光検出器の第２の構成例を示す概
略断面図である。
略断面図である。
【図７】従来の半導体光検出器の第３の構成例を示す概
略断面図である。
略断面図である。
【図８】従来の半導体光検出器の第４の構成例を示す概
略断面図である。
略断面図である。
４１，６１ シリコン基板 ４２，６２ 埋込シリコン酸化膜（下層シリコン酸化
膜） ４３，６３1，６３2 ｎ型シリコン領域（第１導電型シ
リコン領域） ４４，６４1，６４2 素子分離領域 ４４ａ 開口部 ４４ｂ 側壁部 ４５，６５1，６５2 ｎ+シリコン層（第１導電型高濃
度シリコン層） ４６，６６1，６６2 ゲルマニウム単結晶層 ４７，６７1，６７2 ｐ+シリコン層（第２導電型高濃
度シリコン層） ４８，６８ ｐ+ポリシリコン層（第２導電型高濃度ポ
リシリコン層） ５０，７０ シリコン酸化膜（上層シリコン酸化膜） ５１1，５１2，７１1〜７１3 コンタクトホール ５２，７２ アノード電極（第１の電極） ５３，７３1，７３2 カソード電極（第２，第３の電
極） ５４ 空洞部
膜） ４３，６３1，６３2 ｎ型シリコン領域（第１導電型シ
リコン領域） ４４，６４1，６４2 素子分離領域 ４４ａ 開口部 ４４ｂ 側壁部 ４５，６５1，６５2 ｎ+シリコン層（第１導電型高濃
度シリコン層） ４６，６６1，６６2 ゲルマニウム単結晶層 ４７，６７1，６７2 ｐ+シリコン層（第２導電型高濃
度シリコン層） ４８，６８ ｐ+ポリシリコン層（第２導電型高濃度ポ
リシリコン層） ５０，７０ シリコン酸化膜（上層シリコン酸化膜） ５１1，５１2，７１1〜７１3 コンタクトホール ５２，７２ アノード電極（第１の電極） ５３，７３1，７３2 カソード電極（第２，第３の電
極） ５４ 空洞部
Claims (12)
- 【請求項１】 シリコン基板上に形成された下層シリコ
ン酸化膜と、 前記下層シリコン酸化膜上に形成され、素子形成領域を
囲み、少なくとも素子形成領域と接する面にシリコン酸
化膜が形成され、上面及び光入射方向の面が開口した素
子分離領域と、 前記素子形成領域において、前記素子分離領域の光入射
方向の開口部近傍に形成された第１導電型シリコン領域
と、 前記素子形成領域において、前記第１導電型シリコン領
域の側面から前記開口部と面対称の位置にある前記素子
分離領域の面に向かって順にエピタキシャル成長法によ
り形成された第１導電型高濃度シリコン層、ゲルマニウ
ム単結晶層及び第２導電型高濃度シリコン層と、 前記第２導電型高濃度シリコン層の側面と前記開口部と
面対称の位置にある前記素子分離領域の面との間に形成
された第２導電型高濃度ポリシリコン層と、 前記第２導電型高濃度ポリシリコン層及び前記第１導電
型シリコン領域のそれぞれの上面に形成された第１及び
第２の電極とを備えてなることを特徴とする半導体光検
出器。 - 【請求項２】 前記ゲルマニウム単結晶層の前記光入射
方向と平行な方向の長さは、前記開口部から入射される
所定波長の光を略完全に吸収可能な長さであることを特
徴とする請求項１記載の半導体光検出器。 - 【請求項３】 シリコン基板上に形成された下層シリコ
ン酸化膜と、 前記下層シリコン酸化膜上の素子形成領域を光入射方向
と直交する方向から挟むように対向して囲み、少なくと
も素子形成領域と接する面にシリコン酸化膜が形成さ
れ、上面、前記光入射方向の面及び前記光入射方向と面
対称の位置にある面が開口した素子分離領域と、 前記素子形成領域において、前記素子分離領域の光入射
方向の開口部近傍に形成された第１の第１導電型シリコ
ン領域と、 前記素子形成領域において、前記第１の第１導電型シリ
コン領域の側面から前記素子形成領域の中央部に向かっ
て順にエピタキシャル成長法により形成された第１の第
１導電型高濃度シリコン層、第１のゲルマニウム単結晶
層及び第１の第２導電型高濃度シリコン層と、 前記素子形成領域において、前記光入射方向の開口部と
面対称の位置にある開口部近傍に形成された第２の第１
導電型シリコン領域と、 前記素子形成領域において、前記第２の第１導電型シリ
コン領域の側面から前記素子形成領域の中央部に向かっ
て順にエピタキシャル成長法により形成された第２の第
１導電型高濃度シリコン層、第２のゲルマニウム単結晶
層及び第２の第２導電型高濃度シリコン層と、 前記素子形成領域の中央部に、前記第１及び第２の第２
導電型高濃度シリコン層と接して形成された第２導電型
高濃度ポリシリコン層と、 前記第２導電型高濃度ポリシリコン層並びに前記第１及
び第２の第１導電型シリコン領域のそれぞれの上面に形
成された第１乃至第３の電極とを備えてなることを特徴
とする半導体光検出器。 - 【請求項４】 前記第１及び第２のゲルマニウム単結晶
層の前記光入射方向と平行な方向の長さの和は、前記光
入射方向の開口部から入射される所定波長の光を略完全
に吸収可能な長さであることを特徴とする請求項３記載
の半導体光検出器。 - 【請求項５】 前記素子形成領域の光入射方向に直交す
る２方向の長さは、前記光入射方向の開口部に対向して
設置される光ファイバのコア部の径に略等しいことを特
徴とする請求項１乃至４のいずれか１に記載の半導体光
検出器。 - 【請求項６】 シリコン基板上に、下層シリコン酸化
膜、第１導電型シリコン領域及び上層シリコン酸化膜を
順次形成する第１の工程と、 素子形成領域を囲み、少なくとも素子形成領域と接する
面にシリコン酸化膜が形成され、光入射方向の面が開口
した素子分離領域を、前記第１導電型シリコン領域の表
面から前記下層シリコン酸化膜に達するまで形成する第
２の工程と、 前記素子分離領域の開口部と面対称の位置にある面近傍
の第１導電型シリコン領域の表面に形成された上層シリ
コン酸化膜の一部を除去して第１のコンタクトホールを
形成する第３の工程と、 前記第１のコンタクトホールを介して、前記第１導電型
シリコン領域の一部を、前記光入射方向と直交する方向
に前記下層シリコン酸化膜に達するまでエッチングした
後、前記光入射方向と平行な方向にエッチングして除去
し、空洞部を形成する第４の工程と、 前記第１のコンタクトホールを介して、前記空洞部の前
記第１導電型シリコン領域が露出した部分から前記素子
分離領域の開口部と面対称の位置にある面に向かって、
それぞれ所定膜厚の第１導電型高濃度シリコン層、ゲル
マニウム単結晶層及び第２導電型高濃度シリコン層を、
シリコン酸化膜に対して選択的に順次エピタキシャル成
長させる第５の工程と、 前記第１のコンタクトホールを介して、前記空洞部の残
りの部分に第２導電型高濃度ポリシリコン層を形成する
第６の工程と、 前記素子分離領域の開口部近傍の第１導電型シリコン領
域の表面に形成された上層シリコン酸化膜の一部を除去
して第２のコンタクトホールを形成する第７の工程と、 前記第１及び第２のコンタクトホール並びにその周辺の
上層シリコン酸化膜上に第１及び第２の電極を形成する
第８の工程とを備えてなることを特徴とする半導体光検
出器の製造方法。 - 【請求項７】 前記第５の工程では、前記ゲルマニウム
単結晶層の前記光入射方向と平行な方向の長さが、前記
開口部から入射される所定波長の光を略完全に吸収可能
な長さとなるように、前記ゲルマニウム単結晶層を形成
することを特徴とする請求項６記載の半導体光検出器の
製造方法。 - 【請求項８】 前記第５の工程では、前記ゲルマニウム
単結晶層は、膜厚の薄いゲルマニウム層及び膜厚の極め
て薄いシリコン・ゲルマニウム混晶層を順に形成し、そ
れらをアニール処理した後に形成することを特徴とする
請求項６又は７記載の半導体光検出器の製造方法。 - 【請求項９】 シリコン基板上に、下層シリコン酸化
膜、第１導電型シリコン領域及び上層シリコン酸化膜を
順次形成する第１の工程と、 素子形成領域を光入射方向と直交する方向から挟むよう
に対向して囲み、少なくとも素子形成領域と接する面に
シリコン酸化膜が形成され、前記光入射方向の面及び前
記光入射方向と面対称の位置にある面が開口した素子分
離領域を、前記第１導電型シリコン領域の表面から前記
下層シリコン酸化膜に達するまで形成する第２の工程
と、 前記素子形成領域中央部の第１導電型シリコン領域の表
面に形成された上層シリコン酸化膜の一部を除去して第
１のコンタクトホールを形成する第３の工程と、 前記
第１のコンタクトホールを介して、前記第１導電型シリ
コン領域の一部を、前記光入射方向と直交する方向に前
記下層シリコン酸化膜に達するまでエッチングした後、
前記光入射方向と平行な方向にエッチングして除去し、
空洞部を形成する第４の工程と、 前記第１のコンタクトホールを介して、前記空洞部の前
記光入射方向の開口部近傍の前記第１導電型シリコン領
域が露出した部分から前記素子形成領域中央部に向かっ
て、それぞれ所定膜厚の第１の第１導電型高濃度シリコ
ン層、第１のゲルマニウム単結晶層及び第１の第２導電
型高濃度シリコン層を、シリコン酸化膜に対して選択的
に順次エピタキシャル成長させると共に、前記空洞部の
前記光入射方向の開口部と面対称の位置にある開口部近
傍の前記第１導電型シリコン領域が露出した部分から前
記素子形成領域中央部に向かって、それぞれ所定膜厚の
第２の第１導電型高濃度シリコン層、第２のゲルマニウ
ム単結晶層及び第２の第２導電型高濃度シリコン層を、
シリコン酸化膜に対して選択的に順次エピタキシャル成
長させる第５の工程と、 前記第１のコンタクトホールを介して、前記空洞部の残
りの部分に第２導電型高濃度ポリシリコン層を形成する
第６の工程と、 前記素子分離領域の前記光入射方向の開口部近傍及び前
記光入射方向の開口部と面対称の位置にある開口部近傍
の第１導電型シリコン領域の表面に形成された上層シリ
コン酸化膜の一部を除去して第２及び第３のコンタクト
ホールを形成する第７の工程と、 前記第１乃至第３のコンタクトホール並びにその周辺の
上層シリコン酸化膜上に第１乃至第３の電極を形成する
第８の工程とを備えてなることを特徴とする半導体光検
出器の製造方法。 - 【請求項１０】 前記第５の工程では、前記第１及び第
２のゲルマニウム単結晶層の前記光入射方向と平行な方
向の長さの和が、前記光入射方向の開口部から入射され
る所定波長の光を略完全に吸収可能な長さとなるよう
に、前記第１及び第２のゲルマニウム単結晶層を形成す
ることを特徴とする請求項９記載の半導体光検出器の製
造方法。 - 【請求項１１】 前記第５の工程では、前記第１及び第
２のゲルマニウム単結晶層は、膜厚の薄いゲルマニウム
層及び膜厚の極めて薄いシリコン・ゲルマニウム混晶層
を順に形成し、それらをアニール処理した後に形成する
ことを特徴とする請求項９又は１０記載の半導体光検出
器の製造方法。 - 【請求項１２】 前記第１の工程では、前記素子形成領
域の前記光入射方向に直交する２方向の長さが前記光入
射方向の開口部に対向して設置される光ファイバのコア
部の径に略等しくなるように、前記第１導電型シリコン
領域を形成することを特徴とする請求項６乃至１１のい
ずれか１に記載の半導体光検出器の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9327503A JP3008912B2 (ja) | 1997-11-28 | 1997-11-28 | 半導体光検出器及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9327503A JP3008912B2 (ja) | 1997-11-28 | 1997-11-28 | 半導体光検出器及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11163388A true JPH11163388A (ja) | 1999-06-18 |
| JP3008912B2 JP3008912B2 (ja) | 2000-02-14 |
Family
ID=18199877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9327503A Expired - Lifetime JP3008912B2 (ja) | 1997-11-28 | 1997-11-28 | 半導体光検出器及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3008912B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004511106A (ja) * | 2000-10-03 | 2004-04-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 半導体装置およびその製造方法 |
| JP2009540611A (ja) * | 2006-06-13 | 2009-11-19 | ウイスコンシン アラムニ リサーチ ファンデーション | 光検出用のｐｉｎダイオード及び高速、高分解能画像検出 |
| JP2015179749A (ja) * | 2014-03-19 | 2015-10-08 | 株式会社日立製作所 | 半導体光素子 |
| JP6368894B1 (ja) * | 2017-07-04 | 2018-08-01 | 雫石 誠 | 光電変換素子及び光学測定装置 |
| WO2022123954A1 (ja) * | 2020-12-10 | 2022-06-16 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置、電子機器及び固体撮像装置の製造方法 |
-
1997
- 1997-11-28 JP JP9327503A patent/JP3008912B2/ja not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004511106A (ja) * | 2000-10-03 | 2004-04-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 半導体装置およびその製造方法 |
| JP2009540611A (ja) * | 2006-06-13 | 2009-11-19 | ウイスコンシン アラムニ リサーチ ファンデーション | 光検出用のｐｉｎダイオード及び高速、高分解能画像検出 |
| JP2015179749A (ja) * | 2014-03-19 | 2015-10-08 | 株式会社日立製作所 | 半導体光素子 |
| JP6368894B1 (ja) * | 2017-07-04 | 2018-08-01 | 雫石 誠 | 光電変換素子及び光学測定装置 |
| WO2019008842A1 (ja) * | 2017-07-04 | 2019-01-10 | 雫石 誠 | 光電変換素子及び光学測定装置 |
| JP2019016769A (ja) * | 2017-07-04 | 2019-01-31 | 雫石 誠 | 光電変換素子及び光学測定装置 |
| WO2022123954A1 (ja) * | 2020-12-10 | 2022-06-16 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置、電子機器及び固体撮像装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3008912B2 (ja) | 2000-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100244046B1 (ko) | 광검출용 반도체장치 | |
| US9653639B2 (en) | Laser using locally strained germanium on silicon for opto-electronic applications | |
| JP6048578B2 (ja) | 半導体受光素子及びその製造方法 | |
| US6075253A (en) | Monocrystalline semiconductor photodetector | |
| JP5232981B2 (ja) | ＳｉＧｅフォトダイオード | |
| JP6118834B2 (ja) | モード変換素子及び光機能素子 | |
| JP6091273B2 (ja) | 半導体装置とその製造方法 | |
| US11508870B2 (en) | Process for fabricating at least one tensilely strained planar photodiode | |
| JPH11238902A (ja) | 半導体光検出装置及び半導体光検出装置の製造方法 | |
| EP3961727A2 (en) | Diode with light-sensitive intrinsic region | |
| EP0709901B1 (en) | Fabrication process for a silicon photosensitive element | |
| US7132656B2 (en) | High speed and high efficiency Si-based photodetectors using waveguides formed with silicide for near IR applications | |
| JP2017220581A (ja) | 半導体装置及びその製造方法、光インターコネクトシステム | |
| US8639065B2 (en) | System having avalanche effect light sensor with enhanced sensitivity | |
| WO2015115396A1 (ja) | ＳｉＧｅフォトダイオード | |
| JP5480512B2 (ja) | 光検出器およびそれを備えた光集積回路装置 | |
| JP3008912B2 (ja) | 半導体光検出器及びその製造方法 | |
| WO2008080428A1 (en) | Waveguide photodetector in germanium on silicon | |
| JP2874570B2 (ja) | 半導体装置およびその製造方法 | |
| EP3675183A1 (en) | Photodetecting device with enhanced collection efficiency | |
| JP2015162571A (ja) | Ｇｅ系半導体装置、その製造方法及び光インターコネクトシステム | |
| JP6127103B2 (ja) | 半導体受光素子及びその製造方法 | |
| WO2010009462A2 (en) | Dark current reduction for large area photodiodes | |
| EP3680941A1 (en) | Avalanche photodiode and method for preparing same | |
| JP7435786B2 (ja) | 受光器 |