JPH11163223A - 半導体チップ、およびこれを備えた半導体装置 - Google Patents

半導体チップ、およびこれを備えた半導体装置

Info

Publication number
JPH11163223A
JPH11163223A JP33159897A JP33159897A JPH11163223A JP H11163223 A JPH11163223 A JP H11163223A JP 33159897 A JP33159897 A JP 33159897A JP 33159897 A JP33159897 A JP 33159897A JP H11163223 A JPH11163223 A JP H11163223A
Authority
JP
Japan
Prior art keywords
semiconductor chip
film
semiconductor
semiconductor device
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33159897A
Other languages
English (en)
Inventor
Kazutaka Shibata
和孝 柴田
Tsunemori Yamaguchi
恒守 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP33159897A priority Critical patent/JPH11163223A/ja
Priority to US09/155,134 priority patent/US6133637A/en
Priority to EP98900725A priority patent/EP0890989A4/en
Priority to KR10-1998-0707403A priority patent/KR100522223B1/ko
Priority to KR10-2004-7000090A priority patent/KR100467946B1/ko
Priority to PCT/JP1998/000281 priority patent/WO1998033217A1/ja
Publication of JPH11163223A publication Critical patent/JPH11163223A/ja
Priority to US09/612,480 priority patent/US6458609B1/en
Pending legal-status Critical Current

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 異方性導電接着剤を用いて半導体チップどう
しが接合された半導体装置において、各半導体チップの
回路素子を十分に保護できるようにする。 【解決手段】 回路素子が一体的に造り込まれ、この回
路素子を覆うようにしてパシベーション膜33,43が
形成された半導体チップにおいて、上記パシベーション
膜33,43を覆うようにして保護膜34,44を形成
した。好ましくは、上記保護膜34,44をポリイミド
樹脂によって形成する。また、パンプ状に端子31a,
40aが形成された上記半導体チップ3,4どうしを異
方性導電膜63を用いて接合して半導体装置1とした。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本願発明は、回路素子を覆う
ようにしてパシベーション膜が形成された半導体チッ
プ、およびこの半導体チップを備えた半導体装置に関す
る。
【0002】
【従来の技術】従来より採用されている半導体チップど
うしの電気的な接続構造として、たとえば図8に示すよ
うなものがある。この接続構造は、接着性の樹脂膜65
内に導電性の粒子64を分散させた構造をもった、いわ
ゆる異方性導電膜63を用いたものである。この接続構
造では、それぞれの半導体チップ3,4の主面3a,4
a間に異方性導電膜63が介在させられているが、上記
各半導体チップ3,4の電極パッド30,40からそれ
ぞれ突出形成されたバンプ状端子30a,40a間に
は、それぞれのバンプ30a,40aに接触して導電性
粒子64が介在させられている。すなわち、上記各バン
プ状端子30a,40a間は、上記導電性粒子64によ
って電気的な接続が図られている一方、上記各バンプ状
端子30a,40a間以外の部分は、上記導電性粒子6
4が上記樹脂膜65内に分散された状態であるので絶縁
状態とされている。
【0003】このような半導体チップ3,4どうしの接
合は、たとえば以下のようにして行なわれる。すなわ
ち、図6に示すように、支持台9上に載置されて加熱さ
れた半導体チップ3の上面に半導体チップ4の大きさに
略対応して形成された異方性導電膜63を載置し、この
状態で各半導体チップ3,4のバンプ30a,40aど
うしが対峙するようにして半導体チップ4を位置決めし
つつ載置する。そして、半導体チップ4が位置決め・載
置された状態で半導体チップ4を押圧することにより半
導体チップ3,4どうしの接合が行なわれる。このと
き、上記異方性導電膜63の樹脂膜65は軟化しつつあ
り、半導体チップ4を加圧することによって上記各バン
プ30a,40a間に導電性粒子64が介在させられ
る。また、場合によっては、半導体チップ4を押圧した
状態で半導体チップ4に超音波振動が付与され、これに
より上記各バンプ30a,40aと導電性粒子64とが
さらに良好に接続される。
【0004】
【発明が解決しようとする課題】通常、上記各半導体チ
ップ3,4においては、それぞれの主面3a,4aに回
路素子(図示略)が形成されており、この回路素子はパ
シベーション膜によって保護されている(図9参照)。
このパシベーション膜33は、酸化シリコン(Si
2 )、あるいはこの膜の上にさらに窒化シリコン膜
(Si3 4 )が形成された構造となっており、その厚
みは数十Å程度とされている。このため、各半導体チッ
プ3,4が加熱された状態で半導体チップ4を押圧した
場合には、上記パシベーション膜の膜厚が小さいために
押圧力に起因して部分的に剥離したり、あるいはひび割
れてしまったりすることがある。特に、各半導体チップ
3,4どうしの接合に際して超音波振動を付与した場合
には、このような不具合がより顕著に表れる。このよう
にしてパシベーション膜33が剥離したり、あるいはひ
び割れてしまった場合には、回路素子形成部が酸化する
などして半導体チップ3,4の特性が損なわれてしま
う。
【0005】本願発明は、上記した事情のもとで考え出
されたものであって、異方性導電接着剤を用いて半導体
チップどうしが接合された半導体装置において、各半導
体チップの回路素子を十分に保護できるようにすること
をその課題としている。
【0006】
【発明の開示】上記の課題を解決するため、本願発明で
は、次の技術的手段を講じている。
【0007】すなわち、本願発明の第1の側面によれ
ば、回路素子が一体的に造り込まれ、この回路素子を覆
うようにしてパシベーション膜が形成された半導体チッ
プであって、上記パシベーション膜を覆うようにして保
護膜が形成されていることを特徴とする、半導体チップ
が提供される。
【0008】好ましい実施の形態においては、上記保護
膜は、ポリイミド樹脂によって形成されている。
【0009】本願発明の第2の側面によれば、パンプ状
に端子が形成された半導体チップどうしが、異方性導電
膜を介して接合された半導体装置であって、少なくとも
一方の半導体チップとして、第1の側面に記載された半
導体チップが用いられていることを特徴とする、半導体
装置が提供される。
【0010】ところで、上述したように、異方性導電膜
を介しての各半導体チップどうしの接合は、たとえば予
熱された一方の半導体チップ上に個片状あるいは液状の
異方性導電接着剤を載置または塗布した状態で、各半導
体チップのバンプ状端子どうしが対峙するようにして他
方の半導体チップを位置決め載置し、この状態で他方の
半導体チップを押圧することにより行なわれる。また、
場合によっては、異方性導電接着剤内に分散された導電
性粒子と、各半導体チップのバンプ状端子とが良好な接
続状態を形成できるように超音波振動が付与された状態
で各半導体チップどうしの接合が行なわれる。
【0011】上記構成の半導体チップにおいては、上記
パシベーション膜が保護膜によって覆われているので、
半導体チップどうしの接合時に加えられる押圧力による
影響が軽減されている。すなわち、押圧力に起因したパ
シベーション膜の部分的な剥離やひび割れなどが生じる
可能性が低減されている。
【0012】また、熱に強く、比較的外力に強いポリイ
ミド樹脂などによって上記保護膜を形成した場合には、
押圧力などに起因して上記パシベーション膜が損傷した
としても、上記保護膜は上記パシベーション膜を所望の
状態で覆った状態を維持することができる。すなわち、
上記パシベーション膜が損傷した場合には、上記保護膜
によって回路素子が保護された恰好とされ、上記保護膜
は破壊されない限りは上記回路素子が酸化してしまうな
どして半導体チップの特性が損なわれてしまうこともな
い。
【0013】したがって、上記構成の半導体チップどう
しが接合された半導体装置においても、各半導体チップ
の特性が良好に維持されている。しかも、上記半導体装
置に何らかの外力が加えられた場合においても、上記保
護膜によってパシベーション膜に与えられる影響が軽減
されており、かりにパシベーション膜は損傷したとして
も、上記保護膜によって各半導体チップの回路素子が保
護された状態が維持されている。
【0014】本願発明のその他の特徴および利点は、添
付図面を参照して以下に行う詳細な説明によって、より
明らかとなろう。
【0015】
【発明の実施の形態】以下、本願発明の好ましい実施の
形態を、図面を参照して具体的に説明する。
【0016】図1は、本願発明に係る半導体装置の一例
を表す全体斜視図であり、図2は、図1のII−II線に沿
う断面図である。なお、従来例を説明する参照した図面
に描かれている部材および要素と同一のものには同一の
符号を付してある。
【0017】図1および図2に示すように、上記半導体
装置1は、ポリイミド樹脂製などのフイルム基板2と、
このフイルム基板2上に実装される第1の半導体チップ
3と、この第1の半導体チップ3と電気的な導通が図ら
れた第2の半導体チップ4とを備えて大略構成されてい
る。
【0018】図1および図2に良く表れているように、
上記フイルム基板2の両端部には、それぞれ4つの貫通
孔20aが形成されており、これらの貫通孔20aの形
成部位に対応して端子20が計8個形成されている。こ
れらの各端子20は、上記フイルム基板2の上面に形成
された薄膜端子部22と上記フイルム基板2の下面に形
成されたボール状端子部21とを有しており、もちろん
上記薄膜端子部22と上記ボール状端子部21とは上記
貫通孔20aを介して電気的に導通している。なお、上
記薄膜端子部22は、たとえば銅などによって形成され
ており、上記ボール状端子部21は、たとえばハンダな
どによって形成されている。また、上記貫通孔20aお
よび端子20の形成部位および個数は適宜設計事項であ
る。
【0019】図3に良く表れているように、上記第1の
半導体チップ3には、この半導体チップ3に一体的に造
り込まれた回路素子(図示略)と導通する電極パッド3
0,31がそれぞれ複数個ずつ形成されている。また、
上記回路素子が形成された部分を覆うようにしてパシベ
ーション膜33が形成されているが、このパシベーショ
ン膜33は上記電極パッド30,31が外部に臨むよう
にして形成される。さらに、上記パシベーション膜33
上には、保護膜34が形成されており、この保護膜34
も上記電極パッド30,31が外部に臨むようにして形
成される。そして、外部に臨むようになされた上記電極
パッド30,31上には、金製などのバンプ端子30
a,31aが形成されている。また、上記第2の半導体
チップ4においても、一体的に造り込まれた回路素子
(図示略)と導通する電極パッド40が複数個形成さ
れ、上記回路素子を覆うようにしてパシベーション膜4
3を形成され、この上に保護膜44が形成されている。
もちろん、上記電極パッド40a上には金製などのバン
プ端子40aが形成されている。
【0020】上記パシベーション膜33(43)は、上
記半導体チップ3(4)がウエハの状態において、たと
えばCVD法などによってシリコンの酸化膜を成長させ
ることによって形成される。また、この酸化膜上に、窒
化シリコン(Si3 4 )などの膜をさらに成長させて
これらの膜をパシベーション膜33(43)としてもよ
い。もちろん、上記電極パッド30,31(40)の部
分は、外部に臨むようにパシベーション膜33(43)
をエッチング処理する必要がある。
【0021】上記保護膜34(44)は、半導体チップ
3(4)がウエハの状態において、たとえばポリイミド
樹脂などをフイルムを貼着することによって形成されて
いる。もちろん、上記保護膜34(44)も、エッチン
グ処理によって上記電極パッド30,31(40)の部
分が外部に臨むようになされる。
【0022】上記バンプ端子30a,31a(40a)
は、半導体チップ3(4)がウエハの状態において、た
とえば金メッキ施すなどして形成される。より具体的に
は、上記電極パッド30,31(40)の部分が外部に
臨むようにしてレジスト層を形成し、電気メッキの手法
によってレジスト層が形成されていない部分に金層を成
長させた後にレジスト層を剥離処理するなどして行なわ
れる。
【0023】図1および図2に良く表れているように、
上記フイルム基板2の端子20と上記第1の半導体チッ
プ3のバンプ端子30aとは、金線ワイヤ5によって接
続されて電気的な導通が図られている。上記端子20と
金線ワイヤ5の一端部5aとの接続、および上記バンプ
端子30aと上記金線ワイヤ5の他端部5bとの接続
は、たとえば周知の熱超音波ボンディングなどによって
行われる(詳細については後述する)。
【0024】図2および図3に良く表れているように、
上記第1の半導体チップ3と上記第2の半導体チップ4
とは、異方性導電膜63を用いて接合されている。すな
わち、上記第1の半導体チップ3のバンプ端子31aと
上記第2の半導体チップ4のバンプ端子40aとが上記
異方性導電膜63の樹脂膜65内に分散された導電性粒
子64によって電気的に接続されており、各主面3a,
4a間は樹脂膜65によって機械的に接合されている。
なお、上記各半導体チップ3,4はエポキシなどの樹脂
を用いた金型成形によって樹脂パッケージ61によって
保護されている。
【0025】次に、図1ないし図3に示した半導体装置
1の製造方法の一例を、図4ないし図7を参照しつつ簡
単に説明する。
【0026】まず、たとえばスパッタリング、蒸着、あ
るいはCVDなどの手段によって銅などの被膜を形成し
た後に、エッチング処理を施すことによって薄膜端子部
22となりべき部位が形成された長尺帯状の樹脂フイル
ム2Aに、上記第1の半導体チップ3を実装する。この
工程は、たとえば液状または固体状の樹脂製接着剤60
を上記樹脂フイルム2A、あるいは上記第1の半導体チ
ップ3の一面3bに塗布した状態で上記第1の半導体チ
ップ3を上記樹脂フイルム2A上に載置することにより
行われる。上記樹脂製接着剤60としては、常温で硬化
する樹脂や後述するワイヤボンディング時の加熱温度程
度で硬化するエポキシ樹脂やフェノール樹脂などが好適
に採用される。
【0027】つづいて、図4および図5に示すように、
上記薄膜端子部22と上記第1の半導体チップ3のバン
プ端子30aとの間を金線ワイヤ5によって接続する。
この工程は、いわゆる熱超音波ボンディングによって行
われる。この熱超音波ボンディングは、たとえば支持台
9上に上記樹脂フイルム2Aを載置して、上記支持台9
から上記樹脂フイルム2Aおよび第1の半導体チップ3
を200℃程度に加熱した状態で行われるが、この熱超
音波ボンディングは図4に示すフォーストボンディング
と、図5に示すセカンドボンディングとからなる。
【0028】図4に良く表れているように、フォースト
ボンディングは、キャピラリ8と呼ばれる治具内に挿通
された金線ワイヤ50の先端部を、上記キャピラリ8の
先端部80から突出させておき、金線ワイヤ50の先端
部を水素炎や放電などによって加熱溶融させて金ボール
50aを形成し、上記キャピラリ8を移動させて上記バ
ンプ端子30a上に上記金ボール50aを圧し付けて固
着することにより行われる。もちろん、上記金ボール5
0aを圧し付ける際に、固着すべき部位に超音波振動を
供給してもよい。図5に良く表れているように、セカン
ドボンディングは、上記金線ワイヤ50の先端部を固着
した状態で上記金線ワイヤ50を引き出しつつ上記樹脂
フイルムAに薄膜端子部22の部位まで移動させ、上記
キャピラリ8の先端部80によって上記薄膜端子部22
の上面に上記金線ワイヤ50を圧し付けながら超音波振
動を供給することにより行われる。そして、上記金線ワ
イヤ50が圧着された場合には、上記キャピラリ8をス
ライド移動させて上記金線ワイヤ50圧し切って、ワイ
ヤボンディング工程が終了する。
【0029】次いで、図6に示すように、支持台9上に
上記樹脂フイルム2Aとともに載置されて予熱された上
記第1の半導体チップ3の主面3a上に個片状とされた
異方性導電膜63を載置する。この異方性導電膜63
は、エポキシなどの熱硬化性樹脂膜65内に導電粒子6
4が分散された構成となっている。すなわち、上記第1
の半導体チップ3上に載置されるまでは膜状とされてい
るが、上記第1の半導体チップ3上に載置された状態で
は、予熱された第1の半導体チップ3からの熱によって
上記樹脂膜65が軟化・溶融しつつある。なお、上記異
方性導電膜63に代えて、常温において液状とされた樹
脂内に導電性粒子が分散されたものを用いてもよい。
【0030】つづいて、図7に示すように、吸着コレッ
ト90によって上記第2の半導体チップ4を位置決めし
つつ上記第2の半導体チップ4のバンプ端子40aを上
記第1の半導体チップ3のバンプ端子31aと対峙さ
せ、上記第2の半導体チップ4を上記第1の半導体チッ
プ3に圧し付ける。このとき、上記樹脂膜65は軟化・
溶融しつつあるため、上記各バンプ端子31a,40a
間が選択的に圧し潰される。その結果、図3に示すよう
に、上記各バンプ端子31a,40a間に導電性粒子6
4が介在させられて各バンプ端子31a,40a間が電
気的に接続される。一方、上記樹脂膜65には、依然と
して第1の半導体チップ3から熱が加えられるので、つ
いには上記樹脂膜65が硬化する。このとき、上記樹脂
膜65が硬化収縮するため上記各半導体チップ3,4ど
うしが機械的に接合される。なお、上記第2の半導体チ
ップ4を上記第1の半導体チップ3に圧し付ける際に、
上記第2の半導体チップ4に超音波振動を付与してもよ
い。この場合、上記各バンプ端子31a,40aと上記
導電性粒子64とが付与された超音波振動に起因した振
動摩擦によってより確実に導通接続される。
【0031】ついで、図示しないが、上記第1および第
2半導体チップ3,4、および金線ワイヤ50を覆うよ
うにして樹脂パッケージ61を形成する。この樹脂パッ
ケージ61は、たとえばエポキシ樹脂などを用いた金型
成形によって形成される。そして、上記樹脂フイルム2
Aの貫通孔20aが形成された部位の下面側に、ハンダ
などによってボール状端子部21を形成して、上記樹脂
フイルム2Aから切り離すことによって、図1および図
2に示したような半導体装置1が得られる。
【0032】上記構成の半導体チップ3,4において
は、上記パシベーション膜33,43が保護膜34,4
4によって覆われているので、半導体チップ3,4どう
しの接合時に加えられる押圧力による影響が軽減されて
いる。すなわち、押圧力に起因したパシベーション膜3
3,43の部分的な剥離やひび割れなどが生じる可能性
が低減されている。
【0033】また、熱に強く、比較的外力に強いポリイ
ミド樹脂などによって上記保護膜34,44を形成した
場合には、押圧力などに起因して上記パシベーション膜
33,43が損傷したとしても、上記保護膜34,44
は上記パシベーション膜33,43を所望の状態で覆っ
た状態を維持することができる。すなわち、上記パシベ
ーション膜33,43が損傷した場合には、上記保護膜
34,44によって回路素子が保護された恰好とされ、
上記保護膜34,44は破壊されない限りは上記回路素
子が酸化してしまうなどして半導体チップ3,4の特性
が損なわれてしまうこともない。
【0034】したがって、上記構成の半導体チップ3,
4どうしが接合された半導体装置1においても、各半導
体チップ3,4の特性が良好に維持されている。しか
も、上記半導体装置1に何らかの外力が加えられた場合
においても、上記保護膜34,44によってパシベーシ
ョン膜33,43に与えられる影響が軽減されており、
かりにパシベーション膜33,43は損傷したとして
も、上記保護膜34,44によって各半導体チップ3,
4の回路素子が保護された状態が維持されている。
【図面の簡単な説明】
【図1】本願発明に係る半導体装置の一例を表す全体斜
視図である。
【図2】図1のII−II線に沿う断面図である。
【図3】図2の一点鎖線Aで囲まれた領域の拡大図であ
る。
【図4】ワイヤボンディング工程のファーストボンディ
ングを説明するための図である。
【図5】ワイヤボンディング工程のセカンドボンディン
グを説明するための図である。
【図6】第1の半導体チップ上に異方性導電膜を載置し
た状態を表す図である。
【図7】上記第1の半導体チップに第2の半導体チップ
を接合している状態を表す図である。
【図8】従来例を説明するための図である。
【図9】半導体チップの表面構造を説明するための拡大
図である。
【符号の説明】
1 半導体装置 3 第1の半導体チップ 4 第2の半導体チップ 31a バンプ状端子(第1の半導体チップの) 40a バンプ状端子(第2の半導体チップの) 33 パシベーション膜(第1の半導体チップの) 43 パシベーション膜(第2の半導体チップの) 34 保護膜(第1の半導体チップの) 44 保護膜(第2の半導体チップの) 63 異方性導電膜

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 回路素子が一体的に造り込まれ、この回
    路素子を覆うようにしてパシベーション膜が形成された
    半導体チップであって、上記パシベーション膜を覆うよ
    うにして保護膜が形成されていることを特徴とする、半
    導体チップ。
  2. 【請求項2】 上記保護膜は、ポリイミド樹脂によって
    形成されている、請求項1に記載の半導体チップ。
  3. 【請求項3】 パンプ状に端子が形成された半導体チッ
    プどうしが、異方性導電膜を介して接合された半導体装
    置であって、少なくとも一方の半導体チップとして、請
    求項1または2に記載された半導体チップが用いられて
    いることを特徴とする、半導体装置。
JP33159897A 1997-01-24 1997-12-02 半導体チップ、およびこれを備えた半導体装置 Pending JPH11163223A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP33159897A JPH11163223A (ja) 1997-12-02 1997-12-02 半導体チップ、およびこれを備えた半導体装置
US09/155,134 US6133637A (en) 1997-01-24 1998-01-22 Semiconductor device having a plurality of semiconductor chips
EP98900725A EP0890989A4 (en) 1997-01-24 1998-01-22 SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING THE DEVICE
KR10-1998-0707403A KR100522223B1 (ko) 1997-01-24 1998-01-22 반도체장치및그제조방법
KR10-2004-7000090A KR100467946B1 (ko) 1997-01-24 1998-01-22 반도체 칩의 제조방법
PCT/JP1998/000281 WO1998033217A1 (en) 1997-01-24 1998-01-22 Semiconductor device and method for manufacturing thereof
US09/612,480 US6458609B1 (en) 1997-01-24 2000-07-07 Semiconductor device and method for manufacturing thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33159897A JPH11163223A (ja) 1997-12-02 1997-12-02 半導体チップ、およびこれを備えた半導体装置

Publications (1)

Publication Number Publication Date
JPH11163223A true JPH11163223A (ja) 1999-06-18

Family

ID=18245452

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33159897A Pending JPH11163223A (ja) 1997-01-24 1997-12-02 半導体チップ、およびこれを備えた半導体装置

Country Status (1)

Country Link
JP (1) JPH11163223A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7037754B2 (en) 1999-09-20 2006-05-02 Rohm Co., Ltd. Semiconductor chip and method of producing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7037754B2 (en) 1999-09-20 2006-05-02 Rohm Co., Ltd. Semiconductor chip and method of producing the same

Similar Documents

Publication Publication Date Title
JP3152180B2 (ja) 半導体装置及びその製造方法
JP3386029B2 (ja) フリップチップ型半導体装置及びその製造方法
US7405138B2 (en) Manufacturing method of stack-type semiconductor device
US5567981A (en) Bonding pad structure having an interposed rigid layer
US6717252B2 (en) Semiconductor device
JP4026882B2 (ja) 半導体装置
US6075279A (en) Semiconductor device
JP3189799B2 (ja) 半導体装置の製造方法
JP3252745B2 (ja) 半導体装置およびその製造方法
JP3111312B2 (ja) 半導体装置
JP2002009108A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3502056B2 (ja) 半導体装置およびこれを用いた積層構造体
JP3116926B2 (ja) パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法
JPH11163223A (ja) 半導体チップ、およびこれを備えた半導体装置
JP2002252309A (ja) 半導体チップのパッケージ構造及びパッケージ方法
JP3296344B2 (ja) 半導体装置およびその製造方法
JP2004247621A (ja) 半導体装置およびその製造方法
US20050074971A1 (en) Semiconductor device and method for fabricating the same
JPH10144723A (ja) 半導体装置の製造方法
JPH1027824A (ja) 突起電極を有する半導体装置及びその製造方法
JPH1032284A (ja) 半導体装置
JPH118250A (ja) 半導体集積回路装置およびその製造方法
JPH0936119A (ja) 半導体装置及びその製造方法並びにその半導体装置を用いた半導体ユニット
JP2004071906A (ja) 半導体装置
JPH11121509A (ja) 強誘電体メモリチップの電気的導通構造、およびこれを有する半導体装置、ならびにこの半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040603