JPH11163195A - 連結リードピン - Google Patents

連結リードピン

Info

Publication number
JPH11163195A
JPH11163195A JP32497297A JP32497297A JPH11163195A JP H11163195 A JPH11163195 A JP H11163195A JP 32497297 A JP32497297 A JP 32497297A JP 32497297 A JP32497297 A JP 32497297A JP H11163195 A JPH11163195 A JP H11163195A
Authority
JP
Japan
Prior art keywords
lead
lead pins
lead pin
metal frame
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP32497297A
Other languages
English (en)
Other versions
JP3556449B2 (ja
Inventor
Masahiro Fukui
雅弘 福井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP32497297A priority Critical patent/JP3556449B2/ja
Publication of JPH11163195A publication Critical patent/JPH11163195A/ja
Application granted granted Critical
Publication of JP3556449B2 publication Critical patent/JP3556449B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components
    • H05K3/3426Leaded components characterised by the leads

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Punching Or Piercing (AREA)

Abstract

(57)【要約】 【課題】 リードピンを1本ずつ立設させるとリードピ
ンの欠落が発生する。連結リードピンの製造は煩雑であ
る。 【解決手段】 頭頂部を半導体素子収納用パッケージの
絶縁基体にろう付けされる多数のリードピン2が平板状
の金属フレーム1に打ち抜き加工により格子状に立設さ
れている連結リードピン3である。製造が極めて簡便
で、リードピンの立設忘れの発生やリードピンが衝撃や
外力の印加によって金属フレームから外れてしまうよう
なことがなく、ピングリッドアレイ型半導体素子収納用
パッケージのリードピンに好適なものとなる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ピングリッドアレ
イ型半導体素子収納用パッケージの絶縁基体にろう付け
される多数のリードピンを平板状の金属フレームに格子
状に立設させて成る連結リードピンに関するものであ
る。
【0002】
【従来の技術】従来、ピングリッドアレイ型半導体素子
収納用パッケージは、例えば酸化アルミニウム質焼結体
等の電気絶縁材料から成り、上面の中央に半導体素子を
収容するための凹部を有するとともにこの凹部周辺から
下面にかけて導出する多数のメタライズ配線導体を有す
る絶縁基体と、絶縁基体の下面にメタライズ配線導体と
電気的に接続されるように銀ろう等のろう材を介して格
子状の配列にろう付け立設された多数の棒状のリードピ
ンと、絶縁基体の凹部を塞ぐ蓋体とから構成されてお
り、絶縁基体の凹部底面に半導体素子をガラスや樹脂・
ろう材等の接着剤を介して接着固定するとともに半導体
素子の電極をメタライズ配線導体にボンディングワイヤ
を介して電気的に接続し、しかる後、絶縁基体の上面に
蓋体をガラスや樹脂・半田等の封止材を介して接合し、
絶縁基体と蓋体とから成る容器内部に半導体素子を気密
に封止することによって半導体装置とされていた。そし
て、この半導体装置は、リードピンを外部電気回路基板
の配線導体に半田等を介して電気的に接続することによ
り、内部に収容する半導体素子が外部電気回路に電気的
に接続されることとなる。
【0003】従来、このピングリッドアレイ型半導体素
子収納用パッケージの絶縁基体の下面に多数のリードピ
ンを格子状の配列にろう付け立設するには、絶縁基体の
下面に各メタライズ配線導体に電気的に接続されたメタ
ライズパッドをリードピンの配列に対応した格子状の配
列に被着させておくとともに、棒状のリードピンを挿入
保持可能な貫通孔がリードピンの配列に対応した格子状
の配列に設けられたカーボン製ろう付け治具を準備し、
このカーボン製ろう付け治具の各貫通孔内に頭頂部に銀
ろう等のろう材を予め付着させた棒状のリードピンを個
々に挿入保持させて、この治具上に絶縁基体を各メタラ
イズパッドとこれに対応するリードピンの頭頂部が当接
するようにして載置し、これらを還元雰囲気中約800 〜
900 ℃の温度に加熱して銀ろう材を溶融させリードピン
の頭頂部とメタライズパッドとをろう材で濡らした後、
これを冷却して各リードピンを対応するメタライズパッ
ドにろう付けし、しかる後、このリードピンがメタライ
ズパッドにろう付けされた絶縁基体をカーボン製ろう付
け治具から取り外す方法が採用されている。
【0004】また、絶縁基体の下面にろう付け立設され
たリードピンは、一般に絶縁基体の下面にろう付けされ
た後、リードピンおよびろう材が酸化腐食するのを防止
するため、およびリードピンと外部電気回路基板との接
続を良好なものとするために、その表面にニッケルおよ
び金から成るめっき金属層が順次被着される。
【0005】
【発明が解決しようとする課題】しかしながら、この従
来のリードピンのろう付け立設方法によると、カーボン
製のろう付け治具に格子状の配列に設けた多数の貫通孔
内に1本1本の棒状のリードピンを個々に挿入保持させ
る必要があるため、治具の貫通孔内に挿入保持されたリ
ードピンには治具の貫通孔内壁と擦れて不要なカーボン
が付着し、このリードピンの表面にニッケルや金のめっ
き金属層を被着させると付着したカーボンに起因してめ
っき金属層に膨れや剥がれが発生してしまい、その結
果、リードピンに酸化腐食が発生したり、リードピンを
外部電気回路基板の配線導体に強固に接続することがで
きなくなってしまったりするという欠点を有していた。
【0006】また、この従来の方法により絶縁基体にろ
う付け立設されたリードピンは、各々が互いに電気的に
独立しているため、各リードピンに一般に無電解めっき
によるめっき金属層よりも耐食性や半田濡れ性に優れる
電解めっきによるめっき金属層を被着させる場合には、
例えば、各メタライズ配線導体から絶縁基体の側面にめ
っき導通用の分岐パターンを導出させるとともに絶縁基
体の側面にこのめっき導通用の分岐パターンを電気的に
共通に接続する共通接続パターンを被着させ、この共通
接続パターンからメッキ導通用の分岐パターン・メタラ
イズ配線導体・メタライズパッドを介して全てのリード
ピンに電解めっきのための電荷を供給することによって
電解めっきによるめっき金属層を被着させ、しかる後、
絶縁基体の側面から共通接続パターンを除去して各リー
ドピンを電気的に独立させるという方法を採る必要があ
る。
【0007】ところが、この場合には絶縁基体中に各メ
タライズ配線導体から絶縁基体の側面に導出するめっき
導通用の分岐パターンが残るため、パッケージ内に半導
体素子を収容した後メタライズ配線導体に高速の信号の
入出力を行なうと、メタライズ配線導体を伝播する信号
の一部がめっき導通用の分岐パターンにより反射して信
号にリンギングノイズと呼ばれるノイズを発生させてし
まい、そのため内部に収容する半導体素子を高速かつ正
確に作動させることができなくなってしまうことがあっ
た。
【0008】そこで、平板状の金属フレームに多数の棒
状のリードピンをスポット溶接により一本ずつ接合する
ことによって金属フレーム上にリードピンを格子状の配
列に立設保持させて成る連結リードピンが提案されてい
る。
【0009】この連結リードピンによれば、各リードピ
ンは金属フレーム上に格子状の配列に立設保持されてい
ることから、各リードピンをカーボン製のろう付け治具
に保持させる必要がなく、金属フレーム上に立設保持さ
れたリードピンの頭頂部に銀ろうを付着させておくとと
もに、この上に絶縁基体を絶縁基体の下面に設けたメタ
ライズパッドとリードピン頭頂部が当接するようにして
載置し、これらを加熱してろう材を溶融させることによ
って絶縁基体の下面にリードピンをろう付け立設するこ
とができ、リードピンに不要なカーボンが付着すること
はない。
【0010】また、この連結リードピンによれば、各リ
ードピンは金属フレームにスポット溶接により接合され
ていることから全てのリードピンが金属フレームで電気
的に共通に接続されているので、各リードピンを絶縁基
体にろう付け立設した後に各リードピンに電解めっきに
よりめっき金属層を被着させる場合には、金属フレーム
を介して各リードピンに電解めっきのための電荷を供給
することによって各リードピンに電解めっきによるめっ
き金属層を被着させることができ、そのようにしてリー
ドピンに電解めっきによるめっき金属層を被着させた後
で金属フレームを各リードピンから切断除去して、各リ
ードピンを電気的に独立させている。
【0011】この場合には、絶縁基体の内部に各メタラ
イズ配線導体から絶縁基体の側面に導出するメッキ導通
用の分岐パターンを設ける必要がないため、パッケージ
内に半導体素子を収容後にメタライズ配線導体に高速の
信号を入出力しても分岐パターンによるリンギングノイ
ズが発生することはなく、内部に収容する半導体素子を
高速かつ正確に作動させることができる。
【0012】しかしながら、この従来の連結リードピン
は、平板状の金属フレームと棒状のリードピンとを別々
に準備するとともに金属フレームに多数の棒状のリード
ピンを一本ずつスポット溶接により格子状の配列に接合
しなければならないことから、その製造が極めて煩雑で
あった。また、リードピンの立設忘れが発生したり、溶
接されたリードピンが衝撃や外力の印加によって外れて
しまったりすることがあり、このような場合には、これ
を半導体素子収納用パッケージの絶縁基体にろう付けす
ると絶縁基体にろう付け立設されるべきリードピンの一
部が欠落してしまうという欠点を有していた。
【0013】本発明は上記事情に鑑みて案出されたもの
であり、その目的は、製造が極めて簡便で、リードピン
の立設忘れの発生やリードピンが衝撃や外力の印加によ
って金属フレームから外れてしまうようなこともない、
ピングリッドアレイ型半導体素子収納用パッケージのリ
ードピンに好適な連結リードピンを提供することにあ
る。
【0014】
【課題を解決するための手段】本発明の連結リードピン
は、頭頂部を半導体素子収納用パッケージの絶縁基体に
ろう付けされる多数のリードピンが平板状の金属フレー
ムに打ち抜き加工により格子状に立設されていることを
特徴とするものである。
【0015】本発明の連結リードピンによれば、格子状
に配列されたリードピンは一枚の金属板から成る平板状
の金属フレームを打ち抜き加工することにより一体に形
成されて金属フレームに立設されることから、金属フレ
ームとリードピンとを別々に準備する必要がないととも
に一度に全てのリードピンを所望の格子状に立設させる
ことができ、その製造が極めて簡便である。
【0016】また本発明の連結リードピンによれば、格
子状に配列されたリードピンは一枚の金属板から成る平
板状の金属フレームを打ち抜き加工することにより一体
に形成されることから、打ち抜き金型によって全てのリ
ードピンを一度に立設することができるため、リードピ
ンの立設忘れが発生することはない。さらに、金属フレ
ームとリードピンとは一体に形成されているため、リー
ドピンが衝撃や外力の印加によって金属フレームから外
れてしまうようなこともない。
【0017】
【発明の実施の形態】次に、本発明の連結リードピンを
添付の図面を基に詳細に説明する。図1は、本発明の連
結リードピンの実施の形態の一例を示す斜視図である。
同図中、1は金属フレーム、2はリードピンであり、主
にこれらで連結リードピン3が構成される。
【0018】連結リードピン3は、厚みが0.1 〜0.8 m
m程度の鉄−ニッケル−コバルト合金や鉄−ニッケル合
金、銅合金等の金属から成る1枚の金属板を従来周知の
打ち抜き金型を用いて打ち抜き加工することによって製
作されており、それにより、平板状の金属フレーム1に
多数のリードピン2が格子状の配列に一体に形成されて
立設保持されている。
【0019】連結リードピン3は、金属フレーム1に多
数のリードピン2が格子状の配列に立設保持されている
ことから、リードピン2を半導体素子収納用パッケージ
の絶縁基体の下面にろう付けする際に、個々のリードピ
ンを用いる場合のようにリードピン2を格子状の配列に
保持するためのカーボン製のろう付け治具を使用する必
要はなく、従ってリードピン2を半導体素子収納用パッ
ケージの絶縁基体にろう付けする際にリードピン2に不
要なカーボンが付着することはない。
【0020】また、連結リードピン3は各リードピン2
が金属フレーム1により電気的に共通に接続されている
ことから、各リードピン2を半導体素子収納用パッケー
ジの絶縁基体にろう付けした後、各リードピン2に電解
めっきによるめっき金属層を被着させる場合には、金属
フレーム1を介して電解めっきのための電荷を供給する
ことにより各リードピン2に電解めっきによるめっき金
属層を被着させることができ、このため半導体素子収納
用パッケージの絶縁基体の内部に各メタライズ配線導体
から絶縁基体側面に導出するめっき導通用の分岐パター
ンを設ける必要もない。
【0021】連結リードピン3の金属フレーム1は、こ
の金属フレーム1と一体に形成された多数のリードピン
2を格子状の配列に立設保持する作用をなし、連結リー
ドピン3となる1枚の金属板を打ち抜き加工する際にそ
の金属板のリードピン2となる部分以外を打ち抜かずに
残しておくことによって形成される。
【0022】また金属フレーム1に立設されたリードピ
ン2は、半導体素子収納用パッケージの絶縁基体にろう
付けされた後に金属フレーム1から切り離されることに
よりピングリッドアレイ型半導体素子収納用パッケージ
のリードピンとなるものであり、連結リードピン3とな
る金属板の所定部位を金型により打ち抜くと同時に金属
フレーム1から略垂直に起立するように折り曲げ加工す
ることによって金属フレーム1に格子状の配列に立設す
るようにして形成される。
【0023】連結リードピン3は、金属フレーム1と各
リードピン2とが1枚の金属板を打ち抜き加工すること
によって一体に形成されることから、金属フレーム1と
リードピン2とを別々に準備する必要がなく、また全て
のリードピン2を金属フレーム1に一度に立設させるこ
とができるため、その製造が極めて簡便である。
【0024】また、連結リードピン3は、リードピン2
が打ち抜き金型により金属板を打ち抜き加工することに
よって形成されることから、金型に対応して全てのリー
ドピン2が同時に立設されるので、リードピン2の立設
忘れが発生するようなことはない。さらに、各リードピ
ン2が金属フレーム1と一体に形成されていることから
衝撃や外力の印加によりリードピン2が金属フレーム1
から外れるようなこともない。
【0025】さらに、金属フレーム1の外周辺の各角部
には、外周辺から垂直にリードピン2と同じ高さに延出
し、そこから半導体素子収納用パッケージの絶縁基体の
大きさに応じて水平方向外側に延出し、さらにそこから
絶縁基体の高さに応じて垂直に上方に延出するクランク
形状の支持部4が金属フレーム1と一体に形成されてい
る。
【0026】支持部4は、リードピン2を半導体素子収
納用パッケージの絶縁基体にろう付けする際に連結リー
ドピン3上の所定位置に半導体素子収納用パッケージの
絶縁基体を支持する作用をなし、各支持部4で囲まれる
領域が半導体素子収納用パッケージの絶縁基体の大きさ
より若干大きなものとなっており、この領域内に半導体
素子収納用パッケージの絶縁基体が載置されることによ
って半導体素子収納用パッケージの絶縁基体が各リード
ピン2に対して所定の位置関係に位置決めされる。
【0027】連結リードピン3は、金属フレーム1に支
持部4が一体に形成されている場合には、各支持部4で
囲まれる領域内に半導体素子収納用パッケージの絶縁基
体を載置させることにより、連結リードピン3上に半導
体素子収納用パッケージの絶縁基体を容易かつ正確に位
置決め支持することができ、各リードピン2を半導体素
子収納用パッケージに対し容易かつ正確に位置決めして
ろう付け立設することができる。
【0028】なお、金属フレーム1に形成された支持部
4は、連結リードピン3となる金属板を打ち抜き加工し
て金属フレーム1およびリード端子2を形成する際に、
これと同時に金属板の一部に適当な打ち抜き折り曲げ加
工を施すことにより、金属フレーム1の外周辺角部に所
定形状に形成される。
【0029】次に、本発明の連結リードピン3を用いて
半導体素子収納用パッケージの絶縁基体の下面にリード
ピン2をろう付け立設する方法について説明する。
【0030】図2(a)〜(c)は、それぞれ本発明の
連結リードピン3を半導体素子収納用パッケージの絶縁
基体にろう付けする方法を示す工程毎の断面図である。
【0031】まず、図2(a)に示すように各リードピ
ン2の頭頂部に銀ろう等のろう材5が付着された連結リ
ードピン3および下面にメタライズパッド12がリードピ
ン2の配列に対応した格子状の配列に被着された半導体
素子収納用パッケージの絶縁基体11を準備する。
【0032】連結リードピン3のリードピン2の頭頂部
にろう材5を付着させるには、リードピン2の頭頂部を
溶融したろう材中に浸漬してろう材5を付着させる方法
やリードピン2の頭頂部にめっきによりろう材5を付着
させる方法、あるいはろう材ペーストをリードピン2の
頭頂部に塗布してろう材5を付着させる方法等が採用さ
れ得る。
【0033】次に、図2(b)に示すように連結リード
ピン3上の各支持部4で囲まれた領域内に絶縁基体11を
載置して各リードピン2とこれに対応するメタライズパ
ッド12とを当接するとともにこれらを還元雰囲気中約80
0 〜900 ℃の温度に加熱し、各リードピン2とこれに対
応するメタライズパッド12とをろう材5を介してろう付
けする。このとき、絶縁基体11とリードピン2とは支持
部4により所定の位置関係に正確に位置決めされ、絶縁
基体11のメタライズパッド12とこれに対応するリードピ
ン2の頭頂部とが正確にろう付けされる。
【0034】最後に、各リードピン2に金属フレーム1
を介して電解めっきのための電荷を供給することによっ
てニッケルおよび金からなるめっき金属層(図示せず)
を順次被着させた後、図2(c)に示すように、リード
ピン2を金属フレーム1から切り離して各リードピン2
を電気的に独立させることによって、各リードピン2が
絶縁基体11下面に格子状の配列にろう付け立設されるこ
ととなる。
【0035】なお、本発明は上述の実施の形態の例に限
定されるものではなく、本発明の要旨を逸脱しない範囲
であれば種々の変更は可能である。例えば、連結リード
ピン3となる金属板は、連結リードピン3の主要部の平
面図である図3や図4に示すような形状に打ち抜かれて
もよい。図3に示す連結リードピン3の場合であれば、
図1に示す連結リードピン3の場合よりリードピン2を
長いものとすることができる。また、図4に示す連結リ
ードフレーム3の場合であれば、各リードピン2を半導
体素子収納用パッケージの絶縁基体にろう付け後に金属
フレーム1から切り離すと、各リードピン2が絶縁基体
の中心に対して放射線方向に変形し易い配置となり、リ
ードピン2を外部電気回路基板配線導体に接続した後に
絶縁基体の熱膨張係数と外部電気回路基板の熱膨張係数
の相違に起因して両者間に熱応力が発生したとしてもそ
の応力をリードピン2が適宜変形することによって良好
に吸収することができ、絶縁基体を外部電気回路基板に
安定して接続することができる。
【0036】
【発明の効果】本発明の連結リードピンによれば、格子
状に配列されたリードピンは平板状の金属フレームに打
ち抜き加工により一体に形成されて金属フレームに立設
されていることから、金属フレームとリードピンとを別
々に準備する必要がなく、また一度に全てのリードピン
を所望の格子状に立設させることができるので、その製
造が極めて簡便である。
【0037】また本発明の連結リードピンによれば、格
子状に配列されたリードピンは平板状の金属フレームに
打ち抜き加工により一体に形成され、打ち抜き金型によ
って全てのリードピンを一度に立設することができるた
め、リードピンの立設忘れが発生することはなく、さら
に、リードピンは金属フレームと一体に形成されている
ため衝撃や外力の印加によって金属フレームから外れて
しまうようなこともなく、従って、ピングリッドアレイ
型半導体素子収納用パッケージにリードピンの欠落が発
生することもない。
【0038】以上により、本発明によれば、製造が極め
て簡便で、リードピンの立設忘れの発生やリードピンが
衝撃や外力の印加によって金属フレームから外れてしま
うようなこともない、ピングリッドアレイ型半導体素子
収納用パッケージのリードピンに好適な連結リードピン
を提供することができた。
【図面の簡単な説明】
【図1】本発明の連結リードピンの実施の形態の一例を
示す斜視図である。
【図2】(a)〜(c)は、それぞれ本発明の連結リー
ドピンを半導体素子収納用パッケージの絶縁基体にろう
付けする方法を示す工程毎の断面図である。
【図3】本発明の連結リードピンの実施の形態の他の例
の主要部を示す平面図である。
【図4】本発明の連結リードピンの実施の形態のさらに
他の例の主要部を示す平面図である。
【符号の説明】
1・・・・・・金属フレーム 2・・・・・・リードピン 3・・・・・・連結リードピン 10・・・・・・半導体素子収納用パッケージの絶縁基体

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 頭頂部を半導体素子収納用パッケージの
    絶縁基体にろう付けされる多数のリードピンが平板状の
    金属フレームに打ち抜き加工により格子状に立設されて
    いることを特徴とする連結リードピン。
JP32497297A 1997-11-26 1997-11-26 連結リードピン Expired - Fee Related JP3556449B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32497297A JP3556449B2 (ja) 1997-11-26 1997-11-26 連結リードピン

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32497297A JP3556449B2 (ja) 1997-11-26 1997-11-26 連結リードピン

Publications (2)

Publication Number Publication Date
JPH11163195A true JPH11163195A (ja) 1999-06-18
JP3556449B2 JP3556449B2 (ja) 2004-08-18

Family

ID=18171693

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32497297A Expired - Fee Related JP3556449B2 (ja) 1997-11-26 1997-11-26 連結リードピン

Country Status (1)

Country Link
JP (1) JP3556449B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013035716A1 (ja) * 2011-09-07 2013-03-14 株式会社村田製作所 モジュールの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013035716A1 (ja) * 2011-09-07 2013-03-14 株式会社村田製作所 モジュールの製造方法
JPWO2013035716A1 (ja) * 2011-09-07 2015-03-23 株式会社村田製作所 モジュールの製造方法

Also Published As

Publication number Publication date
JP3556449B2 (ja) 2004-08-18

Similar Documents

Publication Publication Date Title
US4700276A (en) Ultra high density pad array chip carrier
US4791075A (en) Process for making a hermetic low cost pin grid array package
JPH11219420A (ja) Icカードモジュール、icカード及びそれらの製造方法
WO1987004316A1 (en) Ultra high density pad array chip carrier
US4953173A (en) Semiconductor device
JP2005244033A (ja) 電極パッケージ及び半導体装置
US4857988A (en) Leadless ceramic chip carrier
JP3556449B2 (ja) 連結リードピン
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
JPH01196153A (ja) 樹脂封止半導体装置
JP2875591B2 (ja) 半導体装置及びその製造方法
JP4034912B2 (ja) 半導体素子収納用パッケージの製造方法
JP2702455B2 (ja) ピングリッドアレイ型半導体装置
JPS63185035A (ja) 半導体装置
JPH09191058A (ja) 表面実装型容器
JPH0617303Y2 (ja) 半導体素子収納用パツケ−ジ
JP3800889B2 (ja) 半導体装置の製造方法および半導体装置
JP2604621B2 (ja) 半導体素子収納用パッケージの製造方法
JP4290833B2 (ja) 半導体素子収納用パッケージ
TWM637322U (zh) 封裝結構
JP3810353B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2753713B2 (ja) リードフレーム集合シート
JP2751365B2 (ja) 半導体装置
JP2958597B2 (ja) Icパッケージの製造方法とメッキ用フレーム
JP2570765Y2 (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20040506

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040512

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20090521

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20090521

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100521

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees