JPH11163157A

JPH11163157A - 半導体装置とその製造方法

Info

Publication number: JPH11163157A
Application number: JP9342129A
Authority: JP
Inventors: Kunihiro Yamanaka; 邦裕山中
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1997-11-26
Filing date: 1997-11-26
Publication date: 1999-06-18

Abstract

(57)【要約】【課題】低製造コスト、低消費電力、高速性を持ち合
わせた半導体装置及びその製造方法を提供する。【解決手段】第１のトランジスタは、高濃度基板領域
１５により高いしきい値電圧をもち、また、パンチスル
ーストッパー層９によりソース領域・ドレイン領域間の
パンチスルーを抑制することができるので、オフリーク
電流を低くでき、低消費電力に適しており、第２のトラ
ンジスタは、チャネル領域全域に低濃度チャネル領域１
３ｂを備えるので、低いしきい値電圧をもち、高い駆動
電流をもつ。ソース・ドレイン拡散層１１は、その底部
に形成された低濃度基板領域７により接合容量を低減さ
れている。電源オン時には第２のトランジスタ、電源オ
フ時には第１のトランジスタを用いる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、低消費電力、高速
性を得るためにしきい値電圧が異なるトランジスタ領域
を２つ以上もつ半導体装置とその製造方法に関するもの
である。

【０００２】

【従来の技術】近年、半導体装置の微細化、集積化に伴
い、低消費電力化、高速化が必要とされている。これに
伴い、トランジスタのしきい値電圧は低く設定する必要
があるが、しきい値電圧を例えば０．３Ｖというように
低くした場合、スタンバイ電流に大きな影響を与えるオ
フリーク電流が大きくなってしまうという問題がある。
シリコン基板を用いた通常のトランジスタでは、ゲート
酸化膜の薄膜化などでサブスレッショルド特性の改善は
できるが、ゲート酸化膜の耐圧などに律速されたサブス
レッショルド特性に限界があり、このような低いしきい
値電圧の場合、低オフリーク電流のトランジスタを得る
ことができない。

【０００３】そこで、第１導電型の半導体基板上にチャ
ネル領域をはさむように形成された第２導電型のソース
領域及びドレイン領域と、そのチャネル領域上に絶縁膜
を介して形成されたゲート電極を備えた半導体装置にお
いて、チャネル領域を第２導電型のカウンタードープ層
及びその下部のソース領域及びドレイン領域近傍にそれ
ぞれ設けられた第１導電型のパンチスルーストッパー領
域を備えた半導体装置が提案されている（特開平８−３
０６９１５号（従来例１）参照）。従来例１では、ゲー
ト長が短いＭＯＳＦＥＴにおいても、しきい値電圧を低
く抑え、かつパンチスルー耐性の劣化やショートチャネ
ル効果などを抑制できる。しかし、上記のような構造で
はソース領域及びドレイン領域の接合容量を低減するこ
とができず、高速化を実現できないという欠点がある。

【０００４】また、ソース領域及びドレイン領域の周り
の半導体基板に、Ｐウェルに比べて不純物濃度が低いＰ
^-領域を備える半導体装置が提案されている（特開平８
−２５０７２６号（従来例２）参照）。従来例２では、
ソース領域及びドレイン領域はＰ^-領域でＰウェルと接
するため、チャネル領域とドレイン領域の界面付近の電
界を緩和してホットキャリアの発生を抑えるとともに、
接合リーク電流及び接合容量を低減でき、高速化を実現
している。しかし、ソース領域及びドレイン領域の周り
全域が低濃度基板に覆われているのみで、パンチスルー
ストッパー領域がなく、パンチスルー耐性に対する問題
がある。

【０００５】このような問題を解決するために、しきい
値電圧が異なるトランジスタを複数有する半導体装置が
提案されている。その例として、しきい値電圧が高く電
源がオフ時のリーク電流が小さい第１のトランジスタ
と、しきい値電圧が低く高駆動電流が得られる第２のト
ランジスタとを同一基板に有し、電源がオン時は第２の
トランジスタを用い、オフ時は第１のトランジスタを用
いることにより、低消費電力化、高速化を実現するとい
う提案がある。しきい値電圧が異なるトランジスタを複
数有する半導体装置を製造するための方法として、例え
ば、トランジスタのしきい値電圧をチャネル領域のイオ
ン注入量により制御するものが知られている（従来例
３）。この方法では、各トランジスタのしきい値電圧に
応じてフォトリソ工程とイオン注入を繰り返し行なうこ
とにより、しきい値電圧が異なるトランジスタを複数有
する半導体装置を得る。

【０００６】また、別の方法としては、トランジスタご
とにゲート長を調整する方法が提案されている（特開平
５−２１０９９０号、特開平５−１１０４２０号参照、
従来例４という）。これらの方法は、従来例３に比べ製
造コストを抑えることができる。

【０００７】

【発明が解決しようとする課題】従来例３のように、各
トランジスタのしきい値電圧に応じてフォトリソ工程と
イオン注入を繰り返し行なう方法では、マスクを用いる
フォトリソ工程の工数が多くなり、製造コストが高くな
るという問題がある。また、高速化と低電圧化が求めら
れている近年、特に携帯機器向けの製品では、例えば電
源電圧が０．９Ｖというように電池一本で動作するよう
な低電圧化が求められており、このような製品に対応し
つつ、かつ高速性のためにはトランジスタのしきい値電
圧は十分に低く、例えば０．３Ｖ以下であることが望ま
しい。低いしきい値電圧をもつトランジスタは、十分長
いゲート長をもたなければオフリーク十分に抑えること
ができない。その結果、従来例４のように、ゲート長を
調整することによりしきい値電圧のことなるトランジス
タを得る方法では、大きく集積度を低下させてしまう。

【０００８】また、しきい値電圧が異なるトランジスタ
を複数有する半導体装置において、チャネル領域の不純
物濃度をしきい値電圧が高いトランジスタに合わせた場
合、しきい値電圧が低いトランジスタは、短チャネル効
果が非常に大きくなるような構造にしなくてはならな
い。この場合、短いゲート長をもつしきい値電圧が低い
トランジスタにおいて、ゲート長変動に伴うしきい値電
圧の変動が大きくなり、特性のばらつきが大きくなって
しまったり、ソースドレイン間のパンチスルーによる動
作不良が生じたり、ＤＩＢＬ（Drain Indued Barrier L
owering）効果が大きいために飽和ドレイン電流に比べ
てオン電流が小さくなってしまう。その結果、十分な高
速性を得ることができないなどの問題が生じる。

【０００９】そこで、本発明は、ゲート長の異なるトラ
ンジスタからなる、しきい値電圧の異なるトランジスタ
領域を２つ以上有し、集積度の低下を最小限に抑えつ
つ、低製造コスト、低消費電力、高速性を持ち合わせた
半導体装置及びその製造方法を提供することを目的とす
るものである。

【００１０】

【課題を解決するための手段】本発明による半導体装置
は、第１のトランジスタ領域と第２のトランジスタ領域
を備える。第１のトランジスタ領域は、半導体基板上に
形成された第１導電型のウエルと、ウエルの第１のチャ
ネル領域上に形成された第１のゲート酸化膜と、第１の
ゲート酸化膜上に形成され、ウエルとは絶縁された第１
のゲート電極と、第１のチャネル領域の第１のゲート電
極端部直下近傍に形成され、不純物濃度がウエルより低
い第１導電型の第１の低濃度チャネル領域と、第１のチ
ャネル領域の第１のゲート電極中央部直下近傍に形成さ
れ、不純物濃度が第１の低濃度チャネル領域よりも高い
第１導電型の第１の高濃度チャネル領域と、ウエルに第
１のチャネル領域を挾んで互いに独立に設けられた第２
導電型の第１のソース領域及び第１のドレイン領域と、
第１の低濃度チャネル領域下に第１のソース領域及び第
１のドレイン領域側部に隣接して形成され、不純物濃度
が第１の低濃度チャネル領域よりも高い第１導電型の第
１の高濃度基板領域と、第１のソース領域及び第１のド
レイン領域の底部に隣接して形成され、不純物濃度がウ
エルよりも低い第１導電型の第１の低濃度基板領域と、
をもつ第１のトランジスタを備える。第２のトランジス
タ領域は、ウエルと、ウエルの第１のチャネル領域より
も短いチャネル長をもつ第２のチャネル領域上に形成さ
れた第２のゲート酸化膜と、第２のゲート酸化膜上に形
成され、ウエルとは絶縁され、チャネル長方向への長さ
が第１のゲート電極よりも短い第２のゲート電極と、第
２のチャネル領域の第２のゲート電極直下近傍に形成さ
れ、不純物濃度がウエルより低い第１導電型の第２の低
濃度チャネル領域と、ウエルに第２のチャネル領域を挾
んで互いに独立に設けられた第２導電型の第２のソース
領域及び第２のドレイン領域と、第２の低濃度チャネル
領域下に第２のソース領域及び第２のドレイン領域側部
に隣接して形成され、不純物濃度が第２の低濃度チャネ
ル領域よりも高い第１導電型の第２の高濃度基板領域
と、第２のソース領域及び第２のドレイン領域の底部に
隣接して形成され、不純物濃度がウエルよりも低い第１
導電型の第２の低濃度基板領域と、をもち、第１のトラ
ンジスタとは、しきい値が異なる第２のトランジスタを
備える。

【００１１】第１のトランジスタは、ゲート中央部直下
近傍に第１の高濃度チャネル領域を備えるので、高いし
きい値電圧をもつ。また、第１のソース領域及び第１の
ドレイン領域側部にそれぞれ第１の高濃度基板領域を備
えるので、第１のソース領域・第１のドレイン領域間の
パンチスルーを抑制することができる。その結果、オフ
リーク電流を低くでき、低消費電力に適する。第２のト
ランジスタは、チャネル領域全域に第２の低濃度チャネ
ル領域を備えるので、低いしきい値電圧をもつ。その結
果、高い駆動電流を得ることができ、高速性を得ること
ができる。

【００１２】本発明による半導体装置の製造方法は、
（Ａ）から（Ｅ）の工程を含むものである。（Ａ）半導体基板上の第１導電型のウエル上にゲート酸
化膜を成膜した後、ゲート電極となる導電膜を成膜し、
リソグラフィー技術とエッチング技術により、第１のト
ランジスタの第１のチャネル領域上及び前記第１のチャ
ネル長より短い長さをもつ第２トランジスタの第２のチ
ャネル領域上に、第１のゲート電極及び前記第１のゲー
ト電極のチャネル長方向の長さより短い長さをもつ第２
のゲート電極をそれぞれ形成する工程、（Ｂ）前記第１
のゲート電極及び前記第２のゲート電極をマスクとし
て、前記ウエルとは逆導電型である第２導電型の不純物
を前記半導体基板に回転斜め注入することにより、前記
第１のチャネル領域の前記第１のゲート電極端部直下近
傍に位置する第１導電型の第１の低濃度チャネル領域、
ならびに前記第２のチャネル領域全域に位置する第１導
電型の第２の低濃度チャネル領域となる、不純物濃度が
前記ウエルより低い第１導電型の低濃度基板領域を形成
する工程、（Ｃ）前記第１のゲート電極及び前記第２の
ゲート電極をマスクとして、第１導電型の不純物を前記
半導体基板に注入し、前記低濃度基板領域の底部より浅
い深さの位置に高濃度基板領域を形成する工程、（Ｄ）
前記半導体基板全面に絶縁膜を堆積し、エッチバックに
より前記第１のゲート電極及び前記第２のゲート電極側
壁にサイドウオールを形成後、前記第１のゲート電極、
前記第２のゲート電極及び前記サイドウオールをマスク
として、第２導電型の第１の不純物を半導体基板に注入
し、その底部は前記低濃度基板領域と接合し、かつ前記
高濃度基板領域の一部がその側部に位置するように、ソ
ース領域及びドレイン領域を形成する工程、（Ｅ）配線
を形成する工程。

【００１３】第１のゲート電極及び第２のゲート電極を
マスクとして、第１導電型の不純物を回転斜め注入する
ことにより、第１のトランジスタの高濃度チャネル及び
低濃度チャネル領域、ならびに第２のトランジスタの低
濃度チャネル領域を同時に形成するので、第１のトラン
ジスタの第１のチャネル領域と第２のトランジスタの第
２のチャネル領域を形成する際に、チャネル注入を打ち
分ける必要がなく、フォトリソ工程を増加させずに、第
１のトランジスタのチャネル領域と第２のトランジスタ
のチャネル領域の構造及びしきい値電圧を異ならせるこ
とができる。

【００１４】

【発明の実施の形態】本発明による上記半導体装置は、
第１のソース領域側部の第１のチャネル領域近傍に形成
され、不純物濃度が第１のソース領域よりも低い第２導
電型の第１の低濃度ソース領域と、第１のドレイン領域
側部の第１のチャネル領域近傍に形成され、不純物濃度
が第１のドレイン領域よりも低い第２導電型の第１の低
濃度ドレイン領域と、第２のソース領域側部の第２のチ
ャネル領域近傍に形成され、不純物濃度が第２のソース
領域よりも低い第２導電型の第２の低濃度ソース領域
と、第２のドレイン領域側部の第２のチャネル領域近傍
に形成され、不純物濃度が第２のドレイン領域よりも低
い第２導電型の第２の低濃度ドレイン領域と、をさらに
備えると、サイドウオール幅のばらつきに起因する駆動
電流のばらつきを抑制でき、また、ホットキャリア劣化
に強い構造になる。

【００１５】本発明による半導体装置の製造方法は、以
下の（Ａ）から（Ｆ）の工程を含むことが好ましい。工
程（Ａ）から（Ｃ）は上記半導体装置の製造方法と同様
である。（Ｄ）前記第１のゲート電極及び前記第２のゲート電極
をマスクとして、第２導電型の第１の不純物を前記半導
体基板に注入し、前記高濃度基板領域よりも浅い位置
に、不純物濃度が後記ソース領域及びドレイン領域より
も低い第２導電型の低濃度ソース領域及び低濃度ドレイ
ン領域を形成する工程、（Ｅ）前記半導体基板全面に絶
縁膜を堆積し、エッチバックにより前記第１のゲート電
極及び前記第２のゲート電極側壁にサイドウオールを形
成後、前記第１のゲート電極、前記第２のゲート電極及
び前記サイドウオールをマスクとして、第２導電型の第
２の不純物を半導体基板に注入し、ゲート電極近傍の前
記低濃度ソース領域及び低濃度ドレイン領域が残るよう
に、その底部は前記低濃度基板領域と接合し、かつ前記
高濃度基板領域の一部がその側部に位置するように、不
純物濃度が前記低濃度ソース領域及び前記低濃度ドレイ
ン領域よりも高いソース領域及びドレイン領域を形成す
る工程、（Ｆ）配線を形成する工程。その結果、形成さ
れる第１のトランジスタと第２のトランジスタをＬＤＤ
（Lightly Doped Drain)構造になる。

【００１６】本発明による上記半導体装置の製造方法の
工程（Ｂ）において、第１のゲート電極及び第２のゲー
ト電極をマスクとして回転斜め注入する第２導電型の不
純物としてボロンを用い、注入角度が４５°以上６０°
以下、注入エネルギーが３０ｋｅＶ以上６０ｋｅＶ以下
の条件でボロンを注入すると、効果的に第１の高濃度チ
ャネル領域、第１の低濃度チャネル領域及び第２のチャ
ネル領域を形成することができる。

【００１７】ウエルの不純物濃度プロファイルは比較的
平坦であり、第１のゲート電極及び第２のゲート電極を
マスクとして行なう回転斜め注入は、ウエル不純物濃度
を打ち消すように働くカウンタードープである。リン
は、Ｎ型不純物としてよく使用されるヒ素などに比べ、
熱拡散が大きく不純物濃度プロファイルが緩やかである
ので、上記工程（Ｂ）において、第１のゲート電極及び
第２のゲート電極をマスクとして回転斜め注入する第２
導電型の不純物としてリンを用いると、所定の領域を比
較的均一に低濃度化でき、低濃度基板領域及び低濃度チ
ャネル領域を容易に形成することができる。

【００１８】上記工程（Ｂ）において、第１のゲート電
極及び第２のゲート電極をマスクとして回転斜め注入す
る第２導電型の不純物としてリンを用い、注入角度が４
５°以上６０°以下、注入エネルギーが５０ｋｅＶ以上
１２０ｋｅＶ以下の条件でボロンを注入すると、効果的
に第１の高濃度チャネル領域、第１の低濃度チャネル領
域及び第２のチャネル領域を形成することができる。

【００１９】第１導電型のウエルの不純物濃度が４×１
０¹⁷（／ｃｍ³）以上であるものを用いると、空乏層の
延びを縮小でき、パンチスルーが起こりにくくすること
ができるので、デザインルールの縮小ができる。また、
フィールド酸化膜下に行なうフィールドドープ工程を削
除することができる。

【００２０】

【実施例】図１（Ｅ）を用いて、本発明による半導体装
置の一実施例を説明する。Ｐ型半導体基板に、リン濃度
が例えば約５×１０¹⁷（ｃｍ³）で深さが例えば約２．
３μｍのＮ型のウェル１が形成されている。半導体基板
の第１のトランジスタ領域には、例えば厚さが７ｎｍの
ゲート酸化膜３ａが形成されており、そのゲート酸化膜
３ａを介して、ゲート長が例えば０．８μｍのゲート電
極５ａが形成されてが形成されている。ゲート電極５ａ
の側壁にはサイドウオール６が形成されている。ゲート
電極５ａの中央部直下の半導体基板には、ウェル１から
構成される高濃度チャネル領域１５が形成されており、
ゲート電極５ａの端部直下近傍の半導体基板には、不純
物濃度が例えば９×１０¹⁶（／ｃｍ³）である低濃度チ
ャネル領域１３ａが形成されている。また、半導体基板
には、チャネル領域を挾んで互いに独立してソース・ド
レイン拡散層１１が形成されている。低濃度チャネル領
域１３ａの下にソース・ドレイン拡散層１１側部に隣接
して、不純物濃度が低濃度チャネル領域１３ａよりも高
い高濃度基板領域９が形成されている。ソース・ドレイ
ン領域１１の底部に隣接して、不純物濃度がウェル１よ
りも低い低濃度基板領域７が形成されている。

【００２１】第２のトランジスタ領域には、例えば厚さ
が７ｎｍのゲート酸化膜３ｂが形成されており、そのゲ
ート酸化膜３ｂを介して、例えば０．３μｍのゲート長
をもつゲート電極５ｂが形成されている。ゲート電極５
ｂの側壁にはサイドウオール６が形成されている。ゲー
ト電極５ａの下の半導体基板には、不純物濃度が例えば
９×１０¹⁶（／ｃｍ³）である低濃度チャネル領域１３
ｂが形成されている。半導体基板には、第１のトランジ
スタ領域と同様に、ソース・ドレイン拡散層１１、高濃
度基板領域９、及び低濃度基板領域７が形成されてい
る。

【００２２】第１のトランジスタ領域及び第２のトラン
ジスタ領域を覆うように層間絶縁膜１７が形成されてい
る。ソース・ドレイン拡散層１１上にはコンタクト電極
１９が形成されている。層間絶縁膜１７上にはメタル配
線が形成されており、コンタクト電極１９を介してソー
ス・ドレイン拡散層１１に電気的に接続されている。

【００２３】図１を用いて、ＰＭＯＳトランジスタを備
えた本発明による半導体装置の製造方法の一実施例を説
明する。（Ａ）Ｐ型（１００）シリコンからなる半導体基板上
に、Ｎ型不純物としてリンをエネルギー１５０ｋｅＶ，
ドーズ量５×１０¹³（ａｔｍ／ｃｍ²）の条件で注入す
る。その後、１００度，６０分の条件で熱処理を行なう
ことによってリンを拡散させて、基板表面のリン濃度が
例えば約５×１０¹⁷（／ｃｍ³）で、その深さが例えば
約２．３μｍのＮウェル１を形成する。その後、所望の
位置に素子分離膜（図示略）を形成し、基板表面にゲー
ト酸化膜３を例えば７ｎｍの厚さに形成する。ゲート電
極となるポリシリコンをゲート酸化膜３上に成膜し、フ
ォトリソグラフィーとドライエッチングにより、第１の
トランジスタの第１のゲート電極５ａと第２のトランジ
スタの第２のゲート電極５ｂを形成する。ここでは、ゲ
ート長の長いゲート電極５ａのゲート長は例えば０．８
μｍ、ゲート長の短いゲート電極５ｂのゲート長は例え
ば０．３μｍである。

【００２４】また、ＮＭＯＳトランジスタ用のＰウェル
を形成する場合は、ボロンをエネルギー１５ｋｅＶ，ド
ーズ量５×１０¹³（ａｔｍ／ｃｍ²）の条件で注入す
る。

【００２５】（Ｂ）ゲート電極５ａ，５ｂをマスクとし
てＰ型不純物であるボロンをエネルギー４０ｋｅＶ，ド
ーズ量３×１０¹³（ａｔｍ／ｃｍ²），チルト角度
（θ）５０°の条件で回転イオン注入法により注入す
る。ボロンのカウンタードープにより、基板のＮ型ウェ
ル１のイオン濃度が下げられ、低濃度基板領域７が形成
される。ここで、注入エネルギー，ドーズ量，チルト角
は、０．３μｍのゲート長をもつゲート電極５ｂ下の第
２のトランジスタのチャネル領域全域が低濃度基板領域
７になるように、また、０．８μｍのゲート長をもつゲ
ート電極５ａ下の第１のトランジスタのチャネル領域の
中央部には、低濃度基板領域７を形成しないように注入
条件を設定しなくてはならない。ゲート電極５ｂのゲー
ト長が０．２５μｍから０．３μｍの場合、ＰＭＯＳト
ランジスタを形成する場合、ボロンの注入条件をエネル
ギー３０〜５０ｋｅＶ，チルト角度４５〜６０°とする
と、効果的にかつ容易に第１のトランジスタと第２のト
ランジスタのチャネル領域を形成することができる。な
お、チャネル領域の不純物濃度を目的の濃度にするため
に、ウェル１の不純物濃度によってドーズ量を設定して
やることは言うまでもない。また、低濃度基板領域７の
深さは、以下の工程で形成されるソース・ドレイン層よ
りも深く形成することが必要である。

【００２６】また、ＮＭＯＳトランジスタを形成する場
合は、低濃度基板領域の形成のために、Ｎ型不純物であ
るリンをエネルギー５０〜１２０ｋｅＶ，チルト角度４
５から６０°の条件で回転イオン注入法により注入す
る。ウェルの不純物濃度プロファイルは比較的平坦であ
り、ゲート電極５ａ，５ｂをマスクとして行なう回転斜
め注入は、ウェル不純物濃度を打ち消すように働くカウ
ンタードープである。リンは、Ｎ型不純物としてよく使
用されるヒ素などに比べ、熱拡散が大きく不純物濃度プ
ロファイルが緩やかであるので、ゲート電極５ａ，５ｂ
をマスクとして回転斜め注入する不純物としてリンを用
いると、所定の領域を比較的均一に低濃度化でき、低濃
度基板領域及び低濃度チャネル領域を容易に形成するこ
とができる。

【００２７】（Ｃ）ゲート電極５ａ，５ｂをマスクとし
てＮ型不純物であるリンをエネルギー４０ｋｅＶ，ドー
ズ量１．５×１０¹³（ａｔｍ／ｃｍ²），チルト角度７
°の条件で回転イオン注入し、パンチスルーストッパー
層（高濃度基板領域）９を形成する。ここで、パンチス
ルーストッパー層９は、以下の工程で形成されるソース
・ドレイン拡散層の接合下の低濃度基板領域７の基板不
純物濃度を上げない深さに位置させることが重要であ
る。その結果、ソース・ドレイン間のパンチスルーを抑
制できる。

【００２８】また、ＮＭＯＳトランジスタを形成する場
合は、パンチスルーストッパー層形成のために、Ｐ型不
純物であるボロンをエネルギー２０ｋｅＶ，ドーズ量
１．２×１０¹³（ａｔｍ／ｃｍ²），チルト角度７°の
条件で回転イオン注入する。

【００２９】（Ｄ）基板全面に絶縁膜、例えば酸化膜を
１５０ｎｍ堆積後、異方性ドライエッチングによりエッ
チバックし、ゲート電極５ａ，５ｂの側壁にサイドウオ
ール９を形成する。ゲート電極５ａ，５ｂ下のゲート酸
化膜３は、それぞれゲート酸化膜３ａ，３ｂとなる。次
に、ゲート電極５ａ，５ｂ及びサイドウオール６をマス
クとしてソース・ドレイン拡散層形成用のＰ型不純物で
あるＢＦ²⁺をエネルギー３０ｋｅＶ，ドーズ量３×１０
¹³（ａｔｍ／ｃｍ²）の条件で注入する。

【００３０】また、ＮＭＯＳトランジスタを形成する場
合は、ソース・ドレイン拡散層にＮ型不純物であるヒ素
をエネルギー５０ｋｅＶ，ドーズ量５×１０¹⁵（ａｔｍ
／ｃｍ²）の条件でイオン注入する。

【００３１】その後、１０００℃，１０秒のＲＴＡ（Ra
pid Thermal Annealling）によって不純物の活性化を行
ない、ソース・ドレイン拡散層１１を形成する。このと
き、ソース・ドレイン拡散層１１のウェル１との接合位
置には低濃度基板領域７が存在するので、ソース・ドレ
イン拡散層１１の底部の接合容量を小さくでき、より高
速性が向上する。また、ゲート電極５ａ下のソース・ド
レイン拡散層１１側部に位置する低濃度基板領域７は、
不純物濃度が約９×１０¹⁶（／ｃｍ³）である第１の低
濃度チャネル領域１３ａとなり、ゲート電極５ｂ下のソ
ース・ドレイン拡散層１１側部に位置する低濃度基板領
域７は、約９×１０¹⁶（／ｃｍ³）である第２の低濃度
チャネル領域１３ｂとなる。また、ゲート電極５ａ下の
ウェル１は、不純物濃度が約４×１０¹⁷（／ｃｍ³）で
ある第１の高濃度チャネル領域１５となる。

【００３２】（Ｅ）素子部が形成された基板全面に層間
絶縁膜１７を形成後、周知の方法によりコンタクト電極
１９、配線メタル２１を形成する。

【００３３】このように、ゲート電極５ａ中央部直下近
傍に高濃度チャネル領域１５を備えるので、高いしきい
値電圧をもち、ソース・ドレイン拡散層１１側部にそれ
ぞれパンチスルーストッパー層９を備えるので、ソース
・ドレイン拡散層１１間のパンチスルーを抑制すること
ができ、オフリーク電流が低く、低消費電力である第１
のトランジスタと、ゲート電極５ｂ下のチャネル領域全
域に低濃度チャネル領域１３ｂを備えるので、低いしき
い値電圧をもち、高い駆動電流をもつ第２のトランジス
タを備える半導体装置を形成することができる。また、
例えば４×１０¹⁷（／ｃｍ³）以上というような高不純
物濃度をもつウェルを形成すると、デザインルールを縮
小することができる。また、フィールドドープ工程を省
略することができる。

【００３４】次に、図２（Ｄ）を用いて、ＰＭＯＳトラ
ンジスタを備えた本発明による半導体装置の他の実施例
を説明する。ウェル１、ゲート酸化膜３ａ，３ｂ、ゲー
ト電極５ａ，５ｂ、低濃度基板領域７、ソース・ドレイ
ン拡散層１１、層間絶縁膜１７、コンタクト電極１９及
びメタル配線２１は、図１（Ｅ）の実施例と同様であ
る。

【００３５】ソース・ドレイン拡散層１１側部と低濃度
チャネル領域２７ａ，２７ｂの間に、不純物濃度がソー
ス・ドレイン拡散層１１よりも低い低濃度ソース・ドレ
イン拡散層２５が形成されている。低濃度ソース・ドレ
イン拡散層２５の下のソース・ドレイン拡散層１１側部
に隣接して、パンチスルーストッパー層２３が形成され
ている。パンチスルーストッパー層２３は、図１（Ｅ）
のパンチスルーストッパー９よりもゲート電極５ａ，５
ｂ側に形成されている。

【００３６】図２を用いて、ＰＭＯＳトランジスタを備
えた本発明による半導体装置の製造方法の他の実施例を
説明する。（Ａ）図１の工程（Ａ）から（Ｂ）と同様にして、Ｎ型
ウェル１、ゲート酸化膜３、ゲート電極５ａ，５ｂ、低
濃度基板領域７を形成後、ゲート電極５ａ，５ｂをマス
クとしてＮ型不純物であるリンをエネルギー４０ｋｅ
Ｖ，ドーズ量１．５×１０¹³（ａｔｍ／ｃｍ²），チル
ト角度１５°の条件で回転イオン注入し、パンチスルー
ストッパー層（高濃度基板領域）２３を形成する。ここ
で、パンチスルーストッパー層２３は、その後形成され
るソース・ドレイン拡散層の接合下の基板不純物濃度を
上げない深さに位置させることが重要である。ここで、
チルト角度を１５°にした理由は、次の工程にて形成さ
れる低濃度拡散層領域よりもゲート電極５ａ又は５ｂの
中央側にパンチスルーストッパー層２３を形成するため
である。

【００３７】また、ＮＭＯＳトランジスタを形成する場
合は、パンチスルーストッパー層形成のために、Ｐ型不
純物であるボロンをエネルギー２０ｋｅＶ，ドーズ量
１．２×１０¹³（ａｔｍ／ｃｍ²），チルト角度１５°
の条件で回転イオン注入する。

【００３８】（Ｂ）ゲート電極５ａ，５ｂをマスクとし
てＰ型不純物であるボロンをエネルギー１０ｋｅＶ，ド
ーズ量１．２×１０¹³（ａｔｍ／ｃｍ²），チルト角度
７°の条件で回転イオン注入し、低濃度ソース・ドレイ
ン拡散層領域２５を形成する。このとき、ゲート電極５
ａ，５ｂ下の低濃度基板領域７は、それぞれ低濃度チャ
ネル領域２７ａ，２７ｂとなる。

【００３９】また、ＮＭＯＳトランジスタを形成する場
合は、低濃度ソース・ドレイン拡散層領域の形成のため
に、Ｎ型不純物であるヒ素をエネルギー１０ｋｅＶ，ド
ーズ量１．２×１０¹³（ａｔｍ／ｃｍ²），チルト角度
７°の条件で回転イオン注入する。

【００４０】（Ｃ）図１の工程（Ｄ）と同様にして、ゲ
ート酸化膜３ａ，３ｂ及びサイドウオール６を形成した
後、ソース・ドレイン拡散層１１を形成する。このと
き、ソース・ドレイン拡散層１１のウェル１との接合位
置には低濃度基板領域７が存在するので、ソース・ドレ
イン拡散層１１の底部の接合容量を小さくでき、より高
速性が向上する。また、ゲート電極５ａ下のソース・ド
レイン拡散層１１側部には、低濃度ソース・ドレイン拡
散層領域２５が形成されているので、サイドウオール幅
のばらつきに起因する駆動電流のばらつきを抑制でき、
また、ホットキャリア劣化に強い構造となっている。ゲ
ート電極５ａ下の低濃度ソース・ドレイン拡散層領域２
５の側部に位置する低濃度基板領域７は、不純物濃度が
約９×１０¹⁶（／ｃｍ³）である第１の低濃度チャネル
領域２７ａとなり、ゲート電極５ｂ下の低濃度ソース・
ドレイン拡散層２５側部に位置する低濃度基板領域７
は、約９×１０¹⁶（／ｃｍ³）である第２の低濃度チャ
ネル領域２７ｂとなる。また、ゲート電極５ａ下のウェ
ル１は、不純物濃度が約４×１０¹⁷（／ｃｍ³）である
第１の高濃度チャネル領域１５となる。

【００４１】（Ｄ）素子部が形成された基板全面に層間
絶縁膜１７を形成後、周知の方法によりコンタクト電極
１９、配線メタル２１を形成する。

【００４２】このように、イオン注入条件を変更するこ
とにより、低濃度ソース・ドレイン拡散層領域２５を形
成すると、図１の実施例の効果に加え、さらに、サイド
ウオール幅のばらつきに起因する駆動電流のばらつきを
抑制でき、ホットキャリア劣化に強い構造をもつトラン
ジスタを形成することができる。

【００４３】図３は、一実施例のＰＭＯＳトランジスタ
からなる第１のトランジスタの不純物濃度分布を表す断
面図である。図４は、図３における線分Ａ，Ｂ，Ｃ位置
での、基板表面からの深さと不純物濃度の関係を表すグ
ラフであり、（Ａ）は線分Ａ位置、（Ｂ）は線分Ｂ位
置、（Ｃ）は線分Ｃ位置でのグラフである。横軸は基板
深さ（μｍ）、縦軸は不純物濃度（／ｃｍ³）を表す。
この第１のトランジスタでは、ゲート電極中央部下の高
濃度チャネル領域は、その幅が約０．４μｍに形成され
ており、ゲート電極端側下の低濃度チャネル領域は、そ
の幅が約０．２μｍに形成されている（図３）。

【００４４】高濃度チャネル領域の深さ方向の不純物濃
度は、基板表面から４×１０¹⁷（／ｃｍ³）程度で均一
となっている（図４（Ａ））。低濃度チャネル領域の深
さ方向の不純物濃度は、基板表面から約０．１２μｍの
深さまではボロンにより低濃度化されているので、９×
１０¹⁶（／ｃｍ³）程度になっている（図４（Ｂ））。
その結果、この第１のトランジスタのしきい値電圧は、
−０．５５Ｖという高い値を得ることができた。また、
ゲート電極に０Ｖ、ドレイン拡散層に−１．５Ｖの電圧
を印加したときのＩ_off（オフリーク電流）は、０．１
ｐＡ（ゲート幅Ｗ＝１μｍとしたときの値）という低い
値を得ることができた。ソース・ドレイン拡散層の深さ
方向の不純物濃度は、基板表面から約０．１３μｍまで
は１×１０²⁰（／ｃｍ³）以上の高濃度に形成されてい
るが、それより深い位置では不純物濃度は急激に低くな
り、ソース・ドレイン拡散層と高濃度ウェルの接合位置
である約０．１８μｍの深さ位置では、１×１０¹⁷（／
ｃｍ³）という低濃度なっている（図４（Ｃ））。その
結果、４×１０¹⁷（／ｃｍ³）という高濃度ウェルを用
いているにもかかわらず、接合容量を小さく形成されて
いることがわかる。

【００４５】図５は、一実施例のＰＭＯＳトランジスタ
からなる第２のトランジスタの不純物濃度分布を表す断
面図である。図６は、図５における線分Ａ位置での基板
表面からの深さと不純物濃度の関係を表すグラフであ
る。横軸は基板深さ（μｍ）、縦横軸は不純物濃度（／
ｃｍ³）を表す。ゲート電極下に形成された低濃度チャ
ネル領域は、その幅が約０．１μｍに形成されており、
実際にチャネルとして反転する基板表面から約０．０８
μｍまでの深さの不純物濃度は、９×１０¹⁶（／ｃ
ｍ³）程度の不純物濃度に形成されている。その結果、
この第２のトランジスタのしきい値電圧は−０．２８Ｖ
という低い値を得ることができ、高速性を実現できる。
第１のトランジスタと第２のトランジスタを備えること
により、低消費電力と高速性を持ち合わせた半導体装置
を形成することができる。

【００４６】

【発明の効果】本発明による半導体装置は、ゲート酸化
膜端部近傍に不純物濃度が低い低濃度チャネル領域と、
ゲート酸化膜中央部直下近傍に不純物濃度が高い高濃度
チャネル領域と、低濃度チャネル領域下のソース領域及
びドレイン領域側部に隣接して不純物濃度が低濃度チャ
ネル領域よりも高い高濃度基板領域と、ソース領域及び
ドレイン領域の底部に隣接して形成され、不純物濃度が
ウェルよりも低い低濃度基板領域と、をもつ第１のトラ
ンジスタ、及び、ゲート酸化膜直下近傍に形成され、不
純物濃度がウェルより低い低濃度チャネル領域と、低濃
度チャネル領域下のソース領域及びドレイン領域側部に
隣接して不純物濃度が低濃度チャネル領域よりも高い高
濃度基板領域と、ソース領域及びドレイン領域の底部に
隣接して不純物濃度がウェルよりも低い低濃度基板領域
と、をもち、第１のトランジスタとは、しきい値電圧が
異なる第２のトランジスタを備える。第１のトランジス
タは、高いしきい値電圧をもち、また、ソース領域・ド
レイン領域間のパンチスルーを抑制することができるの
で、オフリーク電流を低くでき、低消費電力に適してお
り、第２のトランジスタは、チャネル領域全域に低濃度
チャネル領域を備えるので、低いしきい値電圧をもち、
高い駆動電流を得ることができ、高速性に優れている。
その結果、電源がオンのときは第１のトランジスタを用
い、電源がオフのときは第２のトランジスタを用いるこ
とにより、低消費電力と高速性を備えた半導体装置を構
成することができる。

【００４７】上記半導体装置は、ソース領域側部のチャ
ネル近傍に形成され、不純物濃度がソース領域よりも低
い低濃度ソース領域と、ドレイン領域側部のチャネル近
傍に形成され、不純物濃度がドレイン領域よりも低い低
濃度ドレイン領域とを備えると、さらに、サイドウオー
ル幅のばらつきに起因する駆動電流のばらつきを抑制で
き、また、ホットキャリア劣化に強い構造になる。

【００４８】本発明による半導体装置の製造方法は、第
１のトランジスタのゲート電極及び第２のトランジスタ
のゲート電極をマスクとして、不純物を回転斜め注入す
ることにより、第１のトランジスタには高濃度チャネル
及び低濃度チャネル領域、ならびに第２のトランジスタ
には低濃度チャネル領域を同時に形成するので、第１の
トランジスタのチャネル領域と第２のトランジスタのチ
ャネル領域を形成する際に、チャネル注入を打ち分ける
必要がない。その結果、フォトリソ工程を増加せずに、
第１のトランジスタのチャネル領域と第２のトランジス
タのチャネル領域の構造を異ならせることができる。

【００４９】上記製造方法は、第１のトランジスタのゲ
ート電極及び第２のゲート電極をマスクとして、第１の
注入により不純物を半導体基板に回転斜め注入し、高濃
度基板領域よりも浅い位置に、不純物濃度がソース領域
及びドレイン領域よりも低いの低濃度ソース領域及び低
濃度ドレイン領域を形成する工程、半導体基板全面に絶
縁膜を堆積し、エッチバックによりゲート電極側壁にサ
イドウオールを形成後、ゲート電極及びサイドウオール
をマスクとして、第１の注入より注入角度が小さい第２
の注入により、不純物を半導体基板に注入し、ゲート電
極近傍の低濃度ソース領域及び低濃度ドレイン領域が残
るように、高濃度基板領域よりも浅い位置に、高濃度基
板領域がその側部に位置するように、不純物濃度が低濃
度ソース領域及び低濃度ドレイン領域よりも高いソース
領域及びドレイン領域を形成する工程を含むと、形成さ
れる第一のトランジスタと第２のトランジスタはＬＤＤ
構造になる。

【００５０】上記製造方法において、ゲート電極及び第
２のゲート電極をマスクとして回転斜め注入するの不純
物としてボロンを用い、注入角度が４５°以上６０°以
下、注入エネルギーが３０ｋｅＶ以上６０ｋｅＶ以下の
条件でボロンを注入すると効果的に高濃度チャネル領
域、低濃度チャネル領域及び第２のチャネル領域を形成
することができる。

【００５１】第１のトランジスタのゲート電極及び第２
のトランジスタのゲート電極をマスクとして回転斜め注
入するの不純物としてリンを用いると、所定の領域を均
一に低濃度化でき、低濃度基板領域及び低濃度チャネル
領域を容易に形成することができる。

【００５２】ゲート電極及び第２のゲート電極をマスク
として回転斜め注入するの不純物としてリンを用い、注
入角度が４５°以上６０°以下、注入エネルギーが５０
ｋｅＶ以上１２０ｋｅＶ以下の条件でボロンを注入する
と、効果的に高濃度チャネル領域、低濃度チャネル領域
を形成することができる。

【００５３】ウェルの不純物濃度が４×１０¹⁷（／ｃｍ
³）以上であるものを用いると、空乏層の延びを縮小で
き、パンチスルーが起こりにくくすることができるの
で、デザインルールの縮小ができる。また、予め高濃度
不純物のウェルを用いることで、フィールド酸化膜下に
行なうフィールドドープ工程を削除することができる。

【図面の簡単な説明】

【図１】半導体装置の製造方法の一実施例を表す工程
図である。

【図２】半導体装置の製造方法の他の実施例を表す工
程図である。

【図３】一実施例の第１のトランジスタの不純物濃度
分布を表す断面図である。

【図４】図３における線分Ａ，Ｂ，Ｃ位置での、基板
表面からの深さと不純物濃度の関係を表すグラフであ
り、（Ａ）は線分Ａ位置、（Ｂ）は線分Ｂ位置、（Ｃ）
は線分Ｃ位置でのグラフである。

【図５】一実施例の第２のトランジスタの不純物濃度
分布を表す断面図である。

【図６】図５における線分Ａ位置での基板表面からの
深さと不純物濃度の関係を表すグラフである。

【符号の説明】

１ウェル３ａ，３ｂゲート酸化膜５ａ，５ｂゲート電極７低濃度基板領域９高濃度基板領域１１ソース・ドレイン拡散層１３ａ，１３ｂ低濃度チャネル領域１５高濃度チャネル領域１７層間絶縁膜１９コンタクト電極２１メタル配線

Claims

【特許請求の範囲】

【請求項１】半導体基板上に形成された第１導電型の
ウエルと、前記ウエルの第１のチャネル領域上に形成された第１の
ゲート酸化膜と、前記第１のゲート酸化膜上に形成され、前記ウエルとは
絶縁された第１のゲート電極と、前記第１のチャネル領域の前記第１のゲート電極端部直
下近傍に形成され、不純物濃度が前記ウエルより低い第
１導電型の第１の低濃度チャネル領域と、前記第１のチャネル領域の前記第１のゲート電極中央部
直下近傍に形成され、不純物濃度が前記第１の低濃度チ
ャネル領域よりも高い第１導電型の第１の高濃度チャネ
ル領域と、前記ウエルに前記第１のチャネル領域を挾んで互いに独
立に設けられた第２導電型の第１のソース領域及び第１
のドレイン領域と、前記第１の低濃度チャネル領域下に前記第１のソース領
域及び前記第１のドレイン領域側部に隣接して形成さ
れ、不純物濃度が前記第１の低濃度チャネル領域よりも
高い第１導電型の第１の高濃度基板領域と、前記第１のソース領域及び前記第１のドレイン領域の底
部に隣接して形成され、不純物濃度が前記ウエルよりも
低い第１導電型の第１の低濃度基板領域と、をもつ第１
のトランジスタからなる第１のトランジスタ領域と、前記ウエルと、前記ウエルの前記第１のチャネル領域よりも短いチャネ
ル長をもつ第２のチャネル領域上に形成された第２のゲ
ート酸化膜と、前記第２のゲート酸化膜上に形成され、前記ウエルとは
絶縁され、チャネル長方向への長さが前記第１のゲート
電極よりも短い第２のゲート電極と、前記第２のチャネル領域の前記第２のゲート電極直下近
傍に形成され、不純物濃度が前記ウエルより低い第１導
電型の第２の低濃度チャネル領域と、前記ウエルに前記第２のチャネル領域を挾んで互いに独
立に設けられた第２導電型の第２のソース領域及び第２
のドレイン領域と、前記第２の低濃度チャネル領域下に前記第２のソース領
域及び前記第２のドレイン領域側部に隣接して形成さ
れ、不純物濃度が前記第２の低濃度チャネル領域よりも
高い第１導電型の第２の高濃度基板領域と、前記第２のソース領域及び前記第２のドレイン領域の底
部に隣接して形成され、不純物濃度が前記ウエルよりも
低い第１導電型の第２の低濃度基板領域と、をもち、前
記第１のトランジスタとは、しきい値が異なる第２のト
ランジスタからなる第２のトランジスタ領域と、を備え
たことを特徴とする半導体装置。
【請求項２】前記第１のソース領域側部の第１のチャ
ネル領域近傍に形成され、不純物濃度が前記第１のソー
ス領域よりも低い第２導電型の第１の低濃度ソース領域
と、前記第１のドレイン領域側部の第１のチャネル領域近傍
に形成され、不純物濃度が前記第１のドレイン領域より
も低い第２導電型の第１の低濃度ドレイン領域と、前記第２のソース領域側部の第２のチャネル領域近傍に
形成され、不純物濃度が前記第２のソース領域よりも低
い第２導電型の第２の低濃度ソース領域と、前記第２のドレイン領域側部の第２のチャネル領域近傍
に形成され、不純物濃度が前記第２のドレイン領域より
も低い第２導電型の第２の低濃度ドレイン領域と、をさ
らに備えた請求項１に記載の半導体装置。
【請求項３】しきい値が異なるトランジスタ領域を２
つ以上もつ半導体装置の製造方法において、（Ａ）から
（Ｅ）の工程を含むことを特徴とする半導体装置の製造
方法。（Ａ）半導体基板上の第１導電型のウエル上にゲート酸
化膜を成膜した後、ゲート電極となる導電膜を成膜し、
リソグラフィー技術とエッチング技術により、第１のト
ランジスタの第１のチャネル領域上及び前記第１のチャ
ネル長より短い長さをもつ第２トランジスタの第２のチ
ャネル領域上に、第１のゲート電極及び前記第１のゲー
ト電極のチャネル長方向の長さより短い長さをもつ第２
のゲート電極をそれぞれ形成する工程、（Ｂ）前記第１
のゲート電極及び前記第２のゲート電極をマスクとし
て、前記ウエルとは逆導電型である第２導電型の不純物
を前記半導体基板に回転斜め注入することにより、前記
第１のチャネル領域の前記第１のゲート電極端部直下近
傍に位置する第１導電型の第１の低濃度チャネル領域、
ならびに前記第２のチャネル領域全域に位置する第１導
電型の第２の低濃度チャネル領域となる、不純物濃度が
前記ウエルより低い第１導電型の低濃度基板領域を形成
する工程、（Ｃ）前記第１のゲート電極及び前記第２の
ゲート電極をマスクとして、第１導電型の不純物を前記
半導体基板に注入し、前記低濃度基板領域の底部より浅
い深さの位置に高濃度基板領域を形成する工程、（Ｄ）
前記半導体基板全面に絶縁膜を堆積し、エッチバックに
より前記第１のゲート電極及び前記第２のゲート電極側
壁にサイドウオールを形成後、前記第１のゲート電極、
前記第２のゲート電極及び前記サイドウオールをマスク
として、第２導電型の第１の不純物を半導体基板に注入
し、その底部は前記低濃度基板領域と接合し、かつ前記
高濃度基板領域の一部がその側部に位置するように、ソ
ース領域及びドレイン領域を形成する工程、（Ｅ）配線
を形成する工程。
【請求項４】しきい値が異なるトランジスタ領域を２
つ以上もつ半導体装置の製造方法において、（Ａ）から
（Ｆ）の工程を含むことを特徴とする半導体装置の製造
方法。（Ａ）半導体基板上の第１導電型のウエル上にゲート酸
化膜を成膜した後、ゲート電極となる導電膜を成膜し、
リソグラフィー技術とエッチング技術により、第１のト
ランジスタの第１のチャネル領域上及び前記第１のチャ
ネル長より短い長さをもつ第２トランジスタの第２のチ
ャネル領域上に、第１のゲート電極及び前記第１のゲー
ト電極のチャネル長方向の長さより短い長さをもつ第２
のゲート電極をそれぞれ形成する工程、（Ｂ）前記第１
のゲート電極及び前記第２のゲート電極をマスクとし
て、前記ウエルとは逆導電型である第２導電型の不純物
を前記半導体基板に回転斜め注入することにより、前記
第１のチャネル領域の前記第１のゲート電極端部直下近
傍に位置する第１導電型の第１の低濃度チャネル領域、
ならびに前記第２のチャネル領域全域に位置する第１導
電型の第２の低濃度チャネル領域となる、不純物濃度が
前記ウエルより低い第１導電型の低濃度基板領域を形成
する工程、（Ｃ）前記第１のゲート電極及び前記第２の
ゲート電極をマスクとして、第１導電型の不純物を前記
半導体基板に注入し、前記低濃度基板領域の底部より浅
い深さの位置に高濃度基板領域を形成する工程、（Ｄ）
前記第１のゲート電極及び前記第２のゲート電極をマス
クとして、第２導電型の第１の不純物を前記半導体基板
に注入し、前記高濃度基板領域よりも浅い位置に、不純
物濃度が後記ソース領域及びドレイン領域よりも低い第
２導電型の低濃度ソース領域及び低濃度ドレイン領域を
形成する工程、（Ｅ）前記半導体基板全面に絶縁膜を堆
積し、エッチバックにより前記第１のゲート電極及び前
記第２のゲート電極側壁にサイドウオールを形成後、前
記第１のゲート電極、前記第２のゲート電極及び前記サ
イドウオールをマスクとして、第２導電型の第２の不純
物を半導体基板に注入し、ゲート電極近傍の前記低濃度
ソース領域及び低濃度ドレイン領域が残るように、その
底部は前記低濃度基板領域と接合し、かつ前記高濃度基
板領域の一部がその側部に位置するように、不純物濃度
が前記低濃度ソース領域及び前記低濃度ドレイン領域よ
りも高いソース領域及びドレイン領域を形成する工程、
（Ｆ）配線を形成する工程。
【請求項５】工程（Ｂ）において、前記第１のゲート
電極及び前記第２のゲート電極をマスクとして回転斜め
注入する前記第２導電型の不純物としてボロンを用い、
注入角度が４５°以上６０°以下、注入エネルギーが３
０ｋｅＶ以上６０ｋｅＶ以下の条件で前記ボロンを注入
する請求項３又は４に記載の半導体装置の製造方法。
【請求項６】工程（Ｂ）において、前記第１のゲート
電極及び前記第２のゲート電極をマスクとして回転斜め
注入する前記第２導電型の不純物としてリンを用いる請
求項３又は４に記載の半導体装置の製造方法。
【請求項７】工程（Ｂ）において、前記第１のゲート
電極及び前記第２のゲート電極をマスクとして回転斜め
注入する前記第２導電型の不純物としてリンを用い、注
入角度が４５°以上６０°以下、注入エネルギーが５０
ｋｅＶ以上１２０ｋｅＶ以下の条件で前記ボロンを注入
する請求項３又は４に記載の半導体装置の製造方法。
【請求項８】前記第１導電型のウエルの不純物濃度が４
×１０¹⁷（／ｃｍ³）以上である請求項３又は４に記載
の半導体装置の製造方法。