JPH1116291A - 光ディスク装置の復調回路 - Google Patents
光ディスク装置の復調回路Info
- Publication number
- JPH1116291A JPH1116291A JP9165954A JP16595497A JPH1116291A JP H1116291 A JPH1116291 A JP H1116291A JP 9165954 A JP9165954 A JP 9165954A JP 16595497 A JP16595497 A JP 16595497A JP H1116291 A JPH1116291 A JP H1116291A
- Authority
- JP
- Japan
- Prior art keywords
- value
- signal
- moving average
- edge
- demodulated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【課題】 ＷＢＬ信号のエッジ間隔を計測してＦＳＫ復
調を行う場合、再生回路の品質によってはウォブル信号
の品質が影響を受け、復調信号の品質が悪化する。 【解決手段】 ２値化信号のエッジ間隔値と予め決めら
れているエッジ間隔基準値との差で変調成分を求め、変
調成分の移動平均を取る第１の移動平均手段と、第１の
移動平均手段の出力する平均値に基づく復調値を求める
復調値算出手段と、復調値の移動平均を取る第２の移動
平均手段と、第２の移動平均手段の出力する平均値を基
準値と比較して２値のＦＳＫ復調信号を得る比較手段と
を有する。このように、ＦＳＫ復調された変調成分の移
動平均を取ることによって変調成分に混入したノイズを
大幅に減衰でき、更に、復調値の移動平均を取ることに
よって復調信号のエッジの分解能が高く、そのため回路
構成も簡単となる。
調を行う場合、再生回路の品質によってはウォブル信号
の品質が影響を受け、復調信号の品質が悪化する。 【解決手段】 ２値化信号のエッジ間隔値と予め決めら
れているエッジ間隔基準値との差で変調成分を求め、変
調成分の移動平均を取る第１の移動平均手段と、第１の
移動平均手段の出力する平均値に基づく復調値を求める
復調値算出手段と、復調値の移動平均を取る第２の移動
平均手段と、第２の移動平均手段の出力する平均値を基
準値と比較して２値のＦＳＫ復調信号を得る比較手段と
を有する。このように、ＦＳＫ復調された変調成分の移
動平均を取ることによって変調成分に混入したノイズを
大幅に減衰でき、更に、復調値の移動平均を取ることに
よって復調信号のエッジの分解能が高く、そのため回路
構成も簡単となる。
Description
【０００１】
【発明の属する技術分野】本発明は光ディスク装置の復
調回路に関し、特に記録可能な光ディスクの記録再生を
行う光ディスク装置の再生信号のＦＳＫ復調を行う回路
に関する。
調回路に関し、特に記録可能な光ディスクの記録再生を
行う光ディスク装置の再生信号のＦＳＫ復調を行う回路
に関する。
【０００２】
【従来の技術】従来より記録可能な光ディスクとしてレ
コーダブル・コンパクト・ディスク・システム（ＣＤ−
Ｒ）がある。このＣＤ−Ｒでは、グルーブを蛇行させて
形成することにより、回転制御のための同期情報やアド
レス情報をウォブル信号として記録している。
コーダブル・コンパクト・ディスク・システム（ＣＤ−
Ｒ）がある。このＣＤ−Ｒでは、グルーブを蛇行させて
形成することにより、回転制御のための同期情報やアド
レス情報をウォブル信号として記録している。
【０００３】このウォブル信号はディスクのアドレス等
の情報であるバイフェーズコードの変調信号ＢＩＤＡＴ
ＡでＦＳＫ変調された信号であり、ディスク回転が規定
の線速度のときＷＢＬ周波数ｆWBL は22.05 ±１ｋＨｚ
である。上記のアドレス等の情報であるＡＴＩＰ信号は
同期信号（ＡＴＩＰsyc ）と、アドレスと、誤り検出符
号ＣＲＣとより構成され、同期信号の繰り返し周波数は
７５Ｈｚである。
の情報であるバイフェーズコードの変調信号ＢＩＤＡＴ
ＡでＦＳＫ変調された信号であり、ディスク回転が規定
の線速度のときＷＢＬ周波数ｆWBL は22.05 ±１ｋＨｚ
である。上記のアドレス等の情報であるＡＴＩＰ信号は
同期信号（ＡＴＩＰsyc ）と、アドレスと、誤り検出符
号ＣＲＣとより構成され、同期信号の繰り返し周波数は
７５Ｈｚである。
【０００４】このような光ディスクから再生したウォブ
ル信号をＦＳＫ復調して変調信号であるＢＩＤＡＴＡ信
号を得る復調回路としては一例として図１１に示す回路
がある。図１１では、端子１０に入来するウォブル信号
を位相比較器１２に供給し、ＶＣＯ（電圧制御形発振
器）１４の出力信号と位相比較する。ここで得られた位
相誤差信号は低域フィルタ１６に供給され、不要高周波
成分を除去されＦＳＫ復調信号として端子２０から出力
されると共に、乗算器２２に供給される。乗算器２２で
ループゲインＫを乗算された信号はＶＣＯ１４に供給さ
れる。
ル信号をＦＳＫ復調して変調信号であるＢＩＤＡＴＡ信
号を得る復調回路としては一例として図１１に示す回路
がある。図１１では、端子１０に入来するウォブル信号
を位相比較器１２に供給し、ＶＣＯ（電圧制御形発振
器）１４の出力信号と位相比較する。ここで得られた位
相誤差信号は低域フィルタ１６に供給され、不要高周波
成分を除去されＦＳＫ復調信号として端子２０から出力
されると共に、乗算器２２に供給される。乗算器２２で
ループゲインＫを乗算された信号はＶＣＯ１４に供給さ
れる。
【０００５】
【発明が解決しようとする課題】アナログ回路では全体
を半導体集積化する場合に、回路素子定数を高精度に設
定することが困難であり、精度が必要な回路素子は外付
けとしなければならないために集積化が困難であるとい
う問題があった。また、集積化を可能とするために回路
のディジタル化が考えられる。この場合、ウォブル信号
を２値化してＷＢＬ信号とし、このＷＢＬ信号のエッジ
間隔を計測してＦＳＫ復調を行う。しかし、再生回路の
品質によってはウォブル信号の品質が影響を受け、特に
ウォブル信号の位相に悪影響を及ぼすノイズが混入する
と復調信号の品質が悪化するという問題があった。
を半導体集積化する場合に、回路素子定数を高精度に設
定することが困難であり、精度が必要な回路素子は外付
けとしなければならないために集積化が困難であるとい
う問題があった。また、集積化を可能とするために回路
のディジタル化が考えられる。この場合、ウォブル信号
を２値化してＷＢＬ信号とし、このＷＢＬ信号のエッジ
間隔を計測してＦＳＫ復調を行う。しかし、再生回路の
品質によってはウォブル信号の品質が影響を受け、特に
ウォブル信号の位相に悪影響を及ぼすノイズが混入する
と復調信号の品質が悪化するという問題があった。
【０００６】本発明は上記の点に鑑みなされたもので、
再生されたＦＳＫ変調信号に含まれるノイズに対して強
く、かつエッジの分解能の高い復調信号を得ることがで
き、回路構成が簡単な光ディスク装置の復調回路を提供
することを目的とする。
再生されたＦＳＫ変調信号に含まれるノイズに対して強
く、かつエッジの分解能の高い復調信号を得ることがで
き、回路構成が簡単な光ディスク装置の復調回路を提供
することを目的とする。
【０００７】
【課題を解決するための手段】請求項１に記載の発明
は、予めＦＳＫ変調信号が記録されている光ディスクか
ら再生して２値化された２値化信号を供給されてＦＳＫ
復調を行う光ディスク装置の復調回路において、前記２
値化信号のエッジ間隔を計測するエッジ間隔計測手段
と、計測されたエッジ間隔値と予め決められているエッ
ジ間隔基準値との差でＦＳＫ変調成分を求める減算手段
と、前記変調成分の移動平均を取る第１の移動平均手段
と、前記第１の移動平均手段の出力する平均値に基づく
復調値を求める復調値算出手段と、前記復調値の移動平
均を取る第２の移動平均手段と、前記第２の移動平均手
段の出力する平均値を基準値と比較して２値のＦＳＫ復
調信号を得る比較手段とを有する。
は、予めＦＳＫ変調信号が記録されている光ディスクか
ら再生して２値化された２値化信号を供給されてＦＳＫ
復調を行う光ディスク装置の復調回路において、前記２
値化信号のエッジ間隔を計測するエッジ間隔計測手段
と、計測されたエッジ間隔値と予め決められているエッ
ジ間隔基準値との差でＦＳＫ変調成分を求める減算手段
と、前記変調成分の移動平均を取る第１の移動平均手段
と、前記第１の移動平均手段の出力する平均値に基づく
復調値を求める復調値算出手段と、前記復調値の移動平
均を取る第２の移動平均手段と、前記第２の移動平均手
段の出力する平均値を基準値と比較して２値のＦＳＫ復
調信号を得る比較手段とを有する。
【０００８】このように、ＦＳＫ復調された変調成分の
移動平均を取ることによって変調成分に混入したノイズ
を大幅に減衰でき、更に、復調値の移動平均を取ること
によって復調信号のエッジの分解能が高く、そのため回
路構成も簡単となる。
移動平均を取ることによって変調成分に混入したノイズ
を大幅に減衰でき、更に、復調値の移動平均を取ること
によって復調信号のエッジの分解能が高く、そのため回
路構成も簡単となる。
【０００９】
【発明の実施の形態】図３は本発明装置の一実施例のブ
ロック図を示す。同図中、光ディスク２０はスピンドル
モータ２２によって回転される。光ピックアップ２４は
ディスク２０から図４（Ｂ）に示すウォブル信号を再生
し、これを２値化した同図（Ｃ）に示すＷＢＬ信号を出
力する。なお、図４（Ａ）はウォブル信号を生成するた
めの変調信号ＢＩＤＡＴＡの波形を示している。
ロック図を示す。同図中、光ディスク２０はスピンドル
モータ２２によって回転される。光ピックアップ２４は
ディスク２０から図４（Ｂ）に示すウォブル信号を再生
し、これを２値化した同図（Ｃ）に示すＷＢＬ信号を出
力する。なお、図４（Ａ）はウォブル信号を生成するた
めの変調信号ＢＩＤＡＴＡの波形を示している。
【００１０】上記のＷＢＬ信号はディジタルＦＳＫ復調
回路２６に供給され、図４（Ａ）と同様のＢＩＤＡＴＡ
信号が復調され、更に同期信号（ＡＴＩＰsyc ）が検出
される。ディジタルＰＬＬ回路３０はディジタルＦＳＫ
復調回路２６から供給されるＷＢＬ信号を１／３．５分
周した信号とＢＩＤＡＴＡ信号のエッジに同期したクロ
ック信号を生成してディジタルスピンドルサーボ回路３
４に供給する。ディジタルスピンドルサーボ回路３４は
クロック信号及びディジタルＦＳＫ復調回路２６よりの
同期信号に基づいてスピンドルモータ２２の回転制御を
行い、光ディスク２０の線走度が一定となるようにす
る。
回路２６に供給され、図４（Ａ）と同様のＢＩＤＡＴＡ
信号が復調され、更に同期信号（ＡＴＩＰsyc ）が検出
される。ディジタルＰＬＬ回路３０はディジタルＦＳＫ
復調回路２６から供給されるＷＢＬ信号を１／３．５分
周した信号とＢＩＤＡＴＡ信号のエッジに同期したクロ
ック信号を生成してディジタルスピンドルサーボ回路３
４に供給する。ディジタルスピンドルサーボ回路３４は
クロック信号及びディジタルＦＳＫ復調回路２６よりの
同期信号に基づいてスピンドルモータ２２の回転制御を
行い、光ディスク２０の線走度が一定となるようにす
る。
【００１１】上記のディジタルＦＳＫ復調回路２６，デ
ィジタルＰＬＬ回路３０，ディジタルスピンドルサーボ
回路３４は全てディジタル処理を行うもので、半導体チ
ップ３６上に集積化されている。図１及び図２は本発明
のディジタルＦＳＫ復調回路２６の一実施例のブロック
図を示す。図１において、端子４０には図４（Ｃ）に示
すようなＷＢＬ信号が入来し、エッジ検出器４２に供給
される。上記のＷＢＬ信号は動作速度が１倍速で周波数
２２．０５±１ＫＨｚである。エッジ検出器４２はこの
ＷＢＬ信号の立上りエッジを検出してカウンタ４４及び
レジスタ４６に供給する。なお、エッジ検出器４２は自
らの出力信号を供給されており、この出力信号が供給さ
れてからＷＢＬ信号の１／４同期以内に再び立上りエッ
ジ検出があると、これをノイズとして立上りエッジ検出
出力を行わない。
ィジタルＰＬＬ回路３０，ディジタルスピンドルサーボ
回路３４は全てディジタル処理を行うもので、半導体チ
ップ３６上に集積化されている。図１及び図２は本発明
のディジタルＦＳＫ復調回路２６の一実施例のブロック
図を示す。図１において、端子４０には図４（Ｃ）に示
すようなＷＢＬ信号が入来し、エッジ検出器４２に供給
される。上記のＷＢＬ信号は動作速度が１倍速で周波数
２２．０５±１ＫＨｚである。エッジ検出器４２はこの
ＷＢＬ信号の立上りエッジを検出してカウンタ４４及び
レジスタ４６に供給する。なお、エッジ検出器４２は自
らの出力信号を供給されており、この出力信号が供給さ
れてからＷＢＬ信号の１／４同期以内に再び立上りエッ
ジ検出があると、これをノイズとして立上りエッジ検出
出力を行わない。
【００１２】エッジ間隔計測手段としてのカウンタ４４
は立上りエッジ検出信号を供給されると０をロードし、
この後、端子４８に供給されるシステムクロックをカウ
ントアップする。このシステムクロックは動作速度が１
倍速のとき周波数４．３２１８ＭＨｚである。カウンタ
４４のカウント値は１９６±α（αはＦＳＫ変調による
偏移で数１０程度である）であり、レジスタ４６に供給
される。
は立上りエッジ検出信号を供給されると０をロードし、
この後、端子４８に供給されるシステムクロックをカウ
ントアップする。このシステムクロックは動作速度が１
倍速のとき周波数４．３２１８ＭＨｚである。カウンタ
４４のカウント値は１９６±α（αはＦＳＫ変調による
偏移で数１０程度である）であり、レジスタ４６に供給
される。
【００１３】レジスタ４６は立上りエッジ検出信号を供
給されたときカウンタ４４のカウント値を格納し、この
値を比較器５０及びマルチプレクサ（ＭＵＸ）５２の端
子Ａに供給する。比較器はカウント値が１６５〜２２７
の範囲にあるか否かを判定し、範囲内であれば値０、範
囲外であれば値１の制御信号を生成してマルチプレクサ
５０に供給する。
給されたときカウンタ４４のカウント値を格納し、この
値を比較器５０及びマルチプレクサ（ＭＵＸ）５２の端
子Ａに供給する。比較器はカウント値が１６５〜２２７
の範囲にあるか否かを判定し、範囲内であれば値０、範
囲外であれば値１の制御信号を生成してマルチプレクサ
５０に供給する。
【００１４】マルチプレクサ５２のＢ端子にはレジスタ
５４から前回のカウント値が供給されている。マルチプ
レクサ５２は比較器５０より供給される。制御信号が値
０のとき、つまり、カウンタ４４のカウント値が１６５
〜２２７の範囲でエラーの可能性がないときにレジスタ
４６の出力する今回のカウント値を選択し、上記制御信
号が値１でエラーの可能性が高いときにレジスタ５４の
出力する前回のカウント値を選択してレジスタ５４に供
給する。
５４から前回のカウント値が供給されている。マルチプ
レクサ５２は比較器５０より供給される。制御信号が値
０のとき、つまり、カウンタ４４のカウント値が１６５
〜２２７の範囲でエラーの可能性がないときにレジスタ
４６の出力する今回のカウント値を選択し、上記制御信
号が値１でエラーの可能性が高いときにレジスタ５４の
出力する前回のカウント値を選択してレジスタ５４に供
給する。
【００１５】レジスタ５４はタイミング信号Ｗ２の入来
時にマルチプレクサ５２から供給されるカウント値を格
納する。ところで、タイミング信号Ｗ２について説明す
るに、図６（Ａ）に示すＷＢＬ信号の立上りに同期して
同図（Ｂ）〜（Ｅ）に示すタイミング信号Ｗ１〜Ｗ１０
が図示しないタイミング回路で生成されている。タイミ
ング信号はＷ１からＷ１０の順に徐々にタイミングをず
らした信号である。
時にマルチプレクサ５２から供給されるカウント値を格
納する。ところで、タイミング信号Ｗ２について説明す
るに、図６（Ａ）に示すＷＢＬ信号の立上りに同期して
同図（Ｂ）〜（Ｅ）に示すタイミング信号Ｗ１〜Ｗ１０
が図示しないタイミング回路で生成されている。タイミ
ング信号はＷ１からＷ１０の順に徐々にタイミングをず
らした信号である。
【００１６】レジスタ５４の出力するカウント値は減算
器５６及び平均回路５８に供給される。平均回路５８は
タイミング信号Ｗ８の入来タイミングでレジスタ５４か
ら供給されるカウント値の１２８回分の平均をとってマ
ルチプレクサ６０のＡ端子に供給する。マルチプレクサ
６０はＢ端子に固定値１９６を供給されると共に、端子
６２から制御信号ＦＬＯＣＫを供給されており、スピン
ドルサーボの引き込み時等で制御信号ＦＬＯＣＫが値０
のときは平均回路５８出力を選択し、スピンドルサーボ
がロックしてＦＬＯＣＫが値１となると固定値１９６を
選択してエッジ間隔基準値として減算器５６に供給す
る。
器５６及び平均回路５８に供給される。平均回路５８は
タイミング信号Ｗ８の入来タイミングでレジスタ５４か
ら供給されるカウント値の１２８回分の平均をとってマ
ルチプレクサ６０のＡ端子に供給する。マルチプレクサ
６０はＢ端子に固定値１９６を供給されると共に、端子
６２から制御信号ＦＬＯＣＫを供給されており、スピン
ドルサーボの引き込み時等で制御信号ＦＬＯＣＫが値０
のときは平均回路５８出力を選択し、スピンドルサーボ
がロックしてＦＬＯＣＫが値１となると固定値１９６を
選択してエッジ間隔基準値として減算器５６に供給す
る。
【００１７】減算手段としての減算器５６はレジスタ５
４のカウント値からマルチプレクサ６０の出力するエッ
ジ間隔基準値を減算することによりＦＳＫ変調成分を取
り出し、これを移動平均回路６４に供給する。第１の移
動平均手段としての移動平均回路６４はタイミング信号
Ｗ２の入来タイミングで最新の４回分の変調成分の値を
平均化することにより、復調に必要な帯域（例えば３．
１５ＫＨｚ）を越える隣接帯域（例えば３．１５ＫＨｚ
〜８ＫＨｚ）を急峻にカットするノッチ特性を付与し
て、この隣接帯域のノイズを除去し、これをＤＡＴ値と
してＡＴＣ（オートマチック・スレッシホールド・コン
トロール）回路６６に供給する。
４のカウント値からマルチプレクサ６０の出力するエッ
ジ間隔基準値を減算することによりＦＳＫ変調成分を取
り出し、これを移動平均回路６４に供給する。第１の移
動平均手段としての移動平均回路６４はタイミング信号
Ｗ２の入来タイミングで最新の４回分の変調成分の値を
平均化することにより、復調に必要な帯域（例えば３．
１５ＫＨｚ）を越える隣接帯域（例えば３．１５ＫＨｚ
〜８ＫＨｚ）を急峻にカットするノッチ特性を付与し
て、この隣接帯域のノイズを除去し、これをＤＡＴ値と
してＡＴＣ（オートマチック・スレッシホールド・コン
トロール）回路６６に供給する。
【００１８】復調値算出手段としてのＡＴＣ回路６６は
図７に示す構成であり、ＤＡＴ値は加算器７０及び減算
器７２に供給される。加算器７０はレジスタ７４の出力
値に乗算器７６で１／２を乗算した値をＤＡＴ値に加算
し、この加算値はタイミング信号Ｗ６の入来時にレジス
タ７４に格納される。レジスタ７４の出力値は乗算器７
８で１／４を乗算されて閾値として、減算器７２に供給
され、ここでＤＡＴ値から減算され復調値が得られる。
図９（Ａ）の実線はＤＡＴ値を示し、破線は閾値を示
す。閾値はＤＡＴ値に対して、ある時定数で追従する。
ここでＡ点のＤＡＴ値をコンパレータで判別しようとす
るとしたとき、基準値Ｙ１ではパルス幅が狭くなる。こ
れに対して、ＤＡＴ値と閾値との差は図９（Ｂ）に示す
ようになり、この差をコンパレータで判別する場合、基
準値Ｙ２を用いたときパルス幅は期待する値により近く
なる。このようにＤＡＴ値に応じて可変する閾値をＤＡ
Ｔ値から減算することで低周波交流成分と高周波ノイズ
を除去してＦＳＫ復調能力を高めている。
図７に示す構成であり、ＤＡＴ値は加算器７０及び減算
器７２に供給される。加算器７０はレジスタ７４の出力
値に乗算器７６で１／２を乗算した値をＤＡＴ値に加算
し、この加算値はタイミング信号Ｗ６の入来時にレジス
タ７４に格納される。レジスタ７４の出力値は乗算器７
８で１／４を乗算されて閾値として、減算器７２に供給
され、ここでＤＡＴ値から減算され復調値が得られる。
図９（Ａ）の実線はＤＡＴ値を示し、破線は閾値を示
す。閾値はＤＡＴ値に対して、ある時定数で追従する。
ここでＡ点のＤＡＴ値をコンパレータで判別しようとす
るとしたとき、基準値Ｙ１ではパルス幅が狭くなる。こ
れに対して、ＤＡＴ値と閾値との差は図９（Ｂ）に示す
ようになり、この差をコンパレータで判別する場合、基
準値Ｙ２を用いたときパルス幅は期待する値により近く
なる。このようにＤＡＴ値に応じて可変する閾値をＤＡ
Ｔ値から減算することで低周波交流成分と高周波ノイズ
を除去してＦＳＫ復調能力を高めている。
【００１９】レジスタ８０はＡＴＣ回路６６の出力する
復調値をタイミング信号Ｗ８の入来時に格納する。レジ
スタ８０の出力する復調値ＤＡはマルチプレクサ８２の
端子Ｂに供給されると共にレジスタ８４に供給される。
レジスタ８４はタイミング信号Ｗ１０の入来時に上記復
調値ＤＡを格納し、これを復調値ＤＢとしてマルチプレ
クサ８２の端子Ａに供給する。つまり、復調値ＤＡ，Ｄ
Ｂはラッチタイミングの異なる信号である。
復調値をタイミング信号Ｗ８の入来時に格納する。レジ
スタ８０の出力する復調値ＤＡはマルチプレクサ８２の
端子Ｂに供給されると共にレジスタ８４に供給される。
レジスタ８４はタイミング信号Ｗ１０の入来時に上記復
調値ＤＡを格納し、これを復調値ＤＢとしてマルチプレ
クサ８２の端子Ａに供給する。つまり、復調値ＤＡ，Ｄ
Ｂはラッチタイミングの異なる信号である。
【００２０】フリップフロップ８８はタイミング信号Ｗ
８の立下りで値１にセットされ、タイミング信号Ｗ１０
の立上りで値０にリセットされ、その出力信号ＳＴＳは
フリップフロップ９０に供給される。フリップフロップ
９０は信号ＳＴＳの立上りで値１にセットされ、タイミ
ング信号Ａ８８２の立上りで値０にリセットされる。と
ころで、タイミング信号Ａ８８２はシステムクロックに
同期した信号であり、図８（Ａ）に示すように、動作速
度が１倍速で周波数８８．２ＫＨｚである。このタイミ
ング信号Ａ８８２に対してタイミング信号Ｂ８８２は同
図（Ｂ）に示すように僅かに遅延した信号である。更
に、図８（Ｃ）〜（Ｆ）に示すタイミング信号Ａ１７６
４〜Ｅ１７６４はシステムクロックに同期した動作速度
が１倍速で周波数１７６．４ＫＨｚの信号であり、Ａ１
７６４からＥ１７６４の順に徐々にタイミングがずらさ
れている。
８の立下りで値１にセットされ、タイミング信号Ｗ１０
の立上りで値０にリセットされ、その出力信号ＳＴＳは
フリップフロップ９０に供給される。フリップフロップ
９０は信号ＳＴＳの立上りで値１にセットされ、タイミ
ング信号Ａ８８２の立上りで値０にリセットされる。と
ころで、タイミング信号Ａ８８２はシステムクロックに
同期した信号であり、図８（Ａ）に示すように、動作速
度が１倍速で周波数８８．２ＫＨｚである。このタイミ
ング信号Ａ８８２に対してタイミング信号Ｂ８８２は同
図（Ｂ）に示すように僅かに遅延した信号である。更
に、図８（Ｃ）〜（Ｆ）に示すタイミング信号Ａ１７６
４〜Ｅ１７６４はシステムクロックに同期した動作速度
が１倍速で周波数１７６．４ＫＨｚの信号であり、Ａ１
７６４からＥ１７６４の順に徐々にタイミングがずらさ
れている。
【００２１】マルチプレクサ８２はフリップフロップ９
０出力が値１のとき復調値ＤＡを選択し、フリップフロ
ップ９０出力が値０のとき復調値ＤＢを選択して復調値
ＦＬＤＴとして端子９２より出力する。図２の端子９４
より入来する復調値ＦＬＤＴはレジスタ９６に供給され
タイミング信号Ｂ８８２の入来時に格納されて移動平均
回路９８に供給される。上記のレジスタ８０からレジス
タ９６までの回路はＷＢＬ信号に同期した信号をシステ
ムクロックに同期した信号にタイミング変換するための
ものであり、このタイミング変換によって信号の競合が
生じることを防止している。
０出力が値１のとき復調値ＤＡを選択し、フリップフロ
ップ９０出力が値０のとき復調値ＤＢを選択して復調値
ＦＬＤＴとして端子９２より出力する。図２の端子９４
より入来する復調値ＦＬＤＴはレジスタ９６に供給され
タイミング信号Ｂ８８２の入来時に格納されて移動平均
回路９８に供給される。上記のレジスタ８０からレジス
タ９６までの回路はＷＢＬ信号に同期した信号をシステ
ムクロックに同期した信号にタイミング変換するための
ものであり、このタイミング変換によって信号の競合が
生じることを防止している。
【００２２】レジスタ９６の出力する復調値は移動平均
回路９８に供給され、ここでタイミング信号Ａ８８２の
入来タイミングで最新の４回分の値が平均化される。な
お、この平均化の際に平均値は２倍の値とされる。この
平均値は更に移動平均回路１００に供給され、タイミン
グ信号Ｄ１７６４の入来タイミングで最新の２回分の値
が平均化されてノイズの除去が行われ、コンパレータ１
０２に供給される。上記の移動平均回路９８，１００が
第２の移動平均手段に対応し、８段移動平均を行ってい
る。レジスタ９６の出力値が図１０（Ａ）に示すのに対
して、８段移動平均をとることにより、移動平均回路１
００の出力値は図１０（Ｂ）に示すように変化が滑らか
なものとなり、次段のコンパレータ１０２の出力変化の
分解能、つまり、エッジの分解能が向上する。
回路９８に供給され、ここでタイミング信号Ａ８８２の
入来タイミングで最新の４回分の値が平均化される。な
お、この平均化の際に平均値は２倍の値とされる。この
平均値は更に移動平均回路１００に供給され、タイミン
グ信号Ｄ１７６４の入来タイミングで最新の２回分の値
が平均化されてノイズの除去が行われ、コンパレータ１
０２に供給される。上記の移動平均回路９８，１００が
第２の移動平均手段に対応し、８段移動平均を行ってい
る。レジスタ９６の出力値が図１０（Ａ）に示すのに対
して、８段移動平均をとることにより、移動平均回路１
００の出力値は図１０（Ｂ）に示すように変化が滑らか
なものとなり、次段のコンパレータ１０２の出力変化の
分解能、つまり、エッジの分解能が向上する。
【００２３】比較手段としてのコンパレータ１０２には
ヒステリシス回路１４０から出力ＢＩＤＡＴＡ信号の値
に応じた他の基準値が供給されており、コンパレータ１
０２は移動平均回路１００から供給される平均値を上記
基準値と比較して２値化して出力する。コンパレータ１
０２出力はフリップフロップ１０６においてタイミング
信号Ｃ１７６４の入来タイミングでラッチされ、ＢＩＤ
ＡＴＡ信号として端子１０８から出力される。また、ヒ
ステリシス回路１０４はこのＢＩＤＡＴＡ信号が値１
（ハイレベル）のときは次にＢＩＤＡＴＡ信号が値０と
なるために基準値を所定値βだけ減少させ、ＢＩＤＡＲ
ＴＡ信号が値０（ローレベル）のときは次にＢＩＤＡＴ
Ａ信号が値１となるために基準値を所定値βだけ増加さ
せることによりヒステリシス特性を付与している。
ヒステリシス回路１４０から出力ＢＩＤＡＴＡ信号の値
に応じた他の基準値が供給されており、コンパレータ１
０２は移動平均回路１００から供給される平均値を上記
基準値と比較して２値化して出力する。コンパレータ１
０２出力はフリップフロップ１０６においてタイミング
信号Ｃ１７６４の入来タイミングでラッチされ、ＢＩＤ
ＡＴＡ信号として端子１０８から出力される。また、ヒ
ステリシス回路１０４はこのＢＩＤＡＴＡ信号が値１
（ハイレベル）のときは次にＢＩＤＡＴＡ信号が値０と
なるために基準値を所定値βだけ減少させ、ＢＩＤＡＲ
ＴＡ信号が値０（ローレベル）のときは次にＢＩＤＡＴ
Ａ信号が値１となるために基準値を所定値βだけ増加さ
せることによりヒステリシス特性を付与している。
【００２４】このように、ＦＳＫ復調された変調成分の
移動平均を取ることによって変調成分に混入したノイズ
を大幅に減衰でき、更に、復調値の移動平均を取ること
によって復調信号のエッジの分解能が高く、そのため回
路構成も簡単となる。
移動平均を取ることによって変調成分に混入したノイズ
を大幅に減衰でき、更に、復調値の移動平均を取ること
によって復調信号のエッジの分解能が高く、そのため回
路構成も簡単となる。
【００２５】
【発明の効果】上述の如く、請求項１に記載の発明は、
予めＦＳＫ変調信号が記録されている光ディスクから再
生して２値化された２値化信号を供給されてＦＳＫ復調
を行う光ディスク装置の復調回路において、前記２値化
信号のエッジ間隔を計測するエッジ間隔計測手段と、計
測されたエッジ間隔値と予め決められているエッジ間隔
基準値との差でＦＳＫ変調成分を求める減算手段と、前
記変調成分の移動平均を取る第１の移動平均手段と、前
記第１の移動平均手段の出力する平均値に基づく復調値
を求める復調値算出手段と、前記復調値の移動平均を取
る第２の移動平均手段と、前記第２の移動平均手段の出
力する平均値を基準値と比較して２値のＦＳＫ復調信号
を得る比較手段とを有する。
予めＦＳＫ変調信号が記録されている光ディスクから再
生して２値化された２値化信号を供給されてＦＳＫ復調
を行う光ディスク装置の復調回路において、前記２値化
信号のエッジ間隔を計測するエッジ間隔計測手段と、計
測されたエッジ間隔値と予め決められているエッジ間隔
基準値との差でＦＳＫ変調成分を求める減算手段と、前
記変調成分の移動平均を取る第１の移動平均手段と、前
記第１の移動平均手段の出力する平均値に基づく復調値
を求める復調値算出手段と、前記復調値の移動平均を取
る第２の移動平均手段と、前記第２の移動平均手段の出
力する平均値を基準値と比較して２値のＦＳＫ復調信号
を得る比較手段とを有する。
【００２６】このように、ＦＳＫ復調された変調成分の
移動平均を取ることによって変調成分に混入したノイズ
を大幅に減衰でき、更に、復調値の移動平均を取ること
によって復調信号のエッジの分解能が高く、そのため回
路構成も簡単となる。
移動平均を取ることによって変調成分に混入したノイズ
を大幅に減衰でき、更に、復調値の移動平均を取ること
によって復調信号のエッジの分解能が高く、そのため回
路構成も簡単となる。
【図１】本発明のブロック図である。
【図２】本発明のブロック図である。
【図３】光ディスク装置のブロック図である。
【図４】本発明を説明するための信号波形図である。
【図５】本発明を説明するための信号波形図である。
【図６】本発明を説明するための信号波形図である。
【図７】ＡＴＣ回路のブロック図である。
【図８】本発明を説明するための信号波形図である。
【図９】本発明を説明するための信号波形図である。
【図１０】本発明を説明するための信号波形図である。
【図１１】従来のＦＳＫ復調回路のブロック図である。
２０ 光ディスク ２２ スピンドルモータ ２４ 光ピックアップ ２６ ＦＳＫ復調回路 ３０ ディジタルＰＬＬ回路 ３４ ディジタルスピンドルサーボ回路 ４２ エッジ検出器 ４４ カウンタ ４６，５４，７４，８０，８４，９６ レジスタ ５０ 比較器 ５２，６０，８０ マルチプレクサ ５８ 平均回路 ６４，９８，１００ 移動平均回路 ６６ ＡＴＣ回路 ８８，９０，１０６ フリップフロップ １０２ コンパレータ １０４ ヒステリシス発生器
Claims (1)
- 【請求項１】 予めＦＳＫ変調信号が記録されている光
ディスクから再生して２値化された２値化信号を供給さ
れてＦＳＫ復調を行う光ディスク装置の復調回路におい
て、 前記２値化信号のエッジ間隔を計測するエッジ間隔計測
手段と、 計測されたエッジ間隔値と予め決められているエッジ間
隔基準値との差でＦＳＫ変調成分を求める減算手段と、 前記変調成分の移動平均を取る第１の移動平均手段と、 前記第１の移動平均手段の出力する平均値に基づく復調
値を求める復調値算出手段と、 前記復調値の移動平均を取る第２の移動平均手段と、 前記第２の移動平均手段の出力する平均値を基準値と比
較して２値のＦＳＫ復調信号を得る比較手段とを有する
ことを特徴とする光ディスク装置の復調回路。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16595497A JP3758309B2 (ja) | 1997-06-23 | 1997-06-23 | 光ディスク装置の復調回路 |
| US09/084,359 US6175542B1 (en) | 1997-05-29 | 1998-05-22 | Demodulation circuit, a decode circuit and a digital PLL circuit for an optical disc apparatus |
| EP05020395A EP1610328A1 (en) | 1997-05-29 | 1998-05-28 | A demodulation circuit and an optical disc apparatus |
| DE69832844T DE69832844T2 (de) | 1997-05-29 | 1998-05-28 | Digitale PLL-Schaltung für optisches Plattengerät |
| EP98304217A EP0881640B1 (en) | 1997-05-29 | 1998-05-28 | Digital PLL circuit for an optical disc apparatus |
| EP05020394A EP1610327A1 (en) | 1997-05-29 | 1998-05-28 | A decode circuit and an optical disc apparatus |
| US09/620,054 US6359949B1 (en) | 1997-05-29 | 2000-07-20 | Demodulation circuit, a decode circuit and a digital PLL circuit for an optical disc apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16595497A JP3758309B2 (ja) | 1997-06-23 | 1997-06-23 | 光ディスク装置の復調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1116291A true JPH1116291A (ja) | 1999-01-22 |
| JP3758309B2 JP3758309B2 (ja) | 2006-03-22 |
Family
ID=15822181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16595497A Expired - Lifetime JP3758309B2 (ja) | 1997-05-29 | 1997-06-23 | 光ディスク装置の復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3758309B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100513337B1 (ko) * | 2001-11-17 | 2005-09-07 | 엘지전자 주식회사 | 광디스크 워블신호의 변조장치/방법 및 복조장치/방법 |
| US7257059B2 (en) | 2002-09-12 | 2007-08-14 | Kabushiki Kaisha Toshiba | Demodulator, optical disk drive and semiconductor integrated circuit |
-
1997
- 1997-06-23 JP JP16595497A patent/JP3758309B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100513337B1 (ko) * | 2001-11-17 | 2005-09-07 | 엘지전자 주식회사 | 광디스크 워블신호의 변조장치/방법 및 복조장치/방법 |
| US7257059B2 (en) | 2002-09-12 | 2007-08-14 | Kabushiki Kaisha Toshiba | Demodulator, optical disk drive and semiconductor integrated circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3758309B2 (ja) | 2006-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0057612B1 (en) | Motor controlling circuit of reproducing apparatus and method of controlling | |
| EP0881640B1 (en) | Digital PLL circuit for an optical disc apparatus | |
| WO2007037272A1 (ja) | クロック信号生成装置 | |
| US6580775B1 (en) | Method of detecting frequency of digital phase locked loop | |
| KR100398879B1 (ko) | 입력신호의 영점교차 특성을 이용한 위상오차 검출장치 | |
| JP3781416B2 (ja) | ウォッブル信号を用いたクロック信号生成装置及びそれを用いたデータ再生装置 | |
| US6980500B2 (en) | ATIP bit data generator and method for generating ATIP bit data in optical discs | |
| JPH1116291A (ja) | 光ディスク装置の復調回路 | |
| US6169717B1 (en) | Apparatus and method for full period compensation in an optical disk reader | |
| JP2000100083A (ja) | ディスク装置 | |
| US7321639B2 (en) | Demodulator and address information extractor | |
| JPH0896516A (ja) | クロック発生装置 | |
| JP3903495B2 (ja) | サーボ回路 | |
| JP3661893B2 (ja) | 光ディスク再生装置 | |
| JPH0557774B2 (ja) | ||
| JPH09297969A (ja) | 光ディスク装置 | |
| JP4104274B2 (ja) | 復号装置 | |
| JP4188583B2 (ja) | 記録クロック発生装置および記録クロック発生方法 | |
| JP3772462B2 (ja) | ディジタルｐｌｌ回路 | |
| JP3199112B2 (ja) | 周波数比較器及びこれを用いた位相ロックループ回路、周波数誤差検出回路及びこれを用いたデータ読取装置 | |
| JP3702566B2 (ja) | サーボ回路 | |
| JP3162729B2 (ja) | データ再生回路 | |
| JP2002050042A (ja) | 光ディスク記録再生装置 | |
| JP2002230757A (ja) | クロック生成回路及びそれを用いた記録再生装置 | |
| JPH09297968A (ja) | ディジタルｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050913 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051111 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051213 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051226 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090113 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100113 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100113 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130113 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140113 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |