JPH11160399A

JPH11160399A - 半導体集積回路、半導体集積回路の論理設計方法及び装置

Info

Publication number: JPH11160399A
Application number: JP9331729A
Authority: JP
Inventors: Naoko Shinohara; 直子篠原
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1997-12-02
Filing date: 1997-12-02
Publication date: 1999-06-18

Abstract

(57)【要約】【課題】半導体集積回路の直流特性の試験時間を短縮
し、また、直流特性試験用パタンを短くする。【解決手段】組み合わせ回路０とＤフリップフロップ
１〜１２とで論理設計されたＬＳＩにおいて、Ｄフリッ
プフロップを、外部接続端子から供給されるモード選択
信号によって通常のデータ入力／出力とスキャンデータ
入力／出力とを切り替えられるスキャンタイプフリップ
フロップ１〜１２に置き換える。そして、これらをスキ
ャンチェーンｐでつなげた後、スキャンタイプフリップ
フロップ１〜１２を４個ずつに分割して、その間に初期
状態設定が可能なＤフリップフロップ１３−１〜１３−
３、１４−１〜１４−３を挿入する。Ｄフリップフロッ
プ１３−１〜１３−３は、状態「０」に初期設定され、
Ｄフリップフロップ１４−１〜１４−３は、状態「１」
に初期設定される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路並
びに該半導体集積回路の論理設計方法及び装置に関し、
特に半導体集積回路のテストを行うためのスキャンパス
の設計に関するものである。

【０００２】

【従来の技術】半導体集積回路として、テストを容易化
するために、回路内のフリップフロップをスキャンタイ
プとし、これらをスキャンパスでつなき、フリップフロ
ップの内部状態によって外部出力端子から出力される信
号を定義するものが知られている。このような半導体集
積回路では、回路設計後に作成されたファンクション試
験用パタンと直流特性試験用パタンを用いて、ぞれぞれ
ファンクション試験と直流特性試験とが別々に行われ
る。

【０００３】このうち直流特性試験は、半導体集積回路
の各端子の直流特性（出力電圧特性（ＶOH、ＶOL）、入
力・出力電圧特性（ＩIH、ＩIL、ＩOH、ＩOL）等）を調
べるために必要となるものであり、各端子についてこれ
らの全試験を行うためには、それぞれハイレベル「１」
とローレベル「０」の状態をもつことが必要となる。こ
こで、外部出力端子がスキャンタイプフリップフロップ
に直結している場合には、このスキャンタイプフリップ
フロップの内部状態を「０」または「１」に設定するこ
とによって行っていた。

【０００４】

【発明が解決しようとする課題】しかしながら、従来の
このような試験を行うための半導体集積回路において、
スキャンタイプフリップフロップの内部状態を「０」ま
たは「１」の所望の値に設定するときは、すべてスキャ
ンインデータ端子から入力されるスキャンインデータに
よっていた。このため、スキャンチェーンの末端につな
がれたスキャンタイプフリップフロップの内部状態を所
望の値に設定するまでには、ほぼスキャンチェーンにつ
ながれたフリップフロップ数分のクロック期間が必要で
あり、直流特性の試験のために時間がかかっており、ま
た、直流特性の試験用パタンも長くなっていた。しか
も、半導体集積回路の集積度が増加すればするほど、こ
の問題が顕著になっていた。

【０００５】本発明は、上記従来技術の問題点を解消す
るためになされたものであり、直流特性の試験時間を短
縮し、また、直流特性試験用パタンを短くすることが可
能な半導体集積回路、並びに該半導体集積回路の論理設
計方法及び装置を提供することを提供することを目的と
する。

【０００６】

【課題を解決するための手段】上記目的を達成するた
め、本発明の第１の観点にかかる半導体集積回路は、複
数のスキャンタイプフロップフロップがスキャンパスで
つながれたスキャンチェーンを有する半導体集積回路で
あって、前記複数のスキャンタイプフリップフロップの
間に、所定の状態に初期状態が設定されるフリップフロ
ップが挿入されていることを特徴とする。

【０００７】上記半導体集積回路では、前記複数のスキ
ャンタイプフリップフロップの間に、所定の状態に初期
状態が設定されるフリップフロップが挿入されており、
スキャンクロックの入力に従って、前記所定の状態に初
期状態が設定されるフリップフロップからシフトされ
て、前記複数のスキャンタイプフリップフロップのそれ
ぞれの状態が設定される。このため、半導体集積回路の
外部接続端子として設けられたスキャンイン端子からの
入力によらなくても、スキャンタイプフリップフロップ
の状態を所望の状態に設定できる。このため、スキャン
チェーンの末端のスキャンタイプフリップフロップで
も、前記所定の状態に初期状態が設定されるフリップフ
ロップ数程度のスキャンクロック期間で、所望の状態に
設定することができ、直流特性を試験するための時間を
従来のものに比べて短縮することができると共に、直流
特性試験用パタンも短くすることができる。

【０００８】上記半導体集積回路において、前記複数の
スキャンタイプフリップフロップは、例えば、所定の個
数の組で分割されているものとすることができる。この
場合、各分割されたスキャンタイプフリップフロップの
組の間に、前記所定の状態に初期状態が設定されるフリ
ップフロップが挿入されたものとしてもよい。

【０００９】上記半導体集積回路において、前記複数の
スキャンタイプフリップフロップの間に挿入される前記
所定の状態に初期状態が設定されるフリップフロップ
は、各挿入位置において「０」の状態に設定されるもの
と「１」の状態に設定されるものとをそれぞれ少なくと
も１つずつ含むことを好適とする。

【００１０】すなわち、直流特性は、「０」の状態の場
合と、「１」の状態の場合とのそれぞれについて試験す
る必要がある。従って、上記のように「０」の状態に設
定されるフリップフロップと「１」の状態に設定される
フリップフロップの双方とを挿入することによって、ス
キャンタイプフリップフロップの状態を「０」と「１」
とのいずれにも短い期間で設定することができる。

【００１１】上記半導体集積回路において、前記複数の
スキャンタイプフリップフロップのうちの少なくとも一
部は、外部にデータを出力するための端子に直結してい
るものとすることができる。

【００１２】上記目的を達成するため、本発明の第２の
観点にかかる半導体集積回路の論理設計方法は、半導体
集積回路の論理設計データに基づいて、該半導体集積回
路を複数のスキャンタイプフロップフロップがスキャン
パスでつながれたスキャンチェーンを有するものに論理
設計する半導体集積回路の論理設計方法であって、前記
論理設計データに含まれているフリップフロップを抽出
するフリップフロップ抽出ステップと、前記フリップフ
ロップ抽出ステップで抽出したフリップフロップをスキ
ャンタイプフリップフロップに置き換える置換ステップ
と、前記置換ステップで置換されたスキャンタイプフリ
ップフロップをスキャンパスでつないでスキャンチェー
ンを作成するスキャンチェーン作成ステップと、前記ス
キャンチェーン作成ステップで作成されたスキャンチェ
ーンを、前記置換されたスキャンタイプフリップフロッ
プの所定個数毎に分割する分割ステップと、前記分割ス
テップで分割されたスキャンチェーンの分割位置に、所
定の状態に初期状態が設定されるフリップフロップを挿
入し、分割されたスキャンタイプフリップフロップの前
後にスキャンパスで接続する挿入ステップと、を含むこ
とを特徴とする。

【００１３】上記目的を達成するため、本発明の第３の
観点にかかる半導体集積回路の論理設計装置は、半導体
集積回路の論理設計データに基づいて、該半導体集積回
路を複数のスキャンタイプフロップフロップがスキャン
パスでつながれたスキャンチェーンを有するものに論理
設計する半導体集積回路の論理設計装置であって、前記
論理設計データに含まれているフリップフロップを抽出
するフリップフロップ抽出手段と、前記フリップフロッ
プ抽出手段が抽出したフリップフロップをスキャンタイ
プフリップフロップに置き換える置換手段と、前記置換
手段が置換したスキャンタイプフリップフロップをスキ
ャンパスでつないでスキャンチェーンを作成するスキャ
ンチェーン作成手段と、前記スキャンチェーン作成手段
が作成したスキャンチェーンを、前記置換されたスキャ
ンタイプフリップフロップの所定個数毎に分割する分割
手段と、前記分割手段が分割したスキャンチェーンの分
割位置に、所定の状態に初期状態が設定されるフリップ
フロップを挿入し、分割されたスキャンタイプフリップ
フロップの前後にスキャンパスで接続する挿入手段と、
を備えることを特徴とする。

【００１４】

【発明の実施の形態】以下、添付図面を参照して、本発
明の実施の形態について説明する。

【００１５】図１は、この実施の形態にかかるスキャン
パスを設けたＬＳＩの回路構成を示すブロック図であ
る。図示するように、このＬＳＩは、組み合わせ回路０
と、スキャンタイプフリップフロップ１〜１２と、Ｄフ
リップフロップ１３−１〜１３−３、１４−１〜１４−
３とから概略構成されている。このＬＳＩは、外部接続
端子として、スキャンインデータ端子Ｓｉと、スキャン
アウトデータ端子Ｓｏと、データ出力端子７ｏ〜１２ｏ
と、データ入力端子（図示せず）と、クロック入力端子
（図示せず）と、スキャンクロック入力端子（図示せ
ず）と、モード選択信号入力端子（図示せず）とを有す
る。

【００１６】組み合わせ回路０は、ＡＮＤ、ＯＲなどの
論理回路の組み合わせによって構成されている。但し、
組み合わせ回路０中には、フリップフロップは存在しな
い。

【００１７】スキャンタイプフリップフロップ１〜１２
は、後述するように論理設計されたＬＳＩ中に含まれる
Ｄフリップフロップが置き換えられたものである。スキ
ャンタイプフリップフロップ１〜１２は、図２に示すよ
うに、セレクタ２１とＤフリップフロップ本体２２とか
ら構成され、データ入力端子Ｄ、データ出力端子Ｑ及び
クロック入力端子ＣＫの他に、スキャンイン端子Ｓ＿Ｉ
Ｎ、スキャンアウト端子Ｓ＿ＯＵＴ及びモード入力端子
ＭＯＤＥを備える。セレクタ２１は、モード入力端子Ｍ
ＯＤＥから入力されたモード選択信号に従って、データ
入力端子Ｄとスキャンイン端子Ｓ＿ＩＮとを切り替え、
切り替えられた方の端子から入力された信号をＤフリッ
プフロップ本体２２の入力端子Ｄに供給する。Ｄフリッ
プフロップ本体２２の出力端子Ｑから出力された信号
は、データ出力端子Ｑとスキャンアウト端子Ｓ＿ＯＵＴ
から外部に出力される。

【００１８】スキャンタイプフリップフロップ１〜６の
データ入力端子Ｄは、このＬＳＩのデータ入力端子また
は組み合わせ回路０にそれぞれ接続されている。スキャ
ンタイプフリップフロップ７〜１２のデータ出力端子
は、このＬＳＩのデータ出力端子７ｏ〜１２ｏにそれぞ
れ接続されている。

【００１９】Ｄフリップフロップ１３−１〜１３−３
は、外部入力によって初期状態を「０」（ローレベル）
に設定できるように構成されている。Ｄフリップフロッ
プ１４−１〜１４−３は、外部入力によって初期状態を
「１」（ハイレベル）に設定できるように構成されてい
る。Ｄフリップフロップ１３−１〜１３−３、１４−１
〜１４−３では、データ入力端子がスキャンイン端子Ｓ
＿ＩＮとして、データ出力端子がスキャンアウト端子Ｓ
＿ＯＵＴとして用いられる。なお、Ｄフリップフロップ
１３−１〜１３−３、１４−１〜１４−３への初期状態
の設定は、モード選択信号によってなされる。

【００２０】スキャンタイプフリップフロップ１〜１２
及びＤフリップフロップ１３−１〜１３−３、１４−１
〜１４−３は、互いにスキャンアウト端子Ｓ＿ＯＵＴと
スキャンイン端子Ｓ＿ＩＮとがスキャンパスｐで繋がれ
ており、モード選択信号がスキャンモードに切り替えら
れたとき、スキャンクロックの入力に従って内部状態が
順次シフトする。このＬＳＩのスキャンインデータ端子
Ｓｉは、Ｄフリップフロップ１３−１のスキャンイン入
力端子Ｓ＿ＩＮに、スキャンアウトデータ端子Ｓｏはス
キャンタイプフリップフロップのスキャンアウト端子Ｓ
＿ＯＵＴにそれぞれ接続されている。

【００２１】なお、このＬＳＩは、クロック入力端子か
ら入力される通常のクロックとスキャンクロック入力端
子から入力されるスキャンクロックとをモード信号入力
端子モード信号選択端子から入力されるモード選択信号
に従って切り替えるセレクタ（図示せず）を備える。こ
のセレクタから出力される通常のクロックまたはスキャ
ンクロックは、スキャンタイプフリップフロップ１〜１
２或いはＤフリップフロップ１３−１〜１３−３、１４
−１〜１４−３のクロック入力端子に入力される。

【００２２】以下、上記ＬＳＩの設計及び上記ＬＳＩの
テストで使用する後述するファンクション試験用パタン
及び直流特性試験用パタンを生成する（以下、ＬＳＩ設
計／テストパタン生成という）方法について説明する。

【００２３】まず、ＬＳＩ設計／テストパタン生成シス
テムについて、図３を参照して説明する。図示するよう
に、このＬＳＩ設計／テストパタン生成システムは、バ
ス３０を介して互いに接続されたＣＰＵ３１と、記憶装
置３２と、入力装置３３と、表示装置３４と、出力装置
３５と、ファイル装置３６とから構成されている。

【００２４】ＣＰＵ３１は、記憶装置３２に記憶された
処理プログラムに従って、後述するフローチャートに示
す処理を実行する。記憶装置３２は、主記憶装置及び補
助記憶装置から構成され、ＣＰＵ３１の処理プログラ
ム、処理データを記憶すると共に、ＣＰＵ３１のワーク
エリアとして使用される。入力装置３３は、キーボー
ド、マウスなどによって構成され、オペレータの操作に
従ってＣＰＵ３１に指示入力をする。表示装置３４は、
ＣＲＴなどによって構成され、ＣＰＵ３１が実行する処
理に関しての操作指示を表示してオペレータに示す。出
力装置３５は、後述する処理によって作成されたファン
クション試験用パタン及び直流特性試験用パタンを、例
えば、試験用の装置が読み込んで実行できる形で出力す
る。

【００２５】ファイル装置３６には、上記の回路構成を
有するＬＳＩを含む複数のＬＳＩのの論理設計データが
格納されている。ファイル装置３６には、また、後述す
る処理によってスキャンチェーンが付加されたＬＳＩの
論理設計データも格納される。

【００２６】次に、図３のシステムにおいて、ＣＰＵ３
１が実行するＬＳＩ設計／テストパタン生成の処理につ
いて、図４のフローチャートを参照して説明する。この
フローチャートの処理は、ＬＳＩ設計／テストパタン生
成システムのオペレータが入力装置３３を操作すること
によって、ファイル装置３６に格納されたＬＳＩの論理
設計データを指定して、スキャンチェーンの付加を行う
対象となる回路（以下、対象回路という）を指定するこ
とによって開始する。

【００２７】処理が開始すると、ＣＰＵ３１は、対象回
路に含まれるフリップフロップを検出する（ステップＳ
１１）。ＣＰＵ３１は、ステップＳ１１で検出したフリ
ップフロップを、図２に示したスキャンタイプフリップ
フロップに置き換える（スキャン化する）処理を行う
（ステップＳ１２）。そして、ＣＰＵ３１は、ステップ
Ｓ１２で置き換えられたスキャンタイプフリップフロッ
プのスキャンイン端子Ｓ＿ＩＮとスキャンアウト端子Ｓ
＿ＯＵＴとを順次スキャンパスでつないで、スキャンチ
ェーンを作成する（ステップＳ１３）。

【００２８】次に、ＣＰＵ３１は、入力装置３３からの
スキャンチェーンの分割間隔の入力を待機する（ステッ
プＳ１４）。オペレータの操作によって、入力装置３３
からスキャンチェーンの分割間隔の入力がなされると、
ＣＰＵ１３は、入力された分割間隔に従って、ステップ
Ｓ１３で作成したスキャンチェーンを分割する（ステッ
プＳ１５）。

【００２９】次に、ＣＰＵ３１は、ステップＳ１５で分
割したスキャンチェーンの分割位置に、外部入力によっ
て初期状態を設定できるノーマルタイプのＤフリップフ
ロップを挿入し、分割されたスキャンチェーンと共に互
いにスキャンパスでつなぐ（ステップＳ１６）。なお、
ステップＳ１６でスキャンチェーンの各分割位置に挿入
するＤフリップフロップの数は任意である。もっとも、
挿入するＤフリップフロップの数を２個とする場合に
は、設定される初期状態は順に「０」「１」または
「１」「０」とするのが望ましく、３個とする場合に
は、順に「０」「１」「０」または「１」「０」「１」
とするのが望ましい。

【００３０】そして、ＣＰＵ３１は、スキャンクロック
入力端子と、スキャンクロックと通常のクロックとを選
択するセレクタを追加し、このセレクタの出力端子と各
フリップフロップ（スキャンタイプフリップフロップと
初期状態の設定が可能なＤフリップフロップ）のクロッ
ク入力端子とを接続する。さらに、ＣＰＵ３１は、モー
ド選択信号入力端子を追加し、このモード選択信号の入
力端子をステップＳ１２で置き換えたスキャンタイプフ
リップフロップのセレクタ２１と、スキャンクロックと
通常のクロックとを切り替えるためのセレクタとに接続
する（ステップＳ１７）。

【００３１】以上のステップＳ１１〜Ｓ１７の処理によ
って、テスト機能を実現するためのスキャンパスが設け
られた上記の図１に示すようなＬＳＩの論理設計が終了
する。この論理設計データに基づいて、ファイル装置３
６に格納され、ＣＡＤ（Computer Assisted Design）ソ
フトによる処理に従って、ＬＳＩのレイアウト設計がな
される。そして、このレイアウト設計に従って、論理設
計されたＬＳＩのチップが製造される。

【００３２】再び、フローチャートの説明に戻る。ステ
ップＳ１７のスキャンクロックとモード選択信号の挿入
との処理を終了すると、ＣＰＵ３１は、ファンクション
試験用ＡＴＧ（Auto Test pattern Generator）の処理
プログラムと直流特性試験用ＡＴＧのプログラムとを立
ち上げ、以下、この２つの処理を並行して実行する。

【００３３】ファンクション試験用ＡＴＧでは、ＣＰＵ
３１は、ステップＳ１７までの処理で作成された論理設
計データに基づいて、製造されたＬＳＩに論理異常がな
いかを検出するためのファンクション試験用パタンを生
成する（ステップＳ１８）。そして、ＣＰＵ３１は、生
成されたファンクション試験用パタンを試験用の装置が
読み込んで実行できる形にして出力装置３５から出力さ
せる（ステップＳ２０）。なお、このファンクション試
験用パタンは、スキャンインすべき入力データと、スキ
ャンアウトされる出力データの期待値とからなり、ファ
ンクション試験は、実際にスキャンアウトされた出力デ
ータと、ファンクション試験用パタンに含まれる出力デ
ータの期待値とを比較することによって行われるもので
ある。また、ファンクション試験は、ＬＳＩをＬＳＩテ
スタと呼ばれる試験装置に実装し、ファンクション試験
パタンの入力データに対応する入力電圧を印加し、出力
データに対応する出力電圧が得られるかどうかを試験す
る。

【００３４】直流特性試験用ＡＴＧでは、ＣＰＵ３１
は、ステップＳ１７までの処理で作成された論理設計デ
ータに基づいて、製造されたＬＳＩの直流特性を検出す
るための直流特性試験用パタンを生成する（ステップＳ
１９）。そして、ＣＰＵ３１は、生成された直流特性試
験用パタンを試験用の装置が読み込んで実行できる形に
して出力装置３５から出力させる（ステップＳ２１）。
なお、直流特性は、半導体集積回路の各端子の直流特性
（出力電圧特性（ＶOH、ＶOL）、入力・出力電圧特性
（ＩIH、ＩIL、ＩOH、ＩOL）等）を調べるために必要と
なるものであり、各端子についてこれらの全試験を行う
ためには、それぞれハイレベル「１」とローレベル
「０」の状態をもつことが必要となる。直流特性試験用
パタンも、スキャンインすべき入力データと、スキャン
アウトされる出力データの期待値とからなる。直流特性
試験も、ファンクション試験と同様に、ＬＳＩをＬＳＩ
テスタと呼ばれる試験装置に実装する。直流特性パタン
の入力データに対応する入力電圧と出力電流などの他の
条件を印加し、ここで、出力データが試験規格を満足す
るかどうかを試験する。

【００３５】以下、図１のＬＳＩのテスト時における動
作について、図５のタイミングチャートを参照して説明
する。この動作は、ＬＳＩをテスト用の装置に実装した
状態で行われるものである。

【００３６】タイミングｔ０において、モード選択信号
入力端子から入力されるモード選択信号は、通常モード
となっている。このとき、セレクタがスキャンクロック
ではなく、通常のクロックを選択して出力するため、ス
キャンクロックＳ＿ＣＬＫのフリップフロップへの入力
はなく、また、スキャンタイプフリップフロップ１〜１
２及びＤフリップフロップ１３−１〜１３−３、１４−
１〜１４−３の状態は、不定となっている。

【００３７】次に、タイミングｔ１において、モード選
択信号入力端子から入力されるモード選択信号は、通常
モードからスキャンモードに切り替えられたとする。こ
れにより、Ｄフリップフロップ１３−１〜１３−３の状
態が「０」に設定され、Ｄフリップフロップ１４−１〜
１４−３の状態が「１」に設定される。また、スキャン
モードの信号により、セレクタが通常のクロックでな
く、スキャンクロックを選択して出力する。さらに、ス
キャンタイプフリップフロップ１〜１２のセレクタ２１
は、スキャンイン端子Ｓ＿ＩＮからの信号を選択してＤ
フリップフロップ本体２２のデータ入力端子Ｄに供給す
る。

【００３８】タイミングｔ２からは、セレクタからスキ
ャンクロックＳ＿ＣＬＫが出力される。そして、このス
キャンクロックの立ち上がりタイミング毎に、スキャン
パスｐでつながれたスキャンチェーン上のスキャンタイ
プフリップフロップ１〜１２及びＤフリップフロップ１
３−１〜１３−３、１４−１〜１４−３の値（内部状
態）がシフトしていく。なお、スキャンインデータ端子
Ｓｉから入力されるスキャンインデータは、ここでは
「０」のままとする。

【００３９】このようなスキャンクロックの入力によ
り、例えば、スキャンタイプフリップフロップ１２の内
部状態は、タイミングｔ０〜ｔ４までは不定のままであ
るが、Ｄフリップフロップ１４−１よりシフトされてき
た値によって、タイミングｔ５において「１」となる。
また、タイミングｔ６において、Ｄフリップフロップ１
３−１よりシフトされてきた値によって、「０」とな
る。すなわち、モード選択信号をスキャンモードとして
から、５クロックタイミング後までに、スキャンタイプ
フリップフロップ１２の内部状態を「０」と「１」との
両方に設定できることとなる。同様にして他のスキャン
タイプフリップフロップ１〜１１について検証してみて
も、スキャンモードの設定から５クロックタイミング後
までには、内部状態を「０」と「１」の両方に設定でき
ることがわかる。

【００４０】これに対して、比較例として、図１の回路
にＤフリップフロップ１３−１〜１３−３、１４−１〜
１４−３のスキャンチェーンへの挿入がない、従来型の
ＬＳＩについて考える。この場合、スキャンチェーンに
つながれたスキャンタイプフリップフロップ１〜１２へ
の内部状態を所望の値に設定するためには、スキャンイ
ンデータ端子Ｓｉからの入力によらなければならない。
このため、スキャンタイプフリップフロップ１２の状態
を「０」と「１」との両方に設定するまでには、１２ク
ロック期間を要することとなる。

【００４１】以上説明したように、この実施の形態のＬ
ＳＩでは、スキャンタイプフリップフロップ１〜１２の
状態を「０」及び「１」の両方に設定し、スキャンタイ
プフリップフロップ１〜１２に直結した出力端子７ｏ〜
１２ｏの状態を「０」及び「１」の両方にできるまでの
期間を、従来型のＬＳＩよりも短くすることができる。
このため、ＬＳＩの直流特性試験を短期間で行うことが
でき、直流特性試験用パタンも短くて済むようになる。

【００４２】上記の実施の形態において、図１のＬＳＩ
の回路は、スキャンタイプフリップフロップ１〜１２
は、４個ずつで分割されていたが、この分割間隔は任意
である。また、分割された位置に挿入されているＤフリ
ップフロップの数、及びそれぞれ設定される初期状態、
さらにその順番も任意であり、例えば、分割された位置
に挿入されるＤフリップフロップをそれぞれ１つずつと
し、設定される初期状態を交互に「０」または「１」と
してもよい。

【００４３】上記の実施の形態では、ＬＳＩに本発明を
適用した場合について説明したが、本発明は、例えば、
一般にＭＳＩ或いはＶＬＳＩと呼ばれるものなど、任意
の集積度の半導体集積回路に適用することができる。

【００４４】

【発明の効果】以上説明したように、本発明によれば、
半導体集積回路の直流特性試験を短期間で行うことがで
き、直流特性試験用パタンも短くて済む。

【図面の簡単な説明】

【図１】本発明の実施の形態にかかるスキャンパスを設
けたＬＳＩの回路構成を示すブロック図である。

【図２】図１のスキャンタイプフリップフロップの構成
を示すブロック図である。

【図３】本発明の実施の形態のＬＳＩ設計／テストパタ
ン生成システムの構成を示すブロック図である。

【図４】図３のシステムにおける処理を示すフローチャ
ートである。

【図５】図１のＬＳＩにおける動作を示すタイミングチ
ャートである。

【符号の説明】

０組み合わせ回路１〜１２スキャンタイプフリップフロップ７ｏ〜１２ｏ出力端子１３−１〜１３−３、１４−１〜１４−３Ｄフリップ
フロップ２１セレクタ２２Ｄフリップフロップ３０バス３１ＣＰＵ３２記憶装置３３入力装置３４表示装置３５出力装置３６ファイル装置ｐスキャンパスＳｉスキャンインデータ端子Ｓｏスキャンアウトデータ端子

Claims

【特許請求の範囲】

【請求項１】複数のスキャンタイプフロップフロップが
スキャンパスでつながれたスキャンチェーンを有する半
導体集積回路であって、前記複数のスキャンタイプフリップフロップの間に、所
定の状態に初期状態が設定されるフリップフロップが挿
入されていることを特徴とする半導体集積回路。
【請求項２】前記複数のスキャンタイプフリップフロッ
プは、所定の個数の組で分割され、各分割されたスキャ
ンタイプフリップフロップの組の間に、前記所定の状態
に初期状態が設定されるフリップフロップが挿入されて
いることを特徴とする請求項１に記載の半導体集積回
路。
【請求項３】前記複数のスキャンタイプフリップフロッ
プの間に挿入される前記所定の状態に初期状態が設定さ
れるフリップフロップは、「０」の状態に設定されるも
のと「１」の状態に設定されるものとをそれぞれ少なく
とも１つずつ含むことを特徴とする請求項１または２に
記載の半導体集積回路。
【請求項４】前記複数のスキャンタイプフリップフロッ
プのうちの少なくとも一部は、外部にデータを出力する
ための端子に直結していることを特徴とする請求項３に
記載の半導体集積回路。
【請求項５】半導体集積回路の論理設計データに基づい
て、該半導体集積回路を複数のスキャンタイプフロップ
フロップがスキャンパスでつながれたスキャンチェーン
を有するものに論理設計する半導体集積回路の論理設計
方法であって、前記論理設計データに含まれているフリップフロップを
抽出するフリップフロップ抽出ステップと、前記フリップフロップ抽出ステップで抽出したフリップ
フロップをスキャンタイプフリップフロップに置き換え
る置換ステップと、前記置換ステップで置換されたスキャンタイプフリップ
フロップをスキャンパスでつないでスキャンチェーンを
作成するスキャンチェーン作成ステップと、前記スキャンチェーン作成ステップで作成されたスキャ
ンチェーンを、前記置換されたスキャンタイプフリップ
フロップの所定個数毎に分割する分割ステップと、前記分割ステップで分割されたスキャンチェーンの分割
位置に、所定の状態に初期状態が設定されるフリップフ
ロップを挿入し、分割されたスキャンタイプフリップフ
ロップの前後にスキャンパスで接続する挿入ステップ
と、を含むことを特徴とする半導体集積回路の論理設計
方法。
【請求項６】半導体集積回路の論理設計データに基づい
て、該半導体集積回路を複数のスキャンタイプフロップ
フロップがスキャンパスでつながれたスキャンチェーン
を有するものに論理設計する半導体集積回路の論理設計
装置であって、前記論理設計データに含まれているフリップフロップを
抽出するフリップフロップ抽出手段と、前記フリップフロップ抽出手段が抽出したフリップフロ
ップをスキャンタイプフリップフロップに置き換える置
換手段と、前記置換手段が置換したスキャンタイプフリップフロッ
プをスキャンパスでつないでスキャンチェーンを作成す
るスキャンチェーン作成手段と、前記スキャンチェーン作成手段が作成したスキャンチェ
ーンを、前記置換されたスキャンタイプフリップフロッ
プの所定個数毎に分割する分割手段と、前記分割手段が分割したスキャンチェーンの分割位置
に、所定の状態に初期状態が設定されるフリップフロッ
プを挿入し、分割されたスキャンタイプフリップフロッ
プの前後にスキャンパスで接続する挿入手段と、を備え
ることを特徴とする半導体集積回路の論理設計装置。