JPH1115781A - バス調停システム - Google Patents
バス調停システムInfo
- Publication number
- JPH1115781A JPH1115781A JP16980897A JP16980897A JPH1115781A JP H1115781 A JPH1115781 A JP H1115781A JP 16980897 A JP16980897 A JP 16980897A JP 16980897 A JP16980897 A JP 16980897A JP H1115781 A JPH1115781 A JP H1115781A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- signal
- data
- recognition number
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【課題】 効率的に接続信号線の削減が可能な入出力装
置及びそれを含むバス調停システムを得る。 【解決手段】 割り込み要因が発生すると、バス使用要
求部２４はＳＥＬ、ＲＥＱ信号をオンにする。セレクタ
２３は自Ｉ／Ｏ装置２の認識番号をＬＡＴ２２に出力す
る。ラッチされた認識番号データは、Ｄ−ＥＮ信号がオ
ン時のみ、出力ＤＲＶ２１−１から出力される。Ｉ／Ｏ
バス３に出力された認識番号はバス調停部１−１で調停
され、ＧＮＴ信号４をオンすると共に、Ｉ／Ｏバス３上
に自Ｉ／Ｏ装置２の認識番号を示すデータを送出する。
ＧＮＴ信号４がオンのタイミングで取り込んだ認識番号
と、自認識番号ａとをコンペアチェックし一致している
場合に、転送制御部２８ヘデータ転送要求信号ｂをオン
にする。バス使用要求部２４ではＩ／Ｏバス３上に送信
データを出力することができる。
置及びそれを含むバス調停システムを得る。 【解決手段】 割り込み要因が発生すると、バス使用要
求部２４はＳＥＬ、ＲＥＱ信号をオンにする。セレクタ
２３は自Ｉ／Ｏ装置２の認識番号をＬＡＴ２２に出力す
る。ラッチされた認識番号データは、Ｄ−ＥＮ信号がオ
ン時のみ、出力ＤＲＶ２１−１から出力される。Ｉ／Ｏ
バス３に出力された認識番号はバス調停部１−１で調停
され、ＧＮＴ信号４をオンすると共に、Ｉ／Ｏバス３上
に自Ｉ／Ｏ装置２の認識番号を示すデータを送出する。
ＧＮＴ信号４がオンのタイミングで取り込んだ認識番号
と、自認識番号ａとをコンペアチェックし一致している
場合に、転送制御部２８ヘデータ転送要求信号ｂをオン
にする。バス使用要求部２４ではＩ／Ｏバス３上に送信
データを出力することができる。
Description
【０００１】
【発明の属する技術分野】本発明はバス調停システムに
関し、特にＩ／Ｏ（入出力）バスと、このＩ／Ｏバスに
接続された複数のＩ／Ｏ装置と、これ等Ｉ／Ｏ装置から
生成される前記Ｉ／Ｏバスの使用要求を調停するバス調
停部とを含む情報処理装置におけるバス調停システムに
関する。
関し、特にＩ／Ｏ（入出力）バスと、このＩ／Ｏバスに
接続された複数のＩ／Ｏ装置と、これ等Ｉ／Ｏ装置から
生成される前記Ｉ／Ｏバスの使用要求を調停するバス調
停部とを含む情報処理装置におけるバス調停システムに
関する。
【０００２】
【従来の技術】図３を参照すると、コンピュータシステ
ムにおけるバスアダプタ１はＩ／Ｏバス３を介してＩ／
Ｏ装置２に接続されている。このＩ／Ｏ装置２は各種周
辺・端末装置（図示せず）をその配下に有しており、こ
れ等配下の各種装置からの要求に応じてＩ／Ｏバスの占
有をバスアダプタ１に要求するものである。
ムにおけるバスアダプタ１はＩ／Ｏバス３を介してＩ／
Ｏ装置２に接続されている。このＩ／Ｏ装置２は各種周
辺・端末装置（図示せず）をその配下に有しており、こ
れ等配下の各種装置からの要求に応じてＩ／Ｏバスの占
有をバスアダプタ１に要求するものである。
【０００３】図３では、簡単化のために一つのＩ／Ｏ装
置２のみを示しているが、一般には、複数のＩ／Ｏ装置
がＩ／Ｏバス３に接続されており、バスアダプタ１は、
これ等各Ｉ／Ｏ装置からのバス使用要求（ＲＥＱ）を、
内部のバス調停部１−１で調停するようになっている。
置２のみを示しているが、一般には、複数のＩ／Ｏ装置
がＩ／Ｏバス３に接続されており、バスアダプタ１は、
これ等各Ｉ／Ｏ装置からのバス使用要求（ＲＥＱ）を、
内部のバス調停部１−１で調停するようになっている。
【０００４】入出力（Ｉ／Ｏ）装置２は、バス使用要求
信号（ＲＥＱ）を出力するバス使用要求部２４、配下の
各種周辺端末装置からのデータを受ける送信バッファ２
５、Ｉ／Ｏバス３をドライブするドライバ（ＤＲＶ）２
１内の送信部２１−１、Ｉ／Ｏバス３から受信するドラ
イバ（ＤＲＶ）２１内の受信部２１−２、配下の各種周
辺端末装置へのデータを送り出す受信バッファ２６、バ
ス使用許可（ＧＮＴ）信号４と、バス使用許可の装置番
号／スロット番号を示す（ＣＳ）信号５を受けて、自Ｉ
／Ｏ装置２がバス使用権を得たかどうかを認識するスロ
ット認識部２７、Ｉ／Ｏバス３へのデータの転送を制御
する転送制御部２８で構成される。
信号（ＲＥＱ）を出力するバス使用要求部２４、配下の
各種周辺端末装置からのデータを受ける送信バッファ２
５、Ｉ／Ｏバス３をドライブするドライバ（ＤＲＶ）２
１内の送信部２１−１、Ｉ／Ｏバス３から受信するドラ
イバ（ＤＲＶ）２１内の受信部２１−２、配下の各種周
辺端末装置へのデータを送り出す受信バッファ２６、バ
ス使用許可（ＧＮＴ）信号４と、バス使用許可の装置番
号／スロット番号を示す（ＣＳ）信号５を受けて、自Ｉ
／Ｏ装置２がバス使用権を得たかどうかを認識するスロ
ット認識部２７、Ｉ／Ｏバス３へのデータの転送を制御
する転送制御部２８で構成される。
【０００５】ＣＰＵで処理を実行するためのプログラム
をメモリーシステム内に格納しておき、通信アダプタや
ハードディスクコントローラ等に接続されているＩ／Ｏ
装置２からの情報をＣＰＵで処理を行い再加工を施した
後、その情報をＩ／Ｏ装置２に出力する。
をメモリーシステム内に格納しておき、通信アダプタや
ハードディスクコントローラ等に接続されているＩ／Ｏ
装置２からの情報をＣＰＵで処理を行い再加工を施した
後、その情報をＩ／Ｏ装置２に出力する。
【０００６】バスアダプタ１は、図示せぬＣＰＵや図示
せぬメモリーシステム（ＭＥＭ）が接続されているシス
テムバス（図示せず）と、複数のＩ／Ｏ装置２が接続さ
れているＩ／Ｏバス３の間のバス変換を行い、複数のＩ
／Ｏ装置２からの、割り込み及びデータ転送等のバス要
求信号（ＲＥＱ）が競合すると、バスアダプタ１内に内
蔵するバス調停部１−１からバス使用許可信号（ＧＮ
Ｔ）をＩ／Ｏ装置２へ送り返し、選択されたＩ／Ｏ装置
２がバスアダプタ１を介して上位のＣＰＵ、ＭＥＭへ割
り込み、データ転送を実施するようなバス調停機能を持
っている。
せぬメモリーシステム（ＭＥＭ）が接続されているシス
テムバス（図示せず）と、複数のＩ／Ｏ装置２が接続さ
れているＩ／Ｏバス３の間のバス変換を行い、複数のＩ
／Ｏ装置２からの、割り込み及びデータ転送等のバス要
求信号（ＲＥＱ）が競合すると、バスアダプタ１内に内
蔵するバス調停部１−１からバス使用許可信号（ＧＮ
Ｔ）をＩ／Ｏ装置２へ送り返し、選択されたＩ／Ｏ装置
２がバスアダプタ１を介して上位のＣＰＵ、ＭＥＭへ割
り込み、データ転送を実施するようなバス調停機能を持
っている。
【０００７】図４にバス上のタイムチャートを示す。こ
の場合、Ｉ／Ｏバス３にはデータのみが乗る。Ｉ／Ｏバ
ス３に接続されている複数のＩ／Ｏ装置２は、各々バス
要求信号（ＲＥＱ）を持っており、Ｉ／Ｏ装置２は、バ
スアダプタ１内のバス調停部１−１ヘバス要求（ＲＥ
Ｑ）を行う。バス調停部１−１は他のＩ／Ｏ装置２から
のバス要求（ＲＥＱ）を調停し、バス使用権を認めたＩ
／Ｏ装置２が認識できるように、バス許可信号（ＧＮＴ
信号）４と、使用権を得たＩ／Ｏ装置２の装置番号／ス
ロット番号を示す信号（ＣＳ番号）５とを同時に出力す
る。
の場合、Ｉ／Ｏバス３にはデータのみが乗る。Ｉ／Ｏバ
ス３に接続されている複数のＩ／Ｏ装置２は、各々バス
要求信号（ＲＥＱ）を持っており、Ｉ／Ｏ装置２は、バ
スアダプタ１内のバス調停部１−１ヘバス要求（ＲＥ
Ｑ）を行う。バス調停部１−１は他のＩ／Ｏ装置２から
のバス要求（ＲＥＱ）を調停し、バス使用権を認めたＩ
／Ｏ装置２が認識できるように、バス許可信号（ＧＮＴ
信号）４と、使用権を得たＩ／Ｏ装置２の装置番号／ス
ロット番号を示す信号（ＣＳ番号）５とを同時に出力す
る。
【０００８】バス要求を行ったＩ／Ｏ装置２はＧＮＴ信
号４とＣＳ番号５をスロット認識部２７で受けてバス使
用権を得たかどうか判断し、バス確保ができたＩ／Ｏ装
置２がデータ転送を開始するように動作している。
号４とＣＳ番号５をスロット認識部２７で受けてバス使
用権を得たかどうか判断し、バス確保ができたＩ／Ｏ装
置２がデータ転送を開始するように動作している。
【０００９】Ｉ／Ｏ装置２からのバス要求信号（ＲＥ
Ｑ）線は、接続されるＩ／Ｏ装置２の数だけ必要であ
り、また、要求許可信号はＧＮＴ信号４以外に、Ｉ／Ｏ
装置２を認識するＣＳ番号５が必要である。多数のＩ／
Ｏ装置２をＩ／Ｏバス３に接続する場合に、バスアダブ
タ１に多数のバスドライバと信号線とが必要であり、こ
の分のコネクタが大きくなり、バスアダプタ１及びＩ／
Ｏ装置２の小型化に不都合があった。
Ｑ）線は、接続されるＩ／Ｏ装置２の数だけ必要であ
り、また、要求許可信号はＧＮＴ信号４以外に、Ｉ／Ｏ
装置２を認識するＣＳ番号５が必要である。多数のＩ／
Ｏ装置２をＩ／Ｏバス３に接続する場合に、バスアダブ
タ１に多数のバスドライバと信号線とが必要であり、こ
の分のコネクタが大きくなり、バスアダプタ１及びＩ／
Ｏ装置２の小型化に不都合があった。
【００１０】特開平２−１１８７４９号公報には、双方
向バス信号線の４種の状態を示す２本の制御信号線（Ｉ
ＮＦ，ＴＲ）と、すべての信号線の転送タイミングを示
す１本のストローブ信号線（ＳＴＢ）とを有し、バス上
のデータ線の１ビット以上の信号線と組み合わせて、デ
ータ線の状態によってはデータが上位（演算処理部）か
ら、アクセスするＩ／Ｏ装置側のモジュール選択または
アドレスポインタを示し、またデータ線すべてが転送デ
ータとして使用される場合は、２本の制御信号を変化さ
せることにより、１回のバスアクセスでＲＥＡＤ動作か
らＷＲＩＴＥ動作を、連続アドレスで実行できるように
制御することで、バス上の制御信号を増大させることな
く、少ない信号線でデータ入出力、割り込み制御等を効
率的に行えるとする方法が提案されている。
向バス信号線の４種の状態を示す２本の制御信号線（Ｉ
ＮＦ，ＴＲ）と、すべての信号線の転送タイミングを示
す１本のストローブ信号線（ＳＴＢ）とを有し、バス上
のデータ線の１ビット以上の信号線と組み合わせて、デ
ータ線の状態によってはデータが上位（演算処理部）か
ら、アクセスするＩ／Ｏ装置側のモジュール選択または
アドレスポインタを示し、またデータ線すべてが転送デ
ータとして使用される場合は、２本の制御信号を変化さ
せることにより、１回のバスアクセスでＲＥＡＤ動作か
らＷＲＩＴＥ動作を、連続アドレスで実行できるように
制御することで、バス上の制御信号を増大させることな
く、少ない信号線でデータ入出力、割り込み制御等を効
率的に行えるとする方法が提案されている。
【００１１】
【発明が解決しようとする課題】特開平２−１１８７４
９号公報記載の提案の目的は、信号線数を減らすことで
あり、バスの状態を示す信号線を追加する事により、個
別の制御信号線を共通化し、信号線の削減を実現してい
る。しかし、同一バスに接続されているＩ／Ｏ装置から
のバス要求信号、バス使用許可信号には触れられておら
ず、データ転送動作時の制御信号のみについて工夫を施
している。しかし、データ転送時の制御信号は、元々本
数が少ないため減らせる本数も限度があり、効率的に削
減することは難しい問題が残る。
９号公報記載の提案の目的は、信号線数を減らすことで
あり、バスの状態を示す信号線を追加する事により、個
別の制御信号線を共通化し、信号線の削減を実現してい
る。しかし、同一バスに接続されているＩ／Ｏ装置から
のバス要求信号、バス使用許可信号には触れられておら
ず、データ転送動作時の制御信号のみについて工夫を施
している。しかし、データ転送時の制御信号は、元々本
数が少ないため減らせる本数も限度があり、効率的に削
減することは難しい問題が残る。
【００１２】本発明の目的は、効率的に接続信号線の削
減が可能なバス調停システムを提供することである。
減が可能なバス調停システムを提供することである。
【００１３】
【課題を解決するための手段】本発明によれば、Ｉ／Ｏ
バスと、このＩ／Ｏバスに接続された複数のＩ／Ｏ装置
と、これ等Ｉ／Ｏ装置から生成される前記Ｉ／Ｏバスの
使用要求を調停するバス調停手段とを含む情報処理装置
におけるバス調停システムであって、前記Ｉ／Ｏ装置の
各々は、自装置番号と共に前記使用要求を前記Ｉ／Ｏバ
スに対して送信するバス使用要求送出手段と、前記バス
調停手段によるバス使用許可に伴って返送されてくる前
記自装置番号を前記Ｉ／Ｏバス経由で受信する受信手段
とを含むことを特徴とするバス調停システムが得られ
る。
バスと、このＩ／Ｏバスに接続された複数のＩ／Ｏ装置
と、これ等Ｉ／Ｏ装置から生成される前記Ｉ／Ｏバスの
使用要求を調停するバス調停手段とを含む情報処理装置
におけるバス調停システムであって、前記Ｉ／Ｏ装置の
各々は、自装置番号と共に前記使用要求を前記Ｉ／Ｏバ
スに対して送信するバス使用要求送出手段と、前記バス
調停手段によるバス使用許可に伴って返送されてくる前
記自装置番号を前記Ｉ／Ｏバス経由で受信する受信手段
とを含むことを特徴とするバス調停システムが得られ
る。
【００１４】本発明の作用は次の通りである。Ｉ／Ｏバ
スの調停に関して、Ｉ／Ｏ装置のバス使用要求信号をデ
ータ信号線を使用してＩ／Ｏバス上に出力し、バスアダ
プタからのバス使用許可信号はＧＮＴ信号線に出力する
と共に、Ｉ／Ｏ（データ）バス上にｌ／Ｏ装置認識番号
（ＣＳ番号）をバス出力し、Ｉ／Ｏ装置側で、バス使用
許可信号とデータを受け取り、受け取ったデータ（ＣＳ
番号）が自Ｉ／Ｏ装置番号と一致したＩ／Ｏ装置がデー
タ転送を開始する。
スの調停に関して、Ｉ／Ｏ装置のバス使用要求信号をデ
ータ信号線を使用してＩ／Ｏバス上に出力し、バスアダ
プタからのバス使用許可信号はＧＮＴ信号線に出力する
と共に、Ｉ／Ｏ（データ）バス上にｌ／Ｏ装置認識番号
（ＣＳ番号）をバス出力し、Ｉ／Ｏ装置側で、バス使用
許可信号とデータを受け取り、受け取ったデータ（ＣＳ
番号）が自Ｉ／Ｏ装置番号と一致したＩ／Ｏ装置がデー
タ転送を開始する。
【００１５】
【発明の実施の形態】以下に、本発明の実施例について
図面を参照して説明する。
図面を参照して説明する。
【００１６】図１は本発明による入出力装置及びそれを
含むバス調停システムの実施例の構成を示すブロック図
であり、図３と同等部分は同一符号にて示している。図
１において、本発明によるバス調停システムは、システ
ムバス（図示せず）とＩ／Ｏバス３を接続するバスアダ
プタ１と、Ｉ／Ｏバス３によって接続され各種周辺・端
末装置（図示せず）を配下に有する複数のＩ／Ｏ装置２
と、各Ｉ／Ｏ装置２からのバス使用要求（ＲＥＱ）を調
停するバスアダプタ１と、バス使用（権）許可（ＧＮ
Ｔ）信号線４とにより構成される。
含むバス調停システムの実施例の構成を示すブロック図
であり、図３と同等部分は同一符号にて示している。図
１において、本発明によるバス調停システムは、システ
ムバス（図示せず）とＩ／Ｏバス３を接続するバスアダ
プタ１と、Ｉ／Ｏバス３によって接続され各種周辺・端
末装置（図示せず）を配下に有する複数のＩ／Ｏ装置２
と、各Ｉ／Ｏ装置２からのバス使用要求（ＲＥＱ）を調
停するバスアダプタ１と、バス使用（権）許可（ＧＮ
Ｔ）信号線４とにより構成される。
【００１７】Ｉ／Ｏ装置２は、ドライバ（ＤＲＶ）２１
の送信部２１−１へデータイネーブル（Ｄ−ＥＮ）信号
を送り出すＤＲＶ制御部２０、データを選択するセレク
タ２３、データをラッチするラッチ（ＬＡＴ）２２、バ
スの使用要求信号（ＲＥＱ）を出力するバス使用要求部
２４、接続されている周辺端末装置からのデータを受け
る送信バッファ２５、Ｉ／Ｏバス３をドライブするドラ
イバ（ＤＲＶ）２１内の送信部２１−１、Ｉ／Ｏバス３
から受信するドライバ（ＤＲＶ）２１内の受信部２１−
２、接続されている周辺端末装置へのデータを送り出す
受信バッファ２６、自Ｉ／Ｏ装置２が、バス使用権を得
たかどうかを認識するスロット認識部２７、Ｉ／Ｏバス
３へのデータの転送を制御する転送制御部２８により構
成される。
の送信部２１−１へデータイネーブル（Ｄ−ＥＮ）信号
を送り出すＤＲＶ制御部２０、データを選択するセレク
タ２３、データをラッチするラッチ（ＬＡＴ）２２、バ
スの使用要求信号（ＲＥＱ）を出力するバス使用要求部
２４、接続されている周辺端末装置からのデータを受け
る送信バッファ２５、Ｉ／Ｏバス３をドライブするドラ
イバ（ＤＲＶ）２１内の送信部２１−１、Ｉ／Ｏバス３
から受信するドライバ（ＤＲＶ）２１内の受信部２１−
２、接続されている周辺端末装置へのデータを送り出す
受信バッファ２６、自Ｉ／Ｏ装置２が、バス使用権を得
たかどうかを認識するスロット認識部２７、Ｉ／Ｏバス
３へのデータの転送を制御する転送制御部２８により構
成される。
【００１８】図１に示すように、Ｉ／Ｏ装置２はＩ／Ｏ
バス３を介してバスアダプタ１に接続されている。ま
た、バスアダプタ１内にはＩ／Ｏバス３の調停を行い、
バス使用権許可信号（ＧＮＴ信号）を出力するバス調停
部１−１がある。Ｉ／Ｏ装置２内にはＩ／Ｏバス３から
データを取り込む入力ＤＲＶ２１−２と、反対にデータ
を送出する出力ＤＲＶ２１−１があり、出力ＤＲＶ２１
−１はＤＲＶ制御部２０により、Ｄ−ＥＮ信号によりイ
ネーブル／ディスイネーブル制御されている。
バス３を介してバスアダプタ１に接続されている。ま
た、バスアダプタ１内にはＩ／Ｏバス３の調停を行い、
バス使用権許可信号（ＧＮＴ信号）を出力するバス調停
部１−１がある。Ｉ／Ｏ装置２内にはＩ／Ｏバス３から
データを取り込む入力ＤＲＶ２１−２と、反対にデータ
を送出する出力ＤＲＶ２１−１があり、出力ＤＲＶ２１
−１はＤＲＶ制御部２０により、Ｄ−ＥＮ信号によりイ
ネーブル／ディスイネーブル制御されている。
【００１９】ＤＲＶ制御部２０は、バス上のＧＮＴ信号
４と転送制御部２８から出力される転送中信号ｃによ
り、出力ＤＲＶ２１−１を制御している。スロット認識
部２７は自Ｉ／Ｏ装置２が挿入されているバックボード
から与えられる自認識（装置）番号ａがオン状態時に、
Ｉ／Ｏバス３から取り込んだＩ／Ｏ認識（装置）番号と
を比較し、自認識番号ａと一致した場合は、転送要求信
号ｂをオンにする。バス使用要求部２４は、Ｉ／Ｏ装置
２内部でバスアダプタ１に対して、送信すべき要因が発
生した場合に、セレクタ２３とＬＡＴ２２の制御を行
う。
４と転送制御部２８から出力される転送中信号ｃによ
り、出力ＤＲＶ２１−１を制御している。スロット認識
部２７は自Ｉ／Ｏ装置２が挿入されているバックボード
から与えられる自認識（装置）番号ａがオン状態時に、
Ｉ／Ｏバス３から取り込んだＩ／Ｏ認識（装置）番号と
を比較し、自認識番号ａと一致した場合は、転送要求信
号ｂをオンにする。バス使用要求部２４は、Ｉ／Ｏ装置
２内部でバスアダプタ１に対して、送信すべき要因が発
生した場合に、セレクタ２３とＬＡＴ２２の制御を行
う。
【００２０】セレクタ２３はバス使用要求部２４からの
ＳＥＬ信号により、送信バッファ２５のデータまたはス
ロット認識番号のどちらをＬＡＴ２２に送るかを選択す
る。ＬＡＴ２２はセレクタ２３により選択されたデータ
を、バス使用要求部２４からのＲＥＱ信号によりラッチ
し、出力ＤＲＶ２１−１を介してＩ／Ｏバス３へ出力す
る。受信バッファ２６は、入力ＤＲＶ２１−２を介して
Ｉ／Ｏバス３からのデータを取り込む。
ＳＥＬ信号により、送信バッファ２５のデータまたはス
ロット認識番号のどちらをＬＡＴ２２に送るかを選択す
る。ＬＡＴ２２はセレクタ２３により選択されたデータ
を、バス使用要求部２４からのＲＥＱ信号によりラッチ
し、出力ＤＲＶ２１−１を介してＩ／Ｏバス３へ出力す
る。受信バッファ２６は、入力ＤＲＶ２１−２を介して
Ｉ／Ｏバス３からのデータを取り込む。
【００２１】まず、Ｉ／Ｏ装置２内で送信バッファ２５
にデータが蓄積された等の割り込み要因が発生する。割
り込み要因が発生すると、バス使用要求部２４は転送要
求信号ｂの状態を見て、データ転送要求があればＳＥＬ
信号、ＲＥＱ信号をオンにする。セレクタ２３は、ＳＥ
Ｌ信号指示に従い、スロット認識部２７から送られてく
る自Ｉ／Ｏ装置２の認識番号をＬＡＴ２２に出力する。
ＬＡＴ２２でＲＥＱ信号によりラッチされた認識番号デ
ータは出力ＤＲＶ２１−１を介してＩ／Ｏバス３に出力
されるが、ＤＲＶ制御部２０からのＤ−ＥＮ信号がオン
時のみ、出力ＤＲＶ２１−１から出力される。
にデータが蓄積された等の割り込み要因が発生する。割
り込み要因が発生すると、バス使用要求部２４は転送要
求信号ｂの状態を見て、データ転送要求があればＳＥＬ
信号、ＲＥＱ信号をオンにする。セレクタ２３は、ＳＥ
Ｌ信号指示に従い、スロット認識部２７から送られてく
る自Ｉ／Ｏ装置２の認識番号をＬＡＴ２２に出力する。
ＬＡＴ２２でＲＥＱ信号によりラッチされた認識番号デ
ータは出力ＤＲＶ２１−１を介してＩ／Ｏバス３に出力
されるが、ＤＲＶ制御部２０からのＤ−ＥＮ信号がオン
時のみ、出力ＤＲＶ２１−１から出力される。
【００２２】Ｄ−ＥＮ信号はＧＮＴ信号４がオフ、また
は転送中信号ｃがオンでかつ転送内容がリードの場合
（Ｉ／Ｏ装置２からバスアダプタ１ヘデータを送る場
合）、オンとなる。Ｉ／Ｏバス３に出力された認識番号
は、バスアダプタ１のバス調停部１−１で調停され、調
停完了後、バスアダプタ１はＧＮＴ信号４をオンすると
共に、Ｉ／Ｏバス３上にＩ／Ｏ装置２の認識番号を示す
データを送出する。
は転送中信号ｃがオンでかつ転送内容がリードの場合
（Ｉ／Ｏ装置２からバスアダプタ１ヘデータを送る場
合）、オンとなる。Ｉ／Ｏバス３に出力された認識番号
は、バスアダプタ１のバス調停部１−１で調停され、調
停完了後、バスアダプタ１はＧＮＴ信号４をオンすると
共に、Ｉ／Ｏバス３上にＩ／Ｏ装置２の認識番号を示す
データを送出する。
【００２３】ＤＲＶ制御部２０はＧＮＴ信号４がオンに
なると、出力ＤＲＶ２１−１をディスエーブルにするた
めにＤ−ＥＮ信号をオフする。スロット認識部２７で
は、入力ＤＲＶ２１−２を介してＩ／Ｏバス３から、Ｇ
ＮＴ信号４がオンのタイミングで取り込んだ認識番号
と、自認識番号ａとをコンペアチェックし、一致してい
る場合に転送制御部２８ヘデータ転送要求信号ｂをオン
にする。
なると、出力ＤＲＶ２１−１をディスエーブルにするた
めにＤ−ＥＮ信号をオフする。スロット認識部２７で
は、入力ＤＲＶ２１−２を介してＩ／Ｏバス３から、Ｇ
ＮＴ信号４がオンのタイミングで取り込んだ認識番号
と、自認識番号ａとをコンペアチェックし、一致してい
る場合に転送制御部２８ヘデータ転送要求信号ｂをオン
にする。
【００２４】転送制御部２８で、送信バッファ２５内の
データをバス出力している状態を示す転送中信号ｃを、
ＤＲＶ制御部２０、バス使用要求部２４へ出力し、再び
ＤＲＶのイネーブル信号Ｄ−ＥＮがオンとなる。バス使
用要求部２４では、転送要求信号ｂがオンとなっている
ことから、ＳＥＬ信号をオフとすることで送信バッファ
２５のデータを選択し、ＬＡＴ２２へのＲＥＱ信号をオ
ンとすることでＩ／Ｏバス３上に送信データを出力する
ことができる。
データをバス出力している状態を示す転送中信号ｃを、
ＤＲＶ制御部２０、バス使用要求部２４へ出力し、再び
ＤＲＶのイネーブル信号Ｄ−ＥＮがオンとなる。バス使
用要求部２４では、転送要求信号ｂがオンとなっている
ことから、ＳＥＬ信号をオフとすることで送信バッファ
２５のデータを選択し、ＬＡＴ２２へのＲＥＱ信号をオ
ンとすることでＩ／Ｏバス３上に送信データを出力する
ことができる。
【００２５】図２に本発明のバス上のタイムチャートを
示す。Ｉ／Ｏ装置２のバス使用要求部２４からＲＥＱ信
号がオンとなると、ＬＡＴ２２にバス要求を示すＩ／Ｏ
装置認識番号がセットされ、バス調停が完了し、ＧＮＴ
信号がオンとなるまでＩ／Ｏバス３ヘバス要求が出力さ
れる。
示す。Ｉ／Ｏ装置２のバス使用要求部２４からＲＥＱ信
号がオンとなると、ＬＡＴ２２にバス要求を示すＩ／Ｏ
装置認識番号がセットされ、バス調停が完了し、ＧＮＴ
信号がオンとなるまでＩ／Ｏバス３ヘバス要求が出力さ
れる。
【００２６】バス上のＧＮＴ信号がオンとなると、ＤＲ
Ｖ制御部２０の出力信号Ｄ−ＥＮがオフとなり、Ｉ／Ｏ
バス３上はバスアダプタ１からのバス調停後、選択され
たＩ／Ｏ装置番号を示すデータが流れている。
Ｖ制御部２０の出力信号Ｄ−ＥＮがオフとなり、Ｉ／Ｏ
バス３上はバスアダプタ１からのバス調停後、選択され
たＩ／Ｏ装置番号を示すデータが流れている。
【００２７】バス使用許可を受けると、スロット認識部
２７は転送要求信号ｂをオンとし、転送制御部２８から
の転送中信号ｃがオンとなり、Ｉ／Ｏバス３からのデー
タ取り込み時、Ｄ−ＥＮ信号がオフとなり、Ｉ／Ｏバス
３ヘデータ出力時、Ｄ−ＥＮ信号がオンとなり、Ｉ／Ｏ
バスとのデー夕の転送を実現している。
２７は転送要求信号ｂをオンとし、転送制御部２８から
の転送中信号ｃがオンとなり、Ｉ／Ｏバス３からのデー
タ取り込み時、Ｄ−ＥＮ信号がオフとなり、Ｉ／Ｏバス
３ヘデータ出力時、Ｄ−ＥＮ信号がオンとなり、Ｉ／Ｏ
バスとのデー夕の転送を実現している。
【００２８】
【発明の効果】以上説明したように本発明は、ＲＥＱ信
号及びＣＳ信号をＩ／Ｏバスに乗せることにより、図３
に示す従来例に比べ、各Ｉ／Ｏ装置とバスアダプタを１
対１で接続するＲＥＱ信号線と、ＣＳ信号バスを削減で
きる効果がある。
号及びＣＳ信号をＩ／Ｏバスに乗せることにより、図３
に示す従来例に比べ、各Ｉ／Ｏ装置とバスアダプタを１
対１で接続するＲＥＱ信号線と、ＣＳ信号バスを削減で
きる効果がある。
【図１】本発明の実施例のブロック図である。
【図２】本発明のバス上のタイミングチャートである。
【図３】従来の入出力装置関連の一例を示すブロック図
である。
である。
【図４】従来の入出力装置関連の一例を示すバス上のタ
イミングチャートである。
イミングチャートである。
１ バスアダプタ １−１ バス調停部 ２ Ｉ／Ｏ装置 ３ Ｉ／Ｏバス ４ ＧＮＴ信号バス ２０ ＤＲＶ制御部 ２１ ドライバ ２１−１ 送信部 ２１−２ 受信部 ２２ ラッチ ２３ セレクタ ２４ バス使用要求部 ２５ 送信バッファ ２６ 受信バッファ ２７ スロット認識部 ２８ 転送制御部
Claims (2)
- 【請求項１】 Ｉ／Ｏバスと、このＩ／Ｏバスに接続さ
れた複数のＩ／Ｏ装置と、これ等Ｉ／Ｏ装置から生成さ
れる前記Ｉ／Ｏバスの使用要求を調停するバス調停手段
とを含む情報処理装置におけるバス調停システムであっ
て、 前記Ｉ／Ｏ装置の各々は、 自装置番号と共に前記使用要求を前記Ｉ／Ｏバスに対し
て送信するバス使用要求送出手段と、 前記バス調停手段によるバス使用許可に伴って返送され
てくる前記自装置番号を前記Ｉ／Ｏバス経由で受信する
受信手段と、を含むことを特徴とするバス調停システ
ム。 - 【請求項２】 前記バス調停手段からの前記バス使用許
可を前記Ｉ／Ｏ装置へ送出するめたの専用バスを含むこ
とを特徴とする請求項１記載のバス調停システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16980897A JPH1115781A (ja) | 1997-06-26 | 1997-06-26 | バス調停システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16980897A JPH1115781A (ja) | 1997-06-26 | 1997-06-26 | バス調停システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1115781A true JPH1115781A (ja) | 1999-01-22 |
Family
ID=15893288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16980897A Withdrawn JPH1115781A (ja) | 1997-06-26 | 1997-06-26 | バス調停システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1115781A (ja) |
-
1997
- 1997-06-26 JP JP16980897A patent/JPH1115781A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6397279B1 (en) | Smart retry system that reduces wasted bus transactions associated with master retries | |
| US6763448B1 (en) | Microcomputer and microcomputer system | |
| JP2003006143A (ja) | バス共有化システムと装置及び方法 | |
| US6959354B2 (en) | Effective bus utilization using multiple bus interface circuits and arbitration logic circuit | |
| JP4233373B2 (ja) | データ転送制御装置 | |
| US20070101032A1 (en) | Bus arbitration circuit and bus arbitration method | |
| EP0473059B1 (en) | Communication control system | |
| US5805841A (en) | Symmetric parallel multi-processing bus architeture | |
| JP3766377B2 (ja) | バス制御装置及び情報処理システム | |
| US7031337B2 (en) | Data processing apparatus and slave interface mechanism for controlling access to a slave logic unit by a plurality of master logic units | |
| JPH1115781A (ja) | バス調停システム | |
| JPH09153009A (ja) | 階層構成バスのアービトレーション方法 | |
| KR100487218B1 (ko) | 칩 내장형 버스를 인터페이스하기 위한 장치 및 방법 | |
| US6418491B1 (en) | Apparatus and method for controlling timing of transfer requests within a data processing apparatus | |
| US20060101173A1 (en) | Pin sharing system | |
| JPH05189311A (ja) | キャッシュメモリ・システム | |
| US5799160A (en) | Circuit and method for controlling bus arbitration | |
| US20030182486A1 (en) | Demand DMA | |
| JP2632049B2 (ja) | マルチプロセッサシステム | |
| JPH04225458A (ja) | コンピュータ | |
| JP2001256169A (ja) | データ転送制御システム及び装置 | |
| JP2925710B2 (ja) | 通信制御システム | |
| JP2860733B2 (ja) | バス接続装置 | |
| JP2003085125A (ja) | メモリ制御器及びメモリ制御方法 | |
| KR100240923B1 (ko) | 정보 처리 시스템 내의 버스상에 결합된 내부 장치들간의 통신을 위한 방법 및 그 정보 처리 시스템 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040907 |