JPH1115432A - Ａｃ型プラズマディスプレイパネルの駆動方法 - Google Patents
Ａｃ型プラズマディスプレイパネルの駆動方法Info
- Publication number
- JPH1115432A JPH1115432A JP9163598A JP16359897A JPH1115432A JP H1115432 A JPH1115432 A JP H1115432A JP 9163598 A JP9163598 A JP 9163598A JP 16359897 A JP16359897 A JP 16359897A JP H1115432 A JPH1115432 A JP H1115432A
- Authority
- JP
- Japan
- Prior art keywords
- display
- electrodes
- electrode
- discharge
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Gas-Filled Discharge Tubes (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
(57)【要約】
【課題】 本発明は、ＡＣ型プラズマディスプレイパネ
ル、特に面放電を行うための表示電極で挟まれた非表示
ラインに遮光膜を有してなる面放電方式のプラズマディ
スプレイパネルの駆動方法に関し、全面書き込み期間に
おける壁電荷蓄積のための放電による表示をなくすこと
により、表示のコントラストを向上させることを目的と
している。 【解決手段】 表示ライン（Ｌ）に沿って同一面に配置
され、画素の放電点灯を行う複数の第１及び第２の電極
（Ｘ，Ｙ：表示電極２）と、該第１及び第２の電極に交
差して配置され、表示画素を画定する複数の第３の電極
（３）とを有し、前記表示ライン（Ｌ）と交互に配置さ
れる非表示ライン（Ｂ）部分に遮光膜（５）を備えるＡ
Ｃ型プラズマディスプレイパネルの駆動方法において、
前記第１の電極上と第２の電極上にそれぞれ異なる極性
の壁電荷を蓄積させるための放電を、前記非表示ライン
（Ｂ２）を挟む第１及び第２の電極（Ｘ１，Ｙ２）間で
行う構成としている。
ル、特に面放電を行うための表示電極で挟まれた非表示
ラインに遮光膜を有してなる面放電方式のプラズマディ
スプレイパネルの駆動方法に関し、全面書き込み期間に
おける壁電荷蓄積のための放電による表示をなくすこと
により、表示のコントラストを向上させることを目的と
している。 【解決手段】 表示ライン（Ｌ）に沿って同一面に配置
され、画素の放電点灯を行う複数の第１及び第２の電極
（Ｘ，Ｙ：表示電極２）と、該第１及び第２の電極に交
差して配置され、表示画素を画定する複数の第３の電極
（３）とを有し、前記表示ライン（Ｌ）と交互に配置さ
れる非表示ライン（Ｂ）部分に遮光膜（５）を備えるＡ
Ｃ型プラズマディスプレイパネルの駆動方法において、
前記第１の電極上と第２の電極上にそれぞれ異なる極性
の壁電荷を蓄積させるための放電を、前記非表示ライン
（Ｂ２）を挟む第１及び第２の電極（Ｘ１，Ｙ２）間で
行う構成としている。
Description
【０００１】
【発明の属する技術分野】本発明は、ＡＣ型プラズマデ
ィスプレイパネルの駆動方法に係り、さらに詳細には面
放電を行うための表示電極で挟まれた非表示部に遮光膜
を有してなる面放電方式のＡＣ型プラズマディスプレイ
パネルの駆動方法に関する。面放電型プラズマディスプ
レイパネルは、主放電画素を画定する一対の表示電極を
同一基板上に隣接して形成するものであり、蛍光体によ
るカラー表示に適することから、テレビジョン映像の表
示が可能な薄型デバイスとして注目され、近年ではハイ
ビジョン映像用の大画面表示デバイスとして有力視され
ている。
ィスプレイパネルの駆動方法に係り、さらに詳細には面
放電を行うための表示電極で挟まれた非表示部に遮光膜
を有してなる面放電方式のＡＣ型プラズマディスプレイ
パネルの駆動方法に関する。面放電型プラズマディスプ
レイパネルは、主放電画素を画定する一対の表示電極を
同一基板上に隣接して形成するものであり、蛍光体によ
るカラー表示に適することから、テレビジョン映像の表
示が可能な薄型デバイスとして注目され、近年ではハイ
ビジョン映像用の大画面表示デバイスとして有力視され
ている。
【０００２】このような状況の中で、高精細化と大画面
化に加えて、高コントラスト化による表示品質の向上が
望まれている。
化に加えて、高コントラスト化による表示品質の向上が
望まれている。
【０００３】
【従来の技術】図６は、本発明で対象としている面放電
方式のＡＣ型プラズマディスプレイパネル（以下ＰＤＰ
と称する）の構造及び動作を説明するための斜視図及び
断面図である。斜視図にて１画素分の表示領域を示す図
６（ａ）により、まずＰＤＰの基本構造を説明する。
方式のＡＣ型プラズマディスプレイパネル（以下ＰＤＰ
と称する）の構造及び動作を説明するための斜視図及び
断面図である。斜視図にて１画素分の表示領域を示す図
６（ａ）により、まずＰＤＰの基本構造を説明する。
【０００４】本発明において対象としているＰＤＰは、
前面基板１１Ａと背面基板２１Ａよりなっており、前面
基板１１Ａは、ガラス基板１１上に、表示用の面放電を
発生するＸ，Ｙの一対からなる表示電極１２と、その両
側の非表示領域に形成される遮光膜１３と、これら表示
電極１２及び遮光膜１３を覆う誘電体層１４、更に誘電
体層１４を保護する保護膜１５を有している。
前面基板１１Ａと背面基板２１Ａよりなっており、前面
基板１１Ａは、ガラス基板１１上に、表示用の面放電を
発生するＸ，Ｙの一対からなる表示電極１２と、その両
側の非表示領域に形成される遮光膜１３と、これら表示
電極１２及び遮光膜１３を覆う誘電体層１４、更に誘電
体層１４を保護する保護膜１５を有している。
【０００５】そして、背面基板２１Ａは、ガラス基板２
１上に、アドレス放電を発生する複数のアドレス電極２
２と、アドレス電極２２を挟む位置に形成される隔壁２
３、そしてアドレス電極２２を覆うように隔壁２３間に
被着される蛍光体２４を有している。以上の如き前面基
板１１Ａと背面基板２１Ａとを、図６（ａ）に示すよう
に、保護膜１５と隔壁２３が対向する状態で、両基板間
にネオン等の放電ガスが封入されるように張り合わせて
ＰＤＰとしている。
１上に、アドレス放電を発生する複数のアドレス電極２
２と、アドレス電極２２を挟む位置に形成される隔壁２
３、そしてアドレス電極２２を覆うように隔壁２３間に
被着される蛍光体２４を有している。以上の如き前面基
板１１Ａと背面基板２１Ａとを、図６（ａ）に示すよう
に、保護膜１５と隔壁２３が対向する状態で、両基板間
にネオン等の放電ガスが封入されるように張り合わせて
ＰＤＰとしている。
【０００６】図６（ｂ）は、図６（ａ）の断面図であ
り、背面基板２１Ａのアドレス電極２２に沿って切断し
た状態を示すもので、この図６（ｂ）により、ＰＤＰの
動作説明を行う。アドレス電極２３で指定されるライン
において、表示電極１２に所定の電圧を印加するするこ
とにより、一対の電極間の隔壁で仕切られた放電領域、
即ち単位発光領域１６ａで面放電が起き、この放電によ
り発生する紫外線が蛍光体２４を励起して、前面基板１
１Ａ側より可視光として出力される。
り、背面基板２１Ａのアドレス電極２２に沿って切断し
た状態を示すもので、この図６（ｂ）により、ＰＤＰの
動作説明を行う。アドレス電極２３で指定されるライン
において、表示電極１２に所定の電圧を印加するするこ
とにより、一対の電極間の隔壁で仕切られた放電領域、
即ち単位発光領域１６ａで面放電が起き、この放電によ
り発生する紫外線が蛍光体２４を励起して、前面基板１
１Ａ側より可視光として出力される。
【０００７】表示電極１２の両側の領域は、隣接する表
示電極との境界部分で非表示領域であるが、背面基板側
の蛍光体２４からの反射光が誘電体層１４とガラス基板
１１とを介して見える状態にある。すなわち蛍光体２４
は、通常白色、或いは灰色であるため、特に明るい場所
で使用する場合に、外部光が被発光領域の蛍光体で散乱
して、白っぽくなり表示のコントラストが損なわれるこ
とになる。
示電極との境界部分で非表示領域であるが、背面基板側
の蛍光体２４からの反射光が誘電体層１４とガラス基板
１１とを介して見える状態にある。すなわち蛍光体２４
は、通常白色、或いは灰色であるため、特に明るい場所
で使用する場合に、外部光が被発光領域の蛍光体で散乱
して、白っぽくなり表示のコントラストが損なわれるこ
とになる。
【０００８】そこで、ガラス基板１１上の非表示領域に
遮光膜１３を設けている。遮光膜１３は、酸化鉄や酸化
コバルト等耐熱性を有する黒色顔料を印刷によって非表
示領域に形成するもので、蛍光体２４からの反射光を遮
ることにより、コントラストを良好にする。以上の如き
ＰＤＰにおける従来の駆動方法を図７を参照しながら説
明する。
遮光膜１３を設けている。遮光膜１３は、酸化鉄や酸化
コバルト等耐熱性を有する黒色顔料を印刷によって非表
示領域に形成するもので、蛍光体２４からの反射光を遮
ることにより、コントラストを良好にする。以上の如き
ＰＤＰにおける従来の駆動方法を図７を参照しながら説
明する。
【０００９】図７は、図６におけるＰＤＰの電極形態
と、各電極における駆動波形を示す図である。図７
（ａ）に示すように、従来のＰＤＰにおいては、表示電
極１２を構成するＸ電極１２ａ（Ｘ）が共通接続され、
Ｙ電極１２ｂ（Ｙ１，Ｙ２・・）が各々個別に設けられ
ている。また、表示電極１２と交差するように、複数の
アドレス電極２２（Ａ１，Ａ２・・）が配置されてい
る。
と、各電極における駆動波形を示す図である。図７
（ａ）に示すように、従来のＰＤＰにおいては、表示電
極１２を構成するＸ電極１２ａ（Ｘ）が共通接続され、
Ｙ電極１２ｂ（Ｙ１，Ｙ２・・）が各々個別に設けられ
ている。また、表示電極１２と交差するように、複数の
アドレス電極２２（Ａ１，Ａ２・・）が配置されてい
る。
【００１０】このような電極構成において、自己消去ア
ドレス方式の駆動法における駆動波形を図７（ｂ）に示
す。まずＸ電極に正の書き込みパルス（電圧：Ｖw ）を
印加し、この間全てのＹ電極をＧＮＤ電位に保持してお
く。すなわちＸ電極とＹ電極との間に印加される電圧は
Ｖw となり、この電圧Ｖw を放電開始電圧Ｖf より大き
く設定しておくことにより、全ての画素に放電を起こさ
せることができる。
ドレス方式の駆動法における駆動波形を図７（ｂ）に示
す。まずＸ電極に正の書き込みパルス（電圧：Ｖw ）を
印加し、この間全てのＹ電極をＧＮＤ電位に保持してお
く。すなわちＸ電極とＹ電極との間に印加される電圧は
Ｖw となり、この電圧Ｖw を放電開始電圧Ｖf より大き
く設定しておくことにより、全ての画素に放電を起こさ
せることができる。
【００１１】そして放電が進むにつれて、Ｘ電極上の誘
電体層には負の壁電荷が、Ｙ電極上の誘電体層には正の
壁電荷がそれぞれ蓄積される。この壁電荷は、放電空間
内の電圧を低減させる極性であるため、この放電は収束
に向かい約１μｓ程度で終結することになる。（全面書
き込み期間） ここで消去すべき放電画素においては、全面再放電（維
持放電）の後に１ライン毎にＹ電極をＧＮＤレベルにし
て、該当ラインの表示データに応じたアドレスパルスを
印加し、そのラインの画素に選択的な消去放電を起こさ
せ壁電荷を消滅させる。（アドレス期間） その後、維持パルスを印加することで、壁電荷の残って
いる表示すべき画素に維持放電を発生させる。具体的に
は放電開始電圧Ｖf よりも低い電圧Ｖs をＸ電極とＹ電
極との間に交互に逆極性で印加すると、その度毎に、蓄
積された壁電荷が電極に印加された電圧に上乗せされ、
その実効電圧が放電空間の放電開始電圧Ｖf を越えて、
放電が繰り返されるものである。（維持放電期間）この
方式は、スキャンラインが多い場合やフルカラー表示の
ために階調表示を行う場合に利用される。
電体層には負の壁電荷が、Ｙ電極上の誘電体層には正の
壁電荷がそれぞれ蓄積される。この壁電荷は、放電空間
内の電圧を低減させる極性であるため、この放電は収束
に向かい約１μｓ程度で終結することになる。（全面書
き込み期間） ここで消去すべき放電画素においては、全面再放電（維
持放電）の後に１ライン毎にＹ電極をＧＮＤレベルにし
て、該当ラインの表示データに応じたアドレスパルスを
印加し、そのラインの画素に選択的な消去放電を起こさ
せ壁電荷を消滅させる。（アドレス期間） その後、維持パルスを印加することで、壁電荷の残って
いる表示すべき画素に維持放電を発生させる。具体的に
は放電開始電圧Ｖf よりも低い電圧Ｖs をＸ電極とＹ電
極との間に交互に逆極性で印加すると、その度毎に、蓄
積された壁電荷が電極に印加された電圧に上乗せされ、
その実効電圧が放電空間の放電開始電圧Ｖf を越えて、
放電が繰り返されるものである。（維持放電期間）この
方式は、スキャンラインが多い場合やフルカラー表示の
ために階調表示を行う場合に利用される。
【００１２】
【発明が解決しようとする課題】上述した従来の駆動方
法によれば、全面書き込み期間における壁電荷蓄積のた
めの放電を、通常の表示領域で行っており、瞬間的にこ
の放電による発光が表示として見えることになる。しか
しながら、この期間における表示は、画像表示とは関係
のない不要な表示であり、この表示が見えることによる
コントラストの低下が生じている。
法によれば、全面書き込み期間における壁電荷蓄積のた
めの放電を、通常の表示領域で行っており、瞬間的にこ
の放電による発光が表示として見えることになる。しか
しながら、この期間における表示は、画像表示とは関係
のない不要な表示であり、この表示が見えることによる
コントラストの低下が生じている。
【００１３】本発明は、上記課題を解決して、全面書き
込み期間における壁電荷蓄積のための放電による表示を
なくすことにより、表示のコントラストを向上させるこ
とを目的としている。
込み期間における壁電荷蓄積のための放電による表示を
なくすことにより、表示のコントラストを向上させるこ
とを目的としている。
【００１４】
【課題を解決するための手段】上記課題を解決するため
の本発明は、表示ラインに沿って同一面に配置され、画
素の放電点灯を行う複数の第１及び第２の電極と、該第
１及び第２の電極に交差して配置され、表示画素を画定
する複数の第３の電極とを有し、前記表示ラインと交互
に配置される非表示ライン部分に遮光膜を備えるＡＣ型
プラズマディスプレイパネルの駆動方法において、前記
第１の電極上と第２の電極上にそれぞれ異なる極性の壁
電荷を蓄積させるための放電を、前記非表示ラインを挟
む第１及び第２の電極間で行うことを特徴としている。
の本発明は、表示ラインに沿って同一面に配置され、画
素の放電点灯を行う複数の第１及び第２の電極と、該第
１及び第２の電極に交差して配置され、表示画素を画定
する複数の第３の電極とを有し、前記表示ラインと交互
に配置される非表示ライン部分に遮光膜を備えるＡＣ型
プラズマディスプレイパネルの駆動方法において、前記
第１の電極上と第２の電極上にそれぞれ異なる極性の壁
電荷を蓄積させるための放電を、前記非表示ラインを挟
む第１及び第２の電極間で行うことを特徴としている。
【００１５】上記本発明のＡＣ型プラズマディスプレイ
パネルの駆動方法によれば、全面書き込み期間における
壁電荷蓄積のための放電を遮光膜を有する非表示領域に
て行うため、この放電による表示は見えることがなく、
表示のコントラストを向上させることが可能となる。
パネルの駆動方法によれば、全面書き込み期間における
壁電荷蓄積のための放電を遮光膜を有する非表示領域に
て行うため、この放電による表示は見えることがなく、
表示のコントラストを向上させることが可能となる。
【００１６】
【発明の実施の形態】以下、本発明の実施例を図面を参
照しながら詳細に説明する。図１は、本発明の第一実施
例に係るＰＤＰの概略構成図であり、図２は、図１のＰ
ＤＰにおける駆動方法を説明するための駆動波形図、更
に図３は、駆動時における電極の状態を説明するための
ＰＤＰ断面図である。
照しながら詳細に説明する。図１は、本発明の第一実施
例に係るＰＤＰの概略構成図であり、図２は、図１のＰ
ＤＰにおける駆動方法を説明するための駆動波形図、更
に図３は、駆動時における電極の状態を説明するための
ＰＤＰ断面図である。
【００１７】本実施例のＰＤＰ１は、図１の概略構成図
に示すように、Ｘ電極とＹ電極とからなる表示電極２が
複数備えられると共に、この表示電極２に交差するアド
レス電極３を有している。そして、アドレス電極３を挟
む位置に、アドレス電極３と同方向に延びる放電領域画
定用の隔壁４が、更に複数の表示電極２間の非表示領域
に、光を遮断する遮光膜５が形成されている。
に示すように、Ｘ電極とＹ電極とからなる表示電極２が
複数備えられると共に、この表示電極２に交差するアド
レス電極３を有している。そして、アドレス電極３を挟
む位置に、アドレス電極３と同方向に延びる放電領域画
定用の隔壁４が、更に複数の表示電極２間の非表示領域
に、光を遮断する遮光膜５が形成されている。
【００１８】表示電極２を構成するＸ電極は、１段おき
に接続されて個別に制御される電極Ｘ１，Ｘ２からな
り、Ｙ電極は、各々が個別に制御される電極Ｙ１〜Ｙ５
から構成されている。また、図中点線で示すように、表
示電極２のＸ電極とＹ電極との間には表示領域６が、ま
た隣接する表示電極２間には非表示領域７が存在してお
り、表示領域６が並ぶラインを表示ライン（Ｌ１）、非
表示領域７が並ぶラインを非表示ライン（Ｂ１〜Ｂ４）
と称する。
に接続されて個別に制御される電極Ｘ１，Ｘ２からな
り、Ｙ電極は、各々が個別に制御される電極Ｙ１〜Ｙ５
から構成されている。また、図中点線で示すように、表
示電極２のＸ電極とＹ電極との間には表示領域６が、ま
た隣接する表示電極２間には非表示領域７が存在してお
り、表示領域６が並ぶラインを表示ライン（Ｌ１）、非
表示領域７が並ぶラインを非表示ライン（Ｂ１〜Ｂ４）
と称する。
【００１９】本実施例の場合、非表示ラインＢ１〜Ｂ４
上に遮光膜５を形成していることから、非表示ラインＢ
１〜Ｂ４における異常放電による悪影響を考慮する必要
がなく、隣接する表示電極２間の間隔を狭くすることが
可能となっている。なお、図１は概略を説明するもの
で、数本の表示ラインに対応する部分しか示されていな
いが、実際には多数の表示ラインを有するもである。ま
た、構造としては、図６に示すものと同様である。
上に遮光膜５を形成していることから、非表示ラインＢ
１〜Ｂ４における異常放電による悪影響を考慮する必要
がなく、隣接する表示電極２間の間隔を狭くすることが
可能となっている。なお、図１は概略を説明するもの
で、数本の表示ラインに対応する部分しか示されていな
いが、実際には多数の表示ラインを有するもである。ま
た、構造としては、図６に示すものと同様である。
【００２０】以上の如きＰＤＰにおける本実施例の駆動
方法を図１と合わせて図２及び図３を参照しながら説明
する。なお、図２におけるパルス内の斜線は、消去放電
を行う画素に配されているアドレス電極に対するパルス
の印加を示している。まず一方のＸ電極Ｘ１に正の書き
込みパルス（電圧：Ｖw ）を印加し、この間偶数ライン
のＹ電極Ｙ２，Ｙ４をＧＮＤ電位に保持しておく。従っ
て、電極Ｘ１と電極Ｙ２，Ｙ４との間、すなわち図１に
示す非表示ラインＢ２，Ｂ４に、それぞれ電圧ＶW が印
加されることになる。
方法を図１と合わせて図２及び図３を参照しながら説明
する。なお、図２におけるパルス内の斜線は、消去放電
を行う画素に配されているアドレス電極に対するパルス
の印加を示している。まず一方のＸ電極Ｘ１に正の書き
込みパルス（電圧：Ｖw ）を印加し、この間偶数ライン
のＹ電極Ｙ２，Ｙ４をＧＮＤ電位に保持しておく。従っ
て、電極Ｘ１と電極Ｙ２，Ｙ４との間、すなわち図１に
示す非表示ラインＢ２，Ｂ４に、それぞれ電圧ＶW が印
加されることになる。
【００２１】この電圧Ｖw を放電開始電圧Ｖf より大き
く設定しておくことにより、１段おきの非表示ラインＢ
２，Ｂ４に放電を起こさせることができ、この非表示ラ
インＢ２，Ｂ４を挟むＸ電極Ｘ１上とＹ電極Ｙ２上及び
Ｘ１上，Ｙ４上の誘電体層にそれぞれ逆極性の壁電荷が
蓄積される。すなわち、図３（ａ）に示すように、非表
示ラインＢ２，Ｂ４を挟むＸ電極Ｘ１に負の電荷が、Ｙ
電極Ｙ２，Ｙ４に正の電荷が蓄積される。
く設定しておくことにより、１段おきの非表示ラインＢ
２，Ｂ４に放電を起こさせることができ、この非表示ラ
インＢ２，Ｂ４を挟むＸ電極Ｘ１上とＹ電極Ｙ２上及び
Ｘ１上，Ｙ４上の誘電体層にそれぞれ逆極性の壁電荷が
蓄積される。すなわち、図３（ａ）に示すように、非表
示ラインＢ２，Ｂ４を挟むＸ電極Ｘ１に負の電荷が、Ｙ
電極Ｙ２，Ｙ４に正の電荷が蓄積される。
【００２２】なお、この時の他方のＸ電極Ｘ２は、電極
Ｘ１の電圧Ｖw より低い電圧Ｖs としている。そして各
電圧の関係は、Ｖw ＞Ｖf ＞Ｖw −Ｖs になるようにそ
れぞれ設定している。次に他方のＸ電極Ｘ２に正の書き
込みパルス（電圧：Ｖw ）を印加し、この間奇数ライン
のＹ電極Ｙ１，Ｙ３，Ｙ５をＧＮＤ電位に保持してお
く。従って、電極Ｘ２と電極Ｙ１，Ｙ３，Ｙ５との間、
すなわち図１に示す非表示ラインＢ１，Ｂ３に、それぞ
れ電圧ＶW が印加されることになる。
Ｘ１の電圧Ｖw より低い電圧Ｖs としている。そして各
電圧の関係は、Ｖw ＞Ｖf ＞Ｖw −Ｖs になるようにそ
れぞれ設定している。次に他方のＸ電極Ｘ２に正の書き
込みパルス（電圧：Ｖw ）を印加し、この間奇数ライン
のＹ電極Ｙ１，Ｙ３，Ｙ５をＧＮＤ電位に保持してお
く。従って、電極Ｘ２と電極Ｙ１，Ｙ３，Ｙ５との間、
すなわち図１に示す非表示ラインＢ１，Ｂ３に、それぞ
れ電圧ＶW が印加されることになる。
【００２３】この電圧Ｖw を放電開始電圧Ｖf より大き
く設定しておくことにより、１段おきの非表示ラインＢ
１，Ｂ３に放電を起こさせることができ、この非表示ラ
インＢ１，Ｂ３を挟むＸ電極Ｘ２とＹ電極Ｙ１及びＸ２
とＹ３に逆極性の壁電荷がそれぞれ蓄積される。すなわ
ち、既に蓄積されている壁電荷に加えて、非表示ライン
Ｂ１，Ｂ３を挟むＸ電極Ｘ２に負の電荷が、Ｙ電極Ｙ１
Ｙ３に正の電荷が蓄積され、図３（ｂ）に示す状態とな
る。
く設定しておくことにより、１段おきの非表示ラインＢ
１，Ｂ３に放電を起こさせることができ、この非表示ラ
インＢ１，Ｂ３を挟むＸ電極Ｘ２とＹ電極Ｙ１及びＸ２
とＹ３に逆極性の壁電荷がそれぞれ蓄積される。すなわ
ち、既に蓄積されている壁電荷に加えて、非表示ライン
Ｂ１，Ｂ３を挟むＸ電極Ｘ２に負の電荷が、Ｙ電極Ｙ１
Ｙ３に正の電荷が蓄積され、図３（ｂ）に示す状態とな
る。
【００２４】壁電荷は、放電空間内の電圧を低減させる
ものであるため、ここでの放電は約１μＳで終結するこ
とになる。以上で、図２に示す全面書き込み期間が終了
する。次に消去すべき画素においては、全面再放電（維
持放電）の後に、図３（ｃ）に示す如く選択されたライ
ンのＸ電極上の誘電体層の壁電荷が正、Ｙ電極上の誘電
体層の壁電荷が負になった後、放電を中止する画素に対
応するアドレス電極に正のパルスを印加し、そのＹ電極
をＧＮＤ電位にする。
ものであるため、ここでの放電は約１μＳで終結するこ
とになる。以上で、図２に示す全面書き込み期間が終了
する。次に消去すべき画素においては、全面再放電（維
持放電）の後に、図３（ｃ）に示す如く選択されたライ
ンのＸ電極上の誘電体層の壁電荷が正、Ｙ電極上の誘電
体層の壁電荷が負になった後、放電を中止する画素に対
応するアドレス電極に正のパルスを印加し、そのＹ電極
をＧＮＤ電位にする。
【００２５】これにより、そのラインの全画素に維持放
電が起こるが、特にアドレス電極に正のパルスを印加し
た画素においては、アドレス電極とＹ電極間の放電が併
発して、図３（ｄ）に示す如くＹ電極上の誘電体層に過
剰な壁電荷が蓄積される。この場合、生成された壁電荷
自身で放電開始電圧を越えるような値にアドレス電極の
電圧を設定しておくと、外部電圧を取り除いた時（Ｘ電
極及びＹ電極は共に電圧Ｖs 、アドレス電極はＧＮＤ電
位）、壁電荷自身の電圧による放電が起こり、これが自
己消去放電となって、図３（ｅ）に示すように、壁電荷
を消滅させる。（アドレス期間） そして放電を持続させる画素（表示すべき画素）に対し
ては、アドレスパルスを印加しないため、自己消去放電
が起こらず壁電荷が残っていることから、その後に印加
される維持パルスによって、維持放電を繰り返すことに
なる。（維持放電期間） 以上のように、本実施例によれば、非放電領域７を利用
してＸ電極及びＹ電極に壁電荷を蓄積することができる
ため、この書き込み期間における不要な表示を防止する
ことが可能なり、コントラストを向上させることができ
る。
電が起こるが、特にアドレス電極に正のパルスを印加し
た画素においては、アドレス電極とＹ電極間の放電が併
発して、図３（ｄ）に示す如くＹ電極上の誘電体層に過
剰な壁電荷が蓄積される。この場合、生成された壁電荷
自身で放電開始電圧を越えるような値にアドレス電極の
電圧を設定しておくと、外部電圧を取り除いた時（Ｘ電
極及びＹ電極は共に電圧Ｖs 、アドレス電極はＧＮＤ電
位）、壁電荷自身の電圧による放電が起こり、これが自
己消去放電となって、図３（ｅ）に示すように、壁電荷
を消滅させる。（アドレス期間） そして放電を持続させる画素（表示すべき画素）に対し
ては、アドレスパルスを印加しないため、自己消去放電
が起こらず壁電荷が残っていることから、その後に印加
される維持パルスによって、維持放電を繰り返すことに
なる。（維持放電期間） 以上のように、本実施例によれば、非放電領域７を利用
してＸ電極及びＹ電極に壁電荷を蓄積することができる
ため、この書き込み期間における不要な表示を防止する
ことが可能なり、コントラストを向上させることができ
る。
【００２６】しかも、本実施例によれば、非表示領域７
に対しても１段おきの書き込みを行うことから、表示ラ
インＬ１を挟む電極間には、電位差が生ずることがな
い。そのため、壁電荷蓄積時に表示領域における放電を
確実に防止することができる。次に本発明の第二実施例
を図４及び図５を参照しながら説明する。図４は、本発
明の第二実施例を説明するための駆動波形図であり、図
５は、第二実施例の駆動時における電極の状態を説明す
るためのＰＤＰ断面図である。
に対しても１段おきの書き込みを行うことから、表示ラ
インＬ１を挟む電極間には、電位差が生ずることがな
い。そのため、壁電荷蓄積時に表示領域における放電を
確実に防止することができる。次に本発明の第二実施例
を図４及び図５を参照しながら説明する。図４は、本発
明の第二実施例を説明するための駆動波形図であり、図
５は、第二実施例の駆動時における電極の状態を説明す
るためのＰＤＰ断面図である。
【００２７】なお、本実施例においても第一実施例同様
図１に示すＰＤＰ１を駆動する例である。まず一方のＸ
電極Ｘ１に正の書き込みパルス（電圧：Ｖw ）を印加
し、この間偶数ラインのＹ電極Ｙ２，Ｙ４をＧＮＤ電位
に保持しておく。従って、電極Ｘ１と電極Ｙ２，Ｙ４と
の間、すなわち図１に示す非表示ラインＢ２，Ｂ４に、
それぞれ電圧ＶW が印加されることになる。
図１に示すＰＤＰ１を駆動する例である。まず一方のＸ
電極Ｘ１に正の書き込みパルス（電圧：Ｖw ）を印加
し、この間偶数ラインのＹ電極Ｙ２，Ｙ４をＧＮＤ電位
に保持しておく。従って、電極Ｘ１と電極Ｙ２，Ｙ４と
の間、すなわち図１に示す非表示ラインＢ２，Ｂ４に、
それぞれ電圧ＶW が印加されることになる。
【００２８】この電圧Ｖw を放電開始電圧Ｖf より大き
く設定しておくことにより、１段おきの非表示ラインＢ
２，Ｂ４に放電を起こさせることができ、この非表示ラ
インＢ２，Ｂ４を挟むＸ電極Ｘ１上とＹ電極Ｙ２上及び
Ｘ１上，Ｙ４上の誘電体層にそれぞれ逆極性の壁電荷が
蓄積される。すなわち図５（ａ）に示すように、非表示
ラインＢ２，Ｂ４を挟むＸ電極Ｘ１に負の電荷が、Ｙ電
極Ｙ２，Ｙ４に正の電荷が蓄積される。
く設定しておくことにより、１段おきの非表示ラインＢ
２，Ｂ４に放電を起こさせることができ、この非表示ラ
インＢ２，Ｂ４を挟むＸ電極Ｘ１上とＹ電極Ｙ２上及び
Ｘ１上，Ｙ４上の誘電体層にそれぞれ逆極性の壁電荷が
蓄積される。すなわち図５（ａ）に示すように、非表示
ラインＢ２，Ｂ４を挟むＸ電極Ｘ１に負の電荷が、Ｙ電
極Ｙ２，Ｙ４に正の電荷が蓄積される。
【００２９】なお、この時の他方のＸ電極Ｘ２は、電極
Ｘ１の電圧Ｖw より低い電圧Ｖs としている。そして各
電圧の関係は、Ｖw ＞Ｖf ＞Ｖw −Ｖs になるようにそ
れぞれ設定している。次に他方のＸ電極Ｘ２に正の書き
込みパルス（電圧：Ｖw ）を印加し、この間奇数ライン
のＹ電極Ｙ１，Ｙ３，Ｙ５をＧＮＤ電位に保持してお
く。従って、電極Ｘ２と電極Ｙ１，Ｙ３，Ｙ５との間、
すなわち図１に示す非表示ラインＢ１，Ｂ３に、それぞ
れ電圧ＶW が印加されることになる。
Ｘ１の電圧Ｖw より低い電圧Ｖs としている。そして各
電圧の関係は、Ｖw ＞Ｖf ＞Ｖw −Ｖs になるようにそ
れぞれ設定している。次に他方のＸ電極Ｘ２に正の書き
込みパルス（電圧：Ｖw ）を印加し、この間奇数ライン
のＹ電極Ｙ１，Ｙ３，Ｙ５をＧＮＤ電位に保持してお
く。従って、電極Ｘ２と電極Ｙ１，Ｙ３，Ｙ５との間、
すなわち図１に示す非表示ラインＢ１，Ｂ３に、それぞ
れ電圧ＶW が印加されることになる。
【００３０】この電圧Ｖw を放電開始電圧Ｖf より大き
く設定しておくことにより、１段おきの非表示ラインＢ
１，Ｂ３に放電を起こさせることができ、この非表示ラ
インＢ１，Ｂ３を挟むＸ電極Ｘ２とＹ電極Ｙ１及びＸ２
とＹ３に逆極性の壁電荷がそれぞれ蓄積される。すなわ
ち既に蓄積されている壁電荷に加えて、非表示ラインＢ
１，Ｂ３を挟むＸ電極Ｘ２に負の電荷が、Ｙ電極Ｙ１，
Ｙ３に正の電荷が蓄積され、図５（ｂ）に示す状態とな
る。（全面書き込み期間） 以上壁電荷の蓄積を行うところまでは、前述した第一実
施例と同様である。
く設定しておくことにより、１段おきの非表示ラインＢ
１，Ｂ３に放電を起こさせることができ、この非表示ラ
インＢ１，Ｂ３を挟むＸ電極Ｘ２とＹ電極Ｙ１及びＸ２
とＹ３に逆極性の壁電荷がそれぞれ蓄積される。すなわ
ち既に蓄積されている壁電荷に加えて、非表示ラインＢ
１，Ｂ３を挟むＸ電極Ｘ２に負の電荷が、Ｙ電極Ｙ１，
Ｙ３に正の電荷が蓄積され、図５（ｂ）に示す状態とな
る。（全面書き込み期間） 以上壁電荷の蓄積を行うところまでは、前述した第一実
施例と同様である。
【００３１】そして、上記全面書き込み期間の後、全て
のＹ電極を電圧Ｖs にしたままで、Ｘ電極Ｘ１，Ｘ２を
ＧＮＤ電位とし、選択された表示ラインのＸ電極上及び
Ｙ電極上の誘電体層における壁電荷を図５（ｃ）に示す
ように、それぞれ正及び負にする。その後、Ｘ電極Ｘ
１，Ｘ２の電圧をＧＮＤ電位としたまま、選択された表
示ラインの画素中、放電を消去する画素のアドレス電極
に正のアドレス電圧を印加すると共に、選択された表示
ラインのＹ電極をＧＮＤ電位にする。
のＹ電極を電圧Ｖs にしたままで、Ｘ電極Ｘ１，Ｘ２を
ＧＮＤ電位とし、選択された表示ラインのＸ電極上及び
Ｙ電極上の誘電体層における壁電荷を図５（ｃ）に示す
ように、それぞれ正及び負にする。その後、Ｘ電極Ｘ
１，Ｘ２の電圧をＧＮＤ電位としたまま、選択された表
示ラインの画素中、放電を消去する画素のアドレス電極
に正のアドレス電圧を印加すると共に、選択された表示
ラインのＹ電極をＧＮＤ電位にする。
【００３２】このようにすると、放電を消去すべき画素
のみ、アドレス電極とＹ電極との間に放電が発生し、選
択された表示ラインのＹ電極上にある負の壁電荷はアド
レス電極に流出し、代わりに正の電荷が蓄積される。こ
の時点で、放電を消去すべき画素の壁電荷がいずれも正
となり、図５（ｄ）に示すように壁電圧が消滅する。そ
の結果、等価的にメモリ効果がなくなり、後続する維持
パルスでは放電できない状態となる。
のみ、アドレス電極とＹ電極との間に放電が発生し、選
択された表示ラインのＹ電極上にある負の壁電荷はアド
レス電極に流出し、代わりに正の電荷が蓄積される。こ
の時点で、放電を消去すべき画素の壁電荷がいずれも正
となり、図５（ｄ）に示すように壁電圧が消滅する。そ
の結果、等価的にメモリ効果がなくなり、後続する維持
パルスでは放電できない状態となる。
【００３３】なお、このような表示ライン単位の全灯と
選択的電荷極性反転によるアドレス動作をすべての表示
ラインに対して順次実施していくことで、１画面のアド
レスを完成させることができる。（アドレス期間） そして、放電を持続させる画素については、電荷反転用
のアドレスパルスを印加しないため、壁電荷が残ってい
る状態となり、その後に印加される維持パルスによっ
て、維持放電を繰り返すことになる。（維持放電期間） 本実施例によれば、非表示領域７を利用してＸ電極及び
Ｙ電極上の誘電体層に壁電荷を蓄積することができるた
め、この書き込み期間における不要な表示を防止するこ
とが可能なり、コントラストを向上させることができ
る。
選択的電荷極性反転によるアドレス動作をすべての表示
ラインに対して順次実施していくことで、１画面のアド
レスを完成させることができる。（アドレス期間） そして、放電を持続させる画素については、電荷反転用
のアドレスパルスを印加しないため、壁電荷が残ってい
る状態となり、その後に印加される維持パルスによっ
て、維持放電を繰り返すことになる。（維持放電期間） 本実施例によれば、非表示領域７を利用してＸ電極及び
Ｙ電極上の誘電体層に壁電荷を蓄積することができるた
め、この書き込み期間における不要な表示を防止するこ
とが可能なり、コントラストを向上させることができ
る。
【００３４】更に、壁電荷を同一極性にすることで、壁
電圧を消去して放電が発生しない状態としているため、
壁電圧の消去ミスを防ぐことができる。
電圧を消去して放電が発生しない状態としているため、
壁電圧の消去ミスを防ぐことができる。
【００３５】
【発明の効果】本発明のＡＣ型プラズマディスプレイパ
ネルの駆動方法によれば、全面書き込み期間における壁
電荷蓄積のための放電を遮光膜を有する非表示領域にて
行うため、この放電による表示は見えることがなく、表
示のコントラストを向上させることが可能となる。
ネルの駆動方法によれば、全面書き込み期間における壁
電荷蓄積のための放電を遮光膜を有する非表示領域にて
行うため、この放電による表示は見えることがなく、表
示のコントラストを向上させることが可能となる。
【図面の簡単な説明】
【図１】本発明の第一実施例に係るＰＤＰ概略構成図で
ある。
ある。
【図２】本発明の第一実施例に係る駆動方法を説明する
ための駆動波形図である。
ための駆動波形図である。
【図３】本発明の第一実施例に係る駆動方法を説明する
ためのＰＤＰ断面図である。
ためのＰＤＰ断面図である。
【図４】本発明の第二実施例に係る駆動方法を説明する
ための駆動波形図である。
ための駆動波形図である。
【図５】本発明の第一実施例に係る駆動方法を説明する
ためのＰＤＰ断面図である。
ためのＰＤＰ断面図である。
【図６】本発明で対象とするＰＤＰの構成を説明するた
めの斜視図及び断面図である。
めの斜視図及び断面図である。
【図７】従来の駆動方法を説明するための駆動波形図で
ある。
ある。
１ ＰＤＰ ２，１２ 表示電極（第１の電極、第２の電極） ３，２２ アドレス電極（第３の電極） ４，２３ 隔壁 ５，１３ 遮光膜 ６ 表示領域 ７ 非表示領域 １１Ａ 前面基板 １４ 誘電体層 １５ 保護膜 １６ 画素 ２１Ａ 背面基板 ２４ 蛍光体 Ｌ、Ｌ１ 表示ライン Ｂ、Ｂ１〜Ｂ４ 非表示ライン
Claims (3)
- 【請求項１】 表示ラインに沿って同一面に配置され、
画素の放電点灯を行う複数の第１及び第２の電極と、該
第１及び第２の電極に交差して配置され、表示画素を画
定する複数の第３の電極とを有し、前記表示ラインと交
互に配置される非表示ライン部分に遮光膜を備えるＡＣ
型プラズマディスプレイパネルの駆動方法において、 前記第１の電極上と第２の電極上にそれぞれ異なる極性
の壁電荷を蓄積させるための放電を、前記非表示ライン
を挟む第１及び第２の電極間で行うことを特徴とするＡ
Ｃ型プラズマディスプレイパネルの駆動方法。 - 【請求項２】前記壁電荷を蓄積させるための第１及び第
２の電極間における放電は、隣接する非表示ライン部分
では異なるタイミングにて行うことを特徴とする請求項
１記載のＡＣ型プラズマディスプレイパネルの駆動方
法。 - 【請求項３】前記非表示ラインを挟む第１及び第２の電
極間での放電により壁電荷を蓄積させた後、維持放電を
不要とする画素について、前記第３の電極と前記第２の
電極との間の放電によって、前記第２の電極上の壁電荷
の極性を反転させ、前記第１の電極上及び第２の電極上
の壁電荷を同一極性にして壁電圧を消滅させることを特
徴とする請求項１及び２記載のＡＣ型プラズマディスプ
レイパネルの駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16359897A JP4069965B2 (ja) | 1997-06-20 | 1997-06-20 | Ａｃ型プラズマディスプレイパネルの駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16359897A JP4069965B2 (ja) | 1997-06-20 | 1997-06-20 | Ａｃ型プラズマディスプレイパネルの駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1115432A true JPH1115432A (ja) | 1999-01-22 |
| JP4069965B2 JP4069965B2 (ja) | 2008-04-02 |
Family
ID=15776973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16359897A Expired - Fee Related JP4069965B2 (ja) | 1997-06-20 | 1997-06-20 | Ａｃ型プラズマディスプレイパネルの駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4069965B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040031641A (ko) * | 2002-10-04 | 2004-04-13 | 파이오니아 가부시키가이샤 | 표시 장치 및 표시 패널의 구동 방법 |
-
1997
- 1997-06-20 JP JP16359897A patent/JP4069965B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040031641A (ko) * | 2002-10-04 | 2004-04-13 | 파이오니아 가부시키가이샤 | 표시 장치 및 표시 패널의 구동 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4069965B2 (ja) | 2008-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3704813B2 (ja) | プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ | |
| EP0903719B1 (en) | Method and device for driving a plasma display panel and plasma display panel including this device | |
| JP4015884B2 (ja) | プラズマディスプレイ装置およびその駆動方法 | |
| JP5146410B2 (ja) | プラズマディスプレイ装置の駆動方法 | |
| JP4481131B2 (ja) | プラズマディスプレイ装置 | |
| JPH10207420A (ja) | プラズマディスプレイ装置およびその駆動方法 | |
| JP2000011899A (ja) | プラズマディスプレイパネル及びその駆動方法 | |
| JP4349501B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP3681029B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| US7129912B2 (en) | Display device, and display panel driving method | |
| JP3630640B2 (ja) | プラズマディスプレイパネルおよびその駆動方法 | |
| KR100338518B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 | |
| JP2000206926A (ja) | プラズマディスプレ―パネルの駆動装置 | |
| KR100323973B1 (ko) | 플라즈마 디스플레이 패널 및 그 구동방법 | |
| JP4069965B2 (ja) | Ａｃ型プラズマディスプレイパネルの駆動方法 | |
| JP3182280B2 (ja) | Ａｃ面放電型プラズマディスプレイパネル及びその駆動方法 | |
| JP4332585B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP4438131B2 (ja) | 表示パネルの駆動方法と放電式表示装置 | |
| JP4856855B2 (ja) | プラズマ表示装置及びプラズマ表示装置に用いられる駆動方法 | |
| JP3872551B2 (ja) | プラズマディスプレイパネル及びその駆動方法 | |
| KR100592305B1 (ko) | 플라즈마 디스플레이 패널구동방법 | |
| JP3436223B2 (ja) | プラズマディスプレイ装置及びその駆動方法 | |
| KR19980046358A (ko) | 플라즈마 디스플레이 패널 구조 및 그 구동방법 | |
| JP2006258924A (ja) | プラズマディスプレイ装置及びその駆動方法 | |
| JP3272396B2 (ja) | プラズマディスプレイ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040325 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050428 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050720 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050720 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050914 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051206 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051207 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070910 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070925 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071126 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080108 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |