JPH11150727A - Ｍｐｅｇデコーダ装置 - Google Patents
Ｍｐｅｇデコーダ装置Info
- Publication number
- JPH11150727A JPH11150727A JP31693797A JP31693797A JPH11150727A JP H11150727 A JPH11150727 A JP H11150727A JP 31693797 A JP31693797 A JP 31693797A JP 31693797 A JP31693797 A JP 31693797A JP H11150727 A JPH11150727 A JP H11150727A
- Authority
- JP
- Japan
- Prior art keywords
- mpeg decoder
- mpeg
- stc
- decoder
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
(57)【要約】
【課題】 複数ビデオ出力をもつＭＰＥＧデコーダ装置
において、各デコード出力の同期再生を実現する。 【解決手段】 各ＭＰＥＧデコーダ部５a，５bから現在
デコードしているＭＰＥＧストリームのＳＣＲに基づい
たＳＴＣ(システムタイムクロック)のカウント出力を取
り込んで比較し、その差分により各ＭＰＥＧデコーダ部
５a，５bに対して再生速度の制御を行う制御手段２を備
えた構成とした。
において、各デコード出力の同期再生を実現する。 【解決手段】 各ＭＰＥＧデコーダ部５a，５bから現在
デコードしているＭＰＥＧストリームのＳＣＲに基づい
たＳＴＣ(システムタイムクロック)のカウント出力を取
り込んで比較し、その差分により各ＭＰＥＧデコーダ部
５a，５bに対して再生速度の制御を行う制御手段２を備
えた構成とした。
Description
【０００１】
【発明の属する技術分野】本発明は、ＭＰＥＧフォーマ
ットで格納されたビデオストリームをデコードしてビデ
オ出力を行うデコーダ装置に係り、特には、ビデオサー
バシステムなどで使用される複数のビデオ出力の同期再
生の技術に関する。
ットで格納されたビデオストリームをデコードしてビデ
オ出力を行うデコーダ装置に係り、特には、ビデオサー
バシステムなどで使用される複数のビデオ出力の同期再
生の技術に関する。
【０００２】
【従来の技術】ビデオサーバシステムでは、たとえば、
マルチスクリーンにより一画面表示を実現するために、
ＭＰＥＧフォーマットで格納されたビデオストリームを
各構成画面ごとにデコードして、複数のビデオ出力とし
て取り出すようにしたものがある。
マルチスクリーンにより一画面表示を実現するために、
ＭＰＥＧフォーマットで格納されたビデオストリームを
各構成画面ごとにデコードして、複数のビデオ出力とし
て取り出すようにしたものがある。
【０００３】図２は、このような複数のビデオ出力をも
つ従来のＭＰＥＧデコーダ装置の構成を示しており、ハ
ードディスク４に格納されたＭＰＥＧストリームをホス
トコンピュータ１からの指示によって各ＭＰＥＧデコー
ダ５a，５bで別々にデコードして出力する。
つ従来のＭＰＥＧデコーダ装置の構成を示しており、ハ
ードディスク４に格納されたＭＰＥＧストリームをホス
トコンピュータ１からの指示によって各ＭＰＥＧデコー
ダ５a，５bで別々にデコードして出力する。
【０００４】すなわち、ホストコンピュータ１からマイ
クロコンピュータ２に対してＭＰＥＧストリームの再生
指示が行われると、マイクロコンピュータ２は、ハード
ディスク４からＭＰＥＧストリームを読み込んで、それ
ぞれ各構成画面ごとにバッファメモリ３a，３bに書き込
む。
クロコンピュータ２に対してＭＰＥＧストリームの再生
指示が行われると、マイクロコンピュータ２は、ハード
ディスク４からＭＰＥＧストリームを読み込んで、それ
ぞれ各構成画面ごとにバッファメモリ３a，３bに書き込
む。
【０００５】その後、マイクロコンピュータ２は、各Ｍ
ＰＥＧデコーダ部５a，５bに対してデコードの開始を指
示する。
ＰＥＧデコーダ部５a，５bに対してデコードの開始を指
示する。
【０００６】これに応じて、各ＭＰＥＧデコーダ部５
a，５bを構成するオーディオ・ビデオデコード回路６
a，６bは、バッファメモリ３a，３bから順次ＭＰＥＧデ
ータを読み出す。
a，５bを構成するオーディオ・ビデオデコード回路６
a，６bは、バッファメモリ３a，３bから順次ＭＰＥＧデ
ータを読み出す。
【０００７】ＳＴＣカウンタ７a，７bは、バッファメモ
リ３a，３bからそれぞれ読み出されたＭＰＥＧストリー
ムの先頭部分に予め含まれているシステムクロックリフ
ァレンス(以下、ＳＣＲという)が入力されると、そのカ
ウント値をリセットした後、図外のシステムタイムクロ
ック(以下、ＳＴＣという)発生器からのＳＴＣ(周波
数：２７ＭＨz)を順次カウントする。
リ３a，３bからそれぞれ読み出されたＭＰＥＧストリー
ムの先頭部分に予め含まれているシステムクロックリフ
ァレンス(以下、ＳＣＲという)が入力されると、そのカ
ウント値をリセットした後、図外のシステムタイムクロ
ック(以下、ＳＴＣという)発生器からのＳＴＣ(周波
数：２７ＭＨz)を順次カウントする。
【０００８】オーディオ・ビデオデコード回路６a，６b
は、各ＳＴＣカウンタ７a，７bのカウント出力をデコー
ドの基準クロックとして使用し、ＭＰＥＧストリーム内
のオーディオストリームおよびビデオストリームにそれ
ぞれ含まれる各プレゼンテーションタイムスタンプ(以
下、ＰＴＳという)を同期させてデコードを行う。そし
て、そのデコードされたビデオ出力、およびオーディオ
出力がそれぞれディスプレイおよびスピーカへ与えられ
る。
は、各ＳＴＣカウンタ７a，７bのカウント出力をデコー
ドの基準クロックとして使用し、ＭＰＥＧストリーム内
のオーディオストリームおよびビデオストリームにそれ
ぞれ含まれる各プレゼンテーションタイムスタンプ(以
下、ＰＴＳという)を同期させてデコードを行う。そし
て、そのデコードされたビデオ出力、およびオーディオ
出力がそれぞれディスプレイおよびスピーカへ与えられ
る。
【０００９】一方、マイクロコンピュータ２は、バッフ
ァメモリ３a，３bからのＭＰＥＧストリームの読み出し
完了の有無をチェックし、読み出しが完了すれば、次の
ＭＰＥＧストリームをハードディスク４から読み込んで
バッファメモリ３a，３bに書きこむ。そして、この操作
をＭＰＥＧストリームの最終まで続ける。
ァメモリ３a，３bからのＭＰＥＧストリームの読み出し
完了の有無をチェックし、読み出しが完了すれば、次の
ＭＰＥＧストリームをハードディスク４から読み込んで
バッファメモリ３a，３bに書きこむ。そして、この操作
をＭＰＥＧストリームの最終まで続ける。
【００１０】
【発明が解決しようとする課題】このような従来構成の
ＭＰＥＧデコーダ装置においては、次の問題がある。
ＭＰＥＧデコーダ装置においては、次の問題がある。
【００１１】ＭＰＥＧストリームに含まれるＳＣＲやＰ
ＴＳがエラー等によって欠落した場合には、マイクロコ
ンピュータ２が各ＭＰＥＧデコーダ部５a，５bに対して
同時に再生を開始する指令を発生しても、、各ＭＰＥＧ
デコーダ部５a，５b間でデコード開始のタイミングにず
れが生じてしまうことがある。
ＴＳがエラー等によって欠落した場合には、マイクロコ
ンピュータ２が各ＭＰＥＧデコーダ部５a，５bに対して
同時に再生を開始する指令を発生しても、、各ＭＰＥＧ
デコーダ部５a，５b間でデコード開始のタイミングにず
れが生じてしまうことがある。
【００１２】そして、従来のものでは、各ＭＰＥＧデコ
ーダ部５a，５b間のデコード動作は各々独立していて、
両者５a，５b間でのデコード開始のタイミングのずれの
有無を判断する手段が何ら設けられていない。
ーダ部５a，５b間のデコード動作は各々独立していて、
両者５a，５b間でのデコード開始のタイミングのずれの
有無を判断する手段が何ら設けられていない。
【００１３】そのため、デコード開始のタイミングが一
旦ずれてしまうと、従来のものでは、その再生時刻のず
れを調整することが不可能となり、その結果、各ＭＰＥ
Ｇデコーダ部５a，５bのデコード出力としての映像や音
声の相関性が無くなってしまうという不都合を生じてい
た。
旦ずれてしまうと、従来のものでは、その再生時刻のず
れを調整することが不可能となり、その結果、各ＭＰＥ
Ｇデコーダ部５a，５bのデコード出力としての映像や音
声の相関性が無くなってしまうという不都合を生じてい
た。
【００１４】本発明は、上記の問題を解決し、複数ビデ
オ出力のＭＰＥＧデコーダ装置において同期再生を実現
することを課題とする。
オ出力のＭＰＥＧデコーダ装置において同期再生を実現
することを課題とする。
【００１５】
【課題を解決するための手段】本発明は、上記の課題を
解決するために、複数のＭＰＥＧデコーダ部を備え、各
ＭＰＥＧデコーダ部は、ＳＴＣのカウント機能と再生速
度調整機能とを有しているＭＰＥＧデコーダ装置におい
て、次のように構成している。
解決するために、複数のＭＰＥＧデコーダ部を備え、各
ＭＰＥＧデコーダ部は、ＳＴＣのカウント機能と再生速
度調整機能とを有しているＭＰＥＧデコーダ装置におい
て、次のように構成している。
【００１６】すなわち、請求項１記載の発明では、各Ｍ
ＰＥＧデコーダ部のＳＴＣのカウント出力を比較して、
その差分により前記各ＭＰＥＧデコーダ部に対して再生
速度の制御を行う手段を備えたことを特徴としている。
ＰＥＧデコーダ部のＳＴＣのカウント出力を比較して、
その差分により前記各ＭＰＥＧデコーダ部に対して再生
速度の制御を行う手段を備えたことを特徴としている。
【００１７】これにより、各ＭＰＥＧデコーダ部間で再
生時刻にずれが生じた場合でも、一つのＭＰＥＧデコー
ダ部のＳＴＣのカウント値を基準とし、他のＭＰＥＧデ
コーダ部のＳＴＣの差分を各々のＭＰＥＧデコーダ部に
対して速度制御することができ、複数出力の同期再生を
行うことができる。
生時刻にずれが生じた場合でも、一つのＭＰＥＧデコー
ダ部のＳＴＣのカウント値を基準とし、他のＭＰＥＧデ
コーダ部のＳＴＣの差分を各々のＭＰＥＧデコーダ部に
対して速度制御することができ、複数出力の同期再生を
行うことができる。
【００１８】また、請求項２記載の発明では、外部基準
時刻の入力手段を設けるとともに、前記各ＭＰＥＧデコ
ーダ部のＳＴＣのカウント出力と前記外部基準時刻とを
比較して、その差分により前記ＭＰＥＧデコーダ部に対
して再生速度の制御を行う制御手段を備えている。
時刻の入力手段を設けるとともに、前記各ＭＰＥＧデコ
ーダ部のＳＴＣのカウント出力と前記外部基準時刻とを
比較して、その差分により前記ＭＰＥＧデコーダ部に対
して再生速度の制御を行う制御手段を備えている。
【００１９】これにより、外部基準時刻に対して一つま
たは複数のＭＰＥＧデコーダ部出力の同期再生を行うこ
とができる。
たは複数のＭＰＥＧデコーダ部出力の同期再生を行うこ
とができる。
【００２０】
【発明の実施の形態】図１は、本発明の実施の形態に係
るＭＰＥＧデコーダ装置の構成を示すブロック図であ
り、図２に示した従来技術に対応する部分には同一の符
号を付す。
るＭＰＥＧデコーダ装置の構成を示すブロック図であ
り、図２に示した従来技術に対応する部分には同一の符
号を付す。
【００２１】図１において、１は再生すべきＭＰＥＧス
トリームを指定するとともに再生開始を指示するホスト
コンピュータ、３a，３bはＭＰＥＧデータが一時的に格
納されるバッファメモリ、４はＭＥＰＧストリームが複
数格納されたハードディスク、５a，５bはＭＰＥＧデコ
ーダ部である。
トリームを指定するとともに再生開始を指示するホスト
コンピュータ、３a，３bはＭＰＥＧデータが一時的に格
納されるバッファメモリ、４はＭＥＰＧストリームが複
数格納されたハードディスク、５a，５bはＭＰＥＧデコ
ーダ部である。
【００２２】このＭＰＥＧデコーダ部５a，５bは、それ
ぞれオーディオ・ビデオデコード回路６a，６bと、ＳＴ
Ｃカウンタ７a，７bとを備える。
ぞれオーディオ・ビデオデコード回路６a，６bと、ＳＴ
Ｃカウンタ７a，７bとを備える。
【００２３】上記のオーディオ・ビデオデコード回路６
a，６bは、バッファメモリ３a，３bよりＭＰＥＧデータ
を読み出し、ＳＴＣカウンタ７a，７bに同期してオーデ
ィオ・ビデオデータをデコードし、オーディオ・ビデオ
出力を行うように構成されている。
a，６bは、バッファメモリ３a，３bよりＭＰＥＧデータ
を読み出し、ＳＴＣカウンタ７a，７bに同期してオーデ
ィオ・ビデオデータをデコードし、オーディオ・ビデオ
出力を行うように構成されている。
【００２４】また、ＳＴＣカウンタ７a，７bは、ＭＰＥ
Ｇストリームに含まれているＳＣＲによりリセットされ
るとともに、図外のＳＴＣ発生器からのＳＴＣをカウン
トするものである。
Ｇストリームに含まれているＳＣＲによりリセットされ
るとともに、図外のＳＴＣ発生器からのＳＴＣをカウン
トするものである。
【００２５】２は特許請求の範囲における制御手段とし
てのマイクロコンピュータであり、このマイクロコンピ
ュータ２は、ホストコンピュータ１からの指示に基づ
き、ハードディスク４からＭＰＥＧストリームを読み出
してバッファメモリ３に書き込むとともに、各ＭＰＥＧ
デコーダ部５a，５bへ再生制御を行い、また、各ＭＰＥ
Ｇデコーダ部５a，５bのＳＴＣカウンタ７a，７bの出力
を取り込んで両者を比較するように構成されている。
てのマイクロコンピュータであり、このマイクロコンピ
ュータ２は、ホストコンピュータ１からの指示に基づ
き、ハードディスク４からＭＰＥＧストリームを読み出
してバッファメモリ３に書き込むとともに、各ＭＰＥＧ
デコーダ部５a，５bへ再生制御を行い、また、各ＭＰＥ
Ｇデコーダ部５a，５bのＳＴＣカウンタ７a，７bの出力
を取り込んで両者を比較するように構成されている。
【００２６】次に、上記構成のＭＰＥＧデコーダ装置の
動作について説明する。ただし、このＭＰＥＧデコーダ
装置における基本的なデコード動作は、図２に示した従
来技術の場合と同様であるから、詳しい説明は省略する
こととし、ここでは、ＭＰＥＧストリームの再生時にお
いて、ＭＰＥＧデコーダ部５a，５bの同期をとるための
動作を主体に説明する。
動作について説明する。ただし、このＭＰＥＧデコーダ
装置における基本的なデコード動作は、図２に示した従
来技術の場合と同様であるから、詳しい説明は省略する
こととし、ここでは、ＭＰＥＧストリームの再生時にお
いて、ＭＰＥＧデコーダ部５a，５bの同期をとるための
動作を主体に説明する。
【００２７】各オーディオ・ビデオデコード回路６a，
６bがバッファメモリ３a，３bから順次ＭＰＥＧデータ
を読み出す際に、マイクロコンピュータ２は、ＭＰＥＧ
デコーダ部５a，５bのＳＴＣカウンタ７a，７bからそれ
ぞれ出力されるカウント値を比較する。
６bがバッファメモリ３a，３bから順次ＭＰＥＧデータ
を読み出す際に、マイクロコンピュータ２は、ＭＰＥＧ
デコーダ部５a，５bのＳＴＣカウンタ７a，７bからそれ
ぞれ出力されるカウント値を比較する。
【００２８】そして、マイクロコンピュータ２は、両カ
ウント値の差が、たとえば、１フレーム(１／３０秒)分
に相当する値を越えている場合には、一方のＭＰＥＧデ
コーダ部たとえば５aを基準として、他方のＭＰＥＧデ
コーダ部５bの同期合わせを行う。つまり、他方のＭＰ
ＥＧデコーダ部５bが進んでいれば、このＭＰＥＧデコ
ーダ部５bのＳＴＣカウンタ７bのカウント値を１フレー
ム分だけ遅らせる。また、他方のＭＰＥＧデコーダ部５
bが遅れていれば、このＭＰＥＧデコーダ部５bのＳＴＣ
カウンタ７bのカウント値を１フレーム分だけ進めるよ
うに制御する。
ウント値の差が、たとえば、１フレーム(１／３０秒)分
に相当する値を越えている場合には、一方のＭＰＥＧデ
コーダ部たとえば５aを基準として、他方のＭＰＥＧデ
コーダ部５bの同期合わせを行う。つまり、他方のＭＰ
ＥＧデコーダ部５bが進んでいれば、このＭＰＥＧデコ
ーダ部５bのＳＴＣカウンタ７bのカウント値を１フレー
ム分だけ遅らせる。また、他方のＭＰＥＧデコーダ部５
bが遅れていれば、このＭＰＥＧデコーダ部５bのＳＴＣ
カウンタ７bのカウント値を１フレーム分だけ進めるよ
うに制御する。
【００２９】また、オーディオ・ビデオデコード回路６
bは、ＳＴＣカウンタ７bのカウント値とＭＰＥＧストリ
ームのＰＴＳのずれを検出してデコードタイミングを調
整し、ＳＴＣカウンタ７bに同期したデコードを行う。
bは、ＳＴＣカウンタ７bのカウント値とＭＰＥＧストリ
ームのＰＴＳのずれを検出してデコードタイミングを調
整し、ＳＴＣカウンタ７bに同期したデコードを行う。
【００３０】これにより、ＭＰＥＧデコーダ部５a，５b
のオーディオおよびビデオ出力は、１フレーム以内のず
れで同期再生が行われることになる。
のオーディオおよびビデオ出力は、１フレーム以内のず
れで同期再生が行われることになる。
【００３１】なお、上記の場合、１フレーム(１／３０
秒)内のずれは許容されることになるが、通常のＴＶと
同様、その程度のずれは、視覚的、聴覚的に違和感を生
じないので何ら問題はない。ただし、必要に応じて両Ｓ
ＴＣカウンタ７a，７bのカウント値の差の許容範囲をさ
らに狭めるようにすることも可能である。
秒)内のずれは許容されることになるが、通常のＴＶと
同様、その程度のずれは、視覚的、聴覚的に違和感を生
じないので何ら問題はない。ただし、必要に応じて両Ｓ
ＴＣカウンタ７a，７bのカウント値の差の許容範囲をさ
らに狭めるようにすることも可能である。
【００３２】また、上記の実施の形態では、一方のＭＰ
ＥＧデコーダ部５aを基準とした場合について説明した
が、他方のＭＰＥＧデコーダ部５bを基準とした場合で
あっても同様である。
ＥＧデコーダ部５aを基準とした場合について説明した
が、他方のＭＰＥＧデコーダ部５bを基準とした場合で
あっても同様である。
【００３３】さらに、上記の実施の形態の構成に対し
て、破線で示すように、時刻を計時するタイムコードジ
ェネレータ８を付加し、このタイムコードジェネレータ
８のタイムコードを基準として、各々のＭＰＥＧデコー
ダ部５a，５bのタイミングのずれを調整することも可能
である。
て、破線で示すように、時刻を計時するタイムコードジ
ェネレータ８を付加し、このタイムコードジェネレータ
８のタイムコードを基準として、各々のＭＰＥＧデコー
ダ部５a，５bのタイミングのずれを調整することも可能
である。
【００３４】すなわち、マイクロコンピュータ２におい
て、このタイムコードジェネレータ８のタイムコード値
と、各々のＳＴＣカウンタ７a，７bのカウント値とをそ
れぞれ取り込んで、タイムコードジェネレータ８のタイ
ムコード値に基づく再生経過時間ＴXと、ＳＴＣカウン
タ７a，７bのカウント値に基づくカウント開始からの経
過時間ＴYa，ＴYbとを比較する。
て、このタイムコードジェネレータ８のタイムコード値
と、各々のＳＴＣカウンタ７a，７bのカウント値とをそ
れぞれ取り込んで、タイムコードジェネレータ８のタイ
ムコード値に基づく再生経過時間ＴXと、ＳＴＣカウン
タ７a，７bのカウント値に基づくカウント開始からの経
過時間ＴYa，ＴYbとを比較する。
【００３５】すなわち、(タイムコードジェネレータ８
の現在時刻)−(再生開始時刻)＝再生経過時間ＴXとし、
また、(ＭＰＥＧストリームの先頭のＳＣＲ値)−(現在
のＳＴＣカウント値)＝ＳＴＣカウンタ７a，７bの経過
時間ＴYa，ＴYbとして、両者ＴXとＴYa、ＴXとＴYbをそ
れぞれ比較する。
の現在時刻)−(再生開始時刻)＝再生経過時間ＴXとし、
また、(ＭＰＥＧストリームの先頭のＳＣＲ値)−(現在
のＳＴＣカウント値)＝ＳＴＣカウンタ７a，７bの経過
時間ＴYa，ＴYbとして、両者ＴXとＴYa、ＴXとＴYbをそ
れぞれ比較する。
【００３６】そして、ＳＴＣカウンタ７a，７bの経過時
間ＴYa，ＴYbが再生経過期間ＴXより１フレーム以上進
んでいれば、その進んでいるＳＴＣカウンタ７aまたは
７bのカウント値を１フレーム分遅らせる。また、ＳＴ
Ｃカウンタ７a，または７bの経過時間ＴYa，ＴYbが再生
経過時間ＴXより１フレーム以上遅れていれば、その遅
れているＳＴＣカウンタ７aまたは７bのカウント値を１
フレーム分進める。
間ＴYa，ＴYbが再生経過期間ＴXより１フレーム以上進
んでいれば、その進んでいるＳＴＣカウンタ７aまたは
７bのカウント値を１フレーム分遅らせる。また、ＳＴ
Ｃカウンタ７a，または７bの経過時間ＴYa，ＴYbが再生
経過時間ＴXより１フレーム以上遅れていれば、その遅
れているＳＴＣカウンタ７aまたは７bのカウント値を１
フレーム分進める。
【００３７】これにより、ＭＰＥＧデコーダ部５a，５b
のオーディオおよびビデオ出力は、タイムコードジェネ
レータ８に対して１フレーム以内のずれで同期再生が行
われることになる。
のオーディオおよびビデオ出力は、タイムコードジェネ
レータ８に対して１フレーム以内のずれで同期再生が行
われることになる。
【００３８】なお、上記の実施の形態では、２つのＭＰ
ＥＧデコーダ部５a，５bを設けているが、これに限定さ
れるものではなく、３つの以上のＭＰＥＧデコーダ部を
備えた場合でも本発明は適用可能である。
ＥＧデコーダ部５a，５bを設けているが、これに限定さ
れるものではなく、３つの以上のＭＰＥＧデコーダ部を
備えた場合でも本発明は適用可能である。
【００３９】
【発明の効果】本発明によれば、次の効果を奏する。
【００４０】(１) 複数のＭＰＥＧデコーダ部のＳＴＣ
のカウント出力を比較して、その差分により各ＭＰＥＧ
デコーダ部の再生速度制御を行うので、各々のＭＰＥＧ
デコーダのデコード出力の同期を確実に取ることができ
る。
のカウント出力を比較して、その差分により各ＭＰＥＧ
デコーダ部の再生速度制御を行うので、各々のＭＰＥＧ
デコーダのデコード出力の同期を確実に取ることができ
る。
【００４１】このため、各々のＭＰＥＧデコーダから出
力される複数の映像や音声の相関性を常に確保できると
いう有利な効果が得られる。
力される複数の映像や音声の相関性を常に確保できると
いう有利な効果が得られる。
【００４２】(２) また、外部からのタイムコード入力
をもつことにより、外部時刻に同期した再生も容易に実
現することができる。
をもつことにより、外部時刻に同期した再生も容易に実
現することができる。
【図１】本発明の実施の形態に係るＭＰＥＧデコーダ装
置の構成を示すブロック図
置の構成を示すブロック図
【図２】従来のＭＰＥＧデコーダ装置の構成を示すブロ
ック図
ック図
１…ホストコンピュータ、２…マイクロコンピュータ、
３a，３b…バッファメモリ、４…ハードディスク、５
a，５b…ＭＰＥＧデコーダ部、６a，６b…オーディオ・
ビデオデコード回路、７a，７b…ＳＴＣカウンタ、８…
タイムコードジェネレター。
３a，３b…バッファメモリ、４…ハードディスク、５
a，５b…ＭＰＥＧデコーダ部、６a，６b…オーディオ・
ビデオデコード回路、７a，７b…ＳＴＣカウンタ、８…
タイムコードジェネレター。
Claims (2)
- 【請求項１】 複数のＭＰＥＧデコーダ部を備え、各Ｍ
ＰＥＧデコーダ部は、システムタイムクロック(ＳＴＣ)
のカウント機能と再生速度調整機能とを有しているＭＰ
ＥＧデコーダ装置において、 前記各ＭＰＥＧデコーダ部のＳＴＣのカウント出力を比
較して、その差分により前記各ＭＰＥＧデコーダ部に対
して再生速度の制御を行う制御手段を備えたことを特徴
とするＭＰＥＧデコーダ装置。 - 【請求項２】 複数のＭＰＥＧデコーダ部を備え、各Ｍ
ＰＥＧデコーダ部は、システムタイムクロック(ＳＴＣ)
のカウント機能と再生速度調整機能とを有しているＭＰ
ＥＧデコーダ装置において、 外部基準時刻の入力手段を設けるとともに、前記各ＭＰ
ＥＧデコーダ部のＳＴＣのカウント出力と前記外部基準
時刻とを比較して、その差分により前記ＭＰＥＧデコー
ダ部に対して再生速度の制御を行う制御手段を備えたこ
とを特徴とするＭＰＥＧデコーダ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31693797A JPH11150727A (ja) | 1997-11-18 | 1997-11-18 | Ｍｐｅｇデコーダ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31693797A JPH11150727A (ja) | 1997-11-18 | 1997-11-18 | Ｍｐｅｇデコーダ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11150727A true JPH11150727A (ja) | 1999-06-02 |
Family
ID=18082608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31693797A Pending JPH11150727A (ja) | 1997-11-18 | 1997-11-18 | Ｍｐｅｇデコーダ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11150727A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007288269A (ja) * | 2006-04-12 | 2007-11-01 | Mitsubishi Electric Corp | 映像受信再生装置 |
| EP2227029A2 (en) | 2009-03-04 | 2010-09-08 | Sony Corporation | Image processing apparatus, image processing method, and program |
| WO2014115389A1 (ja) * | 2013-01-25 | 2014-07-31 | 株式会社 東芝 | ビデオ表示装置及びビデオ表示方法 |
-
1997
- 1997-11-18 JP JP31693797A patent/JPH11150727A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007288269A (ja) * | 2006-04-12 | 2007-11-01 | Mitsubishi Electric Corp | 映像受信再生装置 |
| EP2227029A2 (en) | 2009-03-04 | 2010-09-08 | Sony Corporation | Image processing apparatus, image processing method, and program |
| WO2014115389A1 (ja) * | 2013-01-25 | 2014-07-31 | 株式会社 東芝 | ビデオ表示装置及びビデオ表示方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3698376B2 (ja) | 同期再生装置 | |
| JP3215087B2 (ja) | オーディオとビデオの同期方法及びデジタルビデオプロセッサ | |
| JP3053541B2 (ja) | デジタル記録音声及びビデオの同期式可変速度再生 | |
| US20070019739A1 (en) | Video and audio reproducing apparatus and video and audio reproducing method for reproducing video images and sound based on video and audio streams | |
| JP2004208308A (ja) | オーディオフレームおよび／またはビデオフレームの再生を同期化する方法と装置、ビデオドライバ回路、デコーダボックス | |
| WO2006006980A2 (en) | Maintaining synchronization of streaming audio and video using internet protocol | |
| US6744473B2 (en) | Editing and switching of video and associated audio signals | |
| JPH10262208A (ja) | 同期ずれ制御装置及び方法 | |
| JP3100308B2 (ja) | 画像及び音声情報の再生システム | |
| JPH10283715A (ja) | デジタル・ビデオ・ディスクにおけるサブ・ピクチャ・ユニットの高速再生システム及び方法 | |
| JP4200630B2 (ja) | 映像記録再生装置及び映像記録再生方法 | |
| KR20000068121A (ko) | 정보 신호 디코딩 방법 및 장치 | |
| JP2007013714A (ja) | 情報再生装置及び情報再生方法 | |
| JPH11150727A (ja) | Ｍｐｅｇデコーダ装置 | |
| JPH06343065A (ja) | デコーディングシステム、デマルチプレクス方法および信号処理方法 | |
| JPH08331511A (ja) | 動画像再生装置及び動画像再生処理回路 | |
| JP2002354419A (ja) | 記録再生装置および方法、記録媒体、並びにプログラム | |
| KR100332783B1 (ko) | 기록매체의 엠펙 비트 스트림 디스플레이 시점 조절장치및 방법 | |
| JP4501854B2 (ja) | 映像音声記録装置 | |
| JP3462831B2 (ja) | デジタルビデオ再生システム | |
| JP3973568B2 (ja) | データ処理装置、データ再生装置、データ処理方法及びデータ再生方法 | |
| JP2009111761A (ja) | 字幕番組編集装置および字幕編集方法 | |
| JP2001231035A (ja) | 復号同期制御装置、復号装置、及び復号同期制御方法 | |
| JP2001186529A (ja) | Ｍｐｅｇデコード回路並列駆動システム | |
| JP4288804B2 (ja) | データ復号装置及びデータ復号方法 |