JPH11149794A - メモリｌｓｉ検査装置及びメモリｌｓｉ検査方法 - Google Patents
メモリｌｓｉ検査装置及びメモリｌｓｉ検査方法Info
- Publication number
- JPH11149794A JPH11149794A JP9314991A JP31499197A JPH11149794A JP H11149794 A JPH11149794 A JP H11149794A JP 9314991 A JP9314991 A JP 9314991A JP 31499197 A JP31499197 A JP 31499197A JP H11149794 A JPH11149794 A JP H11149794A
- Authority
- JP
- Japan
- Prior art keywords
- bitmap
- detailed
- storage
- information
- target area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【課題】 ＬＳＩの検査において、記憶すべき不良ビッ
トマップのデータ容量を圧縮し、解析効率を向上させ
る。 【解決手段】 メモリＬＳＩ１の不良ビットマップの情
報を、複数ビット単位の圧縮ビットマップのデータファ
イル９と、１ビット単位の詳細ビットマップのデータフ
ァイル８とに分けて記憶装置４に記憶する。この記憶装
置４への記憶の際に、非保存条件判断ユニット５は、予
め定めた条件に応じて、詳細ビットマップの情報を部分
的に記憶装置４から削除し、又は、部分的に記憶装置４
に記憶しない処理を実行する。
トマップのデータ容量を圧縮し、解析効率を向上させ
る。 【解決手段】 メモリＬＳＩ１の不良ビットマップの情
報を、複数ビット単位の圧縮ビットマップのデータファ
イル９と、１ビット単位の詳細ビットマップのデータフ
ァイル８とに分けて記憶装置４に記憶する。この記憶装
置４への記憶の際に、非保存条件判断ユニット５は、予
め定めた条件に応じて、詳細ビットマップの情報を部分
的に記憶装置４から削除し、又は、部分的に記憶装置４
に記憶しない処理を実行する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体検査装置及び
半導体検査方法に関し、特に、メモリＬＳＩの検査装置
及び検査方法に関する。メモリＬＳＩを検査する方法と
して、不良ビットマップを参照する方法が広く実施され
ている。しかし、メモリＬＳＩの記憶容量は年々増大し
ており、１Ｇ容量のＤＲＡＭも試作され、発表されてい
る。このため、このような記憶容量の増大に伴って、検
査時の不良ビットマップのデータ容量も増大し、上述の
方法では、データを保存するためには大容量の記憶装置
を多数個必要とするという問題が生じている。
半導体検査方法に関し、特に、メモリＬＳＩの検査装置
及び検査方法に関する。メモリＬＳＩを検査する方法と
して、不良ビットマップを参照する方法が広く実施され
ている。しかし、メモリＬＳＩの記憶容量は年々増大し
ており、１Ｇ容量のＤＲＡＭも試作され、発表されてい
る。このため、このような記憶容量の増大に伴って、検
査時の不良ビットマップのデータ容量も増大し、上述の
方法では、データを保存するためには大容量の記憶装置
を多数個必要とするという問題が生じている。
【０００２】一方、データ圧縮などの手段を用いて、不
良ビットマップのデータを情報の欠落なく圧縮する方法
が用いられている。しかし、このような圧縮の手段を用
いたとしても、ランダムな不良が多発する場合には、圧
縮の効果はあまりなく、依然として、データ容量の増大
は避けられない。しかしながら、実際に不良を解析する
場合には、全ての情報を一律に必要とするわけではな
い。例えば、同じ原因の不良が複数個所にある場合は、
このうちの１個所を詳細に調べれば、その他の個所はこ
れとほぼ同じ不良であるということがわかるため、不良
個所のおおまかな分布がわかれば良い。
良ビットマップのデータを情報の欠落なく圧縮する方法
が用いられている。しかし、このような圧縮の手段を用
いたとしても、ランダムな不良が多発する場合には、圧
縮の効果はあまりなく、依然として、データ容量の増大
は避けられない。しかしながら、実際に不良を解析する
場合には、全ての情報を一律に必要とするわけではな
い。例えば、同じ原因の不良が複数個所にある場合は、
このうちの１個所を詳細に調べれば、その他の個所はこ
れとほぼ同じ不良であるということがわかるため、不良
個所のおおまかな分布がわかれば良い。
【０００３】
【発明が解決しようとする課題】上述した従来のメモリ
ＬＳＩ検査装置では、メモリＬＳＩの記憶容量の増大に
伴って、不良ビットマップのデータも増大し、これを保
存する記憶装置の必要容量が増大するという問題点があ
る。従来のメモリＬＳＩ検査装置の例としては、特開平
６−１８７８００号公報や特開平６−３２６１９１号公
報に開示されたものがある。前者は、ライン不良用デー
タテンプレートと不良ビットマップとの間で演算を行
い、不良モードを判定するものであり、後者は、基準パ
ターンの圧縮基準ビットマップ情報により、各領域の不
良ビットマップ情報を圧縮するものである。
ＬＳＩ検査装置では、メモリＬＳＩの記憶容量の増大に
伴って、不良ビットマップのデータも増大し、これを保
存する記憶装置の必要容量が増大するという問題点があ
る。従来のメモリＬＳＩ検査装置の例としては、特開平
６−１８７８００号公報や特開平６−３２６１９１号公
報に開示されたものがある。前者は、ライン不良用デー
タテンプレートと不良ビットマップとの間で演算を行
い、不良モードを判定するものであり、後者は、基準パ
ターンの圧縮基準ビットマップ情報により、各領域の不
良ビットマップ情報を圧縮するものである。
【０００４】特開平６−１８７８００号公報に開示され
ているＬＳＩ検査装置は、メモリの不良ビットマップ情
報を圧縮ビットマップと詳細ビットマップとに分けて記
憶する場合に、単に、重複する情報や類似の情報を省略
して記憶するにすぎないものであり、データ圧縮は必ず
しも十分に行われるわけではない。また、特開平６−３
２６１９１号公報に開示されたＬＳＩ検査装置は、圧縮
基準ビットマップと圧縮検査ビットマップを全て読み込
んだうえで、双方の相違箇所を判定している。このた
め、記憶すべき不良ビットマップのデータは必ずしも減
少しない。
ているＬＳＩ検査装置は、メモリの不良ビットマップ情
報を圧縮ビットマップと詳細ビットマップとに分けて記
憶する場合に、単に、重複する情報や類似の情報を省略
して記憶するにすぎないものであり、データ圧縮は必ず
しも十分に行われるわけではない。また、特開平６−３
２６１９１号公報に開示されたＬＳＩ検査装置は、圧縮
基準ビットマップと圧縮検査ビットマップを全て読み込
んだうえで、双方の相違箇所を判定している。このた
め、記憶すべき不良ビットマップのデータは必ずしも減
少しない。
【０００５】本発明は以上のような従来のＬＳＩ検査装
置における問題点に鑑みてなされたものであり、記憶す
べき不良ビットマップのデータ容量を圧縮し、解析効率
を向上したＬＳＩ検査装置及びＬＳＩ検査方法を提供す
ることを目的とする。
置における問題点に鑑みてなされたものであり、記憶す
べき不良ビットマップのデータ容量を圧縮し、解析効率
を向上したＬＳＩ検査装置及びＬＳＩ検査方法を提供す
ることを目的とする。
【０００６】
【課題を解決するための手段】この目的を達成するた
め、本発明のうち、請求項１は、メモリＬＳＩの不良ビ
ットマップの情報を、複数ビット単位の圧縮ビットマッ
プ情報と１ビット単位の詳細ビットマップ情報とに分け
て記憶する記憶装置と、前記詳細ビットマップ情報を部
分的に記憶から削除し、又は、部分的に前記記憶装置に
記憶しない詳細ビットマップ情報削除手段と、を備えた
ことを特徴とするＬＳＩ検査装置を提供する。
め、本発明のうち、請求項１は、メモリＬＳＩの不良ビ
ットマップの情報を、複数ビット単位の圧縮ビットマッ
プ情報と１ビット単位の詳細ビットマップ情報とに分け
て記憶する記憶装置と、前記詳細ビットマップ情報を部
分的に記憶から削除し、又は、部分的に前記記憶装置に
記憶しない詳細ビットマップ情報削除手段と、を備えた
ことを特徴とするＬＳＩ検査装置を提供する。
【０００７】詳細ビットマップ情報削除手段は、以下の
ように、種々の形態を取り得る。例えば、詳細ビットマ
ップ情報削除手段は、対象領域の圧縮ビットマップと一
致する圧縮ビットマップを有する領域の数が所定の数を
超える場合に、前記対象領域の詳細ビットマップ情報を
前記記憶装置から削除し、又は、前記記憶装置に記憶し
ない手段として形成することができる。
ように、種々の形態を取り得る。例えば、詳細ビットマ
ップ情報削除手段は、対象領域の圧縮ビットマップと一
致する圧縮ビットマップを有する領域の数が所定の数を
超える場合に、前記対象領域の詳細ビットマップ情報を
前記記憶装置から削除し、又は、前記記憶装置に記憶し
ない手段として形成することができる。
【０００８】あるいは、対象領域の圧縮ビットマップと
の一致率が敷居値を超える圧縮ビットマップを有する領
域の数が所定の数を超える場合に、前記対象領域の詳細
ビットマップ情報を前記記憶装置から削除し、又は、前
記記憶装置に記憶しない手段として形成してもよい。あ
るいは、対象領域の詳細ビットマップの記憶サイズが所
定のサイズを超える場合に限り、前記詳細ビットマップ
を前記記憶装置から削除し、又は、前記記憶装置に記憶
しない条件に適合しているか否かを調べ、条件に適合し
ている前記対象領域の詳細ビットマップ情報を前記記憶
装置から削除し、又は、前記記憶装置に記憶しない手段
として形成してもよい。
の一致率が敷居値を超える圧縮ビットマップを有する領
域の数が所定の数を超える場合に、前記対象領域の詳細
ビットマップ情報を前記記憶装置から削除し、又は、前
記記憶装置に記憶しない手段として形成してもよい。あ
るいは、対象領域の詳細ビットマップの記憶サイズが所
定のサイズを超える場合に限り、前記詳細ビットマップ
を前記記憶装置から削除し、又は、前記記憶装置に記憶
しない条件に適合しているか否かを調べ、条件に適合し
ている前記対象領域の詳細ビットマップ情報を前記記憶
装置から削除し、又は、前記記憶装置に記憶しない手段
として形成してもよい。
【０００９】あるいは、対象領域の詳細ビットマップの
記憶サイズが所定のサイズを超える場合には、前記対象
領域のうちの一部分のみの詳細ビットマップ情報を記憶
する手段として形成することができる。あるいは、全領
域における対象領域の詳細ビットマップの記憶サイズが
所定のサイズを超える場合に限り、前記詳細ビットマッ
プを前記記憶装置から削除し、又は、前記記憶装置に記
憶しない条件に適合しているか否かを調べ、条件に適合
している前記対象領域の詳細ビットマップ情報を前記記
憶装置から削除し、又は、前記記憶装置に記憶しない手
段として形成することも可能である。
記憶サイズが所定のサイズを超える場合には、前記対象
領域のうちの一部分のみの詳細ビットマップ情報を記憶
する手段として形成することができる。あるいは、全領
域における対象領域の詳細ビットマップの記憶サイズが
所定のサイズを超える場合に限り、前記詳細ビットマッ
プを前記記憶装置から削除し、又は、前記記憶装置に記
憶しない条件に適合しているか否かを調べ、条件に適合
している前記対象領域の詳細ビットマップ情報を前記記
憶装置から削除し、又は、前記記憶装置に記憶しない手
段として形成することも可能である。
【００１０】本発明は方法として表すことも可能であ
る。請求項７は、メモリＬＳＩの不良ビットマップの情
報を、複数ビット単位の圧縮ビットマップ情報と１ビッ
ト単位の詳細ビットマップ情報とに分けて記憶する第一
の過程と、前記詳細ビットマップ情報を部分的に記憶か
ら削除し、又は、部分的に記憶しない第二の過程と、を
備えたことを特徴とするＬＳＩ検査方法を提供する。
る。請求項７は、メモリＬＳＩの不良ビットマップの情
報を、複数ビット単位の圧縮ビットマップ情報と１ビッ
ト単位の詳細ビットマップ情報とに分けて記憶する第一
の過程と、前記詳細ビットマップ情報を部分的に記憶か
ら削除し、又は、部分的に記憶しない第二の過程と、を
備えたことを特徴とするＬＳＩ検査方法を提供する。
【００１１】第二の過程は、詳細ビットマップ情報削除
手段の場合と同様に、種々の形態を取り得る。例えば、
第二の過程は、対象領域の圧縮ビットマップと一致する
圧縮ビットマップを有する領域の数が所定の数を超える
場合に、前記対象領域の詳細ビットマップ情報を記憶か
ら削除し、又は、記憶しない過程とすることができる。
手段の場合と同様に、種々の形態を取り得る。例えば、
第二の過程は、対象領域の圧縮ビットマップと一致する
圧縮ビットマップを有する領域の数が所定の数を超える
場合に、前記対象領域の詳細ビットマップ情報を記憶か
ら削除し、又は、記憶しない過程とすることができる。
【００１２】あるいは、対象領域の圧縮ビットマップと
の一致率が敷居値を超える圧縮ビットマップを有する領
域の数が所定の数を超える場合に、前記対象領域の詳細
ビットマップ情報を記憶から削除し、又は、記憶しない
過程であるとしてもよい。あるいは、対象領域の詳細ビ
ットマップの記憶サイズが所定のサイズを超える場合に
限り、前記詳細ビットマップを記憶から削除し、又は、
記憶しない条件に適合しているか否かを調べ、条件に適
合している前記対象領域の詳細ビットマップ情報を記憶
から削除し、又は、記憶しない過程であるとしてもよ
い。
の一致率が敷居値を超える圧縮ビットマップを有する領
域の数が所定の数を超える場合に、前記対象領域の詳細
ビットマップ情報を記憶から削除し、又は、記憶しない
過程であるとしてもよい。あるいは、対象領域の詳細ビ
ットマップの記憶サイズが所定のサイズを超える場合に
限り、前記詳細ビットマップを記憶から削除し、又は、
記憶しない条件に適合しているか否かを調べ、条件に適
合している前記対象領域の詳細ビットマップ情報を記憶
から削除し、又は、記憶しない過程であるとしてもよ
い。
【００１３】あるいは、対象領域の詳細ビットマップの
記憶サイズが所定のサイズを超える場合には、前記対象
領域のうちの一部分のみの詳細ビットマップ情報を記憶
する過程として形成することもできる。あるいは、全領
域における対象領域の詳細ビットマップの記憶サイズが
所定のサイズを超える場合に限り、前記詳細ビットマッ
プを記憶から削除し、又は、記憶しない条件に適合して
いるか否かを調べ、条件に適合している前記対象領域の
詳細ビットマップ情報を記憶から削除し、又は、記憶し
ない過程として形成してもよい。
記憶サイズが所定のサイズを超える場合には、前記対象
領域のうちの一部分のみの詳細ビットマップ情報を記憶
する過程として形成することもできる。あるいは、全領
域における対象領域の詳細ビットマップの記憶サイズが
所定のサイズを超える場合に限り、前記詳細ビットマッ
プを記憶から削除し、又は、記憶しない条件に適合して
いるか否かを調べ、条件に適合している前記対象領域の
詳細ビットマップ情報を記憶から削除し、又は、記憶し
ない過程として形成してもよい。
【００１４】以上のように、詳細ビットマップ情報を、
所定の条件に従って、部分的に記憶から削除し、あるい
は、記憶しないことにより、記憶容量の縮小が可能とな
り、記憶コストを削減することができる。
所定の条件に従って、部分的に記憶から削除し、あるい
は、記憶しないことにより、記憶容量の縮小が可能とな
り、記憶コストを削減することができる。
【００１５】
【発明の実施の形態】図１に本発明の一実施形態に係る
ＬＳＩ検査装置の構成図を示す。本実施形態に係るＬＳ
Ｉ検査装置は、メモリＬＳＩ１の電気的な機能試験を行
うテストユニット２と、その試験により判明した不良ビ
ットの情報を一時的に記憶するフェイルメモリ３と、メ
モリＬＳＩ１の試験データを記憶する記憶装置４と、非
保存条件判断ユニット５と、非保存条件判断ユニット５
に接続されている保存処理ユニット６及び削除処理ユニ
ット７と、を備えている。
ＬＳＩ検査装置の構成図を示す。本実施形態に係るＬＳ
Ｉ検査装置は、メモリＬＳＩ１の電気的な機能試験を行
うテストユニット２と、その試験により判明した不良ビ
ットの情報を一時的に記憶するフェイルメモリ３と、メ
モリＬＳＩ１の試験データを記憶する記憶装置４と、非
保存条件判断ユニット５と、非保存条件判断ユニット５
に接続されている保存処理ユニット６及び削除処理ユニ
ット７と、を備えている。
【００１６】記憶装置４には、フェイルメモリ３に一時
的に記憶された情報に基づいて、メモリＬＳＩ１の１ビ
ット毎の不良情報を有する詳細ビットマップ１のデータ
ファイル８と、メモリＬＳＩ１の複数のビット毎にその
中に不良ビットがあるか否かの情報を有する圧縮ビット
マップ１のデータファイル９とが作成される。このう
ち、詳細ビットマップ１のデータファイル８について
は、以下のようにして、作成又は削除が行われる。
的に記憶された情報に基づいて、メモリＬＳＩ１の１ビ
ット毎の不良情報を有する詳細ビットマップ１のデータ
ファイル８と、メモリＬＳＩ１の複数のビット毎にその
中に不良ビットがあるか否かの情報を有する圧縮ビット
マップ１のデータファイル９とが作成される。このう
ち、詳細ビットマップ１のデータファイル８について
は、以下のようにして、作成又は削除が行われる。
【００１７】非保存条件判断ユニット５は、詳細ビット
マップ１のデータファイル８を作成するか否かを決定
し、作成するという決定を行った場合には、保存処理ユ
ニット６を介して、詳細ビットマップ１のデータファイ
ル８を記憶装置４内に作成する。また、非保存条件判断
ユニット５は、すでに作成されている詳細ビットマップ
１のデータファイル８の一部又は全部を削除するか否か
を決定も行う。削除するという決定を行った場合には、
削除処理ユニット７を介して、詳細ビットマップ１のデ
ータファイル８の一部又は全部を削除する。
マップ１のデータファイル８を作成するか否かを決定
し、作成するという決定を行った場合には、保存処理ユ
ニット６を介して、詳細ビットマップ１のデータファイ
ル８を記憶装置４内に作成する。また、非保存条件判断
ユニット５は、すでに作成されている詳細ビットマップ
１のデータファイル８の一部又は全部を削除するか否か
を決定も行う。削除するという決定を行った場合には、
削除処理ユニット７を介して、詳細ビットマップ１のデ
ータファイル８の一部又は全部を削除する。
【００１８】このようにして作成された記憶装置４の中
のデータファイル８、９からなる圧縮ビットマップ１及
び詳細ビットマップ１は表示装置１０に表示される。以
下、図２を参照して、非保存条件判断ユニット５の判断
方法の第一の例を示す。図２（ａ）に示すように、チッ
プ１の圧縮ビットマップ１と詳細ビットマップ１が記憶
装置４にそれぞれデータファイル９、８として保存され
ている。
のデータファイル８、９からなる圧縮ビットマップ１及
び詳細ビットマップ１は表示装置１０に表示される。以
下、図２を参照して、非保存条件判断ユニット５の判断
方法の第一の例を示す。図２（ａ）に示すように、チッ
プ１の圧縮ビットマップ１と詳細ビットマップ１が記憶
装置４にそれぞれデータファイル９、８として保存され
ている。
【００１９】また、図２（ｂ）に示すように、チップ２
の圧縮ビットマップ２と詳細ビットマップ２がフェイル
メモリ３上に生成されていると仮定する。図２（ｃ）に
は保存するチップ２のビットマップファイルの内容を示
す。この場合、チップ２の詳細ビットマップを記憶装置
４に保存するか否か、保存するならば、どのようなかた
ちで保存するかを決定する非保存条件判断ユニット５の
判断方法を以下に示す。
の圧縮ビットマップ２と詳細ビットマップ２がフェイル
メモリ３上に生成されていると仮定する。図２（ｃ）に
は保存するチップ２のビットマップファイルの内容を示
す。この場合、チップ２の詳細ビットマップを記憶装置
４に保存するか否か、保存するならば、どのようなかた
ちで保存するかを決定する非保存条件判断ユニット５の
判断方法を以下に示す。
【００２０】この例では、１つのチップを４つの領域に
分割して、それぞれの領域に対して詳細ビットマップの
保存条件を判断する。領域１乃至４において、黒く塗り
つぶした四角形は不良個所を示す。領域１では、チップ
１とチップ２の双方に不良が無いので、詳細ビットマッ
プに不良データは無い。
分割して、それぞれの領域に対して詳細ビットマップの
保存条件を判断する。領域１乃至４において、黒く塗り
つぶした四角形は不良個所を示す。領域１では、チップ
１とチップ２の双方に不良が無いので、詳細ビットマッ
プに不良データは無い。
【００２１】領域２では、チップ１とチップ２の圧縮ビ
ットマップを比較すると、４つの不良個所のうち３つが
一致している。すなわち、７５％の一致率で一致してい
る。例えば、一致率を判断する際の敷居値を７５％とす
ると、これは敷居値以上の一致率であるので、チップ２
の領域２では詳細ビットマップを保存しないという判断
結果となる。
ットマップを比較すると、４つの不良個所のうち３つが
一致している。すなわち、７５％の一致率で一致してい
る。例えば、一致率を判断する際の敷居値を７５％とす
ると、これは敷居値以上の一致率であるので、チップ２
の領域２では詳細ビットマップを保存しないという判断
結果となる。
【００２２】領域３では、チップ２に不良箇所が存在し
ないので保存すべき不良データは無い。領域４では、チ
ップ１とチップ２の圧縮ビットマップにおける不良個所
は一致していないので、一致率は０であり、敷居値以下
となる。従って、チップ２の領域４は詳細ビットマップ
も保存するという判断結果となる。
ないので保存すべき不良データは無い。領域４では、チ
ップ１とチップ２の圧縮ビットマップにおける不良個所
は一致していないので、一致率は０であり、敷居値以下
となる。従って、チップ２の領域４は詳細ビットマップ
も保存するという判断結果となる。
【００２３】これらの判断の結果、保存される圧縮ビッ
トマップ及び詳細ビットマップは図２（ｃ）に示すよう
になる。すなわち、圧縮ビットマップは全領域に対して
保存し、詳細ビットマップは領域２を保存しない形態と
なる。ここで、ハーフトーンで描かれている領域２のデ
ータは実際には存在しないもので、非保存処理を行った
ことをわかりやすく説明するために示しているものであ
る。
トマップ及び詳細ビットマップは図２（ｃ）に示すよう
になる。すなわち、圧縮ビットマップは全領域に対して
保存し、詳細ビットマップは領域２を保存しない形態と
なる。ここで、ハーフトーンで描かれている領域２のデ
ータは実際には存在しないもので、非保存処理を行った
ことをわかりやすく説明するために示しているものであ
る。
【００２４】この例では、チップ２における非保存条件
判断をチップ１との間の比較でのみ行ったが、３個以上
のチップ相互間で同様に比較を行い、１個のチップでも
一致条件に合致しているものがあれば、チップ２の詳細
ビットマップをこの例で示したように非保存処理を行っ
てもよい。また、１個のチップが一致しているだけでは
非保存処理を行わず、あらかじめ定めておいた所定個数
以上のチップについて一致している場合にのみ非保存処
理を行ってもよい。
判断をチップ１との間の比較でのみ行ったが、３個以上
のチップ相互間で同様に比較を行い、１個のチップでも
一致条件に合致しているものがあれば、チップ２の詳細
ビットマップをこの例で示したように非保存処理を行っ
てもよい。また、１個のチップが一致しているだけでは
非保存処理を行わず、あらかじめ定めておいた所定個数
以上のチップについて一致している場合にのみ非保存処
理を行ってもよい。
【００２５】また、これらの例では異なるチップ間で比
較したが、同一チップ内の異なる領域間で比較してもよ
い。また、この例では、フェイルメモリ３のデータを保
存する場合について説明したが、既にチップ２の圧縮ビ
ットマップデータと詳細ビットマップデータが保存され
ている場合には、詳細ビットマップデータの削除あるい
は一部領域についての削除の処理を行ってもよい。
較したが、同一チップ内の異なる領域間で比較してもよ
い。また、この例では、フェイルメモリ３のデータを保
存する場合について説明したが、既にチップ２の圧縮ビ
ットマップデータと詳細ビットマップデータが保存され
ている場合には、詳細ビットマップデータの削除あるい
は一部領域についての削除の処理を行ってもよい。
【００２６】次に、図３を参照して、非保存条件判断ユ
ニット５の判断方法の第二の例を示す。図３は、チップ
１からチップ３のビットマップデータファイルのファイ
ルサイズを示している。本判断方法においては、データ
ファイルのサイズについて、予め所定の敷居値が設定さ
れている。
ニット５の判断方法の第二の例を示す。図３は、チップ
１からチップ３のビットマップデータファイルのファイ
ルサイズを示している。本判断方法においては、データ
ファイルのサイズについて、予め所定の敷居値が設定さ
れている。
【００２７】図３に示すように、チップ１とチップ３で
はファイルサイズが敷居値以下であるので、圧縮ビット
マップも詳細ビットマップも保存する。しかし、チップ
２ではファイルサイズが敷居値を超えているので詳細ビ
ットマップを保存しない。あるいは、前述の第一の例で
述べたような方法を用いて、チップ２のみに対して、非
保存又は削除の条件を判断し、その結果に応じて、非保
存処理又は削除を行ってもよい。
はファイルサイズが敷居値以下であるので、圧縮ビット
マップも詳細ビットマップも保存する。しかし、チップ
２ではファイルサイズが敷居値を超えているので詳細ビ
ットマップを保存しない。あるいは、前述の第一の例で
述べたような方法を用いて、チップ２のみに対して、非
保存又は削除の条件を判断し、その結果に応じて、非保
存処理又は削除を行ってもよい。
【００２８】次に、図４を参照して、非保存条件判断ユ
ニット５の判断方法の第三の例を示す。図４は、チップ
１からチップ３のビットマップデータファイルの各ファ
イルサイズ（棒グラフ）と累計のファイルサイズ（折れ
線）を示している。本判断方法においては、ファイルサ
イズの累計について、予め所定の敷居値が設定されてい
る。
ニット５の判断方法の第三の例を示す。図４は、チップ
１からチップ３のビットマップデータファイルの各ファ
イルサイズ（棒グラフ）と累計のファイルサイズ（折れ
線）を示している。本判断方法においては、ファイルサ
イズの累計について、予め所定の敷居値が設定されてい
る。
【００２９】チップ１とチップ２のデータファイルの累
計のファイルサイズは敷居値以下であるので、そのまま
保存する。これに対して、チップ３のデータファイルを
保存しようとすると、チップ１からチップ３までのファ
イルサイズの累計値が敷居値を超えてしまうので、この
段階において、これまで説明した方法により、詳細ビッ
トマップデータファイルの削除を行う。
計のファイルサイズは敷居値以下であるので、そのまま
保存する。これに対して、チップ３のデータファイルを
保存しようとすると、チップ１からチップ３までのファ
イルサイズの累計値が敷居値を超えてしまうので、この
段階において、これまで説明した方法により、詳細ビッ
トマップデータファイルの削除を行う。
【００３０】この場合、削除対象として調べられるのは
チップ３のみではなく、全てのチップ１、２、３に対し
て行われる。
チップ３のみではなく、全てのチップ１、２、３に対し
て行われる。
【００３１】
【発明の効果】以上述べたように、本発明に係る集積回
路試験装置は、メモリＬＳＩの不良ビットマップの情報
を、複数ビット単位の圧縮ビットマップ情報と１ビット
単位の詳細ビットマップ情報とに分けて記憶装置に記憶
し、詳細ビットマップ情報を条件により部分的に記憶装
置から削除し、又は、記憶装置に記憶しない手段を備え
ている。
路試験装置は、メモリＬＳＩの不良ビットマップの情報
を、複数ビット単位の圧縮ビットマップ情報と１ビット
単位の詳細ビットマップ情報とに分けて記憶装置に記憶
し、詳細ビットマップ情報を条件により部分的に記憶装
置から削除し、又は、記憶装置に記憶しない手段を備え
ている。
【００３２】また、本発明に係る集積回路試験方法は、
メモリＬＳＩの不良ビットマップの情報を、複数ビット
単位の圧縮ビットマップ情報と１ビット単位の詳細ビッ
トマップ情報とに分けて記憶する第一の過程と、詳細ビ
ットマップ情報を条件により部分的に記憶から削除し、
又は、部分的に記憶しない第二の過程と備えている。こ
の詳細ビットマップ情報削除手段又は第二の過程によ
り、必要な情報を残して不要な情報のみを排除し、記憶
装置に記憶すべきデータ量を削減することができ、記憶
容量の有効活用を図ることができるという効果を奏す
る。
メモリＬＳＩの不良ビットマップの情報を、複数ビット
単位の圧縮ビットマップ情報と１ビット単位の詳細ビッ
トマップ情報とに分けて記憶する第一の過程と、詳細ビ
ットマップ情報を条件により部分的に記憶から削除し、
又は、部分的に記憶しない第二の過程と備えている。こ
の詳細ビットマップ情報削除手段又は第二の過程によ
り、必要な情報を残して不要な情報のみを排除し、記憶
装置に記憶すべきデータ量を削減することができ、記憶
容量の有効活用を図ることができるという効果を奏す
る。
【図１】本発明の一実施形態に係るメモリＬＳＩ検査装
置の構成を示すブロック図である。
置の構成を示すブロック図である。
【図２】図１に示したメモリＬＳＩ検査装置における非
保存条件判断の第一の例を示す概略図である。
保存条件判断の第一の例を示す概略図である。
【図３】図１に示したメモリＬＳＩ検査装置における非
保存条件判断の第二の例を示す概略図である。
保存条件判断の第二の例を示す概略図である。
【図４】図１に示したメモリＬＳＩ検査装置における非
保存条件判断の第三の例を示す概略図である。
保存条件判断の第三の例を示す概略図である。
１ メモリＬＳＩ ２ テストユニット ３ フェイルメモリ ４ 記憶装置 ５ 非保存条件判断ユニット ６ 保存処理ユニット ７ 削除処理ユニット ８ 詳細ビットマップのデータファイル ９ 圧縮ビットマップのデータファイル １０ 表示装置
Claims (12)
- 【請求項１】 メモリＬＳＩの不良ビットマップの情報
を、複数ビット単位の圧縮ビットマップ情報と１ビット
単位の詳細ビットマップ情報とに分けて記憶する記憶装
置と、 前記詳細ビットマップ情報を部分的に記憶から削除し、
又は、部分的に前記記憶装置に記憶しない詳細ビットマ
ップ情報削除手段と、 を備えたことを特徴とするＬＳＩ検査装置。 - 【請求項２】 前記詳細ビットマップ情報削除手段は、 対象領域の圧縮ビットマップと一致する圧縮ビットマッ
プを有する領域の数が所定の数を超える場合に、前記対
象領域の詳細ビットマップ情報を前記記憶装置から削除
し、又は、前記記憶装置に記憶しない手段であることを
特徴とする請求項１記載のＬＳＩ検査装置。 - 【請求項３】 前記詳細ビットマップ情報削除手段は、 対象領域の圧縮ビットマップとの一致率が敷居値を超え
る圧縮ビットマップを有する領域の数が所定の数を超え
る場合に、前記対象領域の詳細ビットマップ情報を前記
記憶装置から削除し、又は、前記記憶装置に記憶しない
手段であることを特徴とする請求項１記載のＬＳＩ検査
装置。 - 【請求項４】 前記詳細ビットマップ情報削除手段は、 対象領域の詳細ビットマップの記憶サイズが所定のサイ
ズを超える場合に限り、前記詳細ビットマップを前記記
憶装置から削除し、又は、前記記憶装置に記憶しない条
件に適合しているか否かを調べ、条件に適合している前
記対象領域の詳細ビットマップ情報を前記記憶装置から
削除し、又は、前記記憶装置に記憶しない手段であるこ
とを特徴とする請求項１記載のＬＳＩ検査装置。 - 【請求項５】 前記詳細ビットマップ情報削除手段は、 対象領域の詳細ビットマップの記憶サイズが所定のサイ
ズを超える場合には、前記対象領域のうちの一部分のみ
の詳細ビットマップ情報を記憶する手段であることを特
徴とする請求項１記載のＬＳＩ検査装置。 - 【請求項６】 前記詳細ビットマップ情報削除手段は、 全領域における対象領域の詳細ビットマップの記憶サイ
ズが所定のサイズを超える場合に限り、前記詳細ビット
マップを前記記憶装置から削除し、又は、前記記憶装置
に記憶しない条件に適合しているか否かを調べ、条件に
適合している前記対象領域の詳細ビットマップ情報を前
記記憶装置から削除し、又は、前記記憶装置に記憶しな
い手段であることを特徴とする請求項１記載のＬＳＩ検
査装置。 - 【請求項７】 メモリＬＳＩの不良ビットマップの情報
を、複数ビット単位の圧縮ビットマップ情報と１ビット
単位の詳細ビットマップ情報とに分けて記憶する第一の
過程と、 前記詳細ビットマップ情報を部分的に記憶から削除し、
又は、部分的に記憶しない第二の過程と、 を備えたことを特徴とするＬＳＩ検査方法。 - 【請求項８】 前記第二の過程は、 対象領域の圧縮ビットマップと一致する圧縮ビットマッ
プを有する領域の数が所定の数を超える場合に、前記対
象領域の詳細ビットマップ情報を記憶から削除し、又
は、記憶しない過程であることを特徴とする請求項７記
載のＬＳＩ検査方法。 - 【請求項９】 前記第二の過程は、 対象領域の圧縮ビットマップとの一致率が敷居値を超え
る圧縮ビットマップを有する領域の数が所定の数を超え
る場合に、前記対象領域の詳細ビットマップ情報を記憶
から削除し、又は、記憶しない過程であることを特徴と
する請求項７記載のＬＳＩ検査方法。 - 【請求項１０】 前記第二の過程は、 対象領域の詳細ビットマップの記憶サイズが所定のサイ
ズを超える場合に限り、前記詳細ビットマップを記憶か
ら削除し、又は、記憶しない条件に適合しているか否か
を調べ、条件に適合している前記対象領域の詳細ビット
マップ情報を記憶から削除し、又は、記憶しない過程で
あることを特徴とする請求項７記載のＬＳＩ検査方法。 - 【請求項１１】 前記第二の過程は、 対象領域の詳細ビットマップの記憶サイズが所定のサイ
ズを超える場合には、前記対象領域のうちの一部分のみ
の詳細ビットマップ情報を記憶する過程であることを特
徴とする請求項７記載のＬＳＩ検査方法。 - 【請求項１２】 前記第二の過程は、 全領域における対象領域の詳細ビットマップの記憶サイ
ズが所定のサイズを超える場合に限り、前記詳細ビット
マップを記憶から削除し、又は、記憶しない条件に適合
しているか否かを調べ、条件に適合している前記対象領
域の詳細ビットマップ情報を記憶から削除し、又は、記
憶しない過程であることを特徴とする請求項７記載のＬ
ＳＩ検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31499197A JP3353881B2 (ja) | 1997-11-17 | 1997-11-17 | メモリｌｓｉ検査装置及びメモリｌｓｉ検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31499197A JP3353881B2 (ja) | 1997-11-17 | 1997-11-17 | メモリｌｓｉ検査装置及びメモリｌｓｉ検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11149794A true JPH11149794A (ja) | 1999-06-02 |
| JP3353881B2 JP3353881B2 (ja) | 2002-12-03 |
Family
ID=18060101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31499197A Expired - Fee Related JP3353881B2 (ja) | 1997-11-17 | 1997-11-17 | メモリｌｓｉ検査装置及びメモリｌｓｉ検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3353881B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030091656A (ko) * | 2002-05-22 | 2003-12-03 | 미쓰비시덴키 가부시키가이샤 | 불량해석방법 |
| JP2008071451A (ja) * | 2006-09-15 | 2008-03-27 | Yokogawa Electric Corp | 半導体試験装置 |
-
1997
- 1997-11-17 JP JP31499197A patent/JP3353881B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030091656A (ko) * | 2002-05-22 | 2003-12-03 | 미쓰비시덴키 가부시키가이샤 | 불량해석방법 |
| JP2008071451A (ja) * | 2006-09-15 | 2008-03-27 | Yokogawa Electric Corp | 半導体試験装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3353881B2 (ja) | 2002-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070247937A1 (en) | Information processing system for calculating the number of redundant lines optimal for memory device | |
| JP2991138B2 (ja) | メモリｌｓｉの不良解析方法 | |
| JP3353881B2 (ja) | メモリｌｓｉ検査装置及びメモリｌｓｉ検査方法 | |
| JP3556509B2 (ja) | 欠陥解析システムおよびその方法 | |
| US6334199B1 (en) | Method of generating test patterns for a logic circuit, a system performing the method, and a computer readable medium instructing the system to perform the method | |
| US6618647B1 (en) | Supervisory power system control apparatus | |
| JP4234863B2 (ja) | フェイル情報取り込み装置、半導体メモリ試験装置及び半導体メモリ解析方法 | |
| US8049526B2 (en) | Enhanced speed sorting of microprocessors at wafer test | |
| CN116414312A (zh) | 一种芯片大数据量失败地址存储的方法 | |
| JPS62280975A (ja) | プリント回路の光学的検査方法 | |
| JP2002288995A (ja) | 不良解析方法及び不良解析装置 | |
| JP2003045922A (ja) | デバイス不良解析装置 | |
| JPH0553882A (ja) | メモリダンプ収集方式 | |
| JP3530457B2 (ja) | メモリｌｓｉ不良解析装置および解析方法 | |
| US20020095630A1 (en) | Memory device redundant repair analysis method, recording medium and apparatus | |
| JP2003036694A (ja) | 半導体装置 | |
| JP2005190604A (ja) | 半導体不良解析装置及びそれを用いた不良モード分類方法 | |
| JP2903043B2 (ja) | 画像構造の認識方法及びその方法に使用する回路構成 | |
| JP3730106B2 (ja) | 半導体の選別方法 | |
| JP2001202795A (ja) | メモリｌｓｉ不良解析装置および解析方法 | |
| JPH01179300A (ja) | 半導体装置 | |
| JPH064409A (ja) | メモリ障害処理方式 | |
| JPH05325594A (ja) | 半導体試験装置 | |
| JP5029172B2 (ja) | 半導体試験装置 | |
| JPH07168671A (ja) | 入出力制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |