JPH11134043A - 直流安定化電源回路 - Google Patents
直流安定化電源回路Info
- Publication number
- JPH11134043A JPH11134043A JP9298090A JP29809097A JPH11134043A JP H11134043 A JPH11134043 A JP H11134043A JP 9298090 A JP9298090 A JP 9298090A JP 29809097 A JP29809097 A JP 29809097A JP H11134043 A JPH11134043 A JP H11134043A
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- power supply
- circuit
- transistor
- supply circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
且つ、温度特性に優れた直流安定化電源回路を得るこ
と。 【解決手段】 本発明の直流安定化電源回路は、ベース
接地されるトランジスタを基準電圧生成回路に用いるこ
とを特徴とするものである。また、本発明の直流安定化
電源回路は、前記基準電圧生成回路のトランジスタの接
地電位の供給方法は、前記基準電圧回路内のバイアス電
流によるバイアス抵抗の降下電圧とトランジスタのベー
ス・エミッタ間電圧との和で与えられることを特徴とす
るものである。
Description
路に関し、特に動作電圧の低い直流安定化電源回路にお
けるリップル除去率の改善に関する。
御用ICで構成された従来例の低損失型直流安定化電源
回路の等価回路のブロック図を示す。
路60は、誤差増幅器A(61)、PNP型出力トラン
ジスタQ1(62)、出力トランジスタドライブ用トラ
ンジスタQ2(63)、出力電圧分圧用抵抗R1(6
4)、R2(65)、位相補償用容量C1(66)及び基
準電圧回路70で構成されている。
示す。基準電圧回路70は、PNP型トランジスタQ3
(71)、Q4(72)、Q7(73)、NPN型トラン
ジスタQ5(74)、Q6(75)及び基準電圧調整用抵
抗R3(76)、R4(77)で構成され、基準電圧Vr
efを生成する。
携帯電話機、PHS等のRF部の高性能化に対応して、
高いリップル除去率(入力電圧の変動に対する出力電圧
の安定度の比率の向上)や、携帯電話機、PHS等のバ
ッテリー駆動型機器の動作時間拡大に対応するための低
電圧動作、低消費電流等の性能が求められている。
の直流安定化電源回路においては、リップル除去率にお
いて問題があった。リップル除去率RRとは、入力リッ
プルに対する出力リップルの比のデシベル表示であり、
式で示すと、 RR=20log[(入力リップル)/(出力リップ
ル)] である。
路60におけるリップル除去率RR(dB)と入力リッ
プル周波数f(Hz)の関係を図9に示す。図9に示す
ように、入力リップル周波数fが約10kHz以下の低
周波数領域(領域L)では、リップル除去率の低下はあ
まりないが、入力リップル周波数fが約10kHz以上
の周波数領域(領域H)では、リップル除去率の低下が
始まる。この約10kHz以上でのリップル除去率の低
下は、周波数が高くなるに従い、位相補償用容量C1
(56)により、誤差増幅器A(51)の利得が低下す
るためである。
以上のような特性を持つが、リップル除去率の特性向上
を図るため、特に低周波数領域(L領域)では、基準電
圧回路の入力電圧の変動に対する安定度(リップル除去
率)向上が要求されている。
ているNPNトランジスタQ5(74)、Q6(75)の
コレクタ端子電圧VA1、VB1は、入力電圧Vinに印加
されるリップルにより変動するため、NPNトランジス
タQ5(74)、Q6(75)のアーリー効果により、基
準電圧が変動し、これがリップル除去率の低下の一因と
なっている。
Q6のアーリー効果低減のために、基準電圧回路内に定
電圧回路等を採用した場合、基準電圧回路の最低動作電
圧が大きく上昇することとなり、携帯電話機器等のバッ
テリー駆動型機器において重要である動作電圧を低くす
ることが損なわれることとなる。
(H領域)では、誤差増幅器の位相補償用容量を小さく
し、入力電圧リップル周波数の上昇に対しても、誤差増
幅器の利得低下を抑えることが可能である。
量を小さくした場合、直流安定化電源回路の入力電圧変
動及びバイアス電流変動等により、直流安定化電源回路
が発振する恐れがあり、位相補償のための容量値を大き
く下げることは出来ない。
であり、リップル除去率に優れ、且つ動作電圧の低い直
流安定化電源回路を提供することにある。
直流安定化電源回路は、ベース接地されるトランジスタ
を基準電圧生成回路に用いることを特徴とするものであ
る。
電源回路は、前記基準電圧生成回路のトランジスタの接
地電位の供給方法は、前記基準電圧回路内のバイアス電
流によるバイアス抵抗の降下電圧とトランジスタのベー
ス・エミッタ間電圧との和で与えられることを特徴とす
るものである。
電源回路は、前記基準電圧生成回路のトランジスタの接
地電位の供給方法は、前記基準電圧起動時は基準電圧回
路内のバイアス電流によるバイアス抵抗の降下電圧と2
つのトランジスタのベース・エミッタ間電圧のそれぞれ
の和とで与えられ、前記基準電圧起動後は、前記基準電
圧回路内のバイアス電流によるバイアス抵抗の降下電圧
とトランジスタのベース・エミッタ間電圧で与えられる
ことを特徴とするものである。
化電源回路は、前記基準電圧生成回路のトランジスタの
接地電位の供給方法は、基準電圧値と前記基準電圧回路
内のバイアス電流によるバイアス抵抗の降下電圧との和
で与えられることを特徴とするものである。
態に関する図である。以下、この発明の一実施の形態よ
りなる直流安定化電源回路を各図面に従い、詳細に説明
する。
安定化電源回路を図1に示し、図1(a)はPNP型出
力トランジスタと制御用ICで構成された本発明の低損
失型直流安定化電源回路の等価回路のブロック図であ
り、図1(b)は直流安定化電源回路の基準電圧回路図
である。
10は、誤差増幅器A(11)、PNP型出力トランジ
スタQ1(12)、出力トランジスタドライブ用トラン
ジスタQ2(13)、出力電圧分圧用抵抗R1(14)、
R2(15)、位相補償用容量C1(16)及び基準電圧
回路20で構成される。
は、PNP型トランジスタQ12(21)、Q22(2
2)、Q52(23)及びNPN型トランジスタQ32(2
4)、Q42(25)に加え、ベース接地されるNPN型
トランジスタQ62(26)、Q72(27)、外部電源V
bias(28)、基準電圧分圧用抵抗R12(29)、
R22(30)、により構成され、基準電圧Vrefを生
成している。図1(b)の外部電源Vbias(28)
の値は、例えば、1.6V程度が選ばれる。
ップルが印加された場合、VA2、VB2の各電位は入力電
圧Vinのリップルにより変動するが、基準電圧を生成
しているNPNトランジスタQ32、Q42のコレクタ端子
電位VC2、VD2の電位変動は、NPNトランジスタ
Q62、Q72及び外部電源Vbiasの作用により、かな
り小さく抑えられ、リップル除去率が向上する。従っ
て、リップル除去率が優れ、最低動作電圧の低い直流安
定化電源回路を実現することが出来る。
は、 VC2=Vbias−VBE(Q62) VD2=Vbias−VBE(Q72) ここに、Vbiasは、1.6V程度であり、トランジ
スタQ62のベース・エミッタ間の電圧、VBE(Q62)、
及びトランジスタQ72のベースエミッタ間の電圧、VBE
(Q72)、はそれぞれのコレクタ電流が一定であるた
め、VC2、VD2の電位の変動は小さくできる。
圧Vin(V)と基準電圧Vref(V)の関係を実線
で示す。入力電圧Vin、0.5V、1.0V、1.5
V、2.0V、に対して、基準電圧Vrefは、0.1
5V、0.4V、0.8V、1.13V、となり、入力
電圧Vinが約2.2V程度で基準電圧Vrefは一定
値約1.25Vとなる。また、従来例の基準電圧回路6
0の入力電圧Vin(V)と基準電圧Vref(V)の
関係を点線で示す。従来回路に比較し、本発明の基準電
圧回路では、最低動作電圧の上昇はNPNトランジスタ
Q32(24)、Q42(25)のコレクタ−エミッタ間電
圧の約0.1V〜0.2V程度に抑えられる一方、次の
図3に示されるように、出力リップル除去率RR(d
B)は大きく改善されている。
安定化電源回路のリップル除去率と入力電圧リップル周
波数の関係を実線で示し、従来例の直流安定化電源回路
のリップル除去率と入力電圧リップル周波数の関係を点
線で示す。図3から明らかなように、従来例の直流安定
化電源回路では、入力電圧リップル周波数が約10Hz
〜1kHzの低周波数領域(領域L)では、出力リップ
ル除去率RR(dB)は約55dBであったが、本発明
の直流安定化電源回路では、同一周波数領域において、
約65dBと約10dBの出力リップル除去率RRの改
善がなされている。さらに、入力リップル周波数fが約
10kHz以上の周波数領域(領域H)においても同様
に、約10dBの出力リップル除去率RRの改善がなさ
れている。
なる直流安定化電源回路の基準電圧回路図である。図4
において、基準電圧回路33は、PNP型トランジスタ
Q12(21)、Q22(22)、Q52(23)及びNPN
型トランジスタQ32(24)、Q42(25)に加え、ベ
ース接地されるNPN型トランジスタQ62(26)、Q
72(27)、基準電圧分圧用抵抗R12(29)、R
22(30)、及び、PNP型トランジスタQ81(34)
と、NPN型トランジスタQ82(35)、Q83(36)
と、バイアス抵抗R33(37)、により構成され、基準
電圧Vrefを生成している。図1(b)との違いは、
図1(b)の外部電源Vbias(28)を、図4で
は、PNP型トランジスタQ81(34)と、NPN型ト
ランジスタQ82(35)、Q83(36)と、バイアス抵
抗R33(37)、により生成している点であり、これに
より、外部バイアス電源Vbiasを不要とする回路構
成である。
62(26)、Q72(27)のベース電位、バイアス抵抗
R33(37)を流れるバイアス電流をi3とすると、V
A3は以下の式で与えられる。 VA3=i3×R33+VBE(Q82)+VBE(Q83) ここで、VBE(Q82)はトランジスタQ82のベース・エ
ミッタ間電圧であり、VBE(Q83)はトランジスタQ83
のベース・エミッタ間電圧、である。
なる直流安定化電源回路の基準電圧回路図である。図5
において、基準電圧回路40は、PNP型トランジスタ
Q12(21)、Q22(22)、Q81(34)、Q52(2
3)及びNPN型トランジスタQ32(24)、Q42(2
5)に加え、ベース接地されるNPN型トランジスタQ
62(26)、Q72(27)、基準電圧分圧用抵抗R
12(29)、R22(30)、及び、バイアス抵抗R
33(37)、PNP型トランジスタQ85(38)NPN
型トランジスタQ84(41)と、負荷抵抗R44(4
2)、により構成され、基準電圧Vrefを生成してい
る。
トランジスタQ81(34)と、NPN型トランジスタQ
82(35)、Q83(36)と、バイアス抵抗R33(3
7)、により生成しているのに対し、図5では、基準電
圧値Vrefを利用している。ベース接地されるNPN
型トランジスタQ62(26)、Q72(27)のベース電
バイアス抵抗R33(37)を流れるバイアス電流をi3
とすると、電位VA4は以下の式で与えられる。 VBE(Q84)=VBE(Q85) VA4 =i3×R33+Vref−VBE(Q84)+VBE(Q85) =i3×R33+Vref ここに、Vrefは基準電圧値、約1.25V、であ
る。図4で示した本発明の一実施の形態よりなる直流安
定化電源回路の基準電圧回路に比較し、図5では、基準
電圧値Vrefを用いることにより、温度特性に優れた
ベース電位VA4を得ることができる。
得られるのかについて説明する。ベース電位VA4は上記
の式で示されるように、 VA4=i3×R33+Vref であり、基準電圧Vrefの温度変化はほとんど無く、
例えば、±100ppm/℃程度と極めて小さい。ま
た、項i3×R33は2つの積であり、それぞれのi3及び
R33の温度変化はそれぞれの温度特性で補償することに
より、積i3×R33の温度変化は小さく、例えば、+数
百ppm/℃程度と極めて小さくすることが可能であ
る。従って、VA4の温度変化は、+600〜800pp
m/℃程度と極めて小さくできる。また、図4の場合、
図5のVA4に相当するVA3は、−3000ppm/℃程
度と一桁悪い。
なる直流安定化電源回路の基準電圧回路図である。図6
において、基準電圧回路50は、PNP型トランジスタ
Q12(21)、Q22(22)、Q81(34)、Q52(2
3)及びNPN型トランジスタQ32(24)、Q42(2
5)に加え、ベース接地されるNPN型トランジスタQ
62(26)、Q72(27)、基準電圧分圧用抵抗R
12(29)、R22(30)、及び、バイアス抵抗R
33(37)、R55(52)と、NPN型トランジスタQ
82(35)、Q83(36)、Q85(51)と、により構
成され、基準電圧Vrefを生成している。図4との違
いは、図4の外部電源Vbias(28)を、PNP型
トランジスタQ81(34)と、NPN型トランジスタQ
82(35)、Q83(36)、Q86(51)と、バイアス
抵抗R33(37)、R55(52)と、基準電圧Vref
により生成している点であり、これにより、温度特性に
優れたベース電位VA4を得ることができる。
62(26)、Q72(27)のベース電位、バイアス抵抗
R33(37)を流れるバイアス電流をi3とすると、V
A5は以下の式で与えられる。基準電圧起動時は、 VA5=i3×R33+VBE(Q82)+VBE(Q83) 起動後は、 VA5=i3×R33+VBE(Q82)+VCEsat(Q83) ここに、VBE(Q82)はトランジスタQ82のベース・エ
ミッタ間電圧であり、VBE(Q83)はトランジスタQ83
のベース・エミッタ間電圧であり、VCEsat(Q83)
はトランジスタQ83のコレクタ・エミッタ間飽和電圧、
である。
作(飽和)により、VCEsat(Q83)=VCEsat
(Q86)となるので、 VA5=i3×R33+VBE(Q82)+VCEsat(Q83) トランジスタQ86(51)の動作の飽和により、V
CE(Q83)=VCEsat(Q86)となり、トランジスタ
Q86(51)はVA5に関係している。
は、基準電圧起動時は基準電圧回路内のバイアス電流に
よる抵抗R33の電圧降下とトランジスタのベース・エミ
ッタ間電圧VBE(Q82)とVBE(Q83)の和で与えら
れ、起動後は、基準電圧回路内のバイアス電流によるバ
イアス抵抗R33の電圧降下とトランジスタのベース・エ
ミッタ間電圧VBE(Q82)との和で与えられることを特
徴とする基準電圧回路である。
直流安定化電源回路によれば、ベース接地されるトラン
ジスタを基準電圧生成回路に用いることを特徴とするも
のであり、本発明の基準電圧回路により、低電圧動作で
且つ、リップル除去率の優れた直流安定化電源を実現で
きる。
電源回路によれば、前記基準電圧生成回路のトランジス
タの接地電位の供給方法は、前記基準電圧回路内のバイ
アス電流によるバイアス抵抗の降下電圧とトランジスタ
のベース・エミッタ間電圧との和で与えられることを特
徴とするものであり、PNP型トランジスタQ81(3
4)と、NPN型トランジスタQ82(35)、Q83(3
6)と、バイアス抵抗R33(37)、によりバイアス電
源Vbias生成しており、従って、外部バイアス電源
Vbiasを不要とする回路構成である。
電源回路によれば、前記基準電圧生成回路のトランジス
タの接地電位の供給方法は、前記基準電圧起動時は基準
電圧回路内のバイアス電流によるバイアス抵抗の降下電
圧と2つのトランジスタのベース・エミッタ間電圧のそ
れぞれの和とで与えられ、前記基準電圧起動後は、前記
基準電圧回路内のバイアス電流によるバイアス抵抗の降
下電圧とトランジスタのベース・エミッタ間電圧で与え
られることを特徴とするものであり、温度特性に優れた
ベース電位VA4を得ることができる。
化電源回路によれば、前記基準電圧生成回路のトランジ
スタの接地電位の供給方法は、基準電圧値と前記基準電
圧回路内のバイアス電流によるバイアス抵抗の降下電圧
との和で与えられることを特徴とするものであり、外部
バイアス回路を不要とし、且つ、温度特性に優れた直流
安定化電源回路を得ることができる。
化電源回路であり、(a)はPNP型出力トランジスタ
と制御用ICで構成された低損失型直流安定化電源回路
の等価回路のブロック図であり、(b)は直流安定化電
源回路の基準電圧回路図である。
化電源回路の基準電圧回路20の入力電圧Vin(V)
と基準電圧Vref(V)の関係を示す図である。
化電源回路のリップル除去率と入力電圧リップル周波数
との関係を示す図である。
化電源回路の基準電圧回路図である。
化電源回路の基準電圧回路図である。
化電源回路の基準電圧回路図である。
ック図である。
る。
62、Q72 24〜25 NPN型トランジスタQ32、Q42 35〜36 NPN型トランジスタQ82、Q83 41 NPN型トランジスタQ84 51 NPN型トランジスタQ85 Vref 基準電圧 Vin 入力電圧 i3 バイアス電流
プル除去率RR(dB)と入力リップル周波数f(H
z)の関係を示す図である。
Claims (4)
- 【請求項1】 ベース接地されるトランジスタを基準電
圧生成回路に用いることを特徴とする直流安定化電源回
路。 - 【請求項2】 請求項1記載の直流安定化電源回路にお
いて、前記基準電圧生成回路のトランジスタの接地電位
の供給方法は、前記基準電圧回路内のバイアス電流によ
るバイアス抵抗の降下電圧とトランジスタのベース・エ
ミッタ間電圧との和で与えられることを特徴とする直流
安定化電源回路。 - 【請求項3】 請求項2記載の直流安定化電源回路にお
いて、前記基準電圧生成回路のトランジスタの接地電位
の供給方法は、前記基準電圧起動時は基準電圧回路内の
バイアス電流によるバイアス抵抗の降下電圧と2つのト
ランジスタのベース・エミッタ間電圧のそれぞれの和と
で与えられ、前記基準電圧起動後は、前記基準電圧回路
内のバイアス電流によるバイアス抵抗の降下電圧とトラ
ンジスタのベース・エミッタ間電圧で与えられることを
特徴とする直流安定化電源回路。 - 【請求項4】 請求項1記載の直流安定化電源回路にお
いて、前記基準電圧生成回路のトランジスタの接地電位
の供給方法は、基準電圧値と前記基準電圧回路内のバイ
アス電流によるバイアス抵抗の降下電圧との和で与えら
れることを特徴とする直流安定化電源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29809097A JP3380845B2 (ja) | 1997-10-30 | 1997-10-30 | 直流安定化電源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29809097A JP3380845B2 (ja) | 1997-10-30 | 1997-10-30 | 直流安定化電源回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11134043A true JPH11134043A (ja) | 1999-05-21 |
JP3380845B2 JP3380845B2 (ja) | 2003-02-24 |
Family
ID=17855042
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29809097A Expired - Fee Related JP3380845B2 (ja) | 1997-10-30 | 1997-10-30 | 直流安定化電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3380845B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007079884A (ja) * | 2005-09-14 | 2007-03-29 | New Japan Radio Co Ltd | 定電圧回路 |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5963714U (ja) * | 1982-10-15 | 1984-04-26 | 三洋電機株式会社 | 定電流回路 |
JPS5967017U (ja) * | 1982-10-25 | 1984-05-07 | ソニー株式会社 | バイアス回路 |
JPS6091425A (ja) * | 1983-10-25 | 1985-05-22 | Sharp Corp | 定電圧電源回路 |
JPS6113249B2 (ja) * | 1977-08-10 | 1986-04-12 | Hitachi Seisakusho Kk | |
JPS61120218A (ja) * | 1984-11-16 | 1986-06-07 | Matsushita Electric Ind Co Ltd | 基準電圧発生回路 |
JPH02227710A (ja) * | 1989-02-28 | 1990-09-10 | Fuji Electric Co Ltd | 基準電圧発生回路 |
JPH05304424A (ja) * | 1992-02-26 | 1993-11-16 | Nec Corp | 基準電圧発生回路 |
JPH07104874A (ja) * | 1993-09-30 | 1995-04-21 | Nec Corp | 基準電圧発生回路 |
JPH07146727A (ja) * | 1993-11-24 | 1995-06-06 | Nec Corp | 低電圧基準電圧発生回路 |
JPH07148727A (ja) * | 1993-11-26 | 1995-06-13 | Osaka Gas Co Ltd | 短繊維包装体およびその製造方法 |
JPH08265157A (ja) * | 1995-02-22 | 1996-10-11 | Temic Telefunken Microelectron Gmbh | A/d変換器を構成するための折返し増幅器 |
JPH0918251A (ja) * | 1995-06-30 | 1997-01-17 | Sony Corp | 電流源及び集積回路 |
-
1997
- 1997-10-30 JP JP29809097A patent/JP3380845B2/ja not_active Expired - Fee Related
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6113249B2 (ja) * | 1977-08-10 | 1986-04-12 | Hitachi Seisakusho Kk | |
JPS5963714U (ja) * | 1982-10-15 | 1984-04-26 | 三洋電機株式会社 | 定電流回路 |
JPS5967017U (ja) * | 1982-10-25 | 1984-05-07 | ソニー株式会社 | バイアス回路 |
JPS6091425A (ja) * | 1983-10-25 | 1985-05-22 | Sharp Corp | 定電圧電源回路 |
JPS61120218A (ja) * | 1984-11-16 | 1986-06-07 | Matsushita Electric Ind Co Ltd | 基準電圧発生回路 |
JPH02227710A (ja) * | 1989-02-28 | 1990-09-10 | Fuji Electric Co Ltd | 基準電圧発生回路 |
JPH05304424A (ja) * | 1992-02-26 | 1993-11-16 | Nec Corp | 基準電圧発生回路 |
JPH07104874A (ja) * | 1993-09-30 | 1995-04-21 | Nec Corp | 基準電圧発生回路 |
JPH07146727A (ja) * | 1993-11-24 | 1995-06-06 | Nec Corp | 低電圧基準電圧発生回路 |
JPH07148727A (ja) * | 1993-11-26 | 1995-06-13 | Osaka Gas Co Ltd | 短繊維包装体およびその製造方法 |
JPH08265157A (ja) * | 1995-02-22 | 1996-10-11 | Temic Telefunken Microelectron Gmbh | A/d変換器を構成するための折返し増幅器 |
JPH0918251A (ja) * | 1995-06-30 | 1997-01-17 | Sony Corp | 電流源及び集積回路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007079884A (ja) * | 2005-09-14 | 2007-03-29 | New Japan Radio Co Ltd | 定電圧回路 |
JP4634898B2 (ja) * | 2005-09-14 | 2011-02-16 | 新日本無線株式会社 | 定電圧回路 |
Also Published As
Publication number | Publication date |
---|---|
JP3380845B2 (ja) | 2003-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6265856B1 (en) | Low drop BiCMOS/CMOS voltage regulator | |
JP2007172222A (ja) | 電源回路 | |
US5854578A (en) | Active circuit having a temperature stable bias | |
JPH11186843A (ja) | 安定化発振回路 | |
US6710584B2 (en) | Series regulator | |
KR100416168B1 (ko) | 전력 증폭기 | |
JP2000244261A (ja) | 信号入力回路及びこれを用いた可変利得増幅器 | |
US6903609B2 (en) | Operational amplifier | |
JPH11134043A (ja) | 直流安定化電源回路 | |
US6552586B2 (en) | Biasing of a mixer | |
US6806770B2 (en) | Operational amplifier | |
JP2002344258A (ja) | レベルシフト回路 | |
JP4221123B2 (ja) | レギュレータ回路 | |
JPH08148944A (ja) | 演算増幅器 | |
JP3134343B2 (ja) | バンドギャップ基準電圧発生回路 | |
JP2000134045A (ja) | 電圧・電流変換回路 | |
JP2006099500A (ja) | レギュレータ回路 | |
US6137364A (en) | Low voltage drop integrated analog amplifier without external compensation network | |
JP2568690B2 (ja) | 定電流回路 | |
JPH07263987A (ja) | 増幅回路 | |
JP2581163B2 (ja) | 直結型アンプ | |
JPH02121011A (ja) | 定電圧電源回路 | |
JPH0212049B2 (ja) | ||
JPH07248837A (ja) | 基準電圧発生回路 | |
JPH067375Y2 (ja) | 出力電圧温度補償型安定化直流電源 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071213 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081213 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091213 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091213 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101213 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101213 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111213 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111213 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121213 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121213 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |