JPH11133945A - グラフィックス表示装置 - Google Patents

Abstract

(57)【要約】 【課題】ＣＰＵとグラフィックスプロセッサが共通のグ
ラフィックスメモリをアクセスするメモリ統合型のグラ
フィックス表示装置において、常に連続したアドレスで
メモリにアクセスすることにより効率の良いメモリアク
セスを実現するグラフィックスプロセッサを得る。 【解決手段】上記目的を達成するため、本発明では、グ
ラフィックスプロセッサに対してグラフィックスメモリ
に書き込むデータのアドレスの不連続を検出する手段を
設け、不連続の場合は書き込み時間が長くなると判断
し、一度書き込み要求を解除する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は図形表示装置に係
り、特に小型，低価格システムでグラフィックス動画表
示を可能とするため複数の情報を同一のメモリに統合し
たグラフィックス表示装置に関する。

【０００２】

【従来の技術】高速な三次元グラフィックスを処理する
プロセッサの例として、“３次元ＣＧ描画ＬＳＩ、パソ
コンで３０万ポリゴン／秒実現：日経エレクトロニク
ス、1995年７月１７日（Ｎｏ．６４０）、ｐｐ１０９−
１２０”が紹介されている。このプロセッサはプロセッ
サ専用メモリとしてテクスチャ用メモリ，フレームバッ
ファ用メモリ，ローカル用メモリの３種類を設けてい
る。このアーキテクチャは性能向上を図る上で有利であ
るが、メモリが複数通り必要なため個人向け携帯用機器
等の小型，低価格な装置には不向きである。そこで、Ｃ
ＰＵの主メモリにグラフィックス情報を一元化し、メモ
リ個数を削減したグラフィックスシステムの例として、
特開平5−257793 号がある。これは１種類のメモリの中
に、ＣＰＵのプログラム，テクスチャデータ，フレーム
バッファ等を統合して持つシステムが記載されている。

【０００３】

【発明が解決しようとする課題】先の従来技術によれ
ば、メモリのアクセス能力が数百ＭＢ／ｓといった十分
高速であることが前提となっている。従って先の従来技
術においては、表示データの読み出しの時間は十分確保
されている。高速なメモリシステムを持つためには、メ
モリアクセスのデータバス幅を広くするか、高速なメモ
リを持つことになり、このことはシステムの小型化，低
価格化の妨げになる。

【０００４】そこでメモリのアクセス能力を下げると、
表示データの読み出し時間の確保のために、表示以外の
他のメモリアクセスによって表示データの読み出しタイ
ミングの制御が必要となる。特にＣＰＵからのアクセス
は頻度が高いので、表示データの読み出しに影響する。
先の従来技術に於いては表示以外の他のメモリアクセス
による表示データの読み出しタイミングの制御について
述べられていない。

【０００５】そこで本発明の目的は、表示以外の他のメ
モリアクセスによる表示データの読み出しタイミングの
制御をグラフィックスプロセッサが行うことによって、
表示領域データのバッファリングを行う為に必要なバッ
ファサイズを小さくできるグラフィックス表示システム
及び方法を提供することにある。

【０００６】

【課題を解決するための手段】上記目的を達成するた
め、本発明では、表示すべきグラフィックス図形の種類
や頂点パラメータ等で構成される描画手続き情報を生成
するＣＰＵと、描画手続き情報やビットマップ情報を記
憶するメモリと、メモリ上の描画データを表示する表示
器と、描画手続き情報に基づいてメモリ上に順次図形を
描画し、さらにビットマップ情報を表示器に表示するた
めにメモリの表示読み出しを行うグラフィックプロセッ
サを備え、メモリは、ＣＰＵと、グラフィックスプロセ
ッサの両方がアクセスするグラフィックス表示装置であ
って、グラフィックスプロセッサはメモリに連続して転
送するアドレスの上位複数ビットが不連続かどうかを検
出するアドレス検出手段を備え、グラフィックプロセッ
サがメモリへデータを転送する場合、不連続アドレス検
出手段で検出したアドレス不連続情報によってメモリに
対するデータの転送数を変化させることを特徴とする。

【０００７】

【発明の実施の形態】図１は、本発明に係るグラフィッ
クスプロセッサを用いた図形処理装置のシステム構成例
を示す。ＣＰＵ１０は装置全体の制御を行うと共に、表
示器５１に図形を表示するためのプログラムを実行す
る。ＣＰＵ１０は内部にキャッシュ101を内蔵する。主
メモリ１１は、ＣＰＵ１０が処理するデータやプログラ
ムを記憶するメモリである。ＣＤ−ＲＯＭコントローラ
１２は、図形情報を記憶しているＣＤ−ＲＯＭをアクセ
スするためのコントローラであり、通信コントローラ１
３は図示しない他の装置との間で情報を送受するための
コントローラである。グラフィックスプロセッサ２０
は、グラフィックスメモリ４０内の表示領域に図形を描
画し、さらに描画したデータを読み出して表示器５１に
図形を表示するためのプロセッサである。ＤＡＣ（Digi
tal to Analog Converter ）５０は、グラフィックスプ
ロセッサ２０が出力するデジタル形式の表示データをア
ナログデータに変換する。

【０００８】また、グラフィックスメモリ４０を構成す
る素子としては、ＤＲＡＭ(DynamicＲＡＭ）を用いるの
が望ましい。これは、ＤＲＡＭが他のメモリに比べて、
チップ面積に対するトランジスタの集積度が高いためで
ある。ＤＲＡＭは不連続なアドレスでアクセスするとア
クセス時間が長い。しかし、ＤＲＡＭは高速ページモー
ドアクセスというアクセス方式を持っており、アドレス
の上位部分（例えばビット９以上）が一致している場合
の連続アクセスは高速アクセスが可能になる特徴を持っ
ている。

【０００９】本図形処理装置で表示する図形は、グラフ
ィックス動画表示を行うことを目的とする。つまり、１
／６０秒や１／３０秒単位で図形の大きさや位置を少し
ずつ変化させ、画面を連続的に見ることでグラフィック
ス図形の動画表示を行うものである。従って、ＣＰＵ１
０やグラフィックスプロセッサ２０は、１／６０秒や１
／３０秒毎に１画面分の描画を行わなければならない。
１画面分の図形を描画するためには、次のような手順と
なる。

【００１０】（１）ＣＰＵ１０による図形データの座標
変換 表示すべき図形に対して、方向や大きさ等を計算し、図
形の頂点座標の計算を行う。一般に複雑な図形は、三角
形や四角形といった単純な図形を多数組み合わせて構成
される。従って、これらの図形の全ての頂点座標を計算
する。

【００１１】（２）ＣＰＵ１０によるディスプレイリス
トの作成 グラフィックスプロセッサ２０を用いて前記の多数の単
純図形をグラフィックスメモリ４０に描画するために、
グラフィックスプロセッサ２０が実行できるコマンドの
形式に変換してグラフィックスメモリ４０に転送する。
通常、前記多数の単純図形の分だけコマンドが連結され
る。このコマンドが連結したものをディスプレイリスト
と呼ぶ。ディスプレイリストは数１０から数１００Ｋバ
イトの大きさとなる。

【００１２】（３）グラフィックスプロセッサ２０によ
る描画 前記のディスプレイリストをグラフィックスプロセッサ
２０が順次読み込み、そのリストに示されるコマンドに
従ってグラフィックスメモリ４０内の描画領域に描画す
る。

【００１３】（４）グラフィックスプロセッサ２０によ
る表示 前記の描画された図形は、グラフィックスプロセッサ２
０によって表示器５１に合わせたタイミングで読み出さ
れて、表示器５１に表示される。

【００１４】以上の（１）から（４）を１／６０秒や１
／３０秒毎に繰り返す。

【００１５】次に、グラフィックスプロセッサ２０の内
部の概略について説明する。ＣＰＵＩ／Ｆ２１は、ＣＰ
Ｕ１０がシステム制御レジスタ３２等のレジスタ類やグ
ラフィックスメモリ４０をアクセスするための制御を行
う。描画ユニット２３は、グラフィックスメモリ４０内
のディスプレイリストをフェッチし、そのリストに示さ
れるコマンドに従って描画を行う。パラメータ変換部２
２は、必要に応じて前記コマンドのパラメータを変換す
る。表示コントローラ２４は、描画ユニット２３が描画
したデータを表示するための制御部である。上記のよう
にグラフィックスプロセッサ２０は、何らかの処理を行
う毎にグラフィックスメモリ４０をアクセスするため、
グラフィックスメモリ４０のアクセス効率を高めること
が処理速度の向上につながる。そこでグラフィックスプ
ロセッサ２０は、各アクセス要求単位にキャッシュやＦ
ＩＦＯを持つことでアクセス効率を高めている。ＣＰＵ
ＦＩＦＯ２５は、ＣＰＵ１０のグラフィックスメモリ４
０のアクセスを高速化する。アドレス不一致検出２５１
２はグラフィックスメモリ４０に書き込むデータのアド
レスが不連続かを検出する。キャッシュ１ １６ はコマ
ンド専用、キャッシュ２ ２７はテクスチャ専用、キャ
ッシュ３ ２８は描画専用である。アドレス不一致検出
２８０７はグラフィックスメモリ４０に書き込むデータ
のアドレスが不連続かを検出する。また、表示データ用
に表示バッファ２９を持つ。メモリコントローラ３０
は、前記キャッシュやＦＩＦＯ等のグラフィックスメモ
リ４０に対するアクセス要求を受付て優先順位を決定
し、前記メモリのアクセスを制御する。メモリコントロ
ーラ３０は、表示コントローラ２４からのアクセス要求
を最も優先するが、ＣＰＵ１０や描画ユニット２３から
のアクセスが行われている間は、それらは中断されず表
示コントローラ２４が待たされる場合がある。システム
制御レジスタ３２は、グラフィックスプロセッサ２０の
動作モードを指定するレジスタである。このレジスタの
中にはアドレス不一致検出２５１２，２８０７で比較す
るアドレスの上位複数ビットの幅を指定するＭＥＭ（ME
mory Mode ）ビットがある。例えば４ＭビットのＤＲＡ
Ｍを使う場合は上位１３ビット，１６ＭビットのＤＲＡ
Ｍを使う場合は上位１２ビットを比較するように指定す
る。

【００１６】次に、図２においてグラフィックスプロセ
ッサ２０の端子機能について説明する。

【００１７】（１）System系 システムモードの設定とクロック及びリセット入力する
端子である。グラフィックスプロセッサ２０は、描画系
と表示系で独立したクロックを入力することができる。
従って、表示器５１の種類に関係なく、描画系は常に高
速処理を行うことができる。

【００１８】（２）ＣＰＵ系 ＣＰＵ Ｉ／Ｆ用の端子である。ＣＰＵ１０は、グラフ
ィックスメモリ４０の全空間と、前記システム制御レジ
スタ３２等の内部のレジスタをアクセスすることができ
る。グラフィックスメモリ４０をアクセスする場合はＣ
Ｓ０端子をLowに、レジスタをアクセスする場合はＣＳ
１端子をＬｏｗにする。グラフィックスメモリ４０への
ライトアクセスはバイト単位が可能となるようにライト
イネーブルを２本持つ。このほか、ＤＭＡ転送を制御す
るＤＲＥＱ，ＤＡＣＫ端子や、バスサイクルを延長する
ＷＡＩＴ端子，ＣＰＵ１０に対する割り込みを発生させ
るＩＲＬ端子がある。

【００１９】（３）Power系 電源を供給する端子は、クロック制御を行うＰＬＬ専用
の端子と、その他の一般用がある。

【００２０】（４）Display系 表示用の端子として、ドットクロック出力（ＤＣＬ
Ｋ），表示データ出力（ＤＤ０−ＤＤ１５），同期信号
の入出力端子（ＨＳＹＮＣ，ＶＳＹＮＣ）等がある。

【００２１】（５）Memory系 グラフィックスメモリ４０とのＩ／Ｆとして、ＤＲＡＭ
（Dynamic RandomAccess Memory）を直結できる端子を
持つ。

【００２２】次に、図３においてグラフィックスプロセ
ッサ２０の描画コマンドを説明する。

【００２３】（１）四角形描画コマンド 矩形のテクスチャデータを任意の四角形に変形させなが
ら描画する。テクスチャデータが２値の場合はカラー拡
張を行う。

【００２４】（２）ＬＩＮＥ 単一の直線、または複数の直線を描画する。

【００２５】（３）ＭＯＶＥ 描画開始点の移動を行う。

【００２６】（４）ＬＯＦＳ 描画座標の原点をずらすコマンドである。このコマンド
が実行された後のコマンドはディスプレイリストに示さ
れる座標パラメータに対してこのコマンドで指定した分
だけ座標をずらして描画する。

【００２７】（５）ＡＦＦＩＮ 図形を描画する場合に、回転や拡大，縮小を指定するコ
マンドである。ディスプレイリストに示される座標パラ
メータに対してこのコマンドで指定した分だけ座標を回
転（または拡大，縮小）して描画する。

【００２８】（６）ＪＵＭＰ ディスプレイリストを分岐させるコマンドである。

【００２９】（７）ＧＯＳＵＢ ディスプレイリストのサブルーチンをコールする。

【００３０】（８）ＲＥＴ サブルーチンから復帰する。

【００３１】（９）ＴＲＡＰ ディスプレイリストのフェッチを終了する。

【００３２】（１０）ＦＬＡＳＨ テクスチャデータのキャッシュであるキャッシュ２２７
内に存在するデータを無効化し、新たにグラフィックス
メモリ４０からデータを読み込ませる。

【００３３】次に、図４においてグラフィックスプロセ
ッサ２０のレジスタ機能について説明する。

【００３４】（１）システム制御レジスタ ＳＲＥＳは描画ユニット２３をソフトウェアによって初
期化し、ＤＲＥＳは表示コントローラ２４をソフトウェ
アによって初期化する。ＤＡＣは、表示領域（フレーム
バッファ領域）を切り替える。ＲＳは、ディスプレイリ
ストのフェッチを開始させる。ＣＡＭはＣＰＵ１０内の
キャッシュ１０１の種類を指定する。ＣＰＵ１０がグラ
フィックスメモリ４０にデータをストアする時のＣＰＵ
１０の動作の特徴として、ＣＰＵ１０のキャッシュ１０
１がコピーバック方式を採用している場合はキャッシュ
のラインサイズ分だけまとめてデータをライトするが、
ライトスルー方式を採用している場合は１ワード単位で
データをライトする。

【００３５】ここでアドレスの連続性によるグラフィッ
クスメモリ４０への書き込み時間の違いについて説明す
る。

【００３６】前記CPU FIFO25からグラフィックスメモリ
４０にデータを書き込む場合、書き込まれるデータのア
ドレスが連続している場合は、先にＤＲＡＭの特徴のと
ころで述べたようにCPU FIFO25から短い時間でグラフィ
ックスメモリ４０へ書き込むことができる。この場合１
６ワードのデータをライトすると、約２０サイクルでデ
ータの書き込みができる。一方、書き込まれるデータの
アドレスが不連続の場合、先に述べたようにＤＲＡＭの
特性によりCPU FIFO25からグラフィックスメモリ４０に
書き込む時間が長くなる。前記CPU FIFO25には、最悪の
場合は全てが不連続な場合もありうる。この場合は、ア
ドレスが連続している場合に比べ４倍くらいの時間（最
大８０サイクル）がかかる可能性がある。そこでグラフ
ィックスメモリ４０にデータを書き込む場合、常に連続
したアドレスにすることによって書き込み時間を短縮す
ることができ、効率的なメモリアクセスが可能となる。
この動作については後で詳細に説明する。

【００３７】（２）ステータスレジスタ ＶＢＫは、表示のフレーム切り替えを通知する。ＴＲＡ
は、ＴＲＡＰコマンドを実行しディスプレイリストのフ
ェッチを終了したことを通知する。ＤＢＦは、２つのフ
レームバッファに対してどちらを現在表示中かを示す。

【００３８】（３）ステータスレジスタ・クリアレジス
タ 対応するステータスレジスタのビットをクリアする。

【００３９】（４）割り込み許可レジスタ 対応するステータスレジスタの各ビットによってＣＰＵ
１０に割り込みを発生させることを指定する。

【００４０】（５）レンダリングモード ＭＷＸは、画面の横幅が５１２画素以下であるか、それ
とも５１３画素以上１０２４画素以下であるかを指定す
る。ＧＢＭは１画素が８ビットであるか１６ビットであ
るかを指定する。

【００４１】ＭＥＭはグラフィックスメモリ４０の種類
によりアドレス不一致検出２５１２，２０８７で比較す
るアドレスのビット幅を指定する。

【００４２】（６）表示モード ＳＣＭは、表示がインタレースであるか、ノンインタレ
ースであるかを指定する。ＴＶＭは、ＴＶ同期モードで
あるかそれともマスタモードであるかを指定する。ＲＣ
ＹＮは、グラフィックスメモリ４０のリフレッシュサイ
クル数を指定する。

【００４３】（７）表示サイズ 表示画面のＸ方向とＹ方向の大きさを指定する。

【００４４】（８）表示開始アドレス グラフィックスメモリ４０上の２つのフレームバッファ
の開始アドレスを指定する。

【００４５】（９）ディスプレイリストアドレス グラフィックスメモリ４０上のディスプレイリストのス
タートアドレスを指定する。

【００４６】（１０）ソース領域開始アドレス テクスチャデータの格納領域の開始アドレスを指定す
る。

【００４７】（１１）表示制御関係レジスタ レジスタ番号１０から１９は、表示制御に関するレジス
タである。表示画面の大きさ等に合わせて表示データを
読み出すタイミングの設定や、水平／垂直同期信号の周
期等を設定する。また、表示リセット時出力レジスタ
は、表示読み出しを行っていない時に画面に表示するカ
ラー値を設定する。例えば、表示動作を停止中は画面を
ブルーバック（青色表示）にすることができる。

【００４８】（１２）コマンドステータスレジスタ ディスプレイリストのフェッチを停止した時のメモリア
ドレスを通知するレジスタである。

【００４９】次に、ＣＰＵ１０がグラフィックスメモリ
４０をアクセスするためのＦＩＦＯ方式について説明す
る。図５は、CPU FIFO25のブロック図である。ＣＰＵ１
０がグラフィックスメモリ４０へのストア動作を行う毎
に、ＣＰＵ Ｉ／Ｆ部２１からライトリクエスト信号が
来る。するとカウンタ２５２がカウントアップされると
ともに、その時のＣＰＵ１０のライトアドレスとデータ
はＦＩＦＯ２５０に格納される。ＦＩＦＯ２５０は、１
６ワードのデータを蓄える。やがてカウンタ２５２がＦ
ＩＦＯ容量（１６ワード）と比較されＦＩＦＯが満杯に
なったことがわかると、フリップフロップ２５８をセッ
トする。その結果ＣＰＵ Ｉ／Ｆ部２１にはＦＩＦＯが
ビジーであることが通知されＣＰＵ１０がこれ以上デー
タをストアしないようにする。一方、メモリコントロー
ラ３０には、グラフィックスメモリ４０への書き込み要
求を出力する。メモリコントローラ３０は１ワードのデ
ータを書き込む毎にカウンタ２５６を更新するためのＦ
ＩＦＯカウンタ更新信号を出力する。この時、グラフィ
ックスメモリ４０へ書き込むアドレスをレジスタ２５１
１に記憶させておき、次に書き込むアドレスとレジスタ
２５１１に記憶されているアドレスの上位複数ビットを
不一致検出器２５１２によって比較する。この時比較さ
れるビット幅はシステム制御レジスタ３２のＭＥＭビッ
ト３２０で指定される。この２つのアドレスが不一致で
あると（即ち、グラフィックスメモリ４０に書き込むア
ドレスが不連続であると）フリップフロップ２５８をリ
セットする。不連続アドレスによりフリップフロップ２
５８をリセットした場合、まだＦＩＦＯに残っているデ
ータをグラフィックスメモリ４０に書き込む為に、リセ
ットする前までのデータの書き込みが終了したことを示
す書き込み終了信号で再びフリップフロップ２５８をセ
ットする。カウンタ２５６は一致検出器255によってカ
ウンタ２５２の値と常に比較される。カウンタ２５６は
ＦＩＦＯの読み出しカウンタであり、カウンタ２５２は
ＦＩＦＯの書き込みカウンタである。この２つが一致す
ると（即ち、ＣＰＵ１０によって書き込まれたワード数
だけ、メモリコントローラ３０へ読み出すと）グラフィ
ックスメモリ４０への書き込みを停止するためフリップ
フロップ２５８をリセットする。また、フリーランカウ
ンタ２５４は、一定期間ＣＰＵ１０による書き込みがな
かった場合はＦＩＦＯ２５０のデータをグラフィックス
メモリ４０に書き込むように動作する。また、ＣＰＵ１
０がグラフィックスメモリ４０をリードする場合や、描
画ユニットがディスプレイリストのフェッチを開始する
場合は、これらに先駆けてFIFO250 のデータをグラフィ
ックスメモリ４０に書き込むように動作する。ＦＩＦＯ
２５０は最大１６ワードのデータを保持するので、ＣＰ
Ｕ１０からのデータ書き込みは一度に最大１６ワード書
き込みができることになる。

【００５０】次に、描画用のキャッシュについて説明す
る。図６は、キャッシュ３ ２８ のブロック図である。
このキャッシュは描画専用であるが、描画ユニットはこ
のキャッシュ内のデータを読むことはしない。つまり、
描画先の下絵とのデータ演算を行う機能を持っていない
ので書き込み動作のみで良い。従って、下絵をリードす
る必要がないのでメモリアクセス量を極端に低減し高速
動作が可能となる。描画ユニット２３がデータを書き込
むとレジスタファイル２８００に描画アドレスと描画デ
ータが記憶され、カウンタ２８０１がカウントアップさ
れる。カウンタ２８０１がレジスタファイル２８００が
満杯になったことを検出すると、メモリコントローラ３
０に書き込みリクエストを出力する。ここでもＣＰＵ
ＦＩＦＯ同様にグラフィックスメモリ４０に書き込むア
ドレスの不連続性を不一致検出器２８０７によって検出
し不連続の場合はフリップフロップ２８０２をリセット
する。この時比較されるビット幅はシステム制御レジス
タ３２のＭＥＭビット320で指定される。描画ユニット
２３は、キャッシュ３ ２８ に空きがある状態で１つの
図形描画コマンドが終了した場合は、前記キャッシュの
データをフラッシュさせる機能を持つ。フラッシュ信号
がアクティブになると前記キャッシュは、カウンタ２８
０１が示すワード数だけグラフィックスメモリ４０にデ
ータを書き込む。

【００５１】これら２つに共通する点として、書き込ま
れた分だけしかデータ転送を行わないことが上げられ
る。ＣＰＵ等で用いられる一般的なキャッシュでは、ラ
インサイズ単位での書き込みとなるので、書き換えを行
わない部分のデータも転送する。しかしここで説明した
キャッシュは書き換えを行うワード数をカウントし（図
５のカウンタ２５２による）無駄なデータ転送をなくし
ている。

【００５２】図７は以上についてアドレスが連続してい
る場合の動作を示している。FIFOが満杯になると書き込
み動作を開始しデータをメモリに転送する。この時のラ
イトアドレスとレジスタに記憶している１つ前のライト
アドレスを比較し、不連続でなければそのまま書き込み
終わるまで書き込みリクエストを設定しておき、FIFOに
書き込んだ数だけメモリに転送し終わったら書き込みリ
クエストを解除する。既に述べたように連続したアドレ
スの場合１６ワードのデータを約２０サイクルで書き込
める。

【００５３】図８はアドレスが不連続の場合の動作を示
している。ライトアドレスが不連続であれば不連続連続
信号が設定され一度書き込みリクエストを解除する。そ
の後書き込みリクエストをリセットする前までのデータ
の書き込みが終了したらFIFOの残りのデータを書き込む
ために再び書き込みリクエストを設定する。

【００５４】図９は、ＣＰＵ１０のアドレスマッピング
の例を示したものである。CPU10 のソフトウェアはグラ
フィックスメモリ４０を主メモリ１１と区別することな
くアクセスできる。グラフィックスメモリ領域では、フ
レームバッファを２つ設けている。グラフィックスの動
画表示を行う場合は、１／６０秒単位でこの２つの領域
を切り替えて表示を行う。描画ユニット２３は常に表示
を行っていない方のフレームバッファに描画する。この
ようにすることによって、描画途中が表示されないため
に美しい動画表示が可能となる。ディスプレイリスト領
域も２つ設ける。描画ユニット２３が使用する領域とＣ
ＰＵ１０が書き込む領域を交互に使用する。

【００５５】次に、表示コントローラ２４によるグラフ
ィックスメモリ４０のアクセス（以下、このアクセスを
表示アクセスと呼ぶ）について説明する。図１０は表示
コントローラ２４のブロック図である。表示コントロー
ラ２４は表示器５１に対して同期信号（ＨＳＹＮＣ，Ｖ
ＳＹＮＣ）と表示データを出力し、表示器５１（例えば
ＣＲＴ）の画面に図形を表示させるものである。タイミ
ング制御部２４６は、同期信号（ＨＳＹＮＣ，ＶＳＹＮ
Ｃ）を生成すると共に、表示データ出力制御２４５に対
して、表示バッファ２９内のデータの出力タイミングを
知らせる。表示バッファ２９は、グラフィックスメモリ
４０の表示領域のデータの一部をバッファリングする。
たとえば表示バッファ２９が１２８ワードであれば、１
画素が１バイトのシステムでは２５６画素分のデータを
保持していることになる。また、グラフィックスメモリ
４０から表示バッファ２９へのデータ転送速度は、表示
バッファ２９から表示器５１へのデータ転送速度より十
分高速である場合を想定している。例えばグラフィック
スメモリ４０から表示バッファ２９へのデータ転送は２
８ＭＨｚで動作し、表示バッファ２９から表示器５１へ
のデータ転送は１４ＭＨｚ以下で動作するものとする。
従って表示バッファ２９への書き込みは高速で行い、表
示バッファ２９の読み出しは低速で行うことになる。こ
うすることによって、表示すべきデータをグラフィック
スメモリ４０から読み出すタイミングが多少前後して
も、表示器５１へのデータ転送タイミングは常に一定に
することができる。表示バッファ２９の制御は以下のよ
うに行う。

【００５６】表示データ出力制御２４５は表示ドットク
ロック（グラフィックスプロセッサ２０のＤＣＬＫ端子
の出力であり、表示器５１の１画素単位のクロック）に
合わせて、読み出しアドレスレジスタ２４２が示すアド
レスから順次表示バッファ２９を読み出すと共に読み出
しアドレスレジスタ２４２を更新する。一方グラフィッ
クスメモリアクセス制御２４０は、グラフィックスメモ
リアクセストリガ信号によって起動され、連続アクセス
ワード数に示されるワード数分だけ、グラフィックスメ
モリ４０を読み出し、その読み出されたデータを表示バ
ッファ２９内の書き込みアドレスレジスタ２４１が示す
アドレスに蓄える働きをする。前記書き込みアドレスレ
ジスタ２４１と前記読み出しアドレスレジスタ２４２は
減算器２４３で常に減算されており、その差分値は比較
器２４４で定数と比較されている。つまり、前記差分値
が定数Ａ値以下（例えば１２ワード）になるとグラフィ
ックスメモリアクセス制御２４０がグラフィックスメモ
リ４０をアクセスし、表示データを表示バッファ２９に
蓄えるように動作する。

【００５７】図１１は、以上の動作をタイムチャートで
示している。表示アクセスの最初の動作はＨＳＹＮＣ信
号によって開始される。表示アクセスが行われると表示
バッファ２９のデータワード数が増える。ある一定のワ
ード数がたまると表示アクセスは中断され、表示データ
が表示器５１に転送されるため、除々にデータが減って
いく。その後データ数が定数Ａ以下になると再びアクセ
スリクエスト信号がメモリコントローラ３０に出力さ
れ、表示アクセスが再び行われる。１画面が320×２４
０ドットの場合で１画面分の表示を行うためには表示ア
クセス１２００回行われる。

【００５８】アクセスリクエスト信号が出力されてから
表示アクセスが開始されるべき時間が、表示アクセス猶
予時間（ＴＤ）である。この時間を超えても表示アクセ
スが開始されない場合は表示バッファ２９のデータが空
になり、表示器５１の画面が乱れることになる。前述し
たようにメモリコントローラ３０は、表示アクセスを最
優先に行うが、表示アクセスのリクエストが来た時にＣ
ＰＵ等の他のアクセスが行われている場合は表示アクセ
スを待たせる。ここで表示以外のアクセス期間をＴａと
すると、Ｔａ＜Ｔｄの関係を常に維持する必要がある。
従って、定数Ａを求めるためにはＴａの最大時間を決定
する必要がある。本実施例では常に連続したアドレスで
メモリにアクセスするため１回のアクセスは約２０サイ
クルで終了する。このことからＴａを容易に決定するこ
とが可能である。また、従来は不連続なアドレスでもそ
のままメモリをアクセスしていたので最悪ケース（１６
ワードすべてが不連続なアドレスの場合）を考えて表示
バッファ２９のサイズを決定していたためバッファサイ
ズが大きくなってしまうという問題があったが、本実施
例によりＴａを短くすることができ表示バッファのサイ
ズを小さくすることが可能となる。

【００５９】

【発明の効果】本発明によれば、グラフィックスプロセ
ッサがメモリアクセスを行う際は常に連続したアドレス
でアクセスすることによって表示の為に必要なバッファ
サイズを小さくでき、小型，低価格なグラフィックスプ
ロセッサを構成することができる。

【図面の簡単な説明】

【図１】図形処理装置のシステム構成例を示す。

【図２】グラフィックスプロセッサ２０の端子機能を示
す。

【図３】グラフィックスプロセッサ２０の描画コマンド
を示す。

【図４】グラフィックスプロセッサ２０のレジスタ機能
を示す。

【図５】CPU FIFO25のブロック図について示す。

【図６】キャッシュ３ ２８ のブロック図について示
す。

【図７】連続アドレス時の動作の例を示す。

【図８】不連続アドレス時の動作の例を示す。

【図９】ＣＰＵ１０のアドレスマッピングの例を示す。

【図１０】表示コントローラの内部ブロック図を示す。

【図１１】グラフィックスメモリのアクセス内容の例を
示す。

【符号の説明】

１０…ＣＰＵ、１１…主メモリ、２０…グラフィックス
プロセッサ、２１…ＣＰＵ Ｉ／Ｆ、２２…パラメータ
変換部、２３…描画ユニット、２４…表示コントロー
ラ、２５…ＣＰＵ ＦＩＦＯ、２５１２…アドレス不一
致検出、２６…キャッシュ１（コマンド用）、２７…キ
ャッシュ２（テクスチャ用）、２８…キャッシュ３（描
画用）、２８０７…アドレス不一致検出、２９…表示バ
ッファ、３０…メモリコントローラ、４０…グラフィッ
クスメモリ、５０…ＤＡＣ（Digital to Analog Conver
ter ）、５１…表示器、１０１…ＣＰＵ内蔵キャッシ
ュ、３２０…ＭＥＭビット。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 ＦＩ Ｇ０６Ｔ 11/00 Ｇ０９Ｇ 5/18 Ｇ０９Ｇ 5/18 Ｇ０６Ｆ 15/72 Ａ

Claims (4)

【特許請求の範囲】
1. 【請求項１】表示すべきグラフィックス図形の種類や頂
   点パラメータ等で構成される描画手続き情報を生成する
   ＣＰＵと、 前記描画手続き情報やビットマップ情報を記憶するメモ
   リと、 前記メモリ上の描画データを表示する表示器と、 前記描画手続き情報に基づいて前記メモリ上に順次図形
   を描画し、さらに前記ビットマップ情報を前記表示器に
   表示するために前記メモリの表示読み出しを行うグラフ
   ィックスプロセッサを備え、 前記メモリは、前記ＣＰＵと、前記グラフィックスプロ
   セッサの両方がアクセスするグラフィックス表示装置で
   あって、 前記グラフィックスプロセッサは前記メモリに連続して
   転送するアドレスの上位複数ビットが不連続かどうかを
   検出するアドレス検出手段を備え、 前記グラフィックスプロセッサが前記メモリへデータを
   転送する場合、前記不連続アドレス検出手段で検出した
   アドレス不連続情報によって前記メモリに対するデータ
   の転送数を変化させることを特徴とするグラフィックス
   表示装置。
2. 【請求項２】請求項１に記載のグラフィックスプロセッ
   サは、前記アドレス不連続情報が不連続を示している場
   合、前記グラフィックスプロセッサから前記メモリへの
   転送要求を一度解除することによって無駄な調停時間を
   省き、メモリアクセスの時間を短縮できることを特徴と
   するグラフィックス表示装置。
3. 【請求項３】請求項１に記載のグラフィックスプロセッ
   サは、前記不連続アドレス検出手段でアドレスを比較す
   る場合、前記メモリの種類によって比較するビットの幅
   を指定する情報を持ち、前記ビット幅情報によって比較
   するビット幅を変化させることを特徴とするグラフィッ
   クス表示装置。
4. 【請求項４】少なくともメモリに対してビットマップ情
   報を生成するための描画アクセス、表示器に表示データ
   を出力するための表示アクセスを持ち、各々のアクセス
   に対して連続したデータ転送を行うグラフィックスプロ
   セッサであって、前記グラフィックスプロセッサはデー
   タ転送中のアドレスの一部が不連続であることを検出す
   る不連続アドレス検出手段を備え、前記アクセス内容の
   いずれかのアクセスを行っている時に前記不連続アドレ
   ス検出手段が不連続を検出した場合、当該アクセス以外
   のアクセスに切り替えることを特徴とするグラフィック
   スプロセッサ。