JPH11133461A

JPH11133461A - 液晶装置

Info

Publication number: JPH11133461A
Application number: JP9301248A
Authority: JP
Inventors: Masao Murade; 正夫村出
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1997-10-31
Filing date: 1997-10-31
Publication date: 1999-05-21
Anticipated expiration: 2017-10-31
Also published as: JP3520739B2

Abstract

(57)【要約】【課題】検査終了後には使用しない信号入出力端子の
形成位置を最適化して、非表示領域の狭小化が可能な液
晶装置を実現すること。【解決手段】液晶装置ＬＰの液晶装置用基板ＡＭにお
いて、シール層ＧＳの下層側には、画素部２１の外周縁
に沿って形成されたギャップ制御領域４１、４２、４
３、４４の途切れ部分４０に検査用の入出力信号端子Ｃ
Ｘ₁、ＣＸ₂、ＣＸ₃、ＣＸ₄、ＴＸ₁、ＴＸ₂が形成
されている。また、対向基板ＯＰの表示画面見切り用の
ブラックマトリクスＢＭ₂に重なる領域には検査回路７
０が形成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は液晶装置に関するも
のである。さらに詳しくは、液晶装置の液晶装置用基板
を検査するための信号を入出力するための端子の配置構
造に関する。

【０００２】

【従来の技術】液晶の配向状態などを利用して情報を表
示する液晶装置では、画素がマトリクス状に形成された
矩形の画素部（画面表示領域）、この画素部の外側領域
に形成されたデータ線駆動回路、および同じく画素部の
外側領域に形成された走査線駆動回路を備える液晶装置
用基板と、この液晶装置用基板に対向配置される対向基
板とから概略構成されている。対向基板と液晶装置用基
板とは、ギャップ材含有のシール層によって所定のセル
ギャップを隔てて貼り合わされているとともに、このシ
ール層の内側領域に液晶が封入されている。

【０００３】液晶装置用基板の側において、前記の画素
部に構成されている画素は、データ線駆動回路および走
査線駆動回路からデータ線および走査線を介してそれぞ
れ供給される画像信号および走査信号に基づいて表示を
行う。従って、データ線あるいは走査線にオープンある
いはショートなどの不具合があると、該当する画素全て
が表示欠陥となる。

【０００４】そこで、液晶装置用基板には検査回路を形
成するとともに、該検査回路との間で検査用信号を入出
力するための入出力信号端子を形成しておき、対向基板
と液晶装置用基板との貼り合わせ工程を行う前に、これ
らの入出力信号端子に検査プローブを当ててデータ線や
走査線のオープンあるいはショートの検査を行う。この
ような検査用の入出力信号端子は、従来、表示に寄与し
ない基板外周側、たとえば、シール層の外周側領域のう
ち、走査線駆動回路に隣接する領域などに形成されてい
る。

【０００５】

【発明が解決しようとする課題】しかしながら、従来の
液晶装置用基板では、シール層の外周領域には入出力信
号端子を配置すべき十分な余裕があったが、表示の高精
細化などの要求に対応して、画素数を増やしていくと、
走査線駆動回路を形成すべき領域を拡張する必要が生じ
ていく。しかるに従来は、走査線駆動回路に隣接する領
域には検査用信号の入出力信号端子が形成されているた
め、この方向には走査線駆動回路を形成する領域を拡張
できないという問題点がある。

【０００６】以上の問題点に鑑みて、本発明の課題は、
検査終了後には使用することがない検査用の入出力信号
端子の形成位置を最適化して、駆動回路を形成すべき領
域の拡張を図ることのできる液晶装置を実現することに
ある。

【０００７】

【課題を解決するための手段】上記課題を解決するため
に、本発明では、複数のデータ線および複数の走査線に
よってマトリクス状に形成された複数の画素からなる画
素部と、該画素部の外側領域のうち前記データ線の少な
くとも一方端側に形成されたデータ線駆動回路と、前記
画素部の外側領域のうち前記走査線の少なくとも一方側
に形成された走査線駆動回路とを備える液晶装置用基板
と、該液晶装置用基板に対向配置される対向基板と、前
記画素部と前記データ線駆動回路および前記走査線駆動
回路との間に前記画素部の外周縁に沿って、且つ前記対
向基板と前記液晶装置用基板との間に形成されたギャッ
プ材含有のシール層とを有する液晶装置であって、前記
液晶装置用基板における前記シール層の下層側には、前
記画素部のコーナー部に途切れ部分をもって当該画素部
の外周縁に沿って形成されたギャップ制御領域と、該ギ
ャップ制御領域の前記途切れ部分に形成された入出力信
号端子とを備えていることを特徴とする。

【０００８】本発明において、検査用の入出力信号端子
は、液晶装置の完成後は使用しないので、シール層の下
層側に形成することにより、デッドスペースであったシ
ール層の形成領域を有効利用できる。従って、検査用の
入出力信号端子が占有していた部分を省くことができる
ので、液晶装置用基板を大型化せずに、かつ、画素部や
シール層が占めている部分を縮小することなく、駆動回
路の形成領域を拡張することができる。それ故、駆動回
路に対してはそれを構成するＴＦＴのチャネル幅の拡張
などによる動作速度の向上、あるいは大規模回路の導入
などを行うことができる。逆にいえば、検査用の入出力
信号端子が従来占有していた部分を省いた分、液晶装置
用基板の周辺部分を縮小できるので、同じ大きさの表示
領域を有しながらも周辺部分が狭い液晶装置を構成する
ことができる。しかも、検査用の入出力信号端子の形成
によって、シール層の形成領域に凹凸が形成されても、
これらの検査用の入出力信号端子が形成されているの
は、画素部の外周縁に沿って形成されたギャップ制御領
域の途切れ部分であるため、液晶装置用基板と対向基板
とのセルギャップは、ギャップ制御領域によって高い精
度で確保できる。また、検査用の入出力信号端子は最終
的にはシール層で覆われ、液晶側や対向基板から完全に
絶縁分離された状態になるので、検査用の入出力信号端
子を介しての対向基板と液晶装置用基板との間の無用な
ショートの発生を防止できる。

【０００９】本発明において、前記対向基板には、前記
シール層の内周縁に沿って表示画面見切り用のブラック
マトリクスが形成され、前記液晶装置用基板側には、前
記画素部に対して前記データ線駆動回路とは反対側の領
域で前記表示画面見切り用のブラックマトリクスに重な
る領域に、前記検査用の入出力信号端子との間で検査用
信号を入出力する検査回路を備えていることが好まし
い。このように構成すると、シール層の周辺部分におい
て検査回路が占有していたスペースを省くことができる
ので、駆動回路の形成領域を拡張することができる。ま
た、表示画面見切り用のブラックマトリクスに重なる領
域は、従来、デッドスペースであり、そこに検査回路を
形成したので、画素部やシール層が占めている部分を縮
小する必要はない。

【００１０】本発明において、前記走査線の両端側に形
成された２つの走査線駆動回路を電気的に接続する信号
配線、実装端子から前記データ線駆動回路に延びる信号
配線、および実装端子から前記走査線駆動回路に延びる
信号配線は、いずれも前記シール層よりも基板外周側を
通っていることが好ましい。シール層の形成領域に検査
用の入出力信号端子を形成した上に、このシール層の形
成領域に前記の信号配線も通すと、シール層の形成領域
に大きな凹凸が形成されてしまい、ギャップ制御領域に
よっては、液晶装置用基板と対向基板とのセルギャップ
を高い精度で確保できなくなるおそれがある。しかるに
本発明では、前記の信号配線をシール層よりも基板外周
側を通しているので、このような問題点を解消できる。

【００１１】本発明において、前記検査用の入出力信号
端子は、前記データ線、前記走査線、または前記各画素
の画素スイッチング用の薄膜トランジスタを形成する工
程の一部を兼用して形成された導電膜、たとえば、前記
薄膜トランジスタのドレイン電極である画素電極と同時
形成されたＩＴＯ膜で構成することが好ましい。このよ
うに、従来からある工程をそのまま兼用して検査用の入
出力信号端子を形成すれば、製造コストを抑えることが
できる。しかも、ＩＴＯ膜のように硬質の膜で検査用の
入出力信号端子を形成すれば、検査プローブを検査用の
入出力信号端子に当てても検査用の入出力信号端子が傷
付くことがない。それ故、検査プローブを当てたことが
起因で検査用の入出力信号端子の表面に突起（傷）が形
成されることがないので、この突起がシール層を突き抜
けて、液晶装置用基板と対向基板とをショートさせると
いう不具合の発生を防止できる。

【００１２】このような突起に起因するショートを防止
するという観点からすれば、前記検査用の入出力信号端
子は、クロム膜、チタン膜、またはタンタル膜などの硬
質の金属膜、あるいはその合金膜であってもよい。

【００１３】本発明において、前記検査用の入出力信号
端子は、たとえば、前記データ線および前記走査線のう
ちの少なくとも一方の信号配線のオープンまたはショー
トを検出するための信号を入出力するための信号線検査
用端子、前記データ線駆動回路に構成されたサンプルホ
ールド回路のリーク電流を検出するための信号を出力す
るためのサンプルホールド回路検査用端子、あるいは前
記データ線駆動回路および前記走査線駆動回路のうちの
少なくとも一方の駆動回路に構成されているシフトレジ
スタ回路から出力された信号を検出するためのシフトレ
ジスタ回路検査用端子として用いられる。

【００１４】

【発明の実施の形態】添付図面を参照して、本発明の実
施の形態について説明する。

【００１５】（液晶装置の全体構成）図１および図２
は、それぞれ、本発明を適用した液晶装置の平面図、お
よびそのＨ−Ｈ′線における断面図である。

【００１６】これらの図に示すように、液晶装置ＬＰ
は、後述する画素がマトリクス状に形成された矩形の画
素部２１（画面表示領域）、この画素部２１の外側領域
に形成されたデータ線駆動回路２２、および同じく画素
部２１の両側に形成された一対の走査線駆動回路２３を
備える液晶装置用基板ＡＭと、この液晶装置用基板ＡＭ
に対向配置された対向基板ＯＰとから概略構成されてい
る。図１においては、走査線駆動回路２３が走査線の両
端側に形成されているが、片側のみで構成してもよい。
また、データ線駆動回路２２はデータ線の片側のみに形
成されているが、他端にも形成されている場合もある。

【００１７】対向基板ＯＰと液晶装置用基板ＡＭとは、
画素部２１とデータ線駆動回路２２および走査線駆動回
路２３との間に相当する領域で画素部２１の外周縁に沿
って形成されたギャップ材含有のシール層ＧＳによって
所定のセルギャップを隔てて貼り合わされているととも
に、このシール層ＧＳの内側領域に液晶ＬＣが封入され
ている。ここで、シール層ＧＳは部分的に途切れている
ので、この途切れ部分によって、液晶注入口２４１が構
成されている。このため、液晶装置ＬＰでは、対向基板
ＯＰと液晶装置用基板ＡＭとを貼り合わせた後、シール
層ＧＳの内側領域を減圧状態にすれば、液晶注入口２４
１から液晶ＬＣを減圧注入でき、液晶ＬＣを封入した
後、液晶注入口２４１を封止剤２４２で塞いだ構成にな
っている。シール層ＧＳには、エポキシ樹脂や各種の紫
外線硬化樹脂などを用いることができ、それに配合され
るギャップ材としては直径約２μｍ〜約６μｍの円筒や
球状のグラスファイバーあるいはガラスビーズなどを用
いることができる。

【００１８】ここで、対向基板ＯＰは液晶装置用基板Ａ
Ｍよりも小さいので、液晶装置用基板ＡＭの周辺部分
は、対向基板ＯＰの外周縁よりはみ出た状態に貼り合わ
される。従って、シール層ＧＳは、対向基板ＯＰからみ
れば基板外周縁に沿って形成されているが、液晶装置用
基板ＡＭからみれば、基板外周縁からかなり内側に形成
されている。このシール層ＧＳと基板外周縁との間がい
わゆる額縁領域２６であり、この額縁領域２６を利用し
て、データ線駆動回路２２および走査線駆動回路２３が
構成されている。それ故、走査線駆動回路２３およびデ
ータ線駆動回路２２は、対向基板ＯＰの外側に位置して
おり、対向基板ＯＰとは対向していない。

【００１９】液晶装置用基板ＡＭでは、データ線駆動回
路２２の側の辺部分には定電源ＶＤＤＸ、ＶＳＳＸ、Ｖ
ＤＤＹ、ＶＳＳＹ、変調画像信号（画像信号線ＶＩＤ１
〜ＶＩＤ６）、各種信号（スタート信号ＤＹ、クロック
信号ＣＬＹ、その反転クロック信号ＣＬＹバー、スター
ト信号ＤＸ、クロック信号ＣＬＸ１〜ＣＬＸ４、および
その反転クロック信号ＣＬＸ１バー〜ＣＬＸ４バー）な
どが入力されるアルミニウム膜等の金属膜、金属シリサ
イド膜、あるいはＩＴＯ膜等の導電膜からなる多数の実
装端子２５が構成されている。これらの実装端子２５か
らは、走査線駆動回路２３およびデータ線駆動回路２２
を駆動するためのアルミニウム膜等の低抵抗な金属膜や
金属シリサイド膜からなる複数の信号配線２８がそれぞ
れ引き回され、これらの信号配線２８はシール層ＧＳよ
り基板外周側を通っている。また、画素部２１を挟んで
対向する一対の走査線駆動回路２３同士を電気的に接続
する信号配線２９も、画素部２１に対して走査線駆動回
路２２が形成されている側とは反対側領域においてシー
ル層ＧＳより基板外周側を通っている。なお、液晶装置
用基板ＡＭと対向基板ＯＰとの間では、実装端子２５か
ら外部入力される対向電極電位ＬＣＣＯＭが上下導通材
３１を介して対向基板ＯＰに供給されている。

【００２０】対向基板ＯＰには、液晶装置用基板ＡＭの
側に形成されている各画素の画素電極に対して液晶ＬＣ
を挟んで対向する共通電極５１と、各画素を囲むように
形成されたブラックマトリクスＢＭ１とが形成されてい
る。また、対向基板ＯＰには、シール層ＧＳの内周縁に
沿って表示画面見切り用のブラックマトリクスＢＭ２も
形成されている。

【００２１】（液晶装置用基板および画素部の構成）図
３は、本形態の液晶装置に用いられる駆動回路内蔵型の
液晶装置用基板のブロック図である。

【００２２】図３からわかるように、液晶装置用基板Ａ
Ｍでは、透明基板の上に複数の走査線Ｙ（Ｙ₁、Ｙ₂・
・・）と複数のデータ線Ｘ（Ｘ₁、Ｘ₂・・・）とによ
って複数の画素ＰＸがマトリクス状に構成されている。

【００２３】いずれの画素ＰＸも、それを取り出して図
４および図５に示すように、走査線Ｙおよびデータ線Ｘ
に接続する画素スイッチング用の薄膜トランジスタ（以
下、ＴＦＴという。）ＴＦＴ６０が形成されている。こ
のＴＦＴ６０のドレイン電極は、対向基板ＯＰの対向電
極５１との間に液晶ＬＣを挟んで液晶セルを構成する画
素電極９ａである。なお、液晶セルに対しては、前段の
走査線や容量線３ｄを利用して保持容量ＣＡＰが構成さ
れている。

【００２４】画素スイッチング用のＴＦＴ６０は、図５
および図１４（Ｄ）からわかるように、走査線Ｙの一部
であるゲート電極３ａと、データ線Ｘとしてのソース電
極６ａに第１の層間絶縁膜４の第１のコンタクトホール
５ａを介して電気的に接続するソース領域１ｂ、１ｄ
と、第１の層間絶縁膜４およびこの第１の層間絶縁膜４
の上層側の第２の層間絶縁膜７に形成された第２のコン
タクトホール８ａを介してＩＴＯ膜からなる画素電極９
ａが電気的に接続するドレイン領域１ｃ、１ｅとを備え
ている。

【００２５】（駆動回路の構成）再び図３において、液
晶装置用基板ＡＭに構成されているデータ線駆動回路２
２は、Ｘ側シフトレジスタ回路２２１、バッファ回路２
２２、Ｘ側シフトレジスタ回路２２１からバッファ回路
２２２を介して出力された信号に基づいて動作するＴＦ
ＴからなるアナログスイッチＳ₁、Ｓ₂、Ｓ₃・・・を
備えるサンプルホールド回路２２４、および６相に展開
された各画像信号に対応する６本の画像信号線ＶＩＤ１
〜ＶＩＤ６が構成されている。

【００２６】図６は、図３に示す液晶装置用基板に構成
した検査回路などの等価回路図、図７は、液晶装置用基
板に構成したデータ線駆動回路で生成されるパルスのタ
イミングチャート図である。

【００２７】図６に示すように、データ線駆動回路２２
のＸ側シフトレジスタ回路２２１は、たとえば、共通の
スタート信号ＤＸが各系列毎に入力される４系列で構成
されており、各段は１つの転送用のインバータ２２６
と、転送用のクロックドインバータ２２７と、帰還用の
クロックドインバータ２２８とから構成され、スタティ
ック型の構成をとる。帰還用のクロックドインバータ２
２８がないダイナミック型の構成をとってもかまわな
い。また、クロックドインバーター２２７、２２８をト
ランスミッションゲートとインバータで構成しても良い
ことは言うまでもない。ここで、Ｘ側シフトレジスタ回
路２２１には、図１を参照して説明したように、実装端
子２５を介して外部からスタート信号ＤＸが供給される
とともに、各段のクロックドインバータ２２７、２２８
には、クロック信号ＣＬＸ１〜ＣＬＸ４、およびその反
転クロック信号ＣＬＸ１バー〜ＣＬＸ４バーが供給され
る。従って、図７に示すように、Ｘ側シフトレジスタ回
路２２１では、スタート信号ＤＸが入力された以降、わ
ずかに位相のずれたクロック信号ＣＬＸ１〜ＣＬＸ４、
およびその反転クロック信号ＣＬＸ１バー〜ＣＬＸ４バ
ーの立ち上がりエッジに同期して、信号がシフトしてい
き、シフト信号（サンプルホールド回路２２４のアナロ
グスイッチＳ₁、Ｓ₂、Ｓ₃・・・を駆動するためのビ
ット信号Ｑ₁、Ｑ₂、Ｑ₃・・・）が生成され、出力さ
れていく。そして、図３において、Ｘ側シフトレジスタ
回路２２１からバッファ回路２２２を介してサンプルホ
ールド回路２２４に位相がわずかにずれたビット信号Ｑ
₁、Ｑ₂、Ｑ₃・・・が出力されると、このビット信号
Ｑ₁、Ｑ₂、Ｑ₃・・・に基づいて、各アナログスイッ
チＳ₁、Ｓ₂、Ｓ₃・・・が動作する。その結果、画像
信号線ＶＩＤ１〜ＶＩＤ６を介して供給される変調画像
信号は、所定のタイミングでデータ線Ｘ₁、Ｘ₂、Ｘ₃
・・・に取り込まれ、走査線Ｙ₁、Ｙ₂、Ｙ₃・・・に
介して供給される走査信号により選択された各画素ＰＸ
に保持されることになる。

【００２８】走査線駆動回路部２３でも、同様に、スタ
ート信号ＤＹ、クロック信号ＣＬＹ、およびその反転ク
ロック信号ＣＬＹバーに基づいてシフト信号（走査信
号）を生成、出力していくＹ側シフトレジスタ２３１が
構成されている。

【００２９】（ギャップ制御領域の構成）図８および図
９はそれぞれ、図１に示す液晶装置のコーナー部分付近
ＡＡの拡大図、およびコーナー部分付近ＢＢの拡大図で
ある。

【００３０】このように構成した液晶装置用基板１を、
図１に示すように、シール層ＧＳを用いて所定のセルギ
ャップを介して対向基板ＯＰと貼り合わせるにあたっ
て、本形態では、液晶装置用基板ＡＭにおけるシール層
ＧＳの下層側には、画素部２１の外周縁に沿うようにギ
ャップ制御領域４１、４２、４３、４４が構成されてい
る。ここで、ギャップ制御領域４１、４２、４３、４４
は、画素部２１のコーナー部分２１０に途切れ部分４０
をもつように構成されている。

【００３１】このようなギャップ制御領域のうち、図
８、図９および図１４（Ｄ）に示すように、画素部２１
と走査線駆動回路２３との間に形成されたギャップ制御
領域４２、４３は、各走査線Ｙの表面側に、データ線Ｘ
と同時形成された配線層４２１、４３１を重ねることに
よって画素部２１の辺に沿って構成されている。

【００３２】また、図８および図１４（Ｄ）に示すよう
に、画素部２１に対して走査線駆動回路２２が形成され
ている側とは反対側の辺のギャップ制御領域４４は、配
線層４４１を走査線Ｙと同時形成するとともに、この配
線層４４１の表面側に、データ線Ｘと同時形成された配
線層４４２を重ねることによって画素部２１の辺に沿っ
て構成されている。

【００３３】さらに、図９および図１４（Ｄ）に示すよ
うに、画素部２１とデータ線駆動回路２２との間に形成
されたギャップ制御領域４１は、サンプルホールド回路
２２４から画素部２１に向かって延びるデータ線Ｘの下
層側に、走査線Ｙと同時形成された配線層４１１を形成
しておくことにより画素部２１の辺に沿って構成されて
いる。

【００３４】このように構成したギャップ制御領域４
１、４２、４３、４４では、シール層ＧＳの下層側にお
いて、２つの配線層が２段重ねになっているので、周囲
より１段高い。また、これらの配線層の重なり部分は、
隣合う配線層との間にわずかな隙間を介して並んでいる
ので、全体として平坦な領域を構成している。従って、
これらのギャップ制御領域４１、４２、４３、４４にシ
ール層ＧＳを形成すれば、それに含まれるギャップ材
は、液晶装置用基板ＡＭのギャップ制御領域ＧＳと対向
基板ＯＰとの間で、液晶装置用基板ＡＭと対向基板ＯＰ
とのセルギャップを高い精度で規定することになる。

【００３５】（ギャップ制御領域４１の改良例）図１０
に示すように、データ線駆動回路２２の側では、基板外
周縁から画素部２１に向かって形成されたＸ側シフトレ
ジスタ回路２２１、バッファ回路２２２、画像信号線Ｖ
ＩＤ１〜ＶＩＤ６、サンプルホールド回路２２４のう
ち、画像信号線ＶＩＤ１〜ＶＩＤ６の形成領域からサン
プルホールド回路２２４の形成領域に至る領域を利用し
てギャップ制御領域４１を構成してもよい。すなわち、
バッファ回路２２２とサンプルホールド回路２２４とを
接続する多数のサンプリング信号入力用配線パターン２
２５、および画像信号線ＶＩＤ１〜ＶＩＤ６とサンプル
ホールド回路２２４とを接続する画像信号サンプリング
用配線パターン２２６のいずれについても、データ線Ｘ
と同時形成された配線層４１２と、走査線Ｙと同時形成
された配線層４１３との２段重ねにしておき、これらの
重なり部分でギャップ制御領域４１を構成してもよい。
ここで、画像信号線ＶＩＤ１〜ＶＩＤ６の形成領域もシ
ール層ＧＳの下層側に配置すれば、画像信号線ＶＩＤ１
〜ＶＩＤ６とサンプルホールド回路２２４とを接続する
画像信号サンプリング用配線パターン２２６が画像信号
線ＶＩＤ１〜ＶＩＤ６と重なる部分２１７でも配線層が
２段重ねになるので、ギャップ制御に利用できる。

【００３６】このようにしてギャップ制御領域４１を構
成すると、シール層ＧＳよりも内側部分にサンプルホー
ルド回路２２４が配置された構成になる分、シール層Ｇ
Ｓよりも外側部分においてＸ側シフトレジスタ回路２２
１およびバッファ回路２２２の形成領域の幅Ｌ４を拡張
できる。また、サンプルホールド回路２２４を配置した
部分は、表示画面見切り用のブラックマトリクスＢＭ２
で隠れている部分を有効利用しているので、サンプルホ
ールド回路２２４の幅Ｌ５も拡張できることなる。それ
故、本形態によれば、液晶装置ＬＰの表示の品位を高め
ることを目的に、データ線駆動回路２２に対してはそれ
を構成するＴＦＴのチャネル幅の拡張によるオン電流の
増大（動作速度の向上）、あるいは大規模回路の導入な
どを行うことができる。すなわち、本形態の液晶装置Ｌ
Ｐでは、液晶装置用基板ＡＭを大型化せずに、かつ、画
素部２１やシール層ＧＳが占めている部分を縮小するこ
となく、データ線駆動回路２２の形成領域を実質的に拡
張することができる。また、逆にいえば、シール層ＧＳ
よりも内側部分にサンプルホールド回路２２４を配置
し、かつ、シール層ＧＳの下層側に画像信号線ＶＩＤ１
〜ＶＩＤ６を配置したので、シール層ＧＳの外側にはＸ
側シフトレジスタ回路２２１とバッファ回路２２２だけ
を構成すればよい。それ故、液晶装置用基板ＡＭの周辺
部分を縮小できるので、同じ大きさの表示領域を有しな
がらも周辺部分が狭い液晶装置ＬＰを構成することがで
きる。

【００３７】なお、データ線駆動回路２２全体をシール
層ＧＳの内側に形成すると、そこに印加される直流成分
の電位の影響を受けて液晶の劣化や配向の乱れを招くお
それがあるが、本形態では、シール層ＧＳの内側であっ
ても表示画面見切り用のブラックマトリクスＢＭ２で覆
われている部分にサンプルホールド回路２２４を配置し
たので、たとえ液晶の配向に乱れが生じたとしても、表
示の品位を落とさないという利点がある。また、データ
線駆動回路２２の一部をシール層ＧＳに重ねるといって
も、シール層ＧＳに含まれるギャップ材は、あくまで配
線層と対向基板との間に介在し、データ線駆動回路２２
を構成するＴＦＴが形成されている領域を避けているの
で、ギャップ材によってデータ線駆動回路２２が損傷す
ることもない。しかも、ギャップ制御領域４１に形成し
た配線層同士をコンタクトホールを介して上下に導通さ
せれば、この部分ではデータ線Ｘや走査線Ｙを冗長配線
構造にでき、これらの信号配線がギャップ材によって断
線するという不具合を確実に防止できる。さらに、液晶
装置用基板ＡＭの外周領域にアルミニウム層などを形成
し、そこにシール層ＧＳを形成する構成では、シール層
ＧＳを光硬化させる場合には対向基板ＯＰの方から紫外
線を照射しなければならず、対向基板ＯＰとしては光透
過性のかなり高い石英基板などを使用せざるを得ないと
いう制約がある。これに対して、本形態では、液晶装置
用基板ＡＭの側から紫外線を照射しても配線層同士の隙
間を通って紫外線がシール層ＧＳに到達し、硬化させる
ので、対向基板ＯＰの光透過性についての要求を緩和で
きる。それ故、本形態によれば、対向基板ＯＰとして安
価なガラス基板を使用できるという利点もある。

【００３８】（検査回路の構成）図１に示すように、本
形態の液晶装置用基板ＡＭでは、さらに、画素部２１に
対してデータ線駆動回路２２が形成されている側とは反
対側において、前記の表示画面見切り用のブラックマト
リクスＢＭ２に重なる領域には、データ線Ｘに対する検
査回路７０も形成されている。

【００３９】この検査回路７０は、図３および図６に示
すように、ＴＦＴａ₁、ａ₂・・・（検査用スイッチン
グ回路）と、これらのＴＦＴａ₁、ａ₂、ａ₃・・・を
介してデータ線Ｘ₁、Ｘ₂・・・に対して電気的に接続
する４本の検査用信号配線ｂ₁、ｂ₂、ｂ₃、ｂ₄と、
ＴＦＴａ₁、ａ₂・・・のゲートに導電接続する２本の
検査用信号配線ｃ₁、ｃ₂とを有する。

【００４０】検査用信号配線ｂ₁、ｂ₂、ｂ₃、ｂ
₄は、これらの配線に沿って並ぶＴＦＴａ₁、ａ₂、ａ
₃・・・のうち、４つおきのＴＦＴａ₁、ａ₂、ａ₃・
・・に接続している。すなわち、検査用信号配線ｂ₁は
ＴＦＴａ₁、ａ_1+4N・・（Ｎは正の自然数。）を介して
データ線Ｘ₁、Ｘ_1+4N・・に接続し、検査用信号配線ｂ
₂はＴＦＴａ₂、ａ_2+4N・・を介してデータ線Ｘ₂、Ｘ
_2+4N・・に接続し、検査用信号配線ｂ₃はＴＦＴａ₃、
ａ_3+4N・・を介してデータ線Ｘ₃、Ｘ_3+4N・・に接続
し、第４の検査用信号配線ｂ₄はＴＦＴａ₄、ａ_4+4N・
・を介してデータ線Ｘ ₄ 、Ｘ_4+4N・・に接続している。
いずれの検査用信号配線ｂ₁、ｂ₂、ｂ₃、ｂ₄もそれ
ぞれ、端部には検査用の入出力信号端子ＣＸ₁、Ｃ
Ｘ₂、ＣＸ₃、ＣＸ₄（信号線検査用端子／サンプルホ
ールド回路検査用端子）を備える。

【００４１】検査用信号配線ｃ₁、ｃ₂は、これらの配
線に沿って並ぶＴＦＴａ₁、ａ₂、ａ₃・・・のうち、
４つのＴＦＴを１つのグループとして、各グループに交
互に接続している。すなわち、検査用信号配線ｃ₁はＴ
ＦＴａ₁、ａ₂、ａ₃、ａ₄、ａ_1+8N、ａ_2+8N、
ａ_3+8N、ａ_4+8Nのゲートに接続し、検査用信号配線ｃ₂
はＴＦＴａ₅、ａ₆、ａ₇、ａ₈、ａ_5+8N、ａ_5+8N、ａ
_5+8N、ａ_5+8Nのゲートに接続している。いずれの検査用
信号配線ｃ₁、ｃ₂もそれぞれ、端部に検査用の入出力
信号端子ＴＸ₁、ＴＸ₂（信号線検査用端子／サンプル
ホールド回路検査用端子）を備える。

【００４２】さらに、データ線駆動回路２２のＸ側シフ
トレジスタ回路２２１から引き出された検査用信号配線
も、図１に示すように、検査用の入出力信号端子ＸＥＰ
₁、ＸＥＰ₂、ＸＥＰ₃、ＸＥＰ₄（シフトレジスタ回
路検査用端子）を備え、走査線駆動回路２３のＹ側シフ
トレジスタ回路２３１から引き出された検査用信号配線
も検査用の入出力信号端子ＹＥＰ₁、ＹＥＰ₂（シフト
レジスタ回路検査用端子）を備えている。

【００４３】本形態において、これらの検査用の入出力
信号端子ＣＸ₁、ＣＸ₂、ＣＸ₃、ＣＸ₄、ＴＸ₁、Ｔ
Ｘ₂、ＸＥＰ₁、ＸＥＰ₂、ＸＥＰ₃、ＸＥＰ₄、ＹＥ
Ｐ₁、ＹＥＰ₂は、いずれも、図１、図８、図９、図１
０に示すように、画素部２１の外周縁に沿って形成され
たギャップ制御領域４１、４２、４３、４４の画素部２
１のコーナー部分２１０に相当する領域の途切れ部分４
０に形成され、シール層ＧＳで覆われている。但し、こ
れらの検査用の入出力信号端子ＣＸ₁、ＣＸ₂、Ｃ
Ｘ₃、ＣＸ₄、ＴＸ₁、ＴＸ₂、ＸＥＰ₁、ＸＥＰ₂、
ＸＥＰ₃、ＸＥＰ₄、ＹＥＰ₁、ＹＥＰ₂を用いての検
査工程は、あくまで液晶装置ＬＰの製造途中、すなわち
液晶装置用基板ＡＭを製造した後、シール層ＧＳを形成
する前に行うため、検査工程の後にこれらの検査用の入
出力信号端子を覆うようにシール層ＧＳを形成しても、
支障がない。

【００４４】このように検査用の入出力信号端子Ｃ
Ｘ₁、ＣＸ₂、ＣＸ₃、ＣＸ₄、ＴＸ₁、ＴＸ₂、ＸＥ
Ｐ₁、ＸＥＰ₂、ＸＥＰ₃、ＸＥＰ₄、ＹＥＰ₁、ＹＥ
Ｐ₂は、液晶装置ＬＰの完成後は使用しないので、シー
ル層ＧＳの下層側に形成すれば、それまではデッドスペ
ースであったシール層ＧＳの形成領域を有効利用でき
る。それ故、検査用の入出力信号端子ＣＸ₁、ＣＸ₂、
ＣＸ₃、ＣＸ₄、ＴＸ₁、ＴＸ₂、ＸＥＰ₁、ＸＥ
Ｐ₂、ＸＥＰ₃、ＸＥＰ₄、ＹＥＰ₁、ＹＥＰ₂が従来
占有していた部分を省くことができるので、走査線駆動
回路２３やデータ線駆動回路２２に対してはそれを構成
するＴＦＴのチャネル幅の拡張による動作速度の向上、
あるいは大規模回路の導入などを行うことができる。す
なわち、本形態の液晶装置ＬＰでは、液晶装置用基板Ａ
Ｍを大型化せずに、かつ、画素部２１やシール層ＧＳが
占めている部分を縮小することなく、走査線駆動回路２
３やデータ線駆動回路２２の形成領域を実質的に拡張す
ることができる。また、逆にいえば、検査用の入出力信
号端子ＣＸ₁、ＣＸ₂、ＣＸ₃、ＣＸ₄、ＴＸ₁、ＴＸ
₂、ＸＥＰ₁、ＸＥＰ₂、ＸＥＰ₃、ＸＥＰ₄、ＹＥＰ
₁、ＹＥＰ₂が従来占有していた部分を省いた分、液晶
装置用基板ＡＭの周辺部分（額縁領域２６）を縮小でき
るので、同じ大きさの表示領域を有しながらも周辺部分
が狭い液晶装置ＬＰを構成することができる。しかも、
検査用の入出力信号端子ＣＸ₁、ＣＸ₂、ＣＸ₃、ＣＸ
₄、ＴＸ₁、ＴＸ₂、ＸＥＰ₁、ＸＥＰ₂、ＸＥＰ₃、
ＸＥＰ₄、ＹＥＰ₁、ＹＥＰ₂の形成によって、この部
分に凹凸が形成されても、これらの検査用の入出力信号
端子ＣＸ₁、ＣＸ₂、ＣＸ₃、ＣＸ₄、ＴＸ₁、Ｔ
Ｘ₂、ＸＥＰ₁、ＸＥＰ₂、ＸＥＰ₃、ＸＥＰ₄、ＹＥ
Ｐ₁、ＹＥＰ₂が形成されているのは、画素部２１の外
周縁に沿って形成されたギャップ制御領域４１、４２、
４３、４４の途切れ部分４０であるため、液晶装置用基
板ＡＭと対向基板ＯＰとのセルギャップの精度を低下さ
せることがない。しかも、これらの検査用の入出力信号
端子は、ギャップ制御領域よりも低く形成されているの
で、セルギャップの精度に何等影響されることがない。
また、検査用の入出力信号端子ＣＸ₁、ＣＸ₂、Ｃ
Ｘ₃、ＣＸ₄、ＴＸ₁、ＴＸ₂、ＸＥＰ₁、ＸＥＰ₂、
ＸＥＰ₃、ＸＥＰ₄、ＹＥＰ₁、ＹＥＰ₂は最終的には
シール層ＧＳで覆われ、液晶側や対向基板ＯＰから完全
に絶縁分離された状態になるので、これらの検査用の入
出力信号端子を介しての対向基板ＯＰと液晶装置用基板
ＡＭとの間の無用なショートの発生を防止できる。

【００４５】（液晶装置用基板の検査方法）このような
構成の液晶装置ＬＰの製造工程のうち、そのデータ線Ｘ
₁、Ｘ₂・・・のオープンやショートなどを検査する方
法を、図６を参照して説明する。

【００４６】本形態において、データ線Ｘのオープンや
ショートを検査する工程は、液晶装置ＬＰの製造工程の
途中工程、すなわち、検査用の入出力信号端子ＣＸ₁、
ＣＸ₂、ＣＸ₃、ＣＸ₄、およびＴＦＴ駆動用信号入力
端子ＴＸ₁、ＴＸ₂の表面側がシール層ＧＳで覆われず
に開放状態にあるうちに行われる。

【００４７】まず、データ線Ｘ₁、Ｘ₂・・・における
断線の有無を検査するには、画像信号線ＶＩＤ１〜ＶＩ
Ｄ６のいずれにもたとえばＤＣ５Ｖを印加する。この状
態で、データ線駆動回路２２および走査線駆動回路２３
を、液晶装置ＬＰで表示を行う場合と同様に駆動する。
この間、検査プローブを用いて検査用の入出力信号端子
ＴＸ₁からハイレベルの信号（ゲート電位）を検査用配
線ｃ₁を介してＴＦＴａ₁、ａ₂、ａ₃、ａ₄、
ａ_1+8N、ａ_2+8N、ａ_3+8N、ａ_4+8Nのゲートに供給する。
このとき、検査用の入出力信号端子ＴＸ₂からは、ロー
レベルの信号（ゲート電位）を検査用配線ｃ₂を介して
ＴＦＴａ₅、ａ₆、ａ₇、ａ₈、ａ_5+8N、ａ_6+8N、ａ
_7+8N、ａ_8+8Nのゲートに供給し、それらをオフ状態（高
インピーダンス状態）にしておく。このように設定して
おくと、Ｘ側シフトレジスタ回路２２１からのビット信
号Ｑ₁、Ｑ₂、Ｑ₃、Ｑ₄、Ｑ_1+8N、Ｑ_2+8N、Ｑ_3+8N、
Ｑ_4+8Nに対応して、サンプルホールド回路２２１の各ア
ナログスイッチＳ₁、Ｓ₂、Ｓ₃、Ｓ₄、Ｓ_1+8N、Ｓ
_2+8N、Ｓ_3+8N、Ｓ_4+8Nが順次オンし、画像信号線ＶＩＤ
１〜ＶＩＤ６の電位がデータ線Ｘ₁、Ｘ₂、Ｘ₃、
Ｘ₄、Ｘ_1+8N、Ｘ_2+8N、Ｘ_3+8N、Ｘ _4+8Nから検査用配線
ｂ₁、ｂ₂、ｂ₃、ｂ₄を介して検査用の入出力信号端
子ＣＸ₁、ＣＸ₂、ＣＸ₃、ＣＸ₄に時系列的に出力さ
れることになる。従って、検査用の入出力信号端子ＣＸ
₁、ＣＸ₂、ＣＸ₃、ＣＸ₄に検査プローブを当てて検
査信号を検出していくと、データ線Ｘ₁、Ｘ₂、Ｘ₃、
Ｘ₄、Ｘ_1+8N、Ｘ_2+8N、Ｘ_3+8N、Ｘ_4+8Nのオープンを検
査できる。すなわち、データ線Ｘ₁、Ｘ₂、Ｘ₃、
Ｘ₄、Ｘ₁₊ _8N、Ｘ_2+8N、Ｘ_3+8N、Ｘ_4+8Nのいずれかに断
線が生じていると、検査用の入出力信号端子ＣＸ₁、Ｃ
Ｘ₂、ＣＸ₃、ＣＸ₄から検出される検査用出力信号に
は、該当するデータ線Ｘに対応するタイミングで異常信
号が出現するので、いずれのデータ線Ｘに断線があるの
かを検出できる。なお、データ線Ｘ₅、Ｘ₆、Ｘ₇、Ｘ
₈、Ｘ_5+8N、Ｘ_6+8N、Ｘ_7+8N、Ｘ_8+8Nについてオープン
の有無を検査する際には、上記の設定とは逆に、検査用
の入出力信号端子ＴＸ₂からハイレベルの信号（ゲート
電位）を検査用配線ｃ₂を介してＴＦＴａ₅、ａ₆、ａ
₇、ａ₈、ａ_5+8N、ａ_6+8N、ａ_7+8N、ａ_8+8Nのゲートに
供給する。このとき、検査用の入出力信号端子ＴＸ₁か
らは、ローレベルの信号（ゲート電位）を検査用配線ｃ
₁を介してＴＦＴａ₁、ａ₂、ａ₃、ａ₄、ａ_1+8N、ａ
_2+8N、ａ_3+8N、ａ_4+8Nのゲートに供給し、それらをオフ
状態（高インピーダンス状態）にしておく。

【００４８】次に、隣り合うデータ線Ｘ間のショートの
有無を検査するには、画像信号線ＶＩＤ１〜ＶＩＤ６の
いずれにも電圧を印加しない。また、データ線駆動回路
２２および走査線駆動回路２３をオフ状態にしておく。
さらに、検査プローブを用いて検査用の入出力信号端子
ＴＸ₁、ＴＸ₂のいずれからもハイレベルの信号（ゲー
ト電位）を検査用配線ｃ₁、ｃ₂に印加して全てのＴＦ
Ｔａ₁、ａ₂、ａ₃・・・をオン状態（低インピーダン
ス状態）にしておく。この状態で、検査プローブを用い
て検査用の入出力信号端子ＣＸ₁、ＣＸ₃にハイレベル
の信号を印加し、検査用の入出力信号端子ＣＸ₂、ＣＸ
₄にローレベルの信号を印加して、これらの検査用の入
出力信号端子ＣＸ₁、ＣＸ₂、ＣＸ₃、ＣＸ₄に電流が
流れるか否かを検出する。ここで、隣合うデータ線Ｘ間
でショートがあれば、該当するデータ線Ｘに接続する検
査用の入出力信号端子ＣＸ₁、ＣＸ₂、ＣＸ₃、ＣＸ₄
から電流が検出されるので、いずれかのデータ線Ｘ間で
ショートが生じていることを検出できる。

【００４９】次に、データ線駆動回路２２に構成したサ
ンプルホールド回路２２４の漏れ電流を検査するには、
画像信号線ＶＩＤ１〜ＶＩＤ６のいずれにもたとえばＤ
Ｃ１２Ｖを印加する。この状態で、データ線駆動回路２
２および走査線駆動回路２３のいずれをもオフ状態とす
る。そして、検査プローブを用いて検査用の入出力信号
端子ＴＸ₁から入力する検査用信号をハイレベルとする
一方、検査用の入出力信号端子ＴＸ₂から入力する検査
用信号をローレベルとする。この状態で、検査用の入出
力信号端子ＣＸ₁、ＣＸ₂、ＣＸ₃、ＣＸ₄に検査プロ
ーブをあてて、これらの検査用の入出力信号端子Ｃ
Ｘ₁、ＣＸ₂、ＣＸ₃、ＣＸ₄から電流の検出を行え
ば、サンプルホールド回路のアナログスイッチＳ₁、Ｓ
₂、Ｓ₃、Ｓ₄、Ｓ_1+8N、Ｓ_2+8N、ａ_3+8N、ａ_4+8Nの漏
れ電流を検出できる。これに対して、検査用の入出力信
号端子ＴＸ₂から入力する検査用信号をハイレベルとす
る一方、検査用の入出力信号端子ＴＸ₁から入力する検
査用信号をローレベルにした状態で、検査用の入出力信
号端子ＣＸ₁、ＣＸ₂、ＣＸ₃、ＣＸ₄から電流の検出
を行えば、サンプルホールド回路２２４のアナログスイ
ッチＳ₅、Ｓ₆、Ｓ₇、Ｓ₈、Ｓ_5+8N、Ｓ_5+8N、
ａ_5+8N、ａ_5+8Nの漏れ電流を検出することができる。

【００５０】次に、検査回路７０の漏れ電流を検査する
には、画像信号線ＶＩＤ１〜ＶＩＤ６のいずれにもたと
えばＤＣ１２Ｖを印加する。また、データ線駆動回路２
２ではサンプルホールド回路２２４の全てのアナログス
イッチＳ₁、Ｓ₂、Ｓ₃、Ｓ₄・・・をオン状態にす
る。走査線駆動回路２３についてはオフ状態にしてお
く。この状態で、検査プローブを用いて検査用の入出力
信号端子ＴＸ₁、ＴＸ₂のいずれからもローレベルの信
号（ゲート電位）を検査用配線ｃ₁、ｃ₂を介して全て
のＴＦＴａ₁、ａ₂、ａ₃・・・のゲートに供給し、そ
れら全てをオフ状態（高インピーダンス状態）にしてお
く。この状態で、検査用の入出力信号端子ＣＸ₁、ＣＸ
₂、ＣＸ₃、ＣＸ₄に検査プローブを当てて、これらの
検査用の入出力信号端子ＣＸ₁、ＣＸ₂、ＣＸ₃、ＣＸ
₄から電流の検出を行えば、検査回路７０の漏れ電流を
検出することができる。

【００５１】また、データ線駆動回路２２のＸ側シフト
レジスタ回路２２１、および走査線駆動回路２３のＹ側
シフトレジスタ回路２３１について検査する場合には、
これらのシフトレジスタ回路にスタート信号ＤＸ、ＤＹ
およびクロック信号ＣＬＸ１〜ＣＬＸ４、その反転クロ
ック信号ＣＬＸ１バー〜ＣＬＸ４バー、ＣＬＹ、および
その反転クロック信号ＣＬＹバーを供給する。その結
果、Ｘ側シフトレジスタ回路２２１では、図７に示すよ
うに、わずかに位相のずれたクロック信号ＣＬＸ１〜Ｃ
ＬＸ４、およびその反転クロック信号ＣＬＸ１バー〜Ｃ
ＬＸ４バーに基づいて、４つの系列毎にシフトパルスが
生成されるので、その最終段に電気的に接続されている
検査用の入出力信号端子ＸＥＰ₁、ＸＥＰ₂、ＸＥ
Ｐ₃、ＸＥＰ₄に検査プローブを当てて、これらの検査
用の入出力信号端子ＸＥＰ₁、ＸＥＰ₂、ＸＥＰ₃、Ｘ
ＥＰ₄からの出力を監視すればよい。同様に、Ｙ側シフ
トレジスタ回路２３１についても、その最終段に電気的
に接続されている検査用の入出力信号端子ＹＥＰ₁、Ｙ
ＥＰ₂に検査プローブを当てて、これらの検査用の入出
力信号端子ＹＥＰ₁、ＹＥＰ₂からの出力を監視すれば
よい。

【００５２】（液晶装置用基板ＡＭの製造方法）本形態
に係る液晶装置用基板の製造方法を、図１１ないし図１
４を参照して説明する。これらの図は、本形態の液晶装
置用基板の製造方法を示す工程断面図であり、いずれの
図においても、その左側部分には図５のＡ−Ａ′線にお
ける断面（画素ＴＦＴ部の断面）、中央部分には図８の
Ｃ−Ｃ′線における断面（ギャップ制御領域の断面）、
右側部分には図８のＢ−Ｂ′線における断面（検査用の
入出力信号端子部の断面）を示してある。

【００５３】まず、図１１（Ａ）に示すように、ガラス
基板、たとえば無アリカリガラスや石英などからなる透
明な絶縁基板１０の表面に直接、あるいは絶縁基板１０
の表面に形成した下地保護膜（図示せず。）の表面全体
に、減圧ＣＶＤ法などにより厚さが約２００オングスト
ローム〜約２０００オングストローム、好ましくは約１
０００オングストロームのポリシリコン膜からなる半導
体膜１を形成した後、図１１（Ｂ）に示すように、それ
をフォトリソグラフィ技術を用いて、パターニングし、
画素ＴＦＴ部の側に島状の半導体膜１ａ（能動層）を形
成する。これに対して、ギャップ制御領域および検査用
の入出力信号端子の側では半導体膜１を完全に除去す
る。前記の半導体膜の形成は、アモルファスシリコン膜
を堆積した後、５００℃〜７００℃の温度で１時間〜７
２時間、好ましくは４時間〜６時間の熱アニールを施し
てポリシリコン膜を形成したり、ポリシリコン膜を堆積
した後、シリコンを打ち込み、非晶質化した後、熱アニ
ールにより再結晶化してポリシリコン膜を形成する方法
を用いてもよい。

【００５４】次に、図１１（Ｃ）に示すように、熱酸化
法などにより半導体膜１ａの表面に厚さが約５００オン
グストローム〜約１５００オングストロームのシリコン
酸化膜からなるゲート絶縁膜２を形成する。あるいは、
熱酸化膜を約５０オングストローム〜約１０００オング
ストローム、好ましくは３００オングストローム形成し
た後、全面にＣＶＤ法などによりシリコン酸化膜を約１
００オングストローム〜約１０００オングストローム、
好ましくは５００オングストローム堆積し、それらによ
りゲート絶縁膜２を形成してもよい。また、ゲート絶縁
膜２をさらに高耐圧化するためにシリコン窒化膜を用い
てもよい。

【００５５】次に、図１１（Ｄ）に示すように、ゲート
電極などを形成するためのポリシリコン膜３を絶縁基板
１０全面に形成した後、リンを熱拡散し、ポリシリコン
膜３を導電化する。または、リンをポリシリコン膜３の
成膜と同時に導入したドープトシリコン膜を用いてもよ
い。

【００５６】次に、ポリシリコン膜３をフォトリソグラ
フィ技術を用いて、図１２（Ａ）に示すようにパターニ
ングし、画素ＴＦＴ部の側にゲート電極３ａ（走査線
Ｙ）を形成する。これに対して、ギャップ制御領域の側
にはポリシリコン膜を下層側の配線層３ｃ（走査線Ｙ、
配線層４１１、４４１、４１３）として残し、検査用の
入出力信号端子部の側にはポリシリコン膜を検査用配線
３ｂ（検査用信号配線ｂ ₁、ｂ₂、ｂ₃、ｂ₄、ｃ₁、
ｃ₂）として残す。

【００５７】次に、図１２（Ｂ）に示すように、画素Ｔ
ＦＴ部および駆動回路のＮチャネルＴＦＴ部の側には、
ゲート電極３ａをマスクとして、約０．１×１０¹³／ｃ
ｍ²〜約１０×１０¹³／ｃｍ²のドーズ量で低濃度の不
純物イオン１００（リンイオン等）の打ち込みを行い、
画素ＴＦＴ部の側には、ゲート電極３ａに対して自己整
合的に低濃度のソース領域１ｂ、および低濃度のドレイ
ン領域１ｃを形成する。ここで、ゲート電極３ａの真下
に位置しているため、不純物イオン１００が導入されな
かった部分は半導体膜１ａのままのチャネル領域とな
る。このようにしてイオン打ち込みを行った際には、ゲ
ート電極３ａとして形成されていたポリシリコン、ギャ
ップ制御領域において下層側の配線層３ｃとして形成さ
れていたポリシリコン、および検査用の入出力信号端子
部の検査用配線３ｂとして形成されていたポリシリコン
膜にも不純物が導入されるので、それらはさらに導電化
することになる。

【００５８】次に、図１２（Ｃ）に示すように、画素Ｔ
ＦＴ部では、ゲート電極３ａより幅の広いレジストマス
ク１０２を形成して高濃度の不純物イオン１０１（リン
イオン等）を約０．１×１０¹⁵／ｃｍ²〜約１０×１０
¹⁵／ｃｍ²のドーズ量で打ち込み、高濃度のソース領域
１ｄおよびドレイン領域１ｅを形成する。

【００５９】これらの不純物導入工程に代えて、低濃度
の不純物の打ち込みを行わずにゲート電極３ａより幅の
広いレジストマスク１０２を形成した状態で高濃度の不
純物（リンイオン等）を打ち込み、オフセット構造のソ
ース領域およびドレイン領域を形成してもよい。また、
ゲート電極３ａの上に高濃度の不純物（リンイオン等）
を打ち込んで、セルフアライン構造のソース領域および
ドレイン領域を形成してもとよいことは勿論である。

【００６０】また、図示を省略するが、周辺駆動回路の
ＰチャネルＴＦＴ部を形成するために、前記画素部およ
びＮチャネルＴＦＴ部をレジストで被覆保護て、ゲート
電極をマスクとして、約０．１×１０¹⁵／ｃｍ²〜約１
０×１０¹⁵／ｃｍ²のドーズ量でボロンイオン等を打ち
込むことにより、自己整合的にＰチャネルのソース・ド
レイン領域を形成する。なお、ＮチャネルＴＦＴ部の形
成時と同様に、ゲート電極をマスクとして、約０．１×
１０¹³／ｃｍ²〜約１０×１０¹³／ｃｍ²のドーズ量で
低濃度の不純物（ボロンイオン等）を導入して、ポリシ
リコン膜に低濃度領域を形成した後、ゲート電極よりの
幅の広いマスクを形成して高濃度の不純物（ボロンイオ
ン等）を約０．１×１０¹⁵／ｃｍ²〜約１０×１０¹⁵／
ｃｍ²のドーズ量で打ち込み、ＬＤＤ構造（ライトリー
・ドープト・ドレイン構造）のソース領域およびドレイ
ン領域を形成してもよい。また、低濃度の不純物の打ち
込みを行わずに、ゲート電極より幅の広いマスクを形成
した状態で高濃度の不純物（ボロンイオン等）を打ち込
み、オフセット構造のソース領域およびドレイン領域を
形成してもよい。これらのイオン打ち込み工程によっ
て、ＣＭＯＳ化が可能になり、周辺駆動回路の同一基板
内への内蔵化が可能となる。

【００６１】次に、図１３（Ａ）に示すように、ゲート
電極３ａ、下層側の配線層３ｃ、および検査用配線３ｂ
の表面側にＣＶＤ法などによりたとえば８００℃程度の
温度条件下で厚さが約５０００オングストローム〜約１
５０００オングストロームのＮＳＧ膜（ボロンやリンを
含まないシリケートガラス膜）などからなる第１の層間
絶縁膜４を形成する。

【００６２】次に、図１３（Ｂ）に示すように、フォト
リソグラフィ技術を用いて、画素ＴＦＴ部の側では第１
の層間絶縁膜４のうち、ソース領域１ｄに対応する部分
にコンタクトホール５ａをそれぞれ形成する。

【００６３】次に、図１３（Ｃ）に示すように、第１の
層間絶縁膜４の表面側に、ソース電極を構成するための
アルミニウム膜６をスパッタ法などで形成する。アルミ
ニウムなどの金属膜の他に、金属シリサイド膜や金属合
金膜を用いてもよい。

【００６４】次に、図１３（Ｄ）に示すように、フォト
リソグラフィ技術を用いて、アルミニウム膜６をパター
ニングし、画素ＴＦＴ部では、データ線Ｘの一部として
ソース電極６ａを形成する。併せて、ギャップ制御領域
の側では上層側の配線層６ｃ（データ線Ｘ、配線層４１
２、４２１、４３１、４４２）を形成する。なお、検査
用の入出力信号端子部の側ではアルミニウム膜６を完全
に除去する。

【００６５】次に、図１４（Ａ）に示すように、ソース
電極６ａおよび上層側の配線層６ｃの表面側に、ＣＶＤ
法などによりたとえば４００℃程度の温度条件下で厚さ
が約５００オングストローム〜約１５０００オングスト
ロームのＢＰＳＧ膜（ボロンやリンを含むシリケートガ
ラス膜）と、約１００オングストローム〜約３０００オ
ングストロームのＮＳＧ膜の少なくとも２層を含む第２
の層間絶縁膜７を形成する。

【００６６】次に、図１４（Ｂ）に示すように、画素Ｔ
ＦＴ部の側では、フォトリソグラフィ技術およびドライ
エッチング法などを用いて、第２の層間絶縁膜７および
第１の層間絶縁膜４のうち、ドレイン領域１ｅに対応す
る部分に第２のコンタクトホール８ａを形成する。ま
た、検査用信号入力端子部の側では、第２の層間絶縁膜
７および第１の層間絶縁膜４に大きなコンタクトホール
８ｂを形成し、検査用配線３ｂを露出させる。

【００６７】次に、図１４（Ｃ）に示すように、第２の
層間絶縁膜７の表面側に、ドレイン電極を構成するため
の厚さが約４００オングストローム〜約２０００オング
ストロームのＩＴＯ膜９（ＩｎｄｉｕｍＴｉｎＯｘ
ｉｄｅ）をスパッタ法などで形成した後、図１４（Ｄ）
に示すように、フォトリソグラフィ技術を用いて、ＩＴ
Ｏ膜９をパターニングし、画素ＴＦＴ部には画素電極９
ａを形成する。また、検査用信号入力端子部では、検査
用信号入力端子９ｂ（検査用の入出力信号端子ＣＸ₁、
ＣＸ₂、ＣＸ₃、ＣＸ₄、ＴＸ₁、ＴＸ₂、ＸＥＰ₁、
ＸＥＰ₂、ＸＥＰ₃、ＸＥＰ₄、ＹＥＰ₁、ＹＥＰ₂）
を形成する。ここで、画素電極９ａとしては、ＩＴＯ膜
に限らず、ＳｎＯ_X膜やＺｎＯ_X膜などの高融点の金属
酸化物などからなる透明電極材料を使用することも可能
であり、これらの材料であれば、コンタクトホール内で
のステップカバレージも実用に耐えるものである。

【００６８】このようにして液晶装置用基板ＡＭを製造
した後は、前記の検査工程を行い、この検査工程を終え
た後に、シール層ＧＳを構成すべきポリイミドなどのシ
ール材を印刷などの方法によって形成するシール層形成
工程、液晶装置用ＡＭと対向基板ＯＰとを貼り合わせる
貼り合わせ工程、液晶装置用基板ＡＭと対向基板ＯＰと
の間に液晶封入孔２４１から液晶を封入する液晶封入工
程、この液晶封入孔２４１を封止材２４２で塞ぐ封止工
程などを順次行って、液晶装置１を形成する。従って、
検査工程が終了した後には検査用信号入力端子９ｂがシ
ール層ＧＳで覆われることになるが、これらの検査用信
号入力端子９ｂは検査工程に用いる他に使用することが
ないので、検査用信号入力端子９ｂをシール層ＧＳの下
層側に埋め込んでも差し支えない。

【００６９】ここで、検査用信号入力端子９ｂはＩＴＯ
膜なので、検査工程において検査用信号入力端子９ｂに
検査用プローブを当てても、検査用信号入力端子９ｂの
表面に傷が付いて端子表面に突起が形成されるというこ
とがない。かかる突起がシール層ＧＳを突き破って対向
基板ＯＰに触れると、液晶装置用基板ＡＭと対向基板Ｏ
Ｐとの間でショートが発生するおそれがあるが、本形態
では、検査用信号入力端子９ｂには硬いＩＴＯ膜を用い
たので、このような不具合が発生しない。

【００７０】なお、検査用プローブを当てても傷付かな
いものであれば、検査用信号入力端子９ｂについてはＩ
ＴＯ膜に限らず、クロム膜、チタン膜、あるいはタンタ
ル膜などの金属膜、あるいはその合金膜であってもよ
い。この場合に、このような金属膜がデータ線Ｘ、走査
線Ｙ、または各画素ＰＸの画素スイッチング用のＴＦＴ
６０に用いられておれば、それらの形成工程を兼用して
成膜すれば、製造コストを低減することができる。ま
た、検査用信号入力端子９ｂを構成するクロム膜、チタ
ン膜、あるいはタンタル膜などの金属膜をデータ線Ｘ、
走査線Ｙ、または各画素ＰＸの画素スイッチング用のＴ
ＦＴ６０の形成工程とは別の工程で成膜してもよい。

【００７１】（製造方法の改良例）上記形態では、図１
３（Ａ）に示すように、ポリシリコン膜３をパターニン
グして、それを導電化したものを検査用の入出力信号端
子部において検査用配線３ｂ（検査用信号配線ｂ₁、ｂ
₂、ｂ₃、ｂ₄、ｃ₁、ｃ₂）として用いたが、検査用
配線３ｂについては、データ線Ｘと同時形成されたアル
ミニウム膜を利用してもよい。但し、検査用配線３ｂを
構成するアルミニウム膜と、検査用の入出力信号端子９
ｂを構成するＩＴＯ膜とは電気的な接続が悪い。そこ
で、本例では、図１５（Ａ）に示す工程までは、図１３
（Ａ）を参照して説明した工程までと同様に行い、図１
５（Ｂ）に示すように、第１の層間絶縁膜４にコンタク
トホール５ａを形成する際に、併せて、検査用の入出力
信号端子部の側にもコンタクトホール５ｂを形成する。
そして、図１５（Ｃ）に示すように、第１の層間絶縁膜
４の表面側に、データ線（ソース電極）を構成するため
のアルミニウム膜６をスパッタ法などで形成した後、図
１５（Ｄ）に示すように、フォトリソグラフィ技術を用
いて、アルミニウム膜６をパターニングする際に、検査
用入出力端子部の側にもアルミニウム膜６を検査用信号
配線６ｂとして残す。

【００７２】それ以降は、前記の形態に関して図１４
（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）を参照して説明した工
程と同様に、まず、第２の層間絶縁膜７および第１の層
間絶縁膜４に大きなコンタクトホール８ｂを形成して、
検査用配線３ｂを露出させる（図１６（Ａ）、（Ｂ）参
照。）。次に、図１６（Ｃ）に示すように、第２の層間
絶縁膜７の表面側に、ドレイン電極を構成するための厚
さが約４００オングストローム〜約２０００オングスト
ロームのＩＴＯ膜９をスパッタ法などで形成した後、図
１６（Ｄ）に示すように、フォトリソグラフィ技術を用
いて、ＩＴＯ膜９をパターニングし、検査用信号入力端
子９ｂ（検査用の入出力信号端子ＣＸ₁、ＣＸ₂、ＣＸ
₃、ＣＸ₄、ＴＸ₁、ＴＸ₂、ＸＥＰ₁、ＸＥＰ₂、Ｘ
ＥＰ₃、ＸＥＰ₄、ＹＥＰ₁、ＹＥＰ₂）を形成する。

【００７３】このように構成すれば、ポリシリコン膜か
らなる検査用配線３ｂに対してアルミニウム膜からなる
検査用配線６ｂを設けた２層構造になるので、電気的な
特性が向上する。しかも、アルミニウム膜からなる検査
用配線３ｂは、ポリシリコン膜からなる検査用配線３ｂ
を介して、ＩＴＯ膜からなる検査用の入出力信号端子９
ｂに電気的に接続しているので、アルミニウム膜とＩＴ
Ｏ膜との電気的な接続が悪いという問題が表面化しな
い。

【００７４】（液晶装置の使用例）上記実施の形態に係
る液晶装置を透過型で構成した場合の電子機器への使用
例を、図１７ないし図２１を参照して説明する。

【００７５】上記形態の液晶装置を用いて構成される電
子機器は、図１７のブロック図に示すように、表示情報
出力源１０００、表示情報処理回路１００２、表示駆動
装置１００４、液晶装置１００６、クロック発生回路１
００８、および電源回路１０１０を含んで構成される。
表示情報出力源１０００は、ＲＯＭ、ＲＡＭなどのメモ
リ、画像信号などを同調して出力する同調回路などを含
んで構成され、クロック発生回路１００８からのクロッ
ク信号に基づいて表示情報を処理して出力する。この表
示情報出力回路１００２は、たとえば増幅・極性反転回
路、相展開回路。ローテーション回路、ガンマ補正回
路、あるいはクランプ回路等を含んで構成され、液晶装
置１００６を駆動する。電源回路１０１０は、上述の各
回路に電力を供給する。

【００７６】このような構成の電子機器としては、図１
８に示す液晶プロジェクタ、図１９に示すマルチメディ
ア対応のパーソナルコンピュータ（ＰＣ）、およびエン
ジニアリング・ワークステーション（ＥＷＳ）、図２０
に示すページャ、あるいは携帯電話、ワードプロセッ
サ、テレビ、ビューファインダ型またはモニタ直視型の
ビデオテープレコーダ、電子手帳、電子卓上計算機、カ
ーナビゲーション装置、ＰＯＳ端末、タッチパネルを備
える装置などを挙げることができる。

【００７７】図１８に示す投写型表示装置は、液晶装置
をライトバルブとして用いた投写型プロジェクタであ
り、たとえば３枚プリズム方式の光学系を用いている。
図１８において、液晶プロジェクタ１１００では、白色
光源のランプユニット１１０２から出射された投写光が
ライトガイド１１０４の内部で、複数のミラー１１０６
および２枚のダイクロイックミラー１１０８によって、
Ｒ、Ｇ、Ｂの３原色に分離され（光分離手段）、それぞ
れの色の画像を表示する３枚の液晶装置１１１０Ｒ、１
１１０Ｇ、１１１０Ｂに導かれる。そして、それぞれの
液晶装置１１１０Ｒ、１１１０Ｇ、１１１０Ｂによって
変調された光は、ダイクロイックプリズム１１１２（光
合成手段）に３方向から入射される。ダイクロイックプ
リズム１１１２では、レッドＲおよびブルーＢの光が９
０°曲げられ、グリーンＧの光は直進するので、各色の
光が合成され、投写レンズ１１１４を通してスクリーン
などにカラー画像が投写される。

【００７８】図１９に示すパーソナルコンピュータ１２
００は、キーボード１２０２を備える本体部１２０４
と、液晶装置１２０６（液晶表示画面）とを有する。

【００７９】図２０に示すページャ１３００は、金属製
のフレーム１３０２内に、液晶装置用基板１３０４、バ
ックライト１３０６ａを備えたライトガイド１３０６、
回路基板１３０８、第１および第２のシールド板１３１
０、１３１２、２つの弾性電導体１３１４、１３１６、
およびフィルムキャリヤテープ１３１８を有する。２つ
の弾性電導体１３１４、１３１６、およびフィルムキャ
リヤテープ１３１８は、液晶装置用基板１３０４と回路
基板とを接続するものである。

【００８０】ここで、液晶装置用基板１３０４は、２枚
の透明基板１３０４ａ、１３０４ｂの間に液晶を封入し
たもので、これにより少なくともドットマトリクス型の
液晶装置が構成される。一方の透明基板には図２１に示
す駆動回路１００４、あるいはこれに加えて表示情報処
理回路１００２を構成することができる。液晶装置用基
板１３０４に搭載されない回路は、液晶装置用基板１３
０４の外付け回路とされ、図２０に示す例であれば、回
路基板１３０８に搭載できる。

【００８１】図２０はページャの構成を示すものである
から、液晶装置用基板１３０４以外に回路基板１３０８
が必要であるが、電子機器用の一部品として液晶装置が
使用される場合であって、透明基板上に表示駆動回路が
搭載される場合には、その液晶装置としての最小単位は
液晶装置用基板１３０４である。あるいは、液晶装置用
基板１３０４を筐体としての金属フレーム１３０２に固
定したものを、電子機器用の一部品である液晶装置とし
て用いることもできる。これらに代えて、図２１に示す
ように、液晶装置用基板１３０４を構成する２枚の透明
基板１３０４ａ、１３０４ｂの一方に、金属の導電膜が
形成されたポリイミドテープ１３２２にＩＣチップ１３
２４を実装したＴＣＰ（ＴａｐｅＣａｒｒｉｅｒＰ
ａｃｋａｇｅ）１３２０を接続して、電子接続用の一部
品である液晶装置として使用することもできる。

【００８２】なお、本発明は上記実施例に限定されるこ
となく、配線層形成領域にシール層を形成するという本
発明の要旨の範囲内で種々変形した形態で実施が可能で
ある。

【００８３】

【発明の効果】以上のとおり、本発明に係る液晶装置に
おいては、液晶装置用基板におけるシール層の下層側に
は、画素部の外周縁に沿って形成されたギャップ制御領
域の途切れ部分に検査用の入出力信号端子が形成されて
いることに特徴を有する。従って、本発明によれば、検
査用の入出力信号端子は、液晶装置の完成後は使用しな
いので、シール層の下層側に形成することにより、デッ
ドスペースであったシール層の形成領域を有効利用でき
る。従って、検査用の入出力信号端子が占有していた部
分を省くことができるので、液晶装置用基板を大型化せ
ずに、かつ、画素部やシール層が占めている部分を縮小
することなく、駆動回路の形成領域を拡張することがで
きる。それ故、駆動回路に対しては大規模回路の導入な
どを行うことができる。また、周辺部分が狭い液晶装置
を構成することができる。しかも、検査用の入出力信号
端子の形成によって、シール層の形成領域に凹凸が形成
されても、これらの検査用の入出力信号端子が形成され
ているのは、画素部の外周縁に沿って形成されたギャッ
プ制御領域の途切れ部分であるため、液晶装置用基板と
対向基板とのセルギャップは、ギャップ制御領域によっ
て高い精度で確保できる。また、検査用の入出力信号端
子は最終的にはシール層で覆われ、液晶側や対向基板か
ら完全に絶縁分離された状態になるので、検査用の入出
力信号端子を介しての対向基板と液晶装置用基板との間
の無用なショートの発生を防止できる。

【００８４】本発明において、表示画面見切り用のブラ
ックマトリクスに重なる領域に検査回路を形成した場合
には、シール層の周辺部分において検査回路が占有して
いたスペースを省くことができるので、駆動回路の形成
領域を拡張することができる。また、表示画面見切り用
のブラックマトリクスに重なる領域は、従来、デッドス
ペースであり、そこに検査回路を形成したので、画素部
やシール層が占めている部分を縮小する必要はない。

【００８５】本発明において、信号配線をシール層より
も基板外周側を通すように構成した場合には、シール層
の形成領域に凹凸が形成されるのを防ぐことができるの
で、液晶装置用基板と対向基板とのセルギャップを制御
しやすいという利点がある。

【図面の簡単な説明】

【図１】本発明を適用した液晶装置の平面図である。

【図２】図１のＨ−Ｈ′線における断面図である。

【図３】図１に示す液晶装置に用いた液晶装置用基板の
構成を示すブロック図である。

【図４】図３に示す液晶装置用基板に構成した画素の等
価回路図である。

【図５】図３に示す液晶装置用基板に構成した画素の拡
大図である。

【図６】図３に示す液晶装置用基板に構成した検査回路
などの等価回路図である。

【図７】図３に示す液晶装置用基板に構成したデータ線
駆動回路で生成されるパルスのタイミングチャートであ
る。

【図８】図１に示す液晶装置のコーナー部分付近ＡＡの
拡大図である。

【図９】図１に示す液晶装置のコーナー部分付近ＢＢの
拡大図である。

【図１０】図１に示す液晶装置のコーナー部分付近ＢＢ
の別の拡大図である。

【図１１】図３に示す液晶装置用基板の製造方法を示す
工程断面図である。

【図１２】図３に示す液晶装置用基板の製造方法におい
て、図１１に示す工程に続いて行う各工程の工程断面図
である。

【図１３】図３に示す液晶装置用基板の製造方法におい
て、図１２に示す工程に続いて行う各工程の工程断面図
である。

【図１４】図３に示す液晶装置用基板の製造方法におい
て、図１３に示す工程に続いて行う各工程の工程断面図
である。

【図１５】図３に示す液晶装置用基板の別の製造方法に
おいて、図１４に示す工程に代えて行う各工程の工程断
面図である。

【図１６】図３に示す液晶装置用基板の別の製造方法に
おいて、図１５に示す工程に続いて行う各工程の工程断
面図である。

【図１７】本発明を適用した液晶装置を用いた電子機器
のブロック図である。

【図１８】本発明を適用した液晶装置を用いた投写型表
示装置の光学系を示す説明図である。

【図１９】本発明を適用した液晶装置を用いたパーソナ
ルコンピュータの説明図である。

【図２０】本発明を適用した液晶装置を用いたページャ
の説明図である。

【図２１】図２０のページャに用いた液晶表示基板の説
明図である。

【符号の説明】

２１画素部２２データ線駆動回路２３走査線駆動回路２５実装端子２６額縁領域２８、２９信号配線４０ギャップ制御領域の途切れ部分４１、４２、４３、４４ギャップ制御領域６０画素スイッチング用のＴＦＴ２１０画素部のコーナー部分２２１Ｘ側シフトレジスタ回路２２４サンプルホールド回路ＡＭ液晶装置用基板ＢＭ１ブラックマトリクスＢＭ２表示画面見切り用のブラックマトリクスＣＸ₁、ＣＸ₂、ＣＸ₃、ＣＸ₄ 検査用の入出力信号
端子ＧＳシール層ＬＣ液晶ＬＰ液晶装置ＯＰ対向基板ＰＸ画素Ｑ₁、Ｑ₂、Ｑ₃・・・ビット信号Ｓ₁、Ｓ₂、Ｓ₃・・・アナログスイッチＴＸ₁、ＴＸ₂ 検査用の入出力信号端子ＶＩＤ１〜ＶＩＤ６画像信号線Ｘ（Ｘ₁、Ｘ₂・・・）データ線ＸＥＰ₁、ＸＥＰ₂、ＸＥＰ₃、ＸＥＰ₄ 検査用の入
出力信号端子Ｙ（Ｙ₁、Ｙ₂・・・）走査線ＹＥＰ₁、ＹＥＰ₂検査用の入出力信号端子ａ₁、ａ₂・・・検査用ＴＦＴ（検査用スイッチング回
路）ｂ₁、ｂ₂、ｂ₃、ｂ₄ 検査用信号配線ｃ₁、ｃ₂ 検査用信号配線

Claims

【特許請求の範囲】

【請求項１】複数のデータ線および複数の走査線によ
ってマトリクス状に形成された複数の画素からなる画素
部と、該画素部の外側領域のうち前記データ線の少なく
とも一方端側に形成されたデータ線駆動回路と、前記画
素部の外側領域のうち前記走査線の少なくとも一方側に
形成された走査線駆動回路とを備える液晶装置用基板
と、該液晶装置用基板に対向配置される対向基板と、前
記画素部と前記データ線駆動回路および前記走査線駆動
回路との間に前記画素部の外周縁に沿って、且つ前記対
向基板と前記液晶装置用基板との間に形成されたギャッ
プ材含有のシール層とを有する液晶装置であって、前記液晶装置用基板における前記シール層の下層側に
は、前記画素部のコーナー部に途切れ部分をもって当該
画素部の外周縁に沿って形成されたギャップ制御領域
と、該ギャップ制御領域の前記途切れ部分に形成された
入出力信号端子とを備えていることを特徴とする液晶装
置。
【請求項２】請求項１において、前記対向基板には、
前記シール層の内周縁に沿って表示画面見切り用のブラ
ックマトリクスが形成され、前記液晶装置用基板側には、前記画素部に対して前記デ
ータ線駆動回路とは反対側の領域で前記表示画面見切り
用のブラックマトリクスに重なる領域に、前記入出力信
号端子との間で検査用信号を入出力する検査回路を備え
ていることを特徴とする液晶装置。
【請求項３】請求項１または２において、前記走査線
の両端側に形成された２つの走査線駆動回路を電気的に
接続する信号配線、実装端子から前記データ線駆動回路
に延在する信号配線、および実装端子から前記走査線駆
動回路に延在する信号配線は、いずれも前記シール層よ
りも基板外周側を通っていることを特徴とする液晶装
置。
【請求項４】請求項１ないし３のいずれかにおいて、
前記入出力信号端子は、前記データ線、前記走査線、ま
たは前記各画素の画素スイッチング用の薄膜トランジス
タを形成する工程の一部を兼用して形成された導電膜か
らなることを特徴とする液晶装置。
【請求項５】請求項４において、前記入出力信号端子
は、前記薄膜トランジスタのドレイン電極である画素電
極と同時形成されたＩＴＯ膜からなることを特徴とする
液晶装置。
【請求項６】請求項１ないし３のいずれかにおいて、
前記入出力信号端子は、クロム膜、チタン膜、およびタ
ンタル膜からなる群から選ばれた金属膜、あるいはその
合金からなることを特徴とする液晶装置。
【請求項７】請求項１ないし６のいずれかにおいて、
前記入出力信号端子は、前記データ線および前記走査線
のうちの少なくとも一方の信号配線のオープンまたはシ
ョートを検出するための信号を入出力するための信号線
検査用端子であることを特徴とする液晶装置。
【請求項８】請求項１ないし６のいずれかにおいて、
前記入出力信号端子は、前記データ線駆動回路に構成さ
れたサンプルホールド回路のリーク電流を検出するため
の信号を出力するためのサンプルホールド回路検査用端
子であることを特徴とする液晶装置。
【請求項９】請求項１ないし６のいずれかにおいて、
前記入出力信号端子は、前記データ線駆動回路および前
記走査線駆動回路のうちの少なくとも一方の駆動回路に
構成されているシフトレジスタ回路から出力された信号
を検出するためのシフトレジスタ回路検査用端子である
ことを特徴とする液晶装置。