JPH11126824A - パターン設計方法 - Google Patents

パターン設計方法

Info

Publication number
JPH11126824A
JPH11126824A JP28976797A JP28976797A JPH11126824A JP H11126824 A JPH11126824 A JP H11126824A JP 28976797 A JP28976797 A JP 28976797A JP 28976797 A JP28976797 A JP 28976797A JP H11126824 A JPH11126824 A JP H11126824A
Authority
JP
Japan
Prior art keywords
pattern
line width
length
bent
design
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP28976797A
Other languages
English (en)
Other versions
JP3286225B2 (ja
Inventor
Toshiya Kotani
敏也 小谷
Soichi Inoue
壮一 井上
Shoji Sanhongi
省次 三本木
Kazuko Yamamoto
和子 山元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP28976797A priority Critical patent/JP3286225B2/ja
Priority to US09/176,109 priority patent/US6249900B1/en
Publication of JPH11126824A publication Critical patent/JPH11126824A/ja
Application granted granted Critical
Publication of JP3286225B2 publication Critical patent/JP3286225B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes

Abstract

(57)【要約】 【課題】 補助パターン等を設けることなく設計パター
ンに忠実な転写パターンを形成することができ、データ
量の増大を招くことなく仕上がりパターンの寸法精度向
上をはかる。 【解決手段】 LSIパターンを設計する方法におい
て、パターン設計に先立って、屈曲している設計パター
ンを分割して得られる矩形の長さBと線幅Wをパラメー
タとし、矩形の長さBに対して所望の線幅Wが得られる
線幅Cを補正値としてテーブル化しておき、パターン設
計に際して、まず線分の長さの上限値Bmaxを決め、屈
曲している設計パターンの線分のうちで長さが上限値B
max より短い線分を抽出し、次いで抽出された線分を含
む矩形4を抽出し、次いで抽出された矩形4の線幅Wを
テーブルを参照して線幅Cに補正する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、マスクやウェハ等
の上に形成するLSIパターンの設計方法に係わり、特
に素子領域上で多用される屈曲パターンの改良をはかっ
たパターン設計方法に関する。
【0002】
【従来の技術】近年の半導体製造技術の進歩は目覚まし
く、最小加工寸法0.35μmサイズの半導体が量産さ
れるようになってきた。このような微細化は光リソグラ
フィ技術と呼ばれる微細パターン形成技術の飛躍的な進
歩により実現されている。
【0003】光リソグラフィ工程では、LSIの設計パ
ターンからマスクを作成し、このマスクに光を照射し、
投影光学系にてウェハ上に塗布されているレジストを感
光させ、この感光分布に従ってレジストを現像し、ウェ
ハ上にレジストパターンを形成する。そして、このリソ
グラフィ工程によって形成されたレジストパターンをマ
スクにして下地をエッチングすることによって、LSI
パターンがウェハ上に転写形成されることになる。
【0004】パターンサイズが露光装置の限界解像力に
比べて十分大きい時代には、ウェハ上に形成したいLS
Iのパターンの平面形状がそのまま設計パターンとして
描かれる。従って、設計パターンに忠実なマスクを作成
し、そのマスクをウェハ上に転写し、下地をエッチング
することによって略設計通りのパターンがウェハ上に形
成できた。しかし、パターンの微細化が進むにつれて、
LSI設計図通りに作成したマスクでは、投影露光系に
おける回折光のけられによる影響等でウェハ上に形成さ
れるパターンが設計パターンと異なってしまい、それに
伴う弊害が顕著になり始めている。
【0005】例えば、素子領域上のゲートパターンには
屈曲パターンが数多く存在するが、このような屈曲パタ
ーンをウェハ上に転写すると光近接効果によってパター
ンがなまり、その結果屈曲部に対応した位置での仕上が
り線幅が設計寸法より太くなってしまう。
【0006】図8に、従来方法で屈曲パターンを形成す
るときの設計図(a)、マスク設計図(b)、仕上がり
パターンの平面図(c)を示す。この図に示すように、
屈曲部に対応した位置での仕上がり線幅W´が所望寸法
Wより太くなるために、素子の動作速度,しきい電圧
値,及びソース・ドレイン電流値などの動的特性にばら
つきが生じてしまう。また、屈曲パターンの傍にコンタ
クトホールが存在する場合には、コンタクトホールとゲ
ートとが接触し、絶縁不良を起こすこともあり得る。
【0007】このような弊害を無くすために、設計パタ
ーンの角部などに微小な補助パターンを付加して、従来
の設計パターンとは異なるマスク設計図を作成し、この
マスク設計図に従ってマスクを作成する方法が提案され
ている(特開平6−242595号公報,特公昭62−
7353号公報)。図9に、この方法により屈曲パター
ンを形成する時の設計図(a)、マスク設計図(b)、
仕上がりパターンの平面図(c)を示す。
【0008】しかしながら、この種の方法にあっては次
のような問題があった。即ち、図9(b)に示すよう
に、屈曲パターンの角部に微小な補助パターンを付加す
ると、マスク設計図のデータ量が膨大になってしまう。
設計データは光露光マスク作成用の描画データに変換さ
れており、様々な図形の集合体として表されている。そ
のため、補助パターンの付加により図形数が増加してデ
ータ量が膨大になると、コンピュータによる処理に時間
が掛かり、またマスク描画に要する時間も増大してしま
う。
【0009】さらに、補助パターンの大きさを精度良く
制御することも非常に困難になる。何故なら、マスク描
画で用いる電子線やレーザ光は円形のビームであるた
め、補助パターンの角部は丸みを持ってしまう。そのた
め、補助パターンの寸法が数10nm程度と非常に小さ
い場合には、その角部での丸まりが転写パターンの形状
に大きく影響する。その結果、設計データ上での補助パ
ターンの寸法と転写された補助パターンの寸法とが変わ
ってくるため、期待されただけの補正効果を得ることが
困難になる。
【0010】その上、ロジック製品などでは、ゲート層
には孤立パターンから密集パターンまで非常に様々なパ
ターンがあるため、それらパターンからの回折光が屈曲
パターンに与える影響も考える必要がある。しかし、そ
れぞれのパターンに応じた補助パターンの大きさを決め
ることは非常に困難であり、かつ多大な労力が必要とな
る。
【0011】
【発明が解決しようとする課題】このように従来、屈曲
パターンを精度良く形成するために、設計パターンの角
部などに微小な補助パターンを付加することは、マスク
設計図のデータ量の増大を招く。このため、コンピュー
タによる処理に多大な時間が掛かり、またマスク描画に
要する時間も増大してしまう。さらに、補助パターンの
大きさを精度良く制御することも非常に困難であった。
【0012】本発明は、上記の事情を考慮して成された
もので、その目的とするところは、補助パターン等を設
けることなく設計パターンに忠実な転写パターンを形成
することができ、データ量の増大を招くことなく仕上が
りパターンの寸法精度向上をはかり得るパターン形成方
法を提供することにある。
【0013】
【課題を解決するための手段】 (構成)上記課題を解決するために本発明は、次のよう
な構成を採用している。即ち本発明は、LSI等のパタ
ーンを設計する方法において、屈曲している設計パター
ンを分割して得られる単位図形の長さBと線幅Wをパラ
メータとし、単位図形の長さBに対して所望の線幅Wが
得られる線幅Cを補正値としてテーブル化しておく工程
と、線分の長さの上限値Bmax を決める工程と、屈曲し
ている設計パターンの線分のうちで長さが上限値Bmax
より短い線分を抽出する工程と、抽出された線分を含む
単位図形を抽出する工程と、抽出された単位図形の線幅
Wを前記テーブルを参照して線幅Cに補正する工程とを
含むことを特徴とする。
【0014】また本発明は、LSI等のパターンを設計
する方法において、屈曲している設計パターンを分割し
て得られる単位図形の長さBと線幅Wをパラメータと
し、単位図形の長さBに対して所望の線幅Wが得られる
線幅Cを補正値としてテーブル化しておく工程と、線分
の長さの上限値Bmax を決める工程と、屈曲している設
計パターンの線分のうち、長さが上限値Bmax より短
く、かつ所定精度よりも高い精度が要求される領域上に
ある線分を抽出する工程と、抽出された線分を含む単位
図形を抽出する工程と、抽出された単位図形の線幅Wを
前記テーブルを参照して線幅Cに補正する工程とを含む
ことを特徴とする。
【0015】ここで、本発明の望ましい実施態様として
は次のものがあげられる。 (1) テーブル化する工程として、屈曲している設計パタ
ーンを分割して得られる単位図形の長さBを変え、各々
の長さBに対して線幅Wでパターンを設計した時に実際
に得られる仕上がりパターンの線幅W´をそれぞれ求
め、各ずれ量W−W´=ΔWを基に単位図形の長さBと
線幅Wをパラメータとして、単位図形の長さBに対して
所望の線幅Wが得られる線幅C=W+mΔW(但しm
は、露光波長λ,投影光学系の開口数N,線幅W,及び
パターンピッチにより決まる0.2〜1.0の定数)を
補正値としてテーブル化する。
【0016】(2) テーブル化する工程として、屈曲部の
成す角度θが0°<θ≦90°であるとき、屈曲パター
ンの線分長さのsin成分Bと、さらに屈曲部の角度θ
によって規定される線幅Cの補正寸法をテーブル化す
る。
【0017】(3) 単位図形は矩形であり、該矩形の長辺
を長さB、短辺を線幅Wとしてパターン設計する。 (4) 設計パターンは、フォトマスク上に形成すべきマス
クパターンである。
【0018】(5) 屈曲している設計パターンは、直角に
屈曲していること。 (6) 露光条件、プロセス条件を変えてテーブル化処理を
行い、該テーブル化による補正テーブルをこれらの露光
条件、プロセス条件毎に用意すること。
【0019】(7) 高い精度が要求される領域として、S
DG等の素子領域を選択すること。(作用)本発明によ
れば、屈曲したパターン部の線幅のみを補正しているの
で、設計データの図形数を増やす必要はなく、従ってコ
ンピュータ処理に掛かる負担は増大しない。また、微小
な補正パターンを付加しないため、マスク描画による角
部の丸まりの影響を考慮する必要がなく、精度良く補正
を行うことができ、所望の寸法を持つパターンを形成す
ることが可能となる。
【0020】
【発明の実施の形態】発明の実施形態を説明する前に、
本発明の基本原理を説明する。図1は、屈曲パターンの
うち所定範囲に入る長さの線分を抽出し、その線分を含
む矩形を所定の補正量にて補正したマスクパターンの平
面図である。図1に示されたマスク1は所望寸法Wの矩
形2,3と、線幅Cで長さBの矩形4とから構成されて
いる。図1の矩形4での転写パターン5の仕上がり寸法
W´と所望寸法Wとが等しくなるように、矩形4の線幅
Cを計算又は実験により予め求める。その際、線幅C
は、長さB,所望寸法W,露光条件,プロセス条件など
に依存するので、線幅Cと長さBとの関係を適当な露光
条件やプロセス条件下でも求めておく。
【0021】上記方法で求められた線幅Cと長さBとの
関係に基づいて、設計データ上で補正を行う。屈曲パタ
ーンがゲート層にある場合には、次の (1)〜(4) に示す
アルゴリズムで作られた自動補正プログラムを用いれ
ば、より簡単にかつ迅速に補正を行うことができる。
【0022】(1) 設計データ上で所定範囲に入る長さの
線分を抽出する。 (2) (1) で抽出された線分のうち、素子領域上に存在し
ている線分だけを抽出する。
【0023】(3) (2) で抽出された線分を含む矩形を抽
出する。 (4) (3) で抽出された矩形に含まれる短辺の線幅を予め
求めた線幅Cと長さBとの関係に基づいて補正する。
【0024】上記方法では、設計データの図形数を増や
す必要がないため、データ変換処理及びマスク描画時間
にかかる負担は増大しない。また、微小な補正パターン
を付加しないため、マスク描画による角部の丸まりの影
響を考慮する必要がなく、精度良く補正を行うことがで
きる。
【0025】以下、本発明の詳細を図示の実施形態によ
って説明する。 (第1の実施形態)所望寸法W=0.18μmとし、光
源にKrF(λ=248nm)を用い、NA=0.6,
σ=0.75の通常照明で、マスクのパターンをウェハ
上に露光した。まず、線幅Cを所望寸法W=0.18μ
mから0.01μmずつ細くしていき、その都度転写パ
ターン寸法W´と所望寸法WとのずれΔW=W−W´を
計算した。また、長さBを変えた場合にも同様な計算を
行った。
【0026】ここで、転写パターン寸法W′の測定に
は、実際にマスクのパターンをウェハ上に露光した後、
現像処理を施してレジストパターンを形成し、これをS
EM等で観察する。この場合、マスク上に所望寸法W=
0.18μmから0.01μmずつ細くした多数のパタ
ーンを形成しておけばよい。また、実際に露光・現像プ
ロセスを経るのではなく、シミュレーションによって転
写パターン寸法W′を求めることも可能である。
【0027】図2に、長さBを変えたときの、線幅Cと
転写パターン寸法W´の所望寸法WからのずれΔWとの
関係を示した。さらに、図2より所望寸法Wからのずれ
ΔWが0になる線幅Cと長さBとを選び出して補間した
結果を、図3に示した。このようにして得られた図3の
関係に基づいて設計データ上で補正を行った。
【0028】上記方法で補正した設計データをマスク設
計図としてマスクを作成し、そのマスクを用いてウェハ
上に形成したパターンを観察した。図4に、本実施形態
での設計図(a)、マスク設計図(b)、仕上がりパタ
ーンの平面図(c)を示す。この図に示すように、屈曲
部に対応した位置での仕上がりパターンの線幅は所望寸
法W=0.18μmに仕上がっており、本実施形態が屈
曲パターンの屈曲部での線幅補正に有効であることが確
かめられた。
【0029】また、図5に示すように、屈曲部の成す角
度θが90度でない場合は、屈曲パターンの線分長さの
sin成分Bと、さらに屈曲部の角度θによって規定さ
れる線幅Cの補正寸法をテーブル化すればよい。この場
合のテーブルの例を、下記の(表1)に示す。
【0030】
【表1】
【0031】このように、屈曲パターンの線幅Bと屈曲
部の成す角度θに対応した線幅Cの補正量をテーブル化
しておくことにより、あらゆる屈曲パターンの仕上がり
線幅を簡単に所望寸法で仕上げることができる。またこ
の方法は、ゲート層での素子領域上の屈曲パターンに対
して特に有効であるが、メモリのセル部やコア部に使用
される配線層などにも有効な方法であり、屈曲部の断線
などの問題を簡単に解決することができる。
【0032】(第2の実施形態)本実施形態は、屈曲し
たパターンがゲート層にある場合に、自動補正プログラ
ムを用いて簡単にかつ迅速に補正を行うものである。
【0033】図6に、所望寸法W=0.18μmとし、
光源にKrF(λ=248nm)を用い、NA=0.
6,σ=0.75の通常照明で露光した場合の自動補正
プログラムのアルゴリズムの一例を示す。また、図7
(a)〜(d)に素子動作領域のマスクとゲート層にあ
る屈曲パターンのマスクとを重ね合わせた模式的な平面
図を示す。なお、図7中の11〜34は線分、35は矩
形、40は素子動作領域を示している。
【0034】図6及び図7に従って、自動補正プログラ
ムを用いた線幅補正方法の手順を示す。まず、予め求め
た線分Cと長さBとの関係(図3)から、B=0.45
〜0.90μmのときには屈曲パターンの線幅補正が必
要であり、B=0.90μm以上では線幅補正の必要が
ないことが読み取れる。そこでまず、線幅補正を必要と
する長さBの範囲の設定を行う(ステップS1)。次い
で、図7(a)に示すように、長さB=0.45〜0.
90μmに入る線分16,17と28,29とを抽出す
る(ステップS2)。
【0035】次いで、図7(b)に示すように、抽出さ
れた線分のうち、素子動作領域40上に存在している線
分16,17のみを抽出する(ステップS3)。次い
で、図7(c)に示すように、線分16,17を含む矩
形35を抽出する(ステップS4)。さらに、図7
(d)に示すように、抽出された矩形35の短辺15,
18の長さを前記図3の関係を元に補正する(ステップ
S5)。その際、線分16,17の長さBを0.45〜
0.90μmの範囲でn等分して、Bm=0.45+
(0.45/n)×m(m:1〜nまでの整数)なる式
で表す。
【0036】そして、mの値を1からnまで順次切換え
てBmを算出し、Bm≧BになったときBm=Bである
と仮定する。そして、そのBmに対応するCmを図3か
ら求め、矩形35の短辺15,18の線幅をCmに補正
する。
【0037】素子領域上にある屈曲パターンの屈曲部で
の設計データを上記方法によって補正したマスク設計図
に従ってマスクを作成し、そのマスクを用いてウェハ上
に形成したパターンを観察した。その結果、素子領域上
にある屈曲パターンの屈曲部での転写パターン寸法は全
て所望寸法W=0.18μmに仕上がり、本実施形態に
よる自動補正プログラムが非常に有効であることが確か
められた。
【0038】なお、本発明は上述した各実施形態に限定
されるものではない。実施形態では、屈曲パターンとし
て前記図1に示すように、直角に2回屈曲した所謂クラ
ンク状のパターンを用いたが、必ずしもこれに限らず、
1回屈曲したパターンであってもよい。この場合、2回
屈曲するものよりはパターンの太りは少なくなり前記図
3に示したような補正テーブルは使用できないため、専
用のテーブルを用意すればよい。また、必ずしも直角に
屈曲したパターンに限らず、前記図5に示すような、4
5度或いはそれ以外の傾斜角度で屈曲したパターンに適
用することもできる。
【0039】また、実施形態では設計パターンをマスク
上に形成するマスクパターンとして説明したが、本発明
は電子ビーム描画装置で用いる設計パターンに適用する
ことも可能である。その他、本発明の要旨を逸脱しない
範囲で、種々変形して実施することができる。
【0040】
【発明の効果】以上詳述したように本発明によれば、屈
曲パターンの転写後の線幅を迅速にかつ簡単に所望寸法
に仕上げことができる。また本発明では、微小な補正パ
ターンを用いないため、データ量が増加せず、データ変
換処理時間及びマスク描画時間も増加しない。また、屈
曲パターンがゲート層にあるときには、上記で示したア
ルゴリズムを基にした自動補正プログラムを組めば、膨
大なデータを非常に短時間に処理することも可能にな
る。
【図面の簡単な説明】
【図1】本発明で補正した屈曲パターンを含むマスクの
平面図。
【図2】所望寸法Wでの線幅Cと転写パターン寸法W´
の所望寸法Wからのずれとの関係を示す図。
【図3】所望寸法Wと転写パターン寸法W´とのずれが
0になる線幅Cと長さBとの関係を示す図。
【図4】本発明での屈曲パターンの設計図とマスク設計
図及び仕上がりパターンの平面図。
【図5】屈曲部の成す角度θが90度でない屈曲パター
ンの例を示す図。
【図6】所望寸法Wでの自動補正プログラムのアルゴリ
ズムの一例を示す図。
【図7】素子動作領域のマスクとゲート層にある屈曲パ
ターンのマスクとを重ね合わせた模式的な平面図。
【図8】従来方法での屈曲パターンの設計図とマスク設
計図及び仕上がりパターンの平面図。
【図9】微小な補助パターンを持つ屈曲パターンの設計
図とマスク設計図及び仕上がりパターンの平面図。
【符号の説明】
1…マスク 2,3…矩形 4…屈曲部の矩形 5…転写パターン 11〜34…線分 35…素子動作領域内の矩形 40…素子動作領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山元 和子 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】屈曲している設計パターンを分割して得ら
    れる単位図形の長さBと線幅Wをパラメータとし、単位
    図形の長さBに対して所望の線幅Wが得られる線幅Cを
    補正値としてテーブル化しておく工程と、 補正対象とする線分の長さの上限値Bmax を決める工程
    と、屈曲している設計パターンの線分のうちで長さが上
    限値Bmax より短い線分を抽出する工程と、抽出された
    線分を含む単位図形を抽出する工程と、抽出された単位
    図形の線幅Wを前記テーブルを参照して線幅Cに補正す
    る工程とを含むことを特徴とするパターン設計方法。
  2. 【請求項2】屈曲している設計パターンを分割して得ら
    れる単位図形の長さBと線幅Wをパラメータとし、単位
    図形の長さBに対して所望の線幅Wが得られる線幅Cを
    補正値としてテーブル化しておく工程と、 補正対象とする線分の長さの上限値Bmax を決める工程
    と、屈曲している設計パターンの線分のうち、長さが上
    限値Bmax より短く、かつ所定精度よりも高い精度が要
    求される領域上にある線分を抽出する工程と、抽出され
    た線分を含む単位図形を抽出する工程と、抽出された単
    位図形の線幅Wを前記テーブルを参照して線幅Cに補正
    する工程とを含むことを特徴とするパターン設計方法。
  3. 【請求項3】前記テーブル化する工程として、屈曲して
    いる設計パターンを分割して得られる単位図形の長さB
    を変え、各々の長さBに対して線幅Wでパターンを設計
    した時に実際に得られる仕上がりパターンの線幅W´を
    それぞれ求め、各ずれ量W−W´=ΔWを基に単位図形
    の長さBと線幅Wをパラメータとして、単位図形の長さ
    Bに対して所望の線幅Wが得られる線幅C=W+mΔW
    (但しmは、露光波長λ,投影光学系の開口数N,線幅
    W,及びパターンピッチにより決まる0.2〜1.0の
    定数)を補正値としてテーブル化することを特徴とする
    請求項1又は2記載のパターン設計方法。
  4. 【請求項4】前記テーブル化する工程として、屈曲部の
    成す角度θが0°<θ≦90°であるとき、屈曲パター
    ンの線分長さのsin成分Bと、さらに屈曲部の角度θ
    によって規定される線幅Cの補正寸法をテーブル化する
    ことを特徴とする請求項3記載のパターン設計方法。
  5. 【請求項5】前記単位図形は矩形であり、該矩形の長辺
    を長さB、短辺を線幅Wとしてパターン設計することを
    特徴とする請求項1又は2記載のパターン設計方法。
  6. 【請求項6】前記設計パターンは、フォトマスク上に形
    成すべきマスクパターンであることを特徴とする請求項
    1又は2記載のパターン設計方法。
  7. 【請求項7】前記屈曲している設計パターンは、直角に
    屈曲していることを特徴とする請求項1又は2記載のパ
    ターン設計方法。
  8. 【請求項8】露光条件、プロセス条件を変えて前記テー
    ブル化処理を行い、該テーブル化による補正テーブルを
    これらの露光条件、プロセス条件毎に用意することを特
    徴とする請求項1又は2記載のパターン設計方法。
  9. 【請求項9】前記高い精度が要求される領域として、S
    DG等の素子領域を選択することを特徴とする請求項2
    記載のパターン設計方法。
JP28976797A 1997-10-22 1997-10-22 パターン設計方法 Expired - Fee Related JP3286225B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP28976797A JP3286225B2 (ja) 1997-10-22 1997-10-22 パターン設計方法
US09/176,109 US6249900B1 (en) 1997-10-22 1998-10-21 Method of designing an LSI pattern to be formed on a specimen with a bent portion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28976797A JP3286225B2 (ja) 1997-10-22 1997-10-22 パターン設計方法

Publications (2)

Publication Number Publication Date
JPH11126824A true JPH11126824A (ja) 1999-05-11
JP3286225B2 JP3286225B2 (ja) 2002-05-27

Family

ID=17747505

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28976797A Expired - Fee Related JP3286225B2 (ja) 1997-10-22 1997-10-22 パターン設計方法

Country Status (2)

Country Link
US (1) US6249900B1 (ja)
JP (1) JP3286225B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006146844A (ja) * 2004-11-25 2006-06-08 Seiko Epson Corp ドライバプログラム及び画像形成装置
JP2007033919A (ja) * 2005-07-27 2007-02-08 Toshiba Corp 半導体装置の設計データ処理方法、そのプログラム、及び半導体装置の製造方法
JP2007265609A (ja) * 2007-05-28 2007-10-11 Seiko Epson Corp 半導体記憶装置
US7735053B2 (en) 2006-06-29 2010-06-08 Sharp Kabushiki Kaisha Correction method and correction system for design data or mask data, validation method and validation system for design data or mask data, yield estimation method for semiconductor integrated circuit, method for improving design rule, mask production method, and semiconductor integrated circuit production method
JP2016530547A (ja) * 2013-06-20 2016-09-29 深▲セン▼市華星光電技術有限公司 マスクとマトリックス基板の製作方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7076750B1 (en) * 2001-02-06 2006-07-11 Advanced Micro Devices, Inc. Method and apparatus for generating trenches for vias
US6871333B2 (en) * 2002-10-07 2005-03-22 Lsi Logic Corporation Bent gate transistor modeling
US7054219B1 (en) * 2005-03-31 2006-05-30 Matrix Semiconductor, Inc. Transistor layout configuration for tight-pitched memory array lines
US8326018B2 (en) * 2010-05-29 2012-12-04 Mentor Graphics Corporation Fast pattern matching

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2691796B2 (ja) 1990-10-25 1997-12-17 富士通株式会社 マスク及び半導体装置の製造方法
JPH05198593A (ja) * 1992-01-22 1993-08-06 Hitachi Ltd パラメータ抽出方法
JP3454970B2 (ja) 1995-05-24 2003-10-06 富士通株式会社 マスクパターン補正方法、パターン形成方法及びフォトマスク

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006146844A (ja) * 2004-11-25 2006-06-08 Seiko Epson Corp ドライバプログラム及び画像形成装置
JP4496937B2 (ja) * 2004-11-25 2010-07-07 セイコーエプソン株式会社 ドライバプログラム及び画像形成装置
JP2007033919A (ja) * 2005-07-27 2007-02-08 Toshiba Corp 半導体装置の設計データ処理方法、そのプログラム、及び半導体装置の製造方法
US7984390B2 (en) 2005-07-27 2011-07-19 Kabushiki Kaisha Toshiba Data processing method in semiconductor device, program of the same, and manufacturing method of semiconductor device
US7735053B2 (en) 2006-06-29 2010-06-08 Sharp Kabushiki Kaisha Correction method and correction system for design data or mask data, validation method and validation system for design data or mask data, yield estimation method for semiconductor integrated circuit, method for improving design rule, mask production method, and semiconductor integrated circuit production method
JP2007265609A (ja) * 2007-05-28 2007-10-11 Seiko Epson Corp 半導体記憶装置
JP2016530547A (ja) * 2013-06-20 2016-09-29 深▲セン▼市華星光電技術有限公司 マスクとマトリックス基板の製作方法

Also Published As

Publication number Publication date
JP3286225B2 (ja) 2002-05-27
US6249900B1 (en) 2001-06-19

Similar Documents

Publication Publication Date Title
US6625801B1 (en) Dissection of printed edges from a fabrication layout for correcting proximity effects
US7003757B2 (en) Dissection of edges with projection points in a fabrication layout for correcting proximity effects
US6453457B1 (en) Selection of evaluation point locations based on proximity effects model amplitudes for correcting proximity effects in a fabrication layout
US6539521B1 (en) Dissection of corners in a fabrication layout for correcting proximity effects
US5994009A (en) Interlayer method utilizing CAD for process-induced proximity effect correction
TWI236574B (en) Forming method of exposure mask pattern, exposure mask pattern and manufacturing method of semiconductor device
JP3406506B2 (ja) フォトマスクのパターン補正方法およびフォトマスクのパターン補正装置
JP3805936B2 (ja) マスクパターン補正方法及びマスクパターン作成システム
KR100437980B1 (ko) 디자인 룰 작성 방법, 디자인 룰 작성 시스템 및 기록 매체
US8316329B1 (en) Reticle and technique for multiple and single patterning
JPH08286358A (ja) 改善された光学的近接補正システム
KR20080067624A (ko) 근접 보정 및 검사를 위한 설계자의 의도 허용오차 대역
CN110119062B (zh) 光学邻近修正方法、掩膜版制作方法及图形化工艺
JP4460794B2 (ja) 露光マスクのパターン補正方法、パターン形成方法およびプログラム
JP2000098584A (ja) マスクパタ―ン補正方法及びマスクパタ―ン補正プログラムを記録した記録媒体
EP1199601A2 (en) Photomask fabrication method, photomask, and exposure method thereof
JP3286225B2 (ja) パターン設計方法
JP2008129118A (ja) マスクパターン補正プログラムおよびマスクパターン補正システム
JP5107532B2 (ja) シミュレーション方法およびシミュレーションシステム、ならびにマスクパターンの修正方法
US7930656B2 (en) System and method for making photomasks
JP2004163472A (ja) フォトマスクの設計方法、フォトマスク、及び半導体装置
US6245466B1 (en) Mask pattern design method and a photomask
JP2009210707A (ja) フォトマスク及びその設計方法と設計プログラム
JP3284102B2 (ja) マスクパターン補正方法及び該補正方法に用いられる露光マスク並びに半導体装置の製造方法
CN115774376A (zh) 掩模工艺校正方法和使用其制造光刻掩模的方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080308

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090308

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100308

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees