JPH11121688A - 複合型半導体装置 - Google Patents
複合型半導体装置Info
- Publication number
- JPH11121688A JPH11121688A JP9299366A JP29936697A JPH11121688A JP H11121688 A JPH11121688 A JP H11121688A JP 9299366 A JP9299366 A JP 9299366A JP 29936697 A JP29936697 A JP 29936697A JP H11121688 A JPH11121688 A JP H11121688A
- Authority
- JP
- Japan
- Prior art keywords
- connection terminal
- circuit pattern
- semiconductor device
- support substrate
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体装置の小型化が可能であると共に、そ
の接続端子にはファン−イン／ファン−アウト構造のＢ
ＧＡ型の接続端子を備える複合型半導体装置を提供す
る。 【解決手段】 回路基板１４の表面側に固着され、第１
の導体回路パターン１２の各第１の内側接続端子２２と
電気的に連結された第１の半導体素子１５と、回路基板
１４の裏面側に固着され、第２の導体回路パターン１３
の各第２の内側接続端子３１と電気的に連結された第２
の半導体素子１６と、中央部には各第２の内側接続端子
３１が露出する開口部１７を備える支持基板１８と、第
２の半導体素子１６を平面状に埋める第２の封止樹脂４
２及び支持基板１８の他面側を覆い、エリアアレイ状に
配置され、半田ボール１９を接合した半田ボール接続端
子ランド４４を備える第３の導体回路パターン４３とを
有する。
の接続端子にはファン−イン／ファン−アウト構造のＢ
ＧＡ型の接続端子を備える複合型半導体装置を提供す
る。 【解決手段】 回路基板１４の表面側に固着され、第１
の導体回路パターン１２の各第１の内側接続端子２２と
電気的に連結された第１の半導体素子１５と、回路基板
１４の裏面側に固着され、第２の導体回路パターン１３
の各第２の内側接続端子３１と電気的に連結された第２
の半導体素子１６と、中央部には各第２の内側接続端子
３１が露出する開口部１７を備える支持基板１８と、第
２の半導体素子１６を平面状に埋める第２の封止樹脂４
２及び支持基板１８の他面側を覆い、エリアアレイ状に
配置され、半田ボール１９を接合した半田ボール接続端
子ランド４４を備える第３の導体回路パターン４３とを
有する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＢＧＡ（ボールグ
リッドアレイ）型の接続端子を備え、しかも２層構造の
半導体素子を有する複合型半導体装置に関する。
リッドアレイ）型の接続端子を備え、しかも２層構造の
半導体素子を有する複合型半導体装置に関する。
【０００２】
【従来の技術】従来は多数の半導体素子をプリント基板
上に平面的に並べた半導体装置基板が殆どであったが、
近年はコンピュータを小型の装置の中に組み込む必要が
あって、半導体装置基板自体の小型化が要望されるよう
になった。そこで、特開平９−３６３００号公報に記載
のように、リードフレームのアイランドの両面に、半導
体素子を搭載した半導体装置が提案され、また、特開平
８−２７４２５０号公報には、基板の上部と下部に半導
体素子を搭載し、上部の半導体素子の配線はアウターリ
ードによって行い、下部の半導体素子の配線は半田ボー
ルによって行うようにした半導体装置が提案されてい
る。
上に平面的に並べた半導体装置基板が殆どであったが、
近年はコンピュータを小型の装置の中に組み込む必要が
あって、半導体装置基板自体の小型化が要望されるよう
になった。そこで、特開平９−３６３００号公報に記載
のように、リードフレームのアイランドの両面に、半導
体素子を搭載した半導体装置が提案され、また、特開平
８−２７４２５０号公報には、基板の上部と下部に半導
体素子を搭載し、上部の半導体素子の配線はアウターリ
ードによって行い、下部の半導体素子の配線は半田ボー
ルによって行うようにした半導体装置が提案されてい
る。
【０００３】
【発明が解決しようとする課題】しかしながら、特開平
９−３６３００号公報記載の半導体装置においては、全
体をモールドし、外部との配線をアウターリードによっ
て行っているので、アウターリードの分だけが外方に突
出し、装置全体の小型化を図ることができないという問
題があった。また、特開平８−２７４２５０号公報記載
の半導体装置においては、上部の半導体素子の配線はア
ウターリードによって行っているのて、装置自体の小型
化には支障があるという問題がある他、上下の半導体素
子を連結するための配線は、外部のボード基板を介して
しか行えず、このため配線基板の導体回路が複雑化し、
更には回路自体のインピーダンスが大きくなって、動作
周波数を上げると支障があるという問題があった。本発
明はかかる事情に鑑みてなされたもので、半導体装置の
小型化が可能であると共に、その接続端子にはファン−
イン／ファン−アウト構造のＢＧＡ型の接続端子を備え
る複合型半導体装置を提供することを目的とする。
９−３６３００号公報記載の半導体装置においては、全
体をモールドし、外部との配線をアウターリードによっ
て行っているので、アウターリードの分だけが外方に突
出し、装置全体の小型化を図ることができないという問
題があった。また、特開平８−２７４２５０号公報記載
の半導体装置においては、上部の半導体素子の配線はア
ウターリードによって行っているのて、装置自体の小型
化には支障があるという問題がある他、上下の半導体素
子を連結するための配線は、外部のボード基板を介して
しか行えず、このため配線基板の導体回路が複雑化し、
更には回路自体のインピーダンスが大きくなって、動作
周波数を上げると支障があるという問題があった。本発
明はかかる事情に鑑みてなされたもので、半導体装置の
小型化が可能であると共に、その接続端子にはファン−
イン／ファン−アウト構造のＢＧＡ型の接続端子を備え
る複合型半導体装置を提供することを目的とする。
【０００４】
【課題を解決するための手段】前記目的に沿う請求項１
記載の複合型半導体装置は、絶縁シートの表裏に第１及
び第２の導体回路パターンがそれぞれ形成され、しか
も、前記絶縁シートに設けられた抜き孔を介して前記第
１及び第２の導体回路パターンの導通部が形成された回
路基板と、前記回路基板の表面側に固着され、前記第１
の導体回路パターンの各第１の内側接続端子とワイヤボ
ンディング及び／又はフリップチップボンディングを行
って電気的に連結された第１の半導体素子と、前記第１
の半導体素子及び前記第１の導体回路パターンを樹脂封
止する第１の封止樹脂と、前記回路基板の裏面側に固着
され、前記第２の導体回路パターンの各第２の内側接続
端子とはワイヤボンディング及び／又はフリップチップ
ボンディングを行って電気的に連結された第２の半導体
素子と、中央部には前記第２の導体回路パターンの各第
２の内側接続端子が露出する開口部を備え、一面側に前
記第２の導体回路パターンに設けられた接続端子ランド
に連結される貫通導体部を備える支持基板と、前記第２
の半導体素子を樹脂封止して、前記開口部を前記支持基
板の他面側に合わせて平面状に埋める第２の封止樹脂
と、平面状となった前記第２の封止樹脂、及び前記支持
基板の他面側を覆い、しかも前記貫通導体部に接続され
て、一部は内側に延び、一端にはエリアアレイ状に配置
された半田ボール接続端子ランドを備える多数のリード
を備える第３の導体回路パターンと、前記半田ボール接
続端子ランドにそれぞれ接合された半田ボールと、前記
半田ボール接続端子ランド以外の前記第３の導体回路パ
ターンの露出面及びその近傍を覆うカバーレジストとを
有している。
記載の複合型半導体装置は、絶縁シートの表裏に第１及
び第２の導体回路パターンがそれぞれ形成され、しか
も、前記絶縁シートに設けられた抜き孔を介して前記第
１及び第２の導体回路パターンの導通部が形成された回
路基板と、前記回路基板の表面側に固着され、前記第１
の導体回路パターンの各第１の内側接続端子とワイヤボ
ンディング及び／又はフリップチップボンディングを行
って電気的に連結された第１の半導体素子と、前記第１
の半導体素子及び前記第１の導体回路パターンを樹脂封
止する第１の封止樹脂と、前記回路基板の裏面側に固着
され、前記第２の導体回路パターンの各第２の内側接続
端子とはワイヤボンディング及び／又はフリップチップ
ボンディングを行って電気的に連結された第２の半導体
素子と、中央部には前記第２の導体回路パターンの各第
２の内側接続端子が露出する開口部を備え、一面側に前
記第２の導体回路パターンに設けられた接続端子ランド
に連結される貫通導体部を備える支持基板と、前記第２
の半導体素子を樹脂封止して、前記開口部を前記支持基
板の他面側に合わせて平面状に埋める第２の封止樹脂
と、平面状となった前記第２の封止樹脂、及び前記支持
基板の他面側を覆い、しかも前記貫通導体部に接続され
て、一部は内側に延び、一端にはエリアアレイ状に配置
された半田ボール接続端子ランドを備える多数のリード
を備える第３の導体回路パターンと、前記半田ボール接
続端子ランドにそれぞれ接合された半田ボールと、前記
半田ボール接続端子ランド以外の前記第３の導体回路パ
ターンの露出面及びその近傍を覆うカバーレジストとを
有している。
【０００５】また、請求項２記載の複合型半導体装置
は、請求項１記載の複合型半導体装置において、前記第
１〜第３の導体回路パターンの何れか１又は２以上は、
スタンピング加工又はエッチング加工によって形成され
ている。請求項３記載の複合型半導体装置は、請求項１
又は２記載の複合型半導体装置において、前記第１及び
第２の導体回路パターンを連結する前記導通部は、超音
波接合によって形成されている。そして、請求項４記載
の複合型半導体装置は、請求項１〜３のいずれか１項に
記載の複合型半導体装置において、前記支持基板の一面
側には、前記接続端子ランドに向かい合い、しかも前記
貫通導体部に接続される対向端子ランドが形成され、該
対向端子ランドと前記接続端子ランドとは異方性導電接
着剤を介して電気的に連結されている。
は、請求項１記載の複合型半導体装置において、前記第
１〜第３の導体回路パターンの何れか１又は２以上は、
スタンピング加工又はエッチング加工によって形成され
ている。請求項３記載の複合型半導体装置は、請求項１
又は２記載の複合型半導体装置において、前記第１及び
第２の導体回路パターンを連結する前記導通部は、超音
波接合によって形成されている。そして、請求項４記載
の複合型半導体装置は、請求項１〜３のいずれか１項に
記載の複合型半導体装置において、前記支持基板の一面
側には、前記接続端子ランドに向かい合い、しかも前記
貫通導体部に接続される対向端子ランドが形成され、該
対向端子ランドと前記接続端子ランドとは異方性導電接
着剤を介して電気的に連結されている。
【０００６】
【発明の実施の形態】続いて、添付した図面を参照しつ
つ、本発明を具体化した実施の形態につき説明し、本発
明の理解に供する。ここに、図１は本発明の一実施の形
態に係る複合型半導体装置の断面図、図２は同複合型半
導体装置の回路基板の平面図、図３は同複合型半導体装
置の回路基板の底面図、図４は同複合型半導体装置の支
持基板の底面図、図５は同複合型半導体装置の底面図で
ある。
つ、本発明を具体化した実施の形態につき説明し、本発
明の理解に供する。ここに、図１は本発明の一実施の形
態に係る複合型半導体装置の断面図、図２は同複合型半
導体装置の回路基板の平面図、図３は同複合型半導体装
置の回路基板の底面図、図４は同複合型半導体装置の支
持基板の底面図、図５は同複合型半導体装置の底面図で
ある。
【０００７】図１〜図５に示すように、本発明の一実施
の形態に係る複合型半導体装置１０は、絶縁シート１１
の表裏に第１及び第２の導体回路パターン１２、１３が
それぞれ形成された回路基板１４と、回路基板１４の表
裏に固着された第１、第２の半導体素子１５、１６と、
回路基板１４の裏面側に接合されて中央に、第２の半導
体素子１６が入り込む開口部１７を備える支持基板１８
と、裏面側に設けられてこの複合型半導体装置１０の外
部接続端子となる複数の半田ボール１９とを有してい
る。以下、これらについて詳しく説明する。
の形態に係る複合型半導体装置１０は、絶縁シート１１
の表裏に第１及び第２の導体回路パターン１２、１３が
それぞれ形成された回路基板１４と、回路基板１４の表
裏に固着された第１、第２の半導体素子１５、１６と、
回路基板１４の裏面側に接合されて中央に、第２の半導
体素子１６が入り込む開口部１７を備える支持基板１８
と、裏面側に設けられてこの複合型半導体装置１０の外
部接続端子となる複数の半田ボール１９とを有してい
る。以下、これらについて詳しく説明する。
【０００８】前記回路基板１４は、中央にポリイミド樹
脂テープ等からなる絶縁シート１１が設けられ、図１、
図２に示すように、その表側中央には第１の素子搭載部
２０が形成され、その周囲に第１の導体回路パターン１
２を構成する複数の内部リード２１が形成され、内部リ
ード２１の内側は第１の内側接続端子２２となって、貴
金属めっきが行われている。内部リード２１の外側は製
造時には外枠２３と連結されて、図２に示すように、第
１の内側接続端子２２のめっき処理が行われた後、エッ
チング処理によって外枠２３から分離されている。回路
基板１４の表面側４隅には中央の第１の素子搭載部２０
に電気的に接続される第１の接地端子２４が設けられて
いる。そして、絶縁シート１１の周囲４方には、細長の
抜き孔２５、２６、２７、２７ａ、２８、２８ａが形成
され、この部分まで内部リード２１は延設されて、下部
の第２の導体回路パターン１３を構成する各内部リード
２９と超音波接合（図１に矢視ａで示す）によって導通
部が形成されて電気的に連結されている。なお、図２に
示すように、第１の素子搭載部２０は上下両側に延びて
外枠２３に連結されて、接地極板として作用すると共
に、搭載された第１の半導体素子１５の放熱を図るよう
になっている。なお、第１の導体回路パターン１２と第
２の導体回路パターン１３の一部は、図３（右側）に示
すように、スルーホール２８ｔによって連結されている
ものもある。
脂テープ等からなる絶縁シート１１が設けられ、図１、
図２に示すように、その表側中央には第１の素子搭載部
２０が形成され、その周囲に第１の導体回路パターン１
２を構成する複数の内部リード２１が形成され、内部リ
ード２１の内側は第１の内側接続端子２２となって、貴
金属めっきが行われている。内部リード２１の外側は製
造時には外枠２３と連結されて、図２に示すように、第
１の内側接続端子２２のめっき処理が行われた後、エッ
チング処理によって外枠２３から分離されている。回路
基板１４の表面側４隅には中央の第１の素子搭載部２０
に電気的に接続される第１の接地端子２４が設けられて
いる。そして、絶縁シート１１の周囲４方には、細長の
抜き孔２５、２６、２７、２７ａ、２８、２８ａが形成
され、この部分まで内部リード２１は延設されて、下部
の第２の導体回路パターン１３を構成する各内部リード
２９と超音波接合（図１に矢視ａで示す）によって導通
部が形成されて電気的に連結されている。なお、図２に
示すように、第１の素子搭載部２０は上下両側に延びて
外枠２３に連結されて、接地極板として作用すると共
に、搭載された第１の半導体素子１５の放熱を図るよう
になっている。なお、第１の導体回路パターン１２と第
２の導体回路パターン１３の一部は、図３（右側）に示
すように、スルーホール２８ｔによって連結されている
ものもある。
【０００９】回路基板１４の裏面側には、図３に示すよ
うに、第２の導体回路パターン１３を構成する多数の内
部リード２９が設けられ、その周囲に設けられている外
枠３０とは電気的に分離されている。内部リード２９の
内側には貴金属めっきをなされた第２の内側接続端子３
１が設けられ、その内側には第２の素子搭載部３２が設
けられている。各内部リード２９の中間部又は外側部に
は一定の広さを有する接続端子ランド３３がそれぞれ設
けられている。回路基板１４の裏面側の四隅には、第２
の接地端子３４が設けられているが、前記第１の接地端
子２４とスルーホール３５によってそれぞれ連結されて
いる。そして、第２の接地端子３４は第２の素子搭載部
３２にリード（図示せず）を介して連結され、これによ
って、第１、第２の素子搭載部２０、３２が接地されて
いる。
うに、第２の導体回路パターン１３を構成する多数の内
部リード２９が設けられ、その周囲に設けられている外
枠３０とは電気的に分離されている。内部リード２９の
内側には貴金属めっきをなされた第２の内側接続端子３
１が設けられ、その内側には第２の素子搭載部３２が設
けられている。各内部リード２９の中間部又は外側部に
は一定の広さを有する接続端子ランド３３がそれぞれ設
けられている。回路基板１４の裏面側の四隅には、第２
の接地端子３４が設けられているが、前記第１の接地端
子２４とスルーホール３５によってそれぞれ連結されて
いる。そして、第２の接地端子３４は第２の素子搭載部
３２にリード（図示せず）を介して連結され、これによ
って、第１、第２の素子搭載部２０、３２が接地されて
いる。
【００１０】回路基板１４の裏面側には、図１、図４に
示すように、中央に第２の内側接続端子３１が露出する
開口部１７（図４の右半分参照）を有する支持基板１８
が接合されている。この開口部１７の広さは、第２の導
体回路パターン１３の第２の内側接続端子３１が露出
し、内部の第２の半導体素子１６を搭載した状態で、ワ
イヤボンディングができる広さとなっている。支持基板
１８の厚みはワイヤボンディングを行った第２の半導体
素子１６の上部、図１において第２のボンディングワイ
ヤ３６の最下端が十分に隠れる厚みを有している。支持
基板１８には、第２の導体回路パターン１３に形成され
た接続端子ランド３３に対応する部分には、対向端子ラ
ンド３７ａが設けられ、これに位置を合わせて対応して
支持基板１８を貫通して貫通導体部の一例であるスルー
ホール３７（図４右半分参照）が設けられている。この
スルーホール３７は内側に導体めっきがなされ、その内
部は導体又は樹脂等の絶縁体が充填されている。
示すように、中央に第２の内側接続端子３１が露出する
開口部１７（図４の右半分参照）を有する支持基板１８
が接合されている。この開口部１７の広さは、第２の導
体回路パターン１３の第２の内側接続端子３１が露出
し、内部の第２の半導体素子１６を搭載した状態で、ワ
イヤボンディングができる広さとなっている。支持基板
１８の厚みはワイヤボンディングを行った第２の半導体
素子１６の上部、図１において第２のボンディングワイ
ヤ３６の最下端が十分に隠れる厚みを有している。支持
基板１８には、第２の導体回路パターン１３に形成され
た接続端子ランド３３に対応する部分には、対向端子ラ
ンド３７ａが設けられ、これに位置を合わせて対応して
支持基板１８を貫通して貫通導体部の一例であるスルー
ホール３７（図４右半分参照）が設けられている。この
スルーホール３７は内側に導体めっきがなされ、その内
部は導体又は樹脂等の絶縁体が充填されている。
【００１１】以上のように構成された回路基板１４に支
持基板１８が異方性導電接着剤を用いて接合された状態
で、回路基板１４の表面側の第１の素子搭載部２０には
第１の半導体素子１５が、裏面側の第２の素子搭載部３
２には、第２の半導体素子１６が搭載されている。そし
て、第１の半導体素子１５のパッド部と第１の内側接続
端子２２とは第１のボンディングワイヤ４０によって電
気的に接合された状態で第１の封止樹脂４１によって樹
脂封止されている。なお、異方性導電接着剤を用いて支
持基板１８と回路基板１４を接合することによって、対
向する接続端子ランド３３と対向端子ランド３７ａが電
気的に接合され、その他の部分は接合はされているが電
気的に絶縁されていることになる。一方、回路基板１４
の裏面側に接合された第２の半導体素子１６は、そのパ
ッド部と第２の内側接続端子３１とは第２のボンディン
グワイヤ３６によって電気的に連結された状態で第２の
封止樹脂４２によって樹脂封止されている。この第２の
封止樹脂４２としては、トランスファマシンによるモー
ルド樹脂や、ポッティング処理による封止樹脂であって
もよいが、支持基板１８の他側の面と同一平面を形成す
るように、その充填度合いを決めておく。
持基板１８が異方性導電接着剤を用いて接合された状態
で、回路基板１４の表面側の第１の素子搭載部２０には
第１の半導体素子１５が、裏面側の第２の素子搭載部３
２には、第２の半導体素子１６が搭載されている。そし
て、第１の半導体素子１５のパッド部と第１の内側接続
端子２２とは第１のボンディングワイヤ４０によって電
気的に接合された状態で第１の封止樹脂４１によって樹
脂封止されている。なお、異方性導電接着剤を用いて支
持基板１８と回路基板１４を接合することによって、対
向する接続端子ランド３３と対向端子ランド３７ａが電
気的に接合され、その他の部分は接合はされているが電
気的に絶縁されていることになる。一方、回路基板１４
の裏面側に接合された第２の半導体素子１６は、そのパ
ッド部と第２の内側接続端子３１とは第２のボンディン
グワイヤ３６によって電気的に連結された状態で第２の
封止樹脂４２によって樹脂封止されている。この第２の
封止樹脂４２としては、トランスファマシンによるモー
ルド樹脂や、ポッティング処理による封止樹脂であって
もよいが、支持基板１８の他側の面と同一平面を形成す
るように、その充填度合いを決めておく。
【００１２】同一平面上になる支持基板１８と第２の封
止樹脂４２との上には、多数のリードを有する第３の導
体回路パターン４３が設けられている。この第３の導体
回路パターン４３を構成するリード４５の端部にはエリ
アアレイ状に配置された半田ボール接続端子ランド４４
を有している。従って、このリード４５の一部は第２の
半導体素子１６の上まで延設されて端部に半田ボール接
続端子ランド４４を備え、更に、リード４５の反対側の
端部又は中間部が前記したスルーホール３７に電気的に
接合されている。このようにして支持基板１８上にエリ
アアレイ状に形成された半田ボール接続端子ランド４４
は、第２の導体回路パターン１２の接続端子ランド３３
に連結されている。
止樹脂４２との上には、多数のリードを有する第３の導
体回路パターン４３が設けられている。この第３の導体
回路パターン４３を構成するリード４５の端部にはエリ
アアレイ状に配置された半田ボール接続端子ランド４４
を有している。従って、このリード４５の一部は第２の
半導体素子１６の上まで延設されて端部に半田ボール接
続端子ランド４４を備え、更に、リード４５の反対側の
端部又は中間部が前記したスルーホール３７に電気的に
接合されている。このようにして支持基板１８上にエリ
アアレイ状に形成された半田ボール接続端子ランド４４
は、第２の導体回路パターン１２の接続端子ランド３３
に連結されている。
【００１３】それぞれの半田ボール接続端子ランド４４
には、半田ボール１９が接合されて、この複合型半導体
装置１０の外部接続端子を構成している。そして、半田
ボール接続端子ランド４４以外の部分にはカバーレジス
トの一例であるソルダーレジスト膜４６が形成されて、
第３の導体回路パターン４３の保護を図っている。この
ように、第１、第２の半導体素子１５、１６を回路基板
１４の表裏に配置し、その外部接続端子となる半田ボー
ル１９を、支持基板１８及び第２の封止樹脂４２の同一
面にエリアアレイ状に配置したので、多数の端子を小さ
な面積内に配置することが可能となり、複合型半導体装
置１０自体の小型化を図ることができる。なお、ここ
で、第２の封止樹脂４２の表面は多少の凹凸があって
も、第３の導体回路パターン４３を貼着する際に均され
ることになる。なお、図５に示す４隅の半田ボール１９
は、第１及び第２の接地端子２４、３４及び外枠４８に
連結されてアース端子を構成している。
には、半田ボール１９が接合されて、この複合型半導体
装置１０の外部接続端子を構成している。そして、半田
ボール接続端子ランド４４以外の部分にはカバーレジス
トの一例であるソルダーレジスト膜４６が形成されて、
第３の導体回路パターン４３の保護を図っている。この
ように、第１、第２の半導体素子１５、１６を回路基板
１４の表裏に配置し、その外部接続端子となる半田ボー
ル１９を、支持基板１８及び第２の封止樹脂４２の同一
面にエリアアレイ状に配置したので、多数の端子を小さ
な面積内に配置することが可能となり、複合型半導体装
置１０自体の小型化を図ることができる。なお、ここ
で、第２の封止樹脂４２の表面は多少の凹凸があって
も、第３の導体回路パターン４３を貼着する際に均され
ることになる。なお、図５に示す４隅の半田ボール１９
は、第１及び第２の接地端子２４、３４及び外枠４８に
連結されてアース端子を構成している。
【００１４】前記実施の形態においては、第１、第２の
半導体素子１５、１６と第１、第２の導体回路パターン
１２、１３の第１、第２の内側接続端子２２、３１との
接合はワイヤボンディングによって行ったが、半導体素
子を直接接合するフリップチップボンディングによって
行う場合も本発明は適用される。また、前記実施の形態
において、第１〜第３の導体回路パターンはスタンピン
グ加工（プレス加工）又はエッチング加工によって形成
されることになる。
半導体素子１５、１６と第１、第２の導体回路パターン
１２、１３の第１、第２の内側接続端子２２、３１との
接合はワイヤボンディングによって行ったが、半導体素
子を直接接合するフリップチップボンディングによって
行う場合も本発明は適用される。また、前記実施の形態
において、第１〜第３の導体回路パターンはスタンピン
グ加工（プレス加工）又はエッチング加工によって形成
されることになる。
【００１５】
【発明の効果】請求項１〜４記載の複合型半導体装置に
おいては、回路基板の表裏に第１、第２の半導体素子を
搭載すると共に、これらを第１及び第２の導体回路パタ
ーンによって連結し、更に回路基板の裏側に設けられた
支持基板に外部接続端子となる半田ボールに連結してい
るので、第１、第２の半導体素子の接続を内部で行うこ
とが可能であり、更には、支持基板の開口部となった部
分を樹脂封止し、その上には第３の導体回路パターンを
延設し、半田ボール接続端子ランドを設けたので、更に
小型で高密度のＢＧＡタイプの複合型半導体装置を提供
できる。特に、請求項２記載の複合型半導体装置は、第
１〜第３の導体回路パターンの何れか１又は２以上は、
スタンピング加工又はエッチング加工によって形成され
ているので、従来の技術を組み合わせて複合型半導体装
置を製造できる。請求項３記載の複合型半導体装置は、
第１及び第２の導体回路パターンを連結する導通部は、
超音波接合によって形成されているので、複雑な加工を
要することなく、効率的に第１及び第２の導体回路パタ
ーンの接合を行うことができる。請求項４記載の複合型
半導体装置は、支持基板の一面側には、接続端子ランド
に向かい合い、しかも貫通導体部に接続される対向端子
ランドが形成され、対向端子ランドと接続端子ランドと
は異方性導電接着剤を介して電気的に連結されているの
で、回路基板に支持基板を接合するという簡単な作業に
よって、電気的接合と絶縁性を有する接着とを行うこと
ができ、製造作業の簡略化を図ることができる。
おいては、回路基板の表裏に第１、第２の半導体素子を
搭載すると共に、これらを第１及び第２の導体回路パタ
ーンによって連結し、更に回路基板の裏側に設けられた
支持基板に外部接続端子となる半田ボールに連結してい
るので、第１、第２の半導体素子の接続を内部で行うこ
とが可能であり、更には、支持基板の開口部となった部
分を樹脂封止し、その上には第３の導体回路パターンを
延設し、半田ボール接続端子ランドを設けたので、更に
小型で高密度のＢＧＡタイプの複合型半導体装置を提供
できる。特に、請求項２記載の複合型半導体装置は、第
１〜第３の導体回路パターンの何れか１又は２以上は、
スタンピング加工又はエッチング加工によって形成され
ているので、従来の技術を組み合わせて複合型半導体装
置を製造できる。請求項３記載の複合型半導体装置は、
第１及び第２の導体回路パターンを連結する導通部は、
超音波接合によって形成されているので、複雑な加工を
要することなく、効率的に第１及び第２の導体回路パタ
ーンの接合を行うことができる。請求項４記載の複合型
半導体装置は、支持基板の一面側には、接続端子ランド
に向かい合い、しかも貫通導体部に接続される対向端子
ランドが形成され、対向端子ランドと接続端子ランドと
は異方性導電接着剤を介して電気的に連結されているの
で、回路基板に支持基板を接合するという簡単な作業に
よって、電気的接合と絶縁性を有する接着とを行うこと
ができ、製造作業の簡略化を図ることができる。
【図１】本発明の一実施の形態に係る複合型半導体装置
の断面図である。
の断面図である。
【図２】同複合型半導体装置の回路基板の平面図であ
る。
る。
【図３】同複合型半導体装置の回路基板の底面図であ
る。
る。
【図４】同複合型半導体装置の支持基板の底面図であ
る。
る。
【図５】同複合型半導体装置の底面図である。
１０ 複合型半導体装置 １１ 絶縁シー
ト １２ 第１の導体回路パターン １３ 第２の導
体回路パターン １４ 回路基板 １５ 第１の半
導体素子 １６ 第２の半導体素子 １７ 開口部 １８ 支持基板 １９ 半田ボー
ル ２０ 第１の素子搭載部 ２１ 内部リー
ド ２２ 第１の内側接続端子 ２３ 外枠 ２４ 第１の接地端子 ２５ 抜き孔 ２６ 抜き孔 ２７ 抜き孔 ２７ａ 抜き孔 ２８ 抜き孔 ２８ａ 抜き孔 ２８ｔ スルー
ホール ２９ 内部リード ３０ 外枠 ３１ 第２の内側接続端子 ３２ 第２の素
子搭載部 ３３ 接続端子ランド ３４ 第２の接
地端子 ３５ スルーホール ３６ 第２のボ
ンディングワイヤ ３７ スルーホール ３７ａ 対向端
子ランド ４０ 第１のボンディングワイヤ ４１ 第１の封
止樹脂 ４２ 第２の封止樹脂 ４３ 第３の導
体回路パターン ４４ 半田ボール接続端子ランド ４５ リード ４６ ソルダーレジスト膜 ４８ 外枠
ト １２ 第１の導体回路パターン １３ 第２の導
体回路パターン １４ 回路基板 １５ 第１の半
導体素子 １６ 第２の半導体素子 １７ 開口部 １８ 支持基板 １９ 半田ボー
ル ２０ 第１の素子搭載部 ２１ 内部リー
ド ２２ 第１の内側接続端子 ２３ 外枠 ２４ 第１の接地端子 ２５ 抜き孔 ２６ 抜き孔 ２７ 抜き孔 ２７ａ 抜き孔 ２８ 抜き孔 ２８ａ 抜き孔 ２８ｔ スルー
ホール ２９ 内部リード ３０ 外枠 ３１ 第２の内側接続端子 ３２ 第２の素
子搭載部 ３３ 接続端子ランド ３４ 第２の接
地端子 ３５ スルーホール ３６ 第２のボ
ンディングワイヤ ３７ スルーホール ３７ａ 対向端
子ランド ４０ 第１のボンディングワイヤ ４１ 第１の封
止樹脂 ４２ 第２の封止樹脂 ４３ 第３の導
体回路パターン ４４ 半田ボール接続端子ランド ４５ リード ４６ ソルダーレジスト膜 ４８ 外枠
Claims (4)
- 【請求項１】 絶縁シートの表裏に第１及び第２の導体
回路パターンがそれぞれ形成され、しかも、前記絶縁シ
ートに設けられた抜き孔を介して前記第１及び第２の導
体回路パターンの導通部が形成された回路基板と、 前記回路基板の表面側に固着され、前記第１の導体回路
パターンの各第１の内側接続端子とワイヤボンディング
及び／又はフリップチップボンディングを行って電気的
に連結された第１の半導体素子と、 前記第１の半導体素子及び前記第１の導体回路パターン
を樹脂封止する第１の封止樹脂と、 前記回路基板の裏面側に固着され、前記第２の導体回路
パターンの各第２の内側接続端子とはワイヤボンディン
グ及び／又はフリップチップボンディングを行って電気
的に連結された第２の半導体素子と、 中央部には前記第２の導体回路パターンの各第２の内側
接続端子が露出する開口部を備え、一面側に前記第２の
導体回路パターンに設けられた接続端子ランドに連結さ
れる貫通導体部を備える支持基板と、 前記第２の半導体素子を樹脂封止して、前記開口部を前
記支持基板の他面側に合わせて平面状に埋める第２の封
止樹脂と、 平面状となった前記第２の封止樹脂、及び前記支持基板
の他面側を覆い、しかも前記貫通導体部に接続されて、
一部は内側に延び、一端にはエリアアレイ状に配置され
た半田ボール接続端子ランドを備える多数のリードを備
える第３の導体回路パターンと、 前記半田ボール接続端子ランドにそれぞれ接合された半
田ボールと、 前記半田ボール接続端子ランド以外の前記第３の導体回
路パターンの露出面及びその近傍を覆うカバーレジスト
とを有することを特徴とする複合型半導体装置。 - 【請求項２】 前記第１〜第３の導体回路パターンの何
れか１又は２以上は、スタンピング加工又はエッチング
加工によって形成されている請求項１記載の複合型半導
体装置。 - 【請求項３】 前記第１及び第２の導体回路パターンを
連結する前記導通部は、超音波接合によって形成された
請求項１又は２記載の複合型半導体装置。 - 【請求項４】 前記支持基板の一面側には、前記接続端
子ランドに向かい合い、しかも前記貫通導体部に接続さ
れる対向端子ランドが形成され、該対向端子ランドと前
記接続端子ランドとは異方性導電接着剤を介して電気的
に連結されていることを特徴とする請求項１〜３のいず
れか１項に記載の複合型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9299366A JPH11121688A (ja) | 1997-10-15 | 1997-10-15 | 複合型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9299366A JPH11121688A (ja) | 1997-10-15 | 1997-10-15 | 複合型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11121688A true JPH11121688A (ja) | 1999-04-30 |
Family
ID=17871637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9299366A Pending JPH11121688A (ja) | 1997-10-15 | 1997-10-15 | 複合型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11121688A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6469393B2 (en) * | 1998-04-16 | 2002-10-22 | Sony Corporation | Semiconductor package and mount board |
-
1997
- 1997-10-15 JP JP9299366A patent/JPH11121688A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6469393B2 (en) * | 1998-04-16 | 2002-10-22 | Sony Corporation | Semiconductor package and mount board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6228683B1 (en) | High density leaded ball-grid array package | |
| JP3123638B2 (ja) | 半導体装置 | |
| JP2819285B2 (ja) | 積層型ボトムリード半導体パッケージ | |
| US6088233A (en) | Semiconductor device and assembly board having through-holes filled with filling core | |
| JP2001077293A (ja) | 半導体装置 | |
| JPH09260552A (ja) | 半導体チップの実装構造 | |
| JP2002510148A (ja) | 複数の基板層と少なくとも１つの半導体チップを有する半導体構成素子及び当該半導体構成素子を製造する方法 | |
| US20070278639A1 (en) | Semiconductor Device Stack and Method for Its Production | |
| JP3063846B2 (ja) | 半導体装置 | |
| US6340839B1 (en) | Hybrid integrated circuit | |
| JPH1084069A (ja) | ボトムリード型半導体パッケージ | |
| JP2001156251A (ja) | 半導体装置 | |
| JP3877095B2 (ja) | 半導体装置 | |
| JP2524482B2 (ja) | Ｑｆｐ構造半導体装置 | |
| JPH11121688A (ja) | 複合型半導体装置 | |
| JP3090115B2 (ja) | 半導体装置およびその製造方法 | |
| JP3645701B2 (ja) | 半導体装置 | |
| JPH1174421A (ja) | 複合型半導体装置 | |
| JP3466354B2 (ja) | 半導体装置 | |
| JP3136274B2 (ja) | 半導体装置 | |
| JP2630294B2 (ja) | 混成集積回路装置およびその製造方法 | |
| KR20070019359A (ko) | 밀봉 수지 주입용 개구부를 구비하는 양면 실장형 기판 및그를 이용하는 멀티 칩 패키지의 제조방법 | |
| KR100861508B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| KR20070079654A (ko) | 플립 칩 본딩용 인쇄회로기판 및 그를 이용한 볼 그리드어레이 패키지 제조 방법 | |
| JP3405718B2 (ja) | 半導体装置 |