JPH11120897A - 電子放出素子 - Google Patents

電子放出素子

Info

Publication number
JPH11120897A
JPH11120897A JP27695097A JP27695097A JPH11120897A JP H11120897 A JPH11120897 A JP H11120897A JP 27695097 A JP27695097 A JP 27695097A JP 27695097 A JP27695097 A JP 27695097A JP H11120897 A JPH11120897 A JP H11120897A
Authority
JP
Japan
Prior art keywords
insulating layer
electron
emitter electrode
emitting device
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27695097A
Other languages
English (en)
Inventor
Masayuki Nakanishi
優行 中西
Kazutami Chin
和民 陳
Tokuhide Shimojo
徳英 下条
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Noritake Itron Corp
Original Assignee
Ise Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ise Electronics Corp filed Critical Ise Electronics Corp
Priority to JP27695097A priority Critical patent/JPH11120897A/ja
Publication of JPH11120897A publication Critical patent/JPH11120897A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Cold Cathode And The Manufacture (AREA)

Abstract

(57)【要約】 【課題】 短絡不良などのない電子放出素子が得られる
ようにする。 【解決手段】 シリコン基板101をエッチングするこ
とで、先端が尖った凸状のコーン104を形成する。次
に、コーン104側面を含むシリコン基板101表面
に、熱酸化により酸化膜105を形成する。そして、A
23からなるからなる絶縁層106を全面に堆積形成
し、これをコーン104を露出させるときのマスクとす
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、蛍光体を発光さ
せるなどのために、真空中で電子を放出する電子放出素
子に関する。
【0002】
【従来の技術】近年、液晶ディスプレイの性能を上回る
可能性のあるFED(field emissiondisplay)が注目
されている。たとえば、FEDはバックライトが不要な
自発光ディスプレイである。このため、バックライト付
き液晶ディスプレイに比較して、より薄く、視野角の広
いディスプレイが実現できる。また、FEDは発光効率
が液晶ディスプレイに比較して2倍以上と大きいため、
消費電力の抑制も可能となる。このFEDは、電子を放
出する小さな素子(電子放出素子)をガラス基板上に多
数形成し、それらの素子から放出した電子を、対向する
ガラス基板上の蛍光体に衝突させて光らせることによ
り、表示を行うようにするものである。
【0003】蛍光体があるガラス基板には陽極が配置し
てあり、この陽極と電子放出素子側のエミッタ電極に電
圧を印加することで電子を加速する。2枚のガラス基板
の間は高真空に引かれている。そして、この電子放出素
子にはいくつかの形態があるが、突起状の冷陰極(エミ
ッタ電極)を用いるスピント型がもっとも一般的であ
る。このスピント型の電子放出素子では、エミッタ電極
上部周囲に配置したゲート電極とそのエミッタ電極との
間に電圧を印加することで、エミッタ電極先端部より電
子を放出させるようにしている。
【0004】従来、その円錐状のエミッタ電極は、次に
示すようにして作製されていた。まず、図4(a)に示
すように、シリコン基板401を熱酸化することで、そ
の表面にシリコン酸化膜402を形成する。ついで、公
知のフォトリソグラフィ技術とエッチング技術によりシ
リコン酸化膜402を加工して、図4(b)に示すよう
に、シリコン基板401上の所定位置にマスクパターン
403を形成する。次に、そのマスクパターン403を
マスクとしてプラズマを用いたドライエッチングにより
シリコン基板401をエッチングすることで、図4
(c)に示すように、先端が尖った凸状のコーン404
を形成する。
【0005】次に、図4(d)に示すように、コーン4
04側面を含むシリコン基板401表面に、熱酸化によ
り酸化膜405を形成する。次に、図4(e)に示すよ
うに、電子ビーム加熱真空蒸着により、シリコン酸化物
からなる絶縁層406を全面に堆積形成する。この絶縁
層406の形成では、マスクパターン403下の領域に
は膜が形成されないようにする必要がある。このため、
絶縁層406の形成には、垂直異方性の特性を強く持
つ、真空蒸着法を用いる。また、絶縁層406として
は、シリコン酸化物を用いるが、シリコン酸化物をター
ゲットとしたとき、通常の抵抗加熱式ではシリコン酸化
物の真空蒸着が困難なため、電子ビーム加熱真空蒸着を
用いるようにしている。
【0006】次に、図5(f)に示すように、絶縁層4
06上にMoを堆積して導電膜407を形成する。この
Moの堆積は、たとえば、スパッタ法により行えばよ
い。次に、HF(弗酸)などを用いて選択的に酸化膜を
エッチングすることで、コーン404表面に形成された
酸化膜405を除去する。この結果、図5(g)に示す
ように、先端がとがった形状の電子放出部となるエミッ
タ電極404aが形成される。同時に、コーン404上
に形成されていたマスクパターン403もその上に形成
された絶縁層406および導電膜407とともの除去さ
れる。
【0007】また、エミッタ電極404a(コーン40
4)周囲に形成された導電膜407下の露出している絶
縁層406側部も、同時にエッチング(サイドエッチン
グ)される。この結果、エミッタ電極404a形成領域
上に、導電膜407が庇のようにせり出した状態とな
る。そして、図5(h)に示すように、導電膜407を
公知のフォトリソグラフィ技術およびエッチング技術に
よりパターニングして、ゲート電極407aを形成す
る。
【0008】
【発明が解決しようとする課題】しかしながら、従来で
は、以下に示す理由により、形成したゲート電極とエミ
ッタ電極とが接触してしまうことがあるという問題があ
った。図5(g)を用いて説明すると、エミッタ電極4
04a形成のために、この表面に形成されていた熱酸膜
をHFなどにより除去する際、前述したように、絶縁層
406もサイドエッチングされ、導電膜407が庇のよ
うにせり出した状態となる。ここで、エミッタ電極40
4aを、その先端がより再現性よく先鋭となるように形
成するためには、コーン404表面に形成する酸化膜4
05(図4)をある程度厚く形成しておく必要がある。
【0009】一方、熱酸化により形成された酸化膜と、
真空蒸着により形成された酸化膜とでは、HFなどによ
るエッチングにおける溶解速度(エッチングレート)が
異なる。すなわち、真空蒸着による堆積膜は、熱酸化膜
に比較してHFに対して溶解しやすい状態となってい
る。したがって、エミッタ電極404a形成のために酸
化膜405を完全に除去しようとすると、導電膜407
下の絶縁層406が必要以上にサイドエッチングされ
る。そして、導電膜407端部の庇が長くなりすぎ、自
重のため垂れ下がり、エミッタ電極404aと接触しや
すい状態となってしまう。これは、エミッタ電極404
a先端をより鋭角に形成しようとすればするほど顕著に
なる。
【0010】この発明は、以上のような問題点を解消す
るためになされたものであり、短絡不良などのない電子
放出素子が得られるようにすることを目的とする。
【0011】
【課題を解決するための手段】この発明の電子放出素子
は、シリコン基板表面に先端が尖った凸状に形成された
エミッタ電極と、そのエミッタ電極を取り囲むようにエ
ミッタ電極形成部が開口されてシリコン基板上に形成さ
れた絶縁層と、絶縁層表面に形成され、エミッタ電極と
の間に電圧を印加することでエミッタ電極先端より電子
を放出させるためのゲート電極とを備え、絶縁層が、真
空蒸着により堆積されたシリコン酸化物に比較して弗酸
を含むエッチング液に溶解しにくい絶縁物からなるよう
にした。このように構成したので、絶縁層の開口部内へ
のゲート電極のせり出し量を抑制した状態で電子放出素
子を製造できる。
【0012】
【発明の実施の形態】以下この発明の実施の形態を図を
参照して説明する。まず、この実施の形態における電子
放出素子の製造方法に関して説明する。はじめに、図1
(a)に示すように、シリコン基板101を熱酸化する
ことで、その表面にシリコン酸化膜102を形成する。
ついで、公知のフォトリソグラフィ技術とエッチング技
術によりシリコン酸化膜102を加工して、図1(b)
に示すように、シリコン基板101上の所定位置にマス
クパターン103を形成する。
【0013】次に、そのマスクパターン103をマスク
としてプラズマを用いたドライエッチングによりシリコ
ン基板101をエッチングすることで、図1(c)に示
すように、先端が尖った凸状のコーン104を形成す
る。次に、図1(d)に示すように、コーン104側面
を含むシリコン基板101表面に、熱酸化により酸化膜
105を形成する。次に、図1(e)に示すように、A
23からなるからなる絶縁層106を全面に堆積形成
する。この絶縁層106の形成では、マスクパターン1
03下の領域には膜が形成されないようにする必要があ
る。このため、絶縁層106の形成には、垂直異方性の
特性を強く持つ成膜方法を用いる。
【0014】次に、図2(f)に示すように、絶縁層1
06上にMoを堆積して導電膜107を形成する。この
Moの堆積は、たとえば、スパッタ法により行えばよ
い。次に、HFなどを用いて選択的に酸化膜をエッチン
グすることで、コーン104表面に形成された酸化膜1
05を除去する。ここで、HFのかわりに、緩衝液とし
てNH4F を加えたバッファードHFを用いるようにし
てもよい。この結果、図2(g)に示すように、先端が
とがった円錐形状の電子放出部となるエミッタ電極10
4aが形成される。同時に、コーン104上に形成され
ていたマスクパターン103も、その上に形成された絶
縁層106および導電膜107とともの除去される。な
お、エミッタ電極104aは、円錐形状に形成する必要
はなく、四角錐など先端が尖った凸状になっていればよ
い。
【0015】ここで、エミッタ電極104a(コーン1
04)周囲に形成された導電膜107下の露出している
絶縁層106側部も、同時にエッチング(サイドエッチ
ング)される。しかし、この実施の形態では、絶縁層1
06にAl23を用いるようにしたので、HFに対する
エッチングレートが熱酸化膜より遅いので、エミッタ電
極104a形成領域上への導電膜107の庇のせり出し
があまりない。そして、図2(h)に示すように、導電
膜107を公知のフォトリソグラフィ技術およびエッチ
ング技術によりパターニングして、ゲート電極107a
を形成する。
【0016】以上説明したように、この実施の形態にお
いては、ゲート電極下の絶縁分離のための絶縁層とし
て、HFなどのHF系のエッチング液に対して、真空蒸
着により形成したシリコン酸化膜よりエッチングレート
の遅い材料であるAl23を用いるようにした。この結
果、ゲート電極の庇のせり出し量を抑制できるので、エ
ミッタ電極とゲート電極との接触を防ぐことができる。
また、真空蒸着により形成したシリコン酸化膜よりエッ
チングレートの遅い材料として、Al23に限るもので
はなく、他にも、TiO2 ,Zr02 ,Ta25,Si
34を用いるようにしてもよい。
【0017】また、上述では、ゲート電極下の絶縁層を
1層構造としたが、これに限るものではない。図3に示
すように、まず、エミッタ電極104aが形成されたシ
リコン基板101上に、エミッタ電極104a形成部を
囲うように、熱酸化による酸化膜105を配置する。そ
して、その酸化膜105上に、真空蒸着などにより形成
した下層絶縁層106aを配置し、その上にたとえばA
23などからなる上層絶縁層106bを配置し、その
上にゲート電極107aを配置するようにしてもよい。
下層絶縁層106aはHFによりエッチングされやすい
ので、サイドエッチング量が多いが、上層絶縁層106
bはHFによりエッチングされ難いので、サイドエッチ
ング量が少ない。このため、ゲート電極107aの庇の
せり出し量を少なくすることが可能となる。
【0018】
【発明の効果】以上説明したように、この発明では、シ
リコン基板表面に先端が尖った凸状に形成されたエミッ
タ電極と、そのエミッタ電極を取り囲むようにエミッタ
電極形成部が開口されてシリコン基板上に形成された絶
縁層と、絶縁層表面に形成され、エミッタ電極との間に
電圧を印加することでエミッタ電極先端より電子を放出
させるためのゲート電極とを備えた電子放出素子におい
て、その絶縁層が、真空蒸着により堆積されたシリコン
酸化物に比較して弗酸を含むエッチング液に溶解しにく
い絶縁物からなるようにした。この結果、絶縁層の開口
部内へのゲート電極のせり出し量を抑制した状態で電子
放出素子を製造できるので、この発明によれば、エミッ
タ電極とゲート電極との間の短絡不良などのない電子放
出素子が得られるという効果を有する。
【図面の簡単な説明】
【図1】 この発明の実施の形態における電子放出素子
の製造方法を説明するための断面図である。
【図2】 図1に続く、この発明の実施の形態における
電子放出素子の製造方法を説明するための断面図であ
る。
【図3】 この発明の他の形態の電子放出素子の構成を
示す断面図である。
【図4】 従来の電子放出素子の製造方法を説明するた
めの断面図である。
【図5】 図4に続く、従来の電子放出素子の製造方法
を説明するための断面図である。
【符号の説明】
101…シリコン基板、102…シリコン酸化膜、10
3…マスクパターン、104…コーン、104a…エミ
ッタ電極、105…酸化膜、106…絶縁層、107…
導電膜、107a…ゲート電極。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 シリコン基板表面に先端が尖った凸状に
    形成されたエミッタ電極と、 前記エミッタ電極を取り囲むように前記エミッタ電極形
    成部が開口されて前記シリコン基板上に形成された絶縁
    層と、 前記絶縁層表面に形成され、前記エミッタ電極との間に
    電圧を印加することで前記エミッタ電極先端より電子を
    放出させるためのゲート電極とを備え、 前記絶縁層が、真空蒸着により堆積されたシリコン酸化
    物に比較して弗酸を含むエッチング液に溶解しにくい絶
    縁物からなることを特徴とする電子放出素子。
  2. 【請求項2】 請求項1記載の電子放出素子において、 前記絶縁物が、Al23,TiO2 ,Ta25,Si3
    4いずれかからなることを特徴とする電子放出素子。
  3. 【請求項3】 請求項1記載の電子放出素子において、 前記絶縁層が上層絶縁層と下層絶縁層とから構成され、 前記上層絶縁層が、真空蒸着により堆積されたシリコン
    酸化物に比較して弗酸を含むエッチング液に溶解しにく
    い絶縁物からなることを特徴とする電子放出素子。
  4. 【請求項4】 請求項3記載の電子放出素子において、 前記上層絶縁物が、Al23,TiO2 ,Ta25,S
    34いずれかからなることを特徴とする電子放出素
    子。
JP27695097A 1997-10-09 1997-10-09 電子放出素子 Pending JPH11120897A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27695097A JPH11120897A (ja) 1997-10-09 1997-10-09 電子放出素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27695097A JPH11120897A (ja) 1997-10-09 1997-10-09 電子放出素子

Publications (1)

Publication Number Publication Date
JPH11120897A true JPH11120897A (ja) 1999-04-30

Family

ID=17576682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27695097A Pending JPH11120897A (ja) 1997-10-09 1997-10-09 電子放出素子

Country Status (1)

Country Link
JP (1) JPH11120897A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005327498A (ja) * 2004-05-12 2005-11-24 Nippon Hoso Kyokai <Nhk> 冷陰極素子及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005327498A (ja) * 2004-05-12 2005-11-24 Nippon Hoso Kyokai <Nhk> 冷陰極素子及びその製造方法

Similar Documents

Publication Publication Date Title
US5448132A (en) Array field emission display device utilizing field emitters with downwardly descending lip projected gate electrodes
JPH10289650A (ja) 電界電子放出素子及びその製造方法並びに電界電子放出型ディスプレイ装置
US5378182A (en) Self-aligned process for gated field emitters
US6136621A (en) High aspect ratio gated emitter structure, and method of making
US5651713A (en) Method for manufacturing a low voltage driven field emitter array
JP3066573B2 (ja) 電界放出型表示素子
JPH0850850A (ja) 電界放出型電子放出素子およびその製造方法
US5693235A (en) Methods for manufacturing cold cathode arrays
JPH0594762A (ja) 電界放出型電子源及びその製造方法
JPH11120897A (ja) 電子放出素子
US6777169B2 (en) Method of forming emitter tips for use in a field emission display
JPH03225721A (ja) 電界電子放出素子およびその製造方法
JP3084768B2 (ja) 電界放出型陰極装置
JP2852356B2 (ja) フィールドエミッタの表面改質方法
JP3211572B2 (ja) 電界放射型電子素子およびその製造方法
JP3143679B2 (ja) 電子放出素子及びその製造方法
KR100290141B1 (ko) 전계방출소자와그제조방법
JP3184890B2 (ja) 電子放出素子及びその製造方法
JPH0652788A (ja) 電界放出型電子源装置およびその製造方法
JPH02276129A (ja) プレーナ型冷陰極およびその製造法
EP0578512B1 (en) Single crystal field emission device
KR100257568B1 (ko) 전계방출표시 소자의 필드 에미터 어레이 형성방법
KR20020080506A (ko) 전계방출소자
JPH05205614A (ja) 電界放出陰極の作製方法
KR100292829B1 (ko) 3극구조의몰리브덴팁전계효과전자방출표시소자제조방법