JPH11120018A - ストアバッファ制御方式 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】ストアバッファに保持したデータの処理を完了
してから次の処理を実行することにより、データの不一
致を回避し、命令の発行順にしたがって命令を実行する
ことのできる二重化システム切替のためのストアバッフ
ァの制御方式を実現する。 【解決手段】０系装置１００および１系装置１０１は、
各種命令の実行を制御する命令実行部１１０，１１１
と、命令実行部からのストア命令が発行されたとき、ア
ドレスとデータを保持し、ストア処理を行なうストアバ
ッファ１２０，１２１と、ストアバッファによるストア
処理が完了したたとを検出して系構成制御部１５０，１
５１に通知するバッファストア空き検出手段１３０，１
３１と、ストアバッファからアクセスされるターゲット
装置１４０，１４１と、系切替え制御を行なう系構成制
御部を備え、ストアバッファに保持されていた全てのス
トア処理が完了したことを示す完了通知を受信した後系
切替えを行なう。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、情報処理装置のス
トアバッファ制御方式に関する。ストアバッファは、情
報処理装置において、中央制御装置からデータを他の装
置に書き込むとき、該データを一時的に格納し、他の装
置への転送処理を行なう中央制御装置内に設けられたバ
ッファである。ストアバッファを持たない中央制御装置
は、データを他の装置に書き込む命令を実行すると、直
接、他の装置にデータが格納され、完了応答を受信する
ことにより、命令終了となり次の命令を実行するが、ス
トアバッファを備えた中央制御装置では、自中央制御装
置内のストアバッファに書き込んだ時点で命令終了と
し、次の命令を実行することが可能となる。

【０００２】そして、ストアバッファは順次、先入れ、
先出しで他の装置への転送処理を実行する。かかる処理
により命令の実行速度を向上させるものである。二重化
装置において、かかるストアバッファを使用した場合、
系切り替えを行なっても正常に動作できるストアバッフ
ァ制御方式が要求されている。

【０００３】

【従来の技術】図８は従来例を説明する図を示す。図は
ストアバッファ１２０、１２１を備える０系装置１００
および１系装置１０１から構成される二重化構成の情報
処理装置であり、０系装置１００および１系装置１０１
は同じ構成である。

【０００４】図において、１１０、１１１は情報処理装
置の中心となる命令実行部であり、１２０、１２１は命
令実行部１１０、１１１からのストア命令が発行された
とき、アドレスとデータを保持し、命令実行部１１０、
１１１に代わってストア処理を行なうストアバッファで
あり、１４０Ａ、１４１Ａはデータをストアするストア
先のターゲット装置としてのメモリ装置であり、１５
０、１５１はバス１６０、１６１への接続を制御し、系
構成を切り替える系構成制御部であり、１６０、１６１
は各装置間の情報の伝達を行なう経路としてのバスであ
り、１８０、１８１はバスアクセス権を要求してメモリ
装置１４０Ａ、１４１Ａにアクセスする入出力（図中Ｉ
／Ｏと示す）装置である。

【０００５】ここで、０系装置１００の命令実行部１１
０がメモリ装置１４０Ａへデータをストアする場合、ス
トアバッファ１２０にアドレスとデータを保持し、スト
アバッファ１２０からメモリ装置１４０Ａへのデータの
転送を行なう。命令実行部１１０はメモリ装置１４０Ａ
の応答を待つことなく、次の命令を実行できるので命令
実行の高速化が可能となる。

【０００６】このような、ストア動作を０系装置１００
が行なっているとき、命令実行部１１０からの系切替え
信号が出力されると、系構成制御部１５０は、メモリ装
置１４０Ａに接続されるバス１６０を、０系装置１００
のバス１６０から１系装置１０１のバス１６１に切り替
え、１系装置１０１からのアクセスを行なうようにシス
テムを構成する。上述の動作は０系装置１００の動作で
説明したが、１系装置１０１の動作も同じである。

【０００７】図９は従来例の動作フローチャート（その
１）を示す。図は０系装置１００の命令実行部１１０が
ストア処理を行なっているときに、命令実行部１１０か
ら系切替え要求があり、系構成制御部１５０が系切替え
を行なったフローチャートを示す。

【０００８】Ｓ１；命令実行部１１０がストア命令を発
行し、ストア命令を開始する。 Ｓ２；命令実行部１１０がメモリ装置１４０Ａへ転送す
るデータとそのアドレスを出力する。

【０００９】Ｓ３；ストアバッファ１２０は命令実行部
１１０からのデータとアドレスを格納する。 Ｓ４；ストアバッファ１２０は命令実行部１１０にのデ
ータとアドレスの格納完了通知を発行する。

【００１０】Ｓ５；命令実行部１１０は完了通知を受信
し、ストア命令の終了と判定する。呼の時刻を命令終了
時刻ｔ１とする。 Ｓ６；命令実行部１１０はＳ５でストア命令の終了と判
定し、次の命令の処理を開始する。

【００１１】Ｓ７；ストアバッファ１２０はメモリ装置
１４０Ａへアドレス、データを出力する。 Ｓ８；メモリ装置１４０Ａは受信したデータを格納す
る。

【００１２】Ｓ９；メモリ装置１４０Ａはデータの格納
が完了するとストアバッファ１２０に完了通知を送出す
る。 Ｓ１０；ストアバッファ１２０は完了通知を受信し、ス
トア処理終了と判定する。

【００１３】Ｓ１１；系構成制御部１５０は命令実行部
１１０からの系切替え要求を受信し系切替えを行なう。 このように、命令実行部１１０から系切替え要求が発行
されると、系構成制御部１５０は系切替えを行ない、例
えば、０系装置１００のメモリ装置１４０Ａへのアクセ
スを、１系装置１０１のバス１６１から行なうように系
構成を切り替える。

【００１４】

【発明が解決しようとする課題】上述の従来例におい
て、系構成制御部１５０の制御により、系切替えが行な
われ、メモリ装置１４０Ａへのアクセスが０系装置１０
０から１系装置１０１に切り替わる場合、図９に示すよ
うに、０系装置１００からのストア処理が終了（Ｓ１
０）した後に系切替えが実行された場合は問題ないが、
命令終了時刻ｔ１からストア処理終了時刻ｔ２の間に系
切替えが行なわれると、データのストア先であるメモリ
装置１４０Ａが０系装置１００のバス１６０から切り離
されストア不履行となる。

【００１５】図１０は従来例のフローチャート（その
２）を示す。図は命令実行部１１０からメモリ装置１４
０Ａを直接制御する命令を発行する例である。 Ｓ１〜Ｓ５；ストア命令を発行し、ストアバッファ１２
０にアドレス・データを書き込みストア命令終了とする
動作は図９の動作と同じである。

【００１６】Ｓ６；ここで、メモリ装置１４０Ａを制御
するための図示省略の制御レジスタに制御命令を書き込
む。 Ｓ７；書き込んだ制御命令をメモリ装置１４０Ａに送出
する。

【００１７】Ｓ８；例えば、発行された制御命令がパリ
ティを反転する命令（図中モード変更と示す）とし、こ
こで、パリティの極性変更が行なわれる。 Ｓ９；制御命令を送出し、ライト命令が終了する。

【００１８】Ｓ１０〜Ｓ１３；図８のＳ７〜Ｓ１０と同
じであり、ストアバッファ１２０に書き込んだデータを
メモリ装置１４０Ａに書き込み、完了通知を発行する。 Ｓ１４〜Ｓ２２；図８のＳ２〜Ｓ１０と同じであり、２
サイクル目のストア命令が発行され実行される。

【００１９】図において、命令実行部１１０がメモリ装
置１４０Ａを直接制御可能な命令を実行する場合、先に
発行されたストア命令がストアバッファ１２０に保持さ
れている間に、後から発行した制御命令が先にメモリ装
置１４０Ａに伝達されると、命令の実行順序が逆転し、
正常なデータ処理ができなくなる。ここでは、制御命令
がパリティを反転させる命令であると、最初のストア命
令の完了前にパリティが反転されるので、パリティが反
転される前に送出されたデータはパリティが反転してい
るので異常と判定される場合もある。

【００２０】本発明は、ストアバッファを備える情報処
理装置において、ストアバッファに保持したデータの処
理を完了してから次の処理を実行するように構成するこ
とにより、データの不一致を回避し、命令の発行順にし
たがって命令を実行することのできるストアバッファの
制御方式を実現しようとする。

【００２１】

【課題を解決するための手段】図１は本発明の第一の原
理を説明する図である。図は０系装置１００および１系
装置１０１により二重化された情報処理装置を示す。

【００２２】図に示す０系装置１００、および１系装置
１０１の中の１１０、１１１は各種命令の実行を制御す
る命令実行部であり、１２０、１２１は命令実行部１１
０、１１１からのストア命令が発行されたとき、アドレ
スとデータを保持し、ストア処理を行なうストアバッフ
ァであり、１３０、１３１はストアバッファ１２０、１
２１によるストア処理が完了したことを検出して系構成
制御部１５０、１５１に通知するストアバッファ空き検
出手段（図中ストアバッファ空検出手段と示す）であ
り、１４０、１４１はストアバッファ１２０、１２１か
らアクセスされるターゲット装置であり、１５０、１５
１は０系装置１００および１系装置１０１の系切替え制
御を行なう系構成制御部である。

【００２３】また、１８０、１８１はバス１６０、１６
１に接続されデータの入出力を行なう入出力装置であ
る。かかる構成において、一方の０系装置１００、１系
装置１０１から系切替え要求を発行し、系構成制御部１
５０、１５１により他方の１系装置１０１、０系装置１
００に切替えを行なうとき、系構成制御部１５０、１５
１はストアバッファ空き検出手段１３０、１３１が発行
するストアバッファに保持されていた全てのストア処理
が完了したことを示す完了通知を受信した後、系切替え
を行なう。

【００２４】このような動作により、先に発行されたス
トア命令が完了した後に系切替えが行なわれるので、ス
トア処理が完了しないうちに、例えば、０系装置１００
のバス１６０からターゲット装置１４０が切り離される
ことがなくなり、ストア処理を正しく実行することがで
きるようになる。

【００２５】図２は本発明の第二の原理を説明する図で
ある。図はストアバッファ１２０を備えた情報処理装置
のストアバッファ制御方式であり、二重化された情報処
理装置の０系装置１００、１系装置１０１の中の０系装
置１００を例として示している。

【００２６】図において、１１０は各種命令の実行を制
御する命令実行部であり、１２０は命令実行部１１０か
らのストア命令が発行されたとき、アドレスとデータを
保持し、ストア処理を行なうストアバッファであり、１
３０はストアバッファによるストア処理が完了したこと
を検出して系構成制御部１５０に通知するストアバッフ
ァ空き検出手段であり、１４０はストアバッファ１２０
からアクセスされるターゲット装置であり、１５０は０
系装置および１系装置の系切替え制御を行なう系構成制
御部である。

【００２７】また、１１Ａは命令実行部１１０内に設け
るものであり、命令実行部１００がターゲット装置１４
０を直接制御する命令をフェッチしたとき、ストアバッ
ファ空き検出手段１３０がストア処理の完了を検出して
送出する完了通知信号を受信するまで、該命令の実行を
待ち合わせる命令待合処理部（図中命令待合部と示す）
である。

【００２８】かかる構成において、命令実行部１００が
ターゲット装置１４０を直接制御する命令をフェッチし
たとき、命令待合処理部１１Ａは、該命令の実行の待合
わせを行ない、ストアバッファ空き検出手段１３０が、
ストアバッファ１２０の空きを検出して送出する完了通
知信号を受信した後、該命令の送出を行なう。

【００２９】このように、ターゲット装置１４０を直接
制御する命令がフェッチされたとき、命令待合処理部１
１Ａは、該命令の実行の待合わせを行ない、ストアバッ
ファ１２０の空き状態となった後に、該命令を実行する
ので、命令の実行順序の逆転がおこることがなくなり、
データ処理異常の発生を防止することができる。

【００３０】

【発明の実施の形態】図３は本発明の実施の形態を説明
する図（その１）である。図中の１１０は命令実行部で
あり、１２０はストアバッファであり、ストアバッファ
１２０はバッファ部２１、セレクタゲート２２、２３、
バッファ制御部２４から構成される。１３０Ａはストア
バッファ空き検出手段１３０としてのストア空き検出部
であり、１４０Ａはターゲット装置１４０としてのメモ
リ装置であり、メモリ装置１４０Ａはメモリ４１、メモ
リ制御部４２、ゲート４３、４４から構成されている。

【００３１】さらに、１５０は系構成制御部であり、１
６０はバス、１７０は各装置からのバス要求を調停する
バス調停部、１８０は入出力装置である。図の構成にお
いて、命令実行部１１０からメモリ装置１４０Ａにデー
タをストアする場合、バッファ制御部２４は制御信号の
転送方向を示す信号と、バスアクセス開始信号からスト
アアクセスであることを検出し、セレクタゲート２２、
２３は閉じた状態で、バッファ部２１にアドレス／デー
タを保持し、命令実行部１１０に完了通知を発行する。

【００３２】その後、セレクタゲート２２、２３および
セレクタゲート１１Ｄを開き、バッファ制御部２４が命
令実行部１１０に代わってメモリ装置１４０Ａへデータ
の転送を行ない、指定のアドレスに書き込む。この間、
命令実行部１１０はメモリ装置１４０Ａの応答を待つこ
となく次の命令を発行する。

【００３３】次の命令を実行する場合、従来例で説明し
たように、ストア処理が完了しないうちに、命令実行部
１１０から系切替え命令が発行されると、０系バス１６
０がメモリ装置１４０Ａから切り離されストア処理がで
きなくなる場合が生じる。

【００３４】そこで実施の形態（その１）では、原理図
で説明したストアバッファ空検出部１３０として、スト
ア空き検出部１３０Ａを設けている。ストアバッファ１
２０は、一般的にＦＩＦＯ（先入れ先出しメモリ）で構
成されており、バッファエンプティ信号を出力する機能
を備えている。本発明のストア空き検出部１３０Ａはバ
ッファエンプティ信号が出力され、且つ、メモリ装置１
４０Ａからのアクセス完了信号を受信した状態でストア
空き信号を出力し、命令実行部１１０がストアアクセス
を開始した時点じ、ストア空き信号の出力を停止する。

【００３５】ここで、バッファエンプティ信号はライト
ポインタとリードポインタが一致したときに送出される
ものであり、データ転送が完了する前から送出されるの
で、メモリ装置１４０Ａのアクセス信号を検出した後、
ストア空き信号を送出するように構成している。

【００３６】このようにして生成されたストア空き信号
を系構成制御部１５０に通知することにより、系構成制
御部１５０がメモリ装置１４０Ａの接続先を０系のバス
１６０から１系のバス１６１に切り替える場合、系切替
え処理をストア空き信号の有効期間中に行なうことによ
り、ストアバッファ１２０内にデータが残っているとき
に、ゲート４３が閉じられることがなくなる。

【００３７】図４は本発明の実施の形態を説明する図
（その２）である。図の構成は、図３で説明したストア
空き検出部１３０Ａの代わりに、系構成制御部１５０内
にタイマ１５Ａを設けて構成したものであり、タイマ１
５Ａはストアバッファ１２０内の全てのデータの転送が
完了するまでの時間を規定時間Ｔ０として計時するもの
であり、命令実行部１１０からの系切替え命令う受信し
て、タイマ１５Ａが起動され、タイマ１５Ａが規定時間
Ｔ０を計時した後、系切替えを実行する。

【００３８】図５は本発明の実施の形態を説明する図
（その３）である。図の構成は、命令実行部１１０に命
令待合処理部１１Ａを設けて構成したものである。図９
で説明したように、命令実行部１１０がメモリ装置１４
０Ａを直接制御する命令を発行し、その命令が先に発行
したストア命令を追い越した場合には、データ上に矛盾
が生じ、データ処理が正常に行なわれなくなる。そこ
で、本発明では、メモリ装置１４０Ａを直接制御する命
令をフェッチしたとき、命令待合処理部１１Ａがストア
空き検出部１３０Ａからストア空き信号を受信するま
で、制御命令の送出を待ち合わせ、ストアバッファ１２
０が空き状態となったことを確認した後に、該制御メモ
リを送出するので、命令の実行順序の逆転を防止する。

【００３９】図６は本発明の実施の形態を説明する図
（その４）である。図の構成は、命令実行部１１０にタ
イマ１１Ｂを設け、命令実行部１１０がメモリ装置１４
０Ａを直接制御する命令をフェッチしたとき、命令実行
部１１０のタイマ１１Ｂが規定時間を計時し、ストアバ
ッファ１２０のデータの送出が完了したた後、該制御命
令を送出するように構成したものである。

【００４０】図７は本発明の実施の形態を説明する図
（その５）である。図の構成は、命令実行部１１０にパ
イパスレジスタ１１Ｃを設けて構成したものである。実
施の形態（その５）は命令実行部１１０がストアバッフ
ァ１２０をパイパスする命令をフェッチしたとき、スト
ア処理が完了したことを確認した後、パイパスを行なう
ものであり、図では、命令実行部１１０に１ビットのパ
イパスレジスタ１１０を設け、この信号をパイパス指示
信号として使用する。このときも、ストア完了信号を命
令実行部１１０が受信した後パイパス指示信号を有効と
する。

【００４１】図５〜図７の実施の形態（その３）乃至実
施の形態（その５）においては、二重化構成の情報処理
装置の一方の系について説明したが、二重化装置の他方
のけいについても同様であり、さらに一重化装置につい
ても適用可能であることは勿論である。

【００４２】

【発明の効果】本発明によれば、ストアバッファを備え
た二重化構成の情報処理装置において、ストア命令終了
後から、ターゲット装置へのストア処理が完了する前に
系切替えが行なわれることによる、データの矛盾発生を
防止することができる。

【００４３】さらに、発行した命令の実行順序の逆転を
防止することが可能となり、情報処理装置の信頼度を向
上させることが可能となる。

【図面の簡単な説明】

【図１】 本発明の第一の原理を説明する図

【図２】 本発明の第二の原理を説明する図

【図３】 本発明の実施の形態を説明する図（その１）

【図４】 本発明の実施の形態を説明する図（その２）

【図５】 本発明の実施の形態を説明する図（その３）

【図６】 本発明の実施の形態を説明する図（その４）

【図７】 本発明の実施の形態を説明する図（その５）

【図８】 従来例を説明する図

【図９】 従来例の動作フローチャート（その１）

【図１０】 従来例の動作フローチャート（その２）

【符号の説明】

１００ ０系装置 １０１ １系装置 １１０、１１１ 命令実行部 １２０、１２１ ストアバッファ １３０、１３１ ストアバッファ空き検出手段 １３０Ａ ストア空き検出部 １４０、１４１ ターゲット装置 １４０Ａ、１４１Ａ メモリ装置 １５０、１５１ 系構成制御部 １６０、１６１ バス １７０ バス調停部 １８０、１８１ 入出力装置 １１Ａ 命令待合せ処理部 １１Ｂ、１５Ａ タイマ １１Ｃ パイパスレジスタ １１Ｄ、２２、２３ セレクタゲート ２１ バッファ部 ２４ バッファ制御部 ４１ メモリ ４２ メモリ制御部 ４３、４４ ゲート

Claims (5)

【特許請求の範囲】
1. 【請求項１】 ０系装置および１系装置により二重化さ
   れた情報処理装置の系切替え時におけるストアバッファ
   制御方式であって、 ０系装置および１系装置は、各種命令の実行を制御する
   命令実行部と、 前記命令実行部からのストア命令が発行されたとき、ア
   ドレスとデータを保持し、ストア処理を行なうストアバ
   ッファと、 前記ストアバッファによるストア処理が完了したことを
   検出して系構成制御部に通知するバッファストア空き検
   出手段と、 前記ストアバッファからアクセスされるターゲット装置
   と、 ０系装置および１系装置の系切替え制御を行なう系構成
   制御部を備え、 一方の前記０系装置、１系装置から系切替え要求を発行
   し、前記系構成制御部により他方の前記１系装置、０系
   装置に切替えを行なうとき、前記系構成制御部は前記ス
   トアバッファ空き検出手段が発行する前記ストアバッフ
   ァに保持されていた全てのストア処理が完了したことを
   示す完了通知を受信した後系切替えを行なうことを特徴
   とするストアバッファ制御方式。
2. 【請求項２】 請求項１に記載のストアバッファ制御方
   式において、 前記系構成制御部に所定の時間経過を計時するタイマを
   設け、 一方の前記０系装置、１系装置から系切替え要求を発行
   し、前記系構成制御部が他方の前記１系装置、０系装置
   に切替えを行なうとき、前記系構成制御部は系切替え要
   求を受信し、前記タイマを起動し、前記タイマが所定の
   時間の経過を検出してから系切替えを行なうことを特徴
   とするストアバッファ制御方式。
3. 【請求項３】 ストアバッファを備えた情報処理装置の
   ストアバッファ制御方式であって、 ０系装置および１系装置は、各種命令の実行を制御する
   命令実行部と、 前記命令実行部からのストア命令が発行されたとき、ア
   ドレスとデータを保持し、ストア処理を行なうストアバ
   ッファと、 前記ストアバッファによるストア処理が完了したことを
   検出して前記系構成制御部に通知するバッファストア空
   き検出手段と、 前記ストアバッファからアクセスされるターゲット装置
   と、 ０系装置および１系装置の系切替え制御を行なう系構成
   制御部と、 前記命令実行部が前記ターゲット装置を直接制御する命
   令をフェッチしたとき、前記バッファストア空き検出手
   段がストア処理の完了を検出して送出する完了通知信号
   を受信するまで、該命令の実行を待ち合わせる命令待合
   処理部を設け、前記ターゲット装置を直接制御する命令
   をフェッチしたとき、前記命令待合処理部は、該命令の
   実行の待ち合わせを行ない、前記バッファストア空き検
   出手段が、バッファストアの空きを検出して送出する完
   了通知信号を受信した後、該命令の実行を指示すること
   を特徴とするストアバッファの制御方式。
4. 【請求項４】 請求項３に記載のストアバッファ制御方
   式において、 前記命令実行部に所定の時間経過を計時するタイマを設
   け、 前記命令実行部が前記ターゲット装置を直接制御する命
   令をフェッチしたとき、該命令をフェッチして前記タイ
   マを起動し、前記タイマが所定の時間の経過を検出した
   後、該命令を送出することを特徴とするストアバッファ
   制御方式。
5. 【請求項５】 請求項３に記載のストアバッファ制御方
   式において、 前記命令実行部に前記ストアバッファをパイパスする命
   令をフェッチしたとき、該命令の実行を待ち合せるパイ
   パス処理部を設け、 前記ハイパス処理部は、パイパス命令をフェッチしたと
   き該命令の実行の待ち合わせを行ない、前記バッファス
   トア空き検出手段が、バッファストアの空きを検出した
   後、該命令の実行を指示することを特徴とするストアバ
   ッファの制御方式。