JPH11119971A - ボードコンピュータシステム、及びボードコンピュータシステムのボード接続方法 - Google Patents
ボードコンピュータシステム、及びボードコンピュータシステムのボード接続方法Info
- Publication number
- JPH11119971A JPH11119971A JP28205597A JP28205597A JPH11119971A JP H11119971 A JPH11119971 A JP H11119971A JP 28205597 A JP28205597 A JP 28205597A JP 28205597 A JP28205597 A JP 28205597A JP H11119971 A JPH11119971 A JP H11119971A
- Authority
- JP
- Japan
- Prior art keywords
- board
- mpu
- fpga
- memory
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
- User Interface Of Digital Computer (AREA)
Abstract
(57)【要約】
【課題】 各種ＭＰＵを実装したＭＰＵボードと共通に
利用するシステムボードから構成されるボードコンピュ
ータシステムで、異なる種類のＭＰＵに対応するために
システムボードでの接続回路にＦＰＧＡを利用するシス
テムにおいて、システムボード上での変更なしで、ＭＰ
Ｕボードを接続するだけでシステムが動作可能となるボ
ードコンピュータシステムを提供すること。 【解決手段】 ＭＰＵボード１ｄ毎に用意する必要のあ
るシステムボード２ｄのＦＰＧＡプログラムをＭＰＵボ
ード上のメモリ３１ｄに格納することにより、接続した
際、メモリ３１ｄからＦＰＧＡプログラムをＦＰＧＡ２
１ｄへ転送して、ＦＰＧＡ２１ｄを設定し、ＭＰＵ１１
ｄからメモリ４１ｄ、メモリ４２ｄ、Ｉ／Ｏ４３ｄにア
クセス可能とする。
利用するシステムボードから構成されるボードコンピュ
ータシステムで、異なる種類のＭＰＵに対応するために
システムボードでの接続回路にＦＰＧＡを利用するシス
テムにおいて、システムボード上での変更なしで、ＭＰ
Ｕボードを接続するだけでシステムが動作可能となるボ
ードコンピュータシステムを提供すること。 【解決手段】 ＭＰＵボード１ｄ毎に用意する必要のあ
るシステムボード２ｄのＦＰＧＡプログラムをＭＰＵボ
ード上のメモリ３１ｄに格納することにより、接続した
際、メモリ３１ｄからＦＰＧＡプログラムをＦＰＧＡ２
１ｄへ転送して、ＦＰＧＡ２１ｄを設定し、ＭＰＵ１１
ｄからメモリ４１ｄ、メモリ４２ｄ、Ｉ／Ｏ４３ｄにア
クセス可能とする。
Description
【０００１】
【発明の属する技術分野】本発明は、ＭＰＵが実装され
たＭＰＵボードと、メモリやＩ／Ｏが実装されたシステ
ムボードとを組み合わせてシステムを構成するボードコ
ンピュータシステム、及びボードコンピュータシステム
のボード接続方法に関する。
たＭＰＵボードと、メモリやＩ／Ｏが実装されたシステ
ムボードとを組み合わせてシステムを構成するボードコ
ンピュータシステム、及びボードコンピュータシステム
のボード接続方法に関する。
【０００２】
【従来の技術】従来、ＭＰＵ（Ｍｉｃｒｏ Ｐｒｏｃｅ
ｓｓｉｎｇ Ｕｎｉｔ）が実装されたＭＰＵボードと、
メモリやＩ／Ｏが実装されたシステムボードとを組み合
わせてシステムを構成するボードコンピュータシステム
が提案されている。
ｓｓｉｎｇ Ｕｎｉｔ）が実装されたＭＰＵボードと、
メモリやＩ／Ｏが実装されたシステムボードとを組み合
わせてシステムを構成するボードコンピュータシステム
が提案されている。
【０００３】システムとして複数種類からＭＰＵを選択
して実装可能とするために、上記の様な構成方法で、各
種類のＭＰＵを実装したＭＰＵボードと、各ＭＰＵボー
ドから共通して利用できるメモリやＩ／Ｏを実装したシ
ステムボードを用意し、選択したＭＰＵを実装したＭＰ
Ｕボードと、共通して利用できるシステムボードを組み
合わせてシステムを構成することにより、ＭＰＵの種類
毎にシステムを新たに設計する必要をなくすことができ
る。
して実装可能とするために、上記の様な構成方法で、各
種類のＭＰＵを実装したＭＰＵボードと、各ＭＰＵボー
ドから共通して利用できるメモリやＩ／Ｏを実装したシ
ステムボードを用意し、選択したＭＰＵを実装したＭＰ
Ｕボードと、共通して利用できるシステムボードを組み
合わせてシステムを構成することにより、ＭＰＵの種類
毎にシステムを新たに設計する必要をなくすことができ
る。
【０００４】図１３のシステムでは、ＭＰＵ−Ａ１１ａ
を実装したＭＰＵ−Ａボード１ａと、ＭＰＵ−Ｂ１１ｂ
を実装したＭＰＵ−Ｂボード１ｂと、各ＭＰＵボードか
ら共通に利用できる共通システムボード２から構成さ
れ、ＭＰＵ−ＡまたはＭＰＵ−Ｂを実装したシステムの
構成例である。
を実装したＭＰＵ−Ａボード１ａと、ＭＰＵ−Ｂ１１ｂ
を実装したＭＰＵ−Ｂボード１ｂと、各ＭＰＵボードか
ら共通に利用できる共通システムボード２から構成さ
れ、ＭＰＵ−ＡまたはＭＰＵ−Ｂを実装したシステムの
構成例である。
【０００５】図１３のＭＰＵ−ＡまたはＭＰＵ−Ｂを実
装したシステムにおいて、ＭＰＵ−Ａ、ＭＰＵ−Ｂそれ
ぞれがもつメモリ・Ｉ／Ｏ（入出力）アクセスＩ／Ｆ
（インターフェース）１２ａ、１２ｂ、及びＭＰＵ−
Ａ、ＭＰＵ−Ｂが実行するプログラムの命令の仕様はＭ
ＰＵ−ＡまたはＭＰＵ−Ｂにより、必ずしも同じとは限
らない。
装したシステムにおいて、ＭＰＵ−Ａ、ＭＰＵ−Ｂそれ
ぞれがもつメモリ・Ｉ／Ｏ（入出力）アクセスＩ／Ｆ
（インターフェース）１２ａ、１２ｂ、及びＭＰＵ−
Ａ、ＭＰＵ−Ｂが実行するプログラムの命令の仕様はＭ
ＰＵ−ＡまたはＭＰＵ−Ｂにより、必ずしも同じとは限
らない。
【０００６】これらのシステムにおいて、ＭＰＵボード
と接続された共通システムボードは、ＦＰＧＡ（Ｆｉｅ
ｌｄ Ｐｒｏｇｒａｍａｂｌｅ Ｇａｔｅ Ａｒｒａ
ｙ）２１によって、接続するＭＰＵのメモリ・Ｉ／Ｏア
クセスＩ／Ｆに合わせたロジックを構成し、ＭＰＵから
共通システムボード上のＭＰＵが実行するプログラムを
格納したメモリ４１、通常のメモリ４２、Ｉ／Ｏ４３に
アクセスできるようにする。
と接続された共通システムボードは、ＦＰＧＡ（Ｆｉｅ
ｌｄ Ｐｒｏｇｒａｍａｂｌｅ Ｇａｔｅ Ａｒｒａ
ｙ）２１によって、接続するＭＰＵのメモリ・Ｉ／Ｏア
クセスＩ／Ｆに合わせたロジックを構成し、ＭＰＵから
共通システムボード上のＭＰＵが実行するプログラムを
格納したメモリ４１、通常のメモリ４２、Ｉ／Ｏ４３に
アクセスできるようにする。
【０００７】どのようなロジックを構成するかの情報
は、ＦＰＧＡプログラムデータとしてＦＰＧＡプログラ
ムメモリ２２に書き込まれる。このＦＰＧＡプログラム
データはＭＰＵに応じて書き換えられる。例えば、ＦＰ
ＧＡプログラムデータを格納データの書き換え可能なメ
モリ３１に格納しておき、必要に応じてＦＰＧＡプログ
ラムデータを書き換える。
は、ＦＰＧＡプログラムデータとしてＦＰＧＡプログラ
ムメモリ２２に書き込まれる。このＦＰＧＡプログラム
データはＭＰＵに応じて書き換えられる。例えば、ＦＰ
ＧＡプログラムデータを格納データの書き換え可能なメ
モリ３１に格納しておき、必要に応じてＦＰＧＡプログ
ラムデータを書き換える。
【０００８】また、ＭＰＵが実行するプログラムについ
ても、格納データの書き換え可能なメモリ４１に格納し
ておき必要に応じて書き換える。
ても、格納データの書き換え可能なメモリ４１に格納し
ておき必要に応じて書き換える。
【０００９】図１３のシステムでは、システムが起動さ
れると初めにメモリ３１に格納されたデータによってＦ
ＰＧＡ２１にＭＰＵ−Ａボード１ａまたはＭＰＵ−Ｂボ
ード１ｂとの接続に対応したロジックがプログラムさ
れ、次にＭＰＵ−Ａ１１ａまたはＭＰＵ−Ｂ１１ｂがＦ
ＰＧＡ２１を経由して、システムボード２のメモリ４１
にアクセスし、格納された各ＭＰＵに対応したプログラ
ムを実行する。
れると初めにメモリ３１に格納されたデータによってＦ
ＰＧＡ２１にＭＰＵ−Ａボード１ａまたはＭＰＵ−Ｂボ
ード１ｂとの接続に対応したロジックがプログラムさ
れ、次にＭＰＵ−Ａ１１ａまたはＭＰＵ−Ｂ１１ｂがＦ
ＰＧＡ２１を経由して、システムボード２のメモリ４１
にアクセスし、格納された各ＭＰＵに対応したプログラ
ムを実行する。
【００１０】これにより、共通システムボードはＦＰＧ
Ａプログラムデータ格納用メモリ３１のＦＰＧＡプログ
ラムデータと、メモリ４１のＭＰＵプログラムを、接続
するＭＰＵボードに対応して置き換えまたは書き換える
ことにより、複数種類のＭＰＵボードに対応できる。
Ａプログラムデータ格納用メモリ３１のＦＰＧＡプログ
ラムデータと、メモリ４１のＭＰＵプログラムを、接続
するＭＰＵボードに対応して置き換えまたは書き換える
ことにより、複数種類のＭＰＵボードに対応できる。
【００１１】
【発明が解決しようとする課題】図１３のシステムにお
いて、任意のＭＰＵを利用する構成をとる場合、 ・そのＭＰＵを実装したＭＰＵボード１（ａまたはｂ）
を用意し、システムボード２に接続 ・システムボード２のメモリ３１について、置き換えま
たは格納データを書き換えることによって、そのＭＰＵ
に対応したＦＰＧＡプログラムデータを用意 ・システムボード２のメモリ４１について、置き換えま
たは格納データを書き換えることによって、そのＭＰＵ
に対応した実行するプログラムを用意 という以上３つの作業が発生する。
いて、任意のＭＰＵを利用する構成をとる場合、 ・そのＭＰＵを実装したＭＰＵボード１（ａまたはｂ）
を用意し、システムボード２に接続 ・システムボード２のメモリ３１について、置き換えま
たは格納データを書き換えることによって、そのＭＰＵ
に対応したＦＰＧＡプログラムデータを用意 ・システムボード２のメモリ４１について、置き換えま
たは格納データを書き換えることによって、そのＭＰＵ
に対応した実行するプログラムを用意 という以上３つの作業が発生する。
【００１２】必ずこの３つの作業はセットで行わければ
ならず、システムを構成またはＭＰＵを変更する際に、
１つでも忘れたり、またはＭＰＵの対応を間違えればシ
ステムが動作しないといった、構成（ＭＰＵ）変更作業
において間違えを発生しやすくする要因となる問題があ
る。
ならず、システムを構成またはＭＰＵを変更する際に、
１つでも忘れたり、またはＭＰＵの対応を間違えればシ
ステムが動作しないといった、構成（ＭＰＵ）変更作業
において間違えを発生しやすくする要因となる問題があ
る。
【００１３】この作業をより容易にする手段の一つとし
て、図１４のようにＭＰＵボード１ｃにメモリ１３ｃを
実装、ＭＰＵに対応した実行するプログラムをあらかじ
め用意しておくことにより、前記、図１３で発生する３
つの作業のうち ・システムボード２のメモリ４１について、置き換えま
たは格納データを書き換えることによって、そのＭＰＵ
に対応した実行するプログラムを用意に相当する作業を
省くことが提案されている。
て、図１４のようにＭＰＵボード１ｃにメモリ１３ｃを
実装、ＭＰＵに対応した実行するプログラムをあらかじ
め用意しておくことにより、前記、図１３で発生する３
つの作業のうち ・システムボード２のメモリ４１について、置き換えま
たは格納データを書き換えることによって、そのＭＰＵ
に対応した実行するプログラムを用意に相当する作業を
省くことが提案されている。
【００１４】図１４の場合でも、まだ、必ず２つの作業
を行わければならず任意のＭＰＵを利用する構成をとる
場合に、 ・そのＭＰＵを実装したＭＰＵボード１（ａまたはｂ）
を用意し、システムボード２に接続する作業だけでシス
テムが動作できるようになるのが望まれる。
を行わければならず任意のＭＰＵを利用する構成をとる
場合に、 ・そのＭＰＵを実装したＭＰＵボード１（ａまたはｂ）
を用意し、システムボード２に接続する作業だけでシス
テムが動作できるようになるのが望まれる。
【００１５】そこで、本発明では上記事情を考慮して成
されたものであり、上記不具合を解消し、接続するＭＰ
Ｕボードに対応したＦＰＧＡプログラムを格納、ＦＰＧ
Ａに転送する手段を接続するＭＰＵボード側に用意し、
接続するＭＰＵボードに対応した実行するプログラムを
格納、ＭＰＵがアクセスできる手段をＭＰＵボード側に
用意することによって、異なる種類のＭＰＵボードから
選択したＭＰＵボードを共通システムボードに接続する
作業だけで、システムが動作できるようになるボードコ
ンピュータシステム、及びボードコンピュータシステム
のボード接続方法を提供することを目的とする。
されたものであり、上記不具合を解消し、接続するＭＰ
Ｕボードに対応したＦＰＧＡプログラムを格納、ＦＰＧ
Ａに転送する手段を接続するＭＰＵボード側に用意し、
接続するＭＰＵボードに対応した実行するプログラムを
格納、ＭＰＵがアクセスできる手段をＭＰＵボード側に
用意することによって、異なる種類のＭＰＵボードから
選択したＭＰＵボードを共通システムボードに接続する
作業だけで、システムが動作できるようになるボードコ
ンピュータシステム、及びボードコンピュータシステム
のボード接続方法を提供することを目的とする。
【００１６】
（１）本発明のボードコンピュータシステムは、ＭＰＵ
が実装されたＭＰＵボードとメモリやＩ／Ｏが実装され
たシステムボードとを、上記ＭＰＵボードと上記システ
ムボードが各々備えるインターフェースにより接続して
システムを構成するボードコンピュータシステムにおい
て、上記システムボードは、上記ＭＰＵから上記システ
ムボードへアクセスするための接続回路構成を設定によ
り変更可能なＦＰＧＡと、このＦＰＧＡを設定するため
のＦＰＧＡプログラムデータを上記ＦＰＧＡへ転送する
ＦＰＧＡインターフェースとを備え、上記ＭＰＵボード
は、上記ＦＰＧＡプログラムデータを格納するプログラ
ム用メモリを備え、上記ＭＰＵボードと上記システムボ
ードを接続した際に、上記プログラム用メモリから上記
ＦＰＧＡプログラムデータを上記ＦＰＧＡインターフェ
ースを介し上記ＦＰＧＡへ転送して上記ＦＰＧＡの設定
を行い上記ＭＰＵから上記システムボード上のメモリや
Ｉ／Ｏにアクセス可能とすることを特徴とする。
が実装されたＭＰＵボードとメモリやＩ／Ｏが実装され
たシステムボードとを、上記ＭＰＵボードと上記システ
ムボードが各々備えるインターフェースにより接続して
システムを構成するボードコンピュータシステムにおい
て、上記システムボードは、上記ＭＰＵから上記システ
ムボードへアクセスするための接続回路構成を設定によ
り変更可能なＦＰＧＡと、このＦＰＧＡを設定するため
のＦＰＧＡプログラムデータを上記ＦＰＧＡへ転送する
ＦＰＧＡインターフェースとを備え、上記ＭＰＵボード
は、上記ＦＰＧＡプログラムデータを格納するプログラ
ム用メモリを備え、上記ＭＰＵボードと上記システムボ
ードを接続した際に、上記プログラム用メモリから上記
ＦＰＧＡプログラムデータを上記ＦＰＧＡインターフェ
ースを介し上記ＦＰＧＡへ転送して上記ＦＰＧＡの設定
を行い上記ＭＰＵから上記システムボード上のメモリや
Ｉ／Ｏにアクセス可能とすることを特徴とする。
【００１７】この構成によれば、ＭＰＵボードとの接続
に必要な設定情報をＭＰＵボード上のメモリに持つこと
により、ＭＰＵボードを変更した場合、必ず一緒にシス
テムでのＭＰＵボードとシステムボードの接続のための
システムボード上のＦＰＧＡの設定情報も変更され、Ｍ
ＰＵボードをシステムボードに接続しただけで適切なＦ
ＰＧＡの設定が可能になる。
に必要な設定情報をＭＰＵボード上のメモリに持つこと
により、ＭＰＵボードを変更した場合、必ず一緒にシス
テムでのＭＰＵボードとシステムボードの接続のための
システムボード上のＦＰＧＡの設定情報も変更され、Ｍ
ＰＵボードをシステムボードに接続しただけで適切なＦ
ＰＧＡの設定が可能になる。
【００１８】また、上記ＭＰＵボード上のメモリにＭＰ
Ｕに依存するＭＰＵが実行するプログラムも持つことに
より、ＭＰＵボードを変更した場合、必ず一緒にシステ
ムでのＭＰＵボードとシステムボードの接続のためのシ
ステムボード上のＦＰＧＡの設定情報も変更され、ＭＰ
Ｕに依存するＭＰＵが実行するプログラムも変更され
る、ＭＰＵボードをシステムボードに接続しただけで適
切なＦＰＧＡの設定とＭＰＵに対応したプログラムの用
意が可能になる。
Ｕに依存するＭＰＵが実行するプログラムも持つことに
より、ＭＰＵボードを変更した場合、必ず一緒にシステ
ムでのＭＰＵボードとシステムボードの接続のためのシ
ステムボード上のＦＰＧＡの設定情報も変更され、ＭＰ
Ｕに依存するＭＰＵが実行するプログラムも変更され
る、ＭＰＵボードをシステムボードに接続しただけで適
切なＦＰＧＡの設定とＭＰＵに対応したプログラムの用
意が可能になる。
【００１９】
（第１の実施形態）以下、図面を参照しながら本実施形
態について説明する。
態について説明する。
【００２０】図１のボードコンピュータシステムでは、
図１３でのボードコンピュータシステムに対して、ＦＰ
ＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍａｂｌｅ Ｇａｔｅ
Ａｒｒａｙ）プログラムデータ転送用Ｉ／Ｆ（インタ
ーフェース）３２ｄをＭＰＵ（Ｍｉｃｒｏ Ｐｒｏｃｅ
ｓｓｉｎｇ Ｕｎｉｔ）ボード１ｄにまで延長すること
により、ＦＰＧＡプログラムデータ格納用メモリ３１ｄ
をＭＰＵボード１ｄに実装可能とした例を示す。
図１３でのボードコンピュータシステムに対して、ＦＰ
ＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍａｂｌｅ Ｇａｔｅ
Ａｒｒａｙ）プログラムデータ転送用Ｉ／Ｆ（インタ
ーフェース）３２ｄをＭＰＵ（Ｍｉｃｒｏ Ｐｒｏｃｅ
ｓｓｉｎｇ Ｕｎｉｔ）ボード１ｄにまで延長すること
により、ＦＰＧＡプログラムデータ格納用メモリ３１ｄ
をＭＰＵボード１ｄに実装可能とした例を示す。
【００２１】共通システムボード２ｄ上には、ＭＰＵボ
ード１ｄに対応するために変更または書換え作業が必要
となるＦＰＧＡプログラムデータ格納用メモリを実装し
ない。ＭＰＵボード１ｄは、あらかじめＭＰＵ１１ｄに
対応したＦＰＧＡプログラムデータをメモリ３１ｄに格
納しておくことにより、ＭＰＵボード１ｄを共通システ
ムボード２ｄに接続することによって、ＦＰＧＡ２１ｄ
の設定をＭＰＵボード１ｄに対応したものとすることが
できる。
ード１ｄに対応するために変更または書換え作業が必要
となるＦＰＧＡプログラムデータ格納用メモリを実装し
ない。ＭＰＵボード１ｄは、あらかじめＭＰＵ１１ｄに
対応したＦＰＧＡプログラムデータをメモリ３１ｄに格
納しておくことにより、ＭＰＵボード１ｄを共通システ
ムボード２ｄに接続することによって、ＦＰＧＡ２１ｄ
の設定をＭＰＵボード１ｄに対応したものとすることが
できる。
【００２２】図２により、図１のボードコンピュータシ
ステムを接続した場合の、処理の流れを示す。
ステムを接続した場合の、処理の流れを示す。
【００２３】ＭＰＵボード１ｄをシステムボード２ｄに
接続する。この時、ＭＰＵ１１ｄはメモリ・Ｉ／Ｏアク
セスＩ／Ｆ１２ｄを介してＦＰＧＡ２１ｄと接続され、
メモリ３１ｄはＦＰＧＡプログラムデータ用Ｉ／Ｆ３２
ｄを介してＦＰＧＡ２１ｄと接続される。次に、メモリ
３１ｄに格納したＦＰＧＡプログラムデータは、ＦＰＧ
Ａプログラムデータ用Ｉ／Ｆ３２ｄを介してＦＰＧＡ２
１ｄへ転送される（Ａ１）。
接続する。この時、ＭＰＵ１１ｄはメモリ・Ｉ／Ｏアク
セスＩ／Ｆ１２ｄを介してＦＰＧＡ２１ｄと接続され、
メモリ３１ｄはＦＰＧＡプログラムデータ用Ｉ／Ｆ３２
ｄを介してＦＰＧＡ２１ｄと接続される。次に、メモリ
３１ｄに格納したＦＰＧＡプログラムデータは、ＦＰＧ
Ａプログラムデータ用Ｉ／Ｆ３２ｄを介してＦＰＧＡ２
１ｄへ転送される（Ａ１）。
【００２４】これにより、ＦＰＧＡプログラムメモリ２
２ｄは書き換えられ、ＦＰＧＡ２１ｄはＦＰＧＡプログ
ラムデータによりＭＰＵボード１ｄに対応したものに設
定される（Ａ２）。これにより、ＭＰＵ１１ｄは、シス
テムボード２ｄ上のＭＰＵの実行するプログラムの格納
されているメモリ４１ｄ、メモリ４２ｄ、Ｉ／Ｏ４３ｄ
にアクセス可能となる。
２ｄは書き換えられ、ＦＰＧＡ２１ｄはＦＰＧＡプログ
ラムデータによりＭＰＵボード１ｄに対応したものに設
定される（Ａ２）。これにより、ＭＰＵ１１ｄは、シス
テムボード２ｄ上のＭＰＵの実行するプログラムの格納
されているメモリ４１ｄ、メモリ４２ｄ、Ｉ／Ｏ４３ｄ
にアクセス可能となる。
【００２５】次に、図３のボードコンピュータシステム
について説明する。
について説明する。
【００２６】図３のボードコンピュータシステムは、図
１のボードコンピュータシステムに対して、ＭＰＵボー
ド１ｅにおいて、さらに図１４のボードコンピュータシ
ステムのようにＭＰＵ１１ｅに対応したＭＰＵ１１ｅが
実行するプログラムを格納するメモリ１３ｅを実装した
例で、実装するＭＰＵに対応する必要のあるメモリをＭ
ＰＵボード１ｅに実装することにより、ＭＰＵボード１
ｅを共通システムボード２ｅに接続するだけで、接続に
必要なＦＰＧＡ２１ｅの設定が行われ、ＭＰＵが実行す
るプログラムが用意されているため、システムは動作可
能となる。
１のボードコンピュータシステムに対して、ＭＰＵボー
ド１ｅにおいて、さらに図１４のボードコンピュータシ
ステムのようにＭＰＵ１１ｅに対応したＭＰＵ１１ｅが
実行するプログラムを格納するメモリ１３ｅを実装した
例で、実装するＭＰＵに対応する必要のあるメモリをＭ
ＰＵボード１ｅに実装することにより、ＭＰＵボード１
ｅを共通システムボード２ｅに接続するだけで、接続に
必要なＦＰＧＡ２１ｅの設定が行われ、ＭＰＵが実行す
るプログラムが用意されているため、システムは動作可
能となる。
【００２７】図４により、図３のボードコンピュータシ
ステムを接続した場合の、処理の流れを示す。
ステムを接続した場合の、処理の流れを示す。
【００２８】ＭＰＵボード１ｅをシステムボード２ｅに
接続する。この時、ＭＰＵ１１ｅはメモリ・Ｉ／Ｏアク
セスＩ／Ｆ１２ｅを介してＦＰＧＡ２１ｅと接続され、
メモリ３１ｅはＦＰＧＡプログラムデータ用Ｉ／Ｆ３２
ｅを介してＦＰＧＡ２１ｅと接続される。次に、メモリ
３１ｅに格納したＦＰＧＡプログラムデータはＦＰＧＡ
プログラムデータ用Ｉ／Ｆ３２ｅを介してＦＰＧＡ２１
ｅへ転送される（Ｂ１）。
接続する。この時、ＭＰＵ１１ｅはメモリ・Ｉ／Ｏアク
セスＩ／Ｆ１２ｅを介してＦＰＧＡ２１ｅと接続され、
メモリ３１ｅはＦＰＧＡプログラムデータ用Ｉ／Ｆ３２
ｅを介してＦＰＧＡ２１ｅと接続される。次に、メモリ
３１ｅに格納したＦＰＧＡプログラムデータはＦＰＧＡ
プログラムデータ用Ｉ／Ｆ３２ｅを介してＦＰＧＡ２１
ｅへ転送される（Ｂ１）。
【００２９】これにより、ＦＰＧＡプログラムメモリ２
２ｅは書き換えられ、ＦＰＧＡ２１ｅはＦＰＧＡプログ
ラムデータによりＭＰＵボード１ｅに対応したものに設
定される（Ｂ２）。これにより、ＭＰＵ１１ｅは、シス
テムボード２ｅ上のメモリ４２ｅ、Ｉ／Ｏ４３ｅにアク
セス可能となる。
２ｅは書き換えられ、ＦＰＧＡ２１ｅはＦＰＧＡプログ
ラムデータによりＭＰＵボード１ｅに対応したものに設
定される（Ｂ２）。これにより、ＭＰＵ１１ｅは、シス
テムボード２ｅ上のメモリ４２ｅ、Ｉ／Ｏ４３ｅにアク
セス可能となる。
【００３０】メモリ１３ｅに格納してあるＭＰＵ１１ｅ
に対応したＭＰＵ１１ｅが実行するプログラムを実行す
る（Ｂ３）。これにより、ボードコンピュータシステム
は動作可能となる。
に対応したＭＰＵ１１ｅが実行するプログラムを実行す
る（Ｂ３）。これにより、ボードコンピュータシステム
は動作可能となる。
【００３１】（第２の実施形態）図５のボードコンピュ
ータシステムでは、図３のボードコンピュータシステム
に対して、ＭＰＵボード１ｆにおいてＦＰＧＡプログラ
ムデータ格納用メモリ３１ｅを実装する代わりにメモリ
１３ｆにＭＰＵ１１ｆが実行するプログラムとＦＰＧＡ
２１ｆのためのＦＰＧＡプログラムデータを格納する。
ータシステムでは、図３のボードコンピュータシステム
に対して、ＭＰＵボード１ｆにおいてＦＰＧＡプログラ
ムデータ格納用メモリ３１ｅを実装する代わりにメモリ
１３ｆにＭＰＵ１１ｆが実行するプログラムとＦＰＧＡ
２１ｆのためのＦＰＧＡプログラムデータを格納する。
【００３２】また、ＭＰＵボード１ｆには、ＦＰＧＡ２
１ｆへＦＰＧＡプログラムデータの転送を可能にするＦ
ＰＧＡプログラムデータ転送用Ｉ／ＦアクセスＩ／Ｆ１
５ｆを実装する。
１ｆへＦＰＧＡプログラムデータの転送を可能にするＦ
ＰＧＡプログラムデータ転送用Ｉ／ＦアクセスＩ／Ｆ１
５ｆを実装する。
【００３３】システムボード２ｆには、ＦＰＧＡ２１ｆ
へＦＰＧＡプログラムデータを転送するためのＦＰＧＡ
プログラムデータ転送用Ｉ／Ｆ３２ｆを実装する。
へＦＰＧＡプログラムデータを転送するためのＦＰＧＡ
プログラムデータ転送用Ｉ／Ｆ３２ｆを実装する。
【００３４】次に、図６により、図５のボードコンピュ
ータシステムを接続した場合の処理の流れを示す。
ータシステムを接続した場合の処理の流れを示す。
【００３５】ＭＰＵボード１ｆをシステムボード２ｆに
接続する。この時、ＭＰＵ１１ｆはメモリ・Ｉ／Ｏアク
セスＩ／Ｆ１２ｆを介してＦＰＧＡ２１ｆと接続され、
ＦＰＧＡプログラムデータ転送用Ｉ／ＦアクセスＩ／Ｆ
１５ｆは、ＦＰＧＡプログラムデータ用Ｉ／Ｆ３２ｅを
介してＦＰＧＡ２１ｆと接続される。次に、ＭＰＵ１１
ｆはメモリ１３ｆをアクセス、格納されているプログラ
ムを実行する（Ｃ１）。
接続する。この時、ＭＰＵ１１ｆはメモリ・Ｉ／Ｏアク
セスＩ／Ｆ１２ｆを介してＦＰＧＡ２１ｆと接続され、
ＦＰＧＡプログラムデータ転送用Ｉ／ＦアクセスＩ／Ｆ
１５ｆは、ＦＰＧＡプログラムデータ用Ｉ／Ｆ３２ｅを
介してＦＰＧＡ２１ｆと接続される。次に、ＭＰＵ１１
ｆはメモリ１３ｆをアクセス、格納されているプログラ
ムを実行する（Ｃ１）。
【００３６】そのプログラムによりＭＰＵ１１ｆはメモ
リ１３ｆに格納されているＦＰＧＡプログラムデータを
読み出し（Ｃ２）、ＦＰＧＡプログラムデータ転送用Ｉ
／ＦアクセスＩ／Ｆ１５ｆをアクセスし、ＦＰＧＡプロ
グラムデータ転送用Ｉ／Ｆ３２ｆを介し、ＦＰＧＡ２１
ｆにＦＰＧＡプログラムデータを転送する（Ｃ３）。
リ１３ｆに格納されているＦＰＧＡプログラムデータを
読み出し（Ｃ２）、ＦＰＧＡプログラムデータ転送用Ｉ
／ＦアクセスＩ／Ｆ１５ｆをアクセスし、ＦＰＧＡプロ
グラムデータ転送用Ｉ／Ｆ３２ｆを介し、ＦＰＧＡ２１
ｆにＦＰＧＡプログラムデータを転送する（Ｃ３）。
【００３７】ＦＰＧＡプログラムデータの転送により、
ＦＰＧＡプログラムメモリ２２ｆは書き換えられ、ＦＰ
ＧＡ２１ｆの設定が完了（Ｃ４）すると、ＭＰＵ１１ｆ
はＦＰＧＡ２１ｆを経由してシステムボード２ｆ上のメ
モリ４２ｆ、Ｉ／Ｏ４３ｆにアクセス可能となる。
ＦＰＧＡプログラムメモリ２２ｆは書き換えられ、ＦＰ
ＧＡ２１ｆの設定が完了（Ｃ４）すると、ＭＰＵ１１ｆ
はＦＰＧＡ２１ｆを経由してシステムボード２ｆ上のメ
モリ４２ｆ、Ｉ／Ｏ４３ｆにアクセス可能となる。
【００３８】図７のボードコンピュータシステムは、図
５でのＭＰＵボード１ｆにＤＭＡ（Ｄｉｒｅｃｔ Ｍｅ
ｍｏｒｙ Ａｃｃｅｓｓ）コントローラ１４ｇを追加し
た構成をとる。メモリ１３ｇには、ＭＰＵ１１ｇが実行
するプログムとＦＰＧＡ２１ｆのためのＦＰＧＡプログ
ラムデータを格納する。
５でのＭＰＵボード１ｆにＤＭＡ（Ｄｉｒｅｃｔ Ｍｅ
ｍｏｒｙ Ａｃｃｅｓｓ）コントローラ１４ｇを追加し
た構成をとる。メモリ１３ｇには、ＭＰＵ１１ｇが実行
するプログムとＦＰＧＡ２１ｆのためのＦＰＧＡプログ
ラムデータを格納する。
【００３９】ＭＰＵ１１ｇはメモリ・Ｉ／ＯアクセスＩ
／Ｆ１２ｇを介してＦＰＧＡ２１ｆと接続される。
／Ｆ１２ｇを介してＦＰＧＡ２１ｆと接続される。
【００４０】ＤＭＡコントローラ１４ｇは、メモリ１３
ｇに格納されているＦＰＧＡプログラムデータを読み出
し、ＦＰＧＡプログラムデータ転送用Ｉ／ＦアクセスＩ
／Ｆ１５ｇをアクセス、これを介することによって、Ｆ
ＰＧＡ２１ｆにＦＰＧＡプログラムデータを転送する。
システムボードは、図５のボードコンピュータシステム
のシステムボード２ｆを使用する。
ｇに格納されているＦＰＧＡプログラムデータを読み出
し、ＦＰＧＡプログラムデータ転送用Ｉ／ＦアクセスＩ
／Ｆ１５ｇをアクセス、これを介することによって、Ｆ
ＰＧＡ２１ｆにＦＰＧＡプログラムデータを転送する。
システムボードは、図５のボードコンピュータシステム
のシステムボード２ｆを使用する。
【００４１】次に、図８により、図７のボードコンピュ
ータシステムを接続した場合の処理の流れを示す。
ータシステムを接続した場合の処理の流れを示す。
【００４２】ＭＰＵボード１ｇとシステムボード２ｆが
接続されると、ＭＰＵ１１ｇはメモリ１３ｇをアクセ
ス、格納されているＭＰＵ１１ｇが実行するプログラム
を実行する（Ｄ１）。
接続されると、ＭＰＵ１１ｇはメモリ１３ｇをアクセ
ス、格納されているＭＰＵ１１ｇが実行するプログラム
を実行する（Ｄ１）。
【００４３】そのプログラムによりＭＰＵ１１ｇは、Ｄ
ＭＡコントローラ１４ｇの設定を行う（Ｄ２）。
ＭＡコントローラ１４ｇの設定を行う（Ｄ２）。
【００４４】設定されたＤＭＡコントローラ１４ｇは、
メモリ１３ｇに格納されているＦＰＧＡプログラムデー
タを読み出し（Ｄ３）、ＦＰＧＡプログラムデータ転送
用Ｉ／ＦアクセスＩ／Ｆ１５ｇをアクセス、これを介す
ることによって、ＦＰＧＡ２１ｆにＦＰＧＡプログラム
データを転送する（Ｄ４）。
メモリ１３ｇに格納されているＦＰＧＡプログラムデー
タを読み出し（Ｄ３）、ＦＰＧＡプログラムデータ転送
用Ｉ／ＦアクセスＩ／Ｆ１５ｇをアクセス、これを介す
ることによって、ＦＰＧＡ２１ｆにＦＰＧＡプログラム
データを転送する（Ｄ４）。
【００４５】ＦＰＧＡプログラムデータの転送により、
ＦＰＧＡプログラムメモリ２２ｆは書き換えられ、ＦＰ
ＧＡ２１ｆの設定が完了（Ｄ５）すると、ＭＰＵ１１ｇ
はＦＰＧＡ２１ｆを経由してシステムボード２ｆ上のメ
モリ４２ｆＩ／Ｏ４３ｆにアクセス可能となる。
ＦＰＧＡプログラムメモリ２２ｆは書き換えられ、ＦＰ
ＧＡ２１ｆの設定が完了（Ｄ５）すると、ＭＰＵ１１ｇ
はＦＰＧＡ２１ｆを経由してシステムボード２ｆ上のメ
モリ４２ｆＩ／Ｏ４３ｆにアクセス可能となる。
【００４６】（第３の実施形態）図９のボードコンピュ
ータシステムでは、図５のボードコンピュータシステム
に対して、共有システムボード２ｈ上のＦＰＧＡ２１ｈ
のＦＰＧＡプログラム格納メモリ部２３ｈは、ＦＰＧＡ
プログラム格納メモリ部アクセスＩ／Ｆ２４ｈにより、
他のメモリ１３ｈと同様にメモリとして（アドレスとデ
ータによって）アクセスでき、ＭＰＵ１１ｈからは、Ｆ
ＰＧＡプログラム格納メモリアクセスコントローラ１６
ｈにより他のメモリ１３ｈと同様にＭＰＵのメモリアク
セスＩ／Ｆに接続されたメモリとしてアクセスできる。
ータシステムでは、図５のボードコンピュータシステム
に対して、共有システムボード２ｈ上のＦＰＧＡ２１ｈ
のＦＰＧＡプログラム格納メモリ部２３ｈは、ＦＰＧＡ
プログラム格納メモリ部アクセスＩ／Ｆ２４ｈにより、
他のメモリ１３ｈと同様にメモリとして（アドレスとデ
ータによって）アクセスでき、ＭＰＵ１１ｈからは、Ｆ
ＰＧＡプログラム格納メモリアクセスコントローラ１６
ｈにより他のメモリ１３ｈと同様にＭＰＵのメモリアク
セスＩ／Ｆに接続されたメモリとしてアクセスできる。
【００４７】ＭＰＵ１１ｈはメモリ・Ｉ／ＯアクセスＩ
／Ｆ１２ｈを介してＦＰＧＡ２１ｈと接続される。
／Ｆ１２ｈを介してＦＰＧＡ２１ｈと接続される。
【００４８】メモリ１３ｈには、ＭＰＵ１１ｈが実行す
るプログムとＦＰＧＡ２１ｈのためのＦＰＧＡプログラ
ムデータを格納する。
るプログムとＦＰＧＡ２１ｈのためのＦＰＧＡプログラ
ムデータを格納する。
【００４９】図１０により、図９のボードコンピュータ
システムを接続した場合の処理の流れを示す。
システムを接続した場合の処理の流れを示す。
【００５０】ＭＰＵボード１ｈとシステムボード２ｈが
接続されると、ＭＰＵ１１ｈはメモリ１３ｈをアクセ
ス、格納されているプログラムを実行する（Ｅ１）。
接続されると、ＭＰＵ１１ｈはメモリ１３ｈをアクセ
ス、格納されているプログラムを実行する（Ｅ１）。
【００５１】そのプログラムによりＭＰＵ１１ｈはメモ
リ１３ｈに格納されているＦＰＧＡプログラムデータを
読み出し（Ｅ２）、ＦＰＧＡプログラム格納メモリアク
セスコントローラ１６ｈを介してＦＰＧＡ２１ｈのＦＰ
ＧＡプログラム格納メモリ部２３ｈにアクセスしＦＰＧ
Ａプログラムデータを書き込み（Ｅ３）、これによりＦ
ＰＧＡ２１ｈを設定する（Ｅ４）。ＦＰＧＡ２１ｈの設
定が完了するとＭＰＵ１１ｈはＦＰＧＡ２１ｈを経由し
てシステムボード２ｈ上のメモリ４２ｈＩ／Ｏ、４３ｈ
にアクセスできるようになる。
リ１３ｈに格納されているＦＰＧＡプログラムデータを
読み出し（Ｅ２）、ＦＰＧＡプログラム格納メモリアク
セスコントローラ１６ｈを介してＦＰＧＡ２１ｈのＦＰ
ＧＡプログラム格納メモリ部２３ｈにアクセスしＦＰＧ
Ａプログラムデータを書き込み（Ｅ３）、これによりＦ
ＰＧＡ２１ｈを設定する（Ｅ４）。ＦＰＧＡ２１ｈの設
定が完了するとＭＰＵ１１ｈはＦＰＧＡ２１ｈを経由し
てシステムボード２ｈ上のメモリ４２ｈＩ／Ｏ、４３ｈ
にアクセスできるようになる。
【００５２】図１１のシステムは、図９でのＭＰＵボー
ド１ｈに、ＤＭＡ（ＤｉｒｅｃｔＭｅｍｏｒｙ Ａｃｃ
ｅｓｓ）コントローラ１４ｉを追加した構成をとる。
ド１ｈに、ＤＭＡ（ＤｉｒｅｃｔＭｅｍｏｒｙ Ａｃｃ
ｅｓｓ）コントローラ１４ｉを追加した構成をとる。
【００５３】メモリ１３ｉには、ＭＰＵ１１ｉが実行す
るプログムとＦＰＧＡ２１ｈのためのＦＰＧＡプログラ
ムデータを格納する。
るプログムとＦＰＧＡ２１ｈのためのＦＰＧＡプログラ
ムデータを格納する。
【００５４】ＭＰＵ１１ｉはメモリ・Ｉ／ＯアクセスＩ
／Ｆ１２ｉを介してＦＰＧＡ２１ｈと接続される。
／Ｆ１２ｉを介してＦＰＧＡ２１ｈと接続される。
【００５５】図１２により、図１１のボードコンピュー
タシステムを接続した場合の処理の流れを示す。
タシステムを接続した場合の処理の流れを示す。
【００５６】ＭＰＵボード１ｉとシステムボード２ｈが
接続されると、ＭＰＵ１１ｉはメモリ１３ｉをアクセ
ス、格納されているプログラムを実行する（Ｆ１）。
接続されると、ＭＰＵ１１ｉはメモリ１３ｉをアクセ
ス、格納されているプログラムを実行する（Ｆ１）。
【００５７】これによりＭＰＵ１１ｉはＤＭＡコントロ
ーラ１４ｉの設定を行う（Ｆ２）。設定されたＤＭＡコ
ントローラ１４ｉは、メモリ１３ｉに格納されているＦ
ＰＧＡプログラムデータを読み出し（Ｆ３）、ＦＰＧＡ
プログラム格納メモリアクセスコントローラ１６ｈを介
してＦＰＧＡ２１ｈのＦＰＧＡプログラム格納メモリ部
２３ｈにアクセスしＦＰＧＡプログラムデータを書き込
む（Ｆ４）、これにより、ＦＰＧＡ２１ｈを設定する
（Ｆ５）。ＦＰＧＡ２１ｈの設定が完了するとＭＰＵ１
１ｉはＦＰＧＡ２１ｈを経由してシステムボード２ｈ上
のメモリ４２ｈ、Ｉ／Ｏ４３ｈにアクセスできるように
なる。
ーラ１４ｉの設定を行う（Ｆ２）。設定されたＤＭＡコ
ントローラ１４ｉは、メモリ１３ｉに格納されているＦ
ＰＧＡプログラムデータを読み出し（Ｆ３）、ＦＰＧＡ
プログラム格納メモリアクセスコントローラ１６ｈを介
してＦＰＧＡ２１ｈのＦＰＧＡプログラム格納メモリ部
２３ｈにアクセスしＦＰＧＡプログラムデータを書き込
む（Ｆ４）、これにより、ＦＰＧＡ２１ｈを設定する
（Ｆ５）。ＦＰＧＡ２１ｈの設定が完了するとＭＰＵ１
１ｉはＦＰＧＡ２１ｈを経由してシステムボード２ｈ上
のメモリ４２ｈ、Ｉ／Ｏ４３ｈにアクセスできるように
なる。
【００５８】
【発明の効果】以上詳記したように本発明によれば、Ｍ
ＰＵボードとの接続に必要な設定情報をＭＰＵボード上
のメモリに持つ事により、ＭＰＵボードを変更した場
合、必ず一緒にシステムでのＭＰＵボードとシステムボ
ードの接続のためのシステムボード上のＦＰＧＡの設定
情報も変更され、ＭＰＵボードをシステムボードに接続
しただけで適切なＦＰＧＡの設定が可能になる。
ＰＵボードとの接続に必要な設定情報をＭＰＵボード上
のメモリに持つ事により、ＭＰＵボードを変更した場
合、必ず一緒にシステムでのＭＰＵボードとシステムボ
ードの接続のためのシステムボード上のＦＰＧＡの設定
情報も変更され、ＭＰＵボードをシステムボードに接続
しただけで適切なＦＰＧＡの設定が可能になる。
【００５９】また、本発明によれば、ＭＰＵボードとの
接続に必要な設定情報をＭＰＵボード上のメモリに持
ち、さらに、ＭＰＵに依存するＭＰＵが実行するプログ
ラムもＭＰＵボード上のメモリにも持つことにより、Ｍ
ＰＵボードを変更した場合、必ず一緒にシステムでのＭ
ＰＵボードとシステムボードの接続のためのシステムボ
ード上のＦＰＧＡの設定情報も変更され、ＭＰＵに依存
するＭＰＵが実行するプログラムも変更されて、ＭＰＵ
ボードをシステムボードに接続しただけで適切なＦＰＧ
Ａの設定とＭＰＵに対応したプログラムの用意が可能に
なる。
接続に必要な設定情報をＭＰＵボード上のメモリに持
ち、さらに、ＭＰＵに依存するＭＰＵが実行するプログ
ラムもＭＰＵボード上のメモリにも持つことにより、Ｍ
ＰＵボードを変更した場合、必ず一緒にシステムでのＭ
ＰＵボードとシステムボードの接続のためのシステムボ
ード上のＦＰＧＡの設定情報も変更され、ＭＰＵに依存
するＭＰＵが実行するプログラムも変更されて、ＭＰＵ
ボードをシステムボードに接続しただけで適切なＦＰＧ
Ａの設定とＭＰＵに対応したプログラムの用意が可能に
なる。
【図１】本発明の第１の実施形態に係わるコンピュータ
ボードシステムの概略構成を示す図。
ボードシステムの概略構成を示す図。
【図２】同実施形態に係わり、接続の際の処理動作を示
すフローチャート。
すフローチャート。
【図３】同実施形態の変形例のコンピュータボードシス
テムの概略構成を示す図。
テムの概略構成を示す図。
【図４】同実施形態に係わり、接続の際の処理動作を示
すフローチャート。
すフローチャート。
【図５】本発明の第２の実施形態に係わるコンピュータ
ボードシステムの概略構成を示す図。
ボードシステムの概略構成を示す図。
【図６】同実施形態に係わり、接続の際の処理動作を示
すフローチャート。
すフローチャート。
【図７】同実施形態の変形例のコンピュータボードシス
テムの概略構成を示す図。
テムの概略構成を示す図。
【図８】同実施形態に係わり、接続の際の処理動作を示
すフローチャート。
すフローチャート。
【図９】本発明の第３の実施形態に係わるコンピュータ
ボードシステムの概略構成を示す図。
ボードシステムの概略構成を示す図。
【図１０】同実施形態に係わり、接続の際の処理動作を
示すフローチャート。
示すフローチャート。
【図１１】同実施形態の変形例のコンピュータボードシ
ステムの概略構成を示す図。
ステムの概略構成を示す図。
【図１２】同実施形態に係わり、接続の際の処理動作を
示すフローチャート。
示すフローチャート。
【図１３】従来のボードコンピュータシステムの例を示
す図。
す図。
【図１４】従来のボードコンピュータシステムの例を示
す図。
す図。
１ａ…ＭＰＵ−Ａを実装したＭＰＵボード １１ａ…ＭＰＵ−Ａ １２ａ…ＭＰＵ−Ａでのメモリ・Ｉ／ＯアクセスＩ／Ｆ １ｂ…ＭＰＵ−Ｂを実装したＭＰＵボード １１ｂ…ＭＰＵ−Ｂ １２ｂ…ＭＰＵ−Ｂでのメモリ・Ｉ／ＯアクセスＩ／Ｆ １ｃ，１ｄ，１ｅ，１ｆ，１ｇ，１ｈ，１ｉ…ＭＰＵボ
ード １１ｃ，１１ｄ，１１ｅ，１１ｆ，１１ｇ，１１ｈ，１
１ｉ…ＭＰＵ １２ｃ，１２ｄ，１２ｅ，１２ｆ，１２ｇ，１２ｈ，１
２ｉ…ＭＰＵのメモリ・Ｉ／ＯアクセスＩ／Ｆ １３ｃ，１３ｅ，１３ｆ，１３ｇ，１３ｈ，１３ｉ…Ｍ
ＰＵのメモリアクセスＩ／Ｆに接続されたメモリ １４ｇ，１４ｉ…ＭＰＵのメモリアクセスＩ／Ｆに接続
されたＤＭＡコントローラ １５ｆ，１５ｇ…ＦＰＧＡプログラムデータ転送用Ｉ／
ＦアクセスＩ／Ｆ１６ｈ，１６ｉ…ＦＰＧＡプログラム
格納メモリアクセスコントローラ ２，２ｃ，２ｄ，２ｅ，２ｆ，２ｈ…共通システムボー
ド ２１，２１ｃ，２１ｄ，２１ｅ，２１ｆ，２１ｈ…ＭＰ
Ｕボード接続用ＦＰＧＡ ２２，２２ｃ，２２ｄ，２２ｅ，２２ｆ…ＦＰＧＡ内Ｆ
ＰＧＡプログラム格納メモリ部 ２３ｈ…ＦＰＧＡ内ＦＰＧＡプログラム格納メモリ部 ２４ｈ…ＦＰＧＡ内ＦＰＧＡプログラム格納メモリ部ア
クセスＩ／Ｆ ２５，２５ｃ，２５ｄ，２５ｅ，２５ｆ，２５ｈ…共通
システムボードでのメモリ・Ｉ／ＯアクセスＩ／Ｆ ３１，３１ｃ，３１ｄ，３１ｅ…ＦＰＧＡプログラムデ
ータ格納用メモリ ３２，３２ｃ，３２ｄ，３２ｅ，３２ｆ…ＦＰＧＡプロ
グラムデータ転送用Ｉ／Ｆ ４１，４１ｄ…システムボードのメモリアクセスＩ／Ｆ
に接続されたメモリ ４２，４２ｃ，４２ｄ，４２ｅ，４２ｆ，４２ｈ…シス
テムボード共通メモリ ４３，４３ｃ，４３ｄ，４３ｅ，４３ｆ，４３ｈ…シス
テムボード共通Ｉ／Ｏ
ード １１ｃ，１１ｄ，１１ｅ，１１ｆ，１１ｇ，１１ｈ，１
１ｉ…ＭＰＵ １２ｃ，１２ｄ，１２ｅ，１２ｆ，１２ｇ，１２ｈ，１
２ｉ…ＭＰＵのメモリ・Ｉ／ＯアクセスＩ／Ｆ １３ｃ，１３ｅ，１３ｆ，１３ｇ，１３ｈ，１３ｉ…Ｍ
ＰＵのメモリアクセスＩ／Ｆに接続されたメモリ １４ｇ，１４ｉ…ＭＰＵのメモリアクセスＩ／Ｆに接続
されたＤＭＡコントローラ １５ｆ，１５ｇ…ＦＰＧＡプログラムデータ転送用Ｉ／
ＦアクセスＩ／Ｆ１６ｈ，１６ｉ…ＦＰＧＡプログラム
格納メモリアクセスコントローラ ２，２ｃ，２ｄ，２ｅ，２ｆ，２ｈ…共通システムボー
ド ２１，２１ｃ，２１ｄ，２１ｅ，２１ｆ，２１ｈ…ＭＰ
Ｕボード接続用ＦＰＧＡ ２２，２２ｃ，２２ｄ，２２ｅ，２２ｆ…ＦＰＧＡ内Ｆ
ＰＧＡプログラム格納メモリ部 ２３ｈ…ＦＰＧＡ内ＦＰＧＡプログラム格納メモリ部 ２４ｈ…ＦＰＧＡ内ＦＰＧＡプログラム格納メモリ部ア
クセスＩ／Ｆ ２５，２５ｃ，２５ｄ，２５ｅ，２５ｆ，２５ｈ…共通
システムボードでのメモリ・Ｉ／ＯアクセスＩ／Ｆ ３１，３１ｃ，３１ｄ，３１ｅ…ＦＰＧＡプログラムデ
ータ格納用メモリ ３２，３２ｃ，３２ｄ，３２ｅ，３２ｆ…ＦＰＧＡプロ
グラムデータ転送用Ｉ／Ｆ ４１，４１ｄ…システムボードのメモリアクセスＩ／Ｆ
に接続されたメモリ ４２，４２ｃ，４２ｄ，４２ｅ，４２ｆ，４２ｈ…シス
テムボード共通メモリ ４３，４３ｃ，４３ｄ，４３ｅ，４３ｆ，４３ｈ…シス
テムボード共通Ｉ／Ｏ
Claims (12)
- 【請求項１】 ＭＰＵが実装されたＭＰＵボードとメモ
リやＩ／Ｏが実装されたシステムボードとを、上記ＭＰ
Ｕボードと上記システムボードが各々備えるインターフ
ェースにより接続してシステムを構成するボードコンピ
ュータシステムにおいて、 上記システムボードは、 上記ＭＰＵから上記システムボードへアクセスするため
の接続回路構成を設定により変更可能なＦＰＧＡと、 このＦＰＧＡを設定するためのＦＰＧＡプログラムデー
タを上記ＦＰＧＡへ転送するＦＰＧＡインターフェース
とを備え、 上記ＭＰＵボードは、 上記ＦＰＧＡプログラムデータを格納するプログラム用
メモリを備え、 上記ＭＰＵボードと上記システムボードを接続した際
に、 上記プログラム用メモリから上記ＦＰＧＡプログラムデ
ータを上記ＦＰＧＡインターフェースを介し上記ＦＰＧ
Ａへ転送して上記ＦＰＧＡの設定を行い上記ＭＰＵから
上記システムボード上のメモリやＩ／Ｏにアクセス可能
とすることを特徴とするボードコンピュータシステム。 - 【請求項２】 上記ＭＰＵボードは、上記ＭＰＵが実行
するプログラムを格納するためのメモリを備えたことを
特徴とする請求項１記載のボードコンピュータシステ
ム。 - 【請求項３】 ＭＰＵが実装されたＭＰＵボードとメモ
リやＩ／Ｏが実装されたシステムボードとを、上記ＭＰ
Ｕボードと上記システムボードが各々備えるインターフ
ェースにより接続してシステムを構成するボードコンピ
ュータシステムにおいて、 上記システムボードは、 上記ＭＰＵから上記システムボードへアクセスするため
の接続回路構成を設定により変更可能なＦＰＧＡと、 このＦＰＧＡを設定するためのＦＰＧＡプログラムデー
タを上記ＦＰＧＡへ転送するＦＰＧＡインターフェース
とを備え、 上記ＭＰＵボードは、 上記ＭＰＵが実行するプログラムと上記ＦＰＧＡプログ
ラムデータを格納するプログラム用メモリと、 上記ＦＰＧＡインターフェースにアクセスするためのＦ
ＰＧＡアクセスインターフェースとを備え、 上記ＭＰＵボードと上記システムボードを接続した際
に、 上記ＭＰＵは、上記ＭＰＵが実行するプログラムを実行
し、これにより上記プログラム用メモリから上記ＦＰＧ
Ａプログラムデータを読み出しこのＦＰＧＡプログラム
データを上記ＦＰＧＡアクセスインターフェースから上
記ＦＰＧＡインターフェースを介し上記ＦＰＧＡへ転送
して上記ＦＰＧＡの設定を行い上記ＭＰＵから上記シス
テムボード上のメモリやＩ／Ｏにアクセス可能とするこ
とを特徴とするボードコンピュータシステム。 - 【請求項４】 ＭＰＵが実装されたＭＰＵボードとメモ
リやＩ／Ｏが実装されたシステムボードとを、上記ＭＰ
Ｕボードと上記システムボードが各々備えるインターフ
ェースにより接続してシステムを構成するボードコンピ
ュータシステムにおいて、 上記システムボードは、 上記ＭＰＵから上記システムボードへアクセスするため
の接続回路構成を設定により変更可能なＦＰＧＡと、 このＦＰＧＡを設定するためのＦＰＧＡプログラムデー
タを上記ＦＰＧＡへ転送するＦＰＧＡインターフェース
とを備え、 上記ＭＰＵボードは、 上記ＭＰＵが実行するプログラムと上記ＦＰＧＡプログ
ラムデータを格納するプログラム用メモリと、 上記ＭＰＵが実行するプログラムにより設定されこの設
定に基づき処理を行うＤＭＡコントローラと、 上記ＦＰＧＡインターフェースにアクセスするためのＦ
ＰＧＡアクセスインターフェースとを備え、 上記ＭＰＵボードと上記システムボードを接続した際
に、 上記ＤＭＡコントローラは、上記ＭＰＵが実行するプロ
グラムにより設定されこの設定に基づき上記プログラム
用メモリから上記ＦＰＧＡプログラムデータを読み出し
このＦＰＧＡプログラムデータを上記ＦＰＧＡアクセス
インターフェースから上記ＦＰＧＡインターフェースを
介し上記ＦＰＧＡへ転送して上記ＦＰＧＡの設定を行い
上記ＭＰＵから上記システムボード上のメモリやＩ／Ｏ
にアクセス可能とすることを特徴とするボードコンピュ
ータシステム。 - 【請求項５】 ＭＰＵが実装されたＭＰＵボードとメモ
リやＩ／Ｏが実装されたシステムボードとを、上記ＭＰ
Ｕボードと上記システムボードが各々備えるインターフ
ェースにより接続してシステムを構成するボードコンピ
ュータシステムにおいて、 上記システムボードは、 上記ＭＰＵから上記システムボードへアクセスするため
の接続回路構成を設定するＦＰＧＡプログラムデータを
格納するＦＰＧＡプログラム格納メモリを設け上記ＦＰ
ＧＡプログラムデータに基づき上記接続回路構成を変更
可能なＦＰＧＡと、 上記ＦＰＧＡプログラム格納メモリにアクセス可能なＦ
ＰＧＡメモリアクセスインターフェースとを備え、 上記ＭＰＵボードは、 上記ＭＰＵが実行するプログラムと上記ＦＰＧＡプログ
ラムデータを格納するプログラム用メモリと、 上記ＦＰＧＡメモリアクセスインターフェースにアクセ
スするためのＦＰＧＡメモリアクセスコントローラとを
備え、 上記ＭＰＵボードと上記システムボードを接続した際
に、 上記ＭＰＵは、上記ＭＰＵが実行するプログラムを実行
しこれにより上記プログラム用メモリから上記ＦＰＧＡ
プログラムデータを読み出しこのＦＰＧＡプログラムデ
ータを上記ＦＰＧＡメモリアクセスコントローラから上
記ＦＰＧＡメモリアクセスインターフェースを介し上記
ＦＰＧＡプログラム格納メモリへ書き込み上記ＦＰＧＡ
の設定を行い上記ＭＰＵから上記システムボード上のメ
モリやＩ／Ｏにアクセス可能とすることを特徴とするボ
ードコンピュータシステム。 - 【請求項６】 ＭＰＵが実装されたＭＰＵボードとメモ
リやＩ／Ｏが実装されたシステムボードとを、上記ＭＰ
Ｕボードと上記システムボードが各々備えるインターフ
ェースにより接続してシステムを構成するボードコンピ
ュータシステムにおいて、 上記システムボードは、 上記ＭＰＵから上記システムボードへアクセスするため
の接続回路構成を設定するＦＰＧＡプログラムデータを
格納するＦＰＧＡプログラム格納メモリを設け上記ＦＰ
ＧＡプログラムデータに基づき上記接続回路構成を変更
可能なＦＰＧＡと、 上記ＦＰＧＡプログラム格納メモリにアクセス可能なＦ
ＰＧＡメモリアクセスインターフェースとを備え、 上記ＭＰＵボードは、 上記ＭＰＵが実行するプログラムと上記ＦＰＧＡプログ
ラムデータを格納するプログラム用メモリと、 上記ＭＰＵが実行するプログラムにより設定されこの設
定に基づき処理を行うＤＭＡコントローラと、 上記ＦＰＧＡメモリアクセスインターフェースにアクセ
スするためのＦＰＧＡメモリアクセスコントローラとを
備え、 上記ＭＰＵボードと上記システムボードを接続した際
に、 上記ＤＭＡコントローラは、上記ＭＰＵが実行するプロ
グラムにより設定されこの設定に基づき上記プログラム
用メモリから上記ＦＰＧＡプログラムデータを読み出し
このＦＰＧＡプログラムデータを上記ＦＰＧＡアクセス
インターフェースから上記ＦＰＧＡインターフェースを
介し上記ＦＰＧＡプログラム格納メモリへ書き込み上記
ＦＰＧＡの設定を行い上記ＭＰＵから上記システムボー
ド上のメモリやＩ／Ｏにアクセス可能とすることを特徴
とするボードコンピュータシステム。 - 【請求項７】 ＭＰＵが実装されたＭＰＵボードとメモ
リやＩ／Ｏが実装されたシステムボードとを、上記ＭＰ
Ｕボードと上記システムボードが各々備えるインターフ
ェースにより接続してシステムを構成するボードコンピ
ュータシステムのボード接続方法において、 上記システムボードは、 上記ＭＰＵから上記システムボードへアクセスするため
の接続回路構成をＦＰＧＡプログラムデータの設定によ
り変更可能なＦＰＧＡを備え、 上記ＭＰＵボードは、 上記ＦＰＧＡプログラムデータを格納し、 上記ＭＰＵボードと上記システムボードを接続した際
に、 上記格納したＦＰＧＡプログラムデータを上記ＦＰＧＡ
へ転送して上記ＦＰＧＡの設定を行い上記ＭＰＵから上
記システムボード上のメモリやＩ／Ｏにアクセス可能と
することを特徴とするボードコンピュータシステムのボ
ード接続方法。 - 【請求項８】 上記ＭＰＵボードは、上記ＭＰＵが実行
するプログラムを格納し、上記ＭＰＵボードと上記シス
テムボードを接続した際に、上記格納したＭＰＵが実行
するプログラムを実行することを特徴とする請求項７記
載のボードコンピュータシステムのボード接続方法。 - 【請求項９】 ＭＰＵが実装されたＭＰＵボードとメモ
リやＩ／Ｏが実装されたシステムボードとを、上記ＭＰ
Ｕボードと上記システムボードが各々備えるインターフ
ェースにより接続してシステムを構成するボードコンピ
ュータシステムのボード接続方法において、 上記システムボードは、 上記ＭＰＵから上記システムボードへアクセスするため
の接続回路構成をＦＰＧＡプログラムデータの設定によ
り変更可能なＦＰＧＡを備え、 上記ＭＰＵボードは、 上記ＭＰＵが実行するプログラムと上記ＦＰＧＡプログ
ラムデータを格納し、 上記ＭＰＵボードと上記システムボードを接続した際
に、 上記ＭＰＵは、上記格納したＭＰＵが実行するプログラ
ムを実行し、これにより上記格納したＦＰＧＡプログラ
ムデータを読み出しこのＦＰＧＡプログラムデータを上
記ＦＰＧＡへ転送して上記ＦＰＧＡの設定を行い上記Ｍ
ＰＵから上記システムボード上のメモリやＩ／Ｏにアク
セス可能とすることを特徴とするボードコンピュータシ
ステムのボード接続方法。 - 【請求項１０】 ＭＰＵが実装されたＭＰＵボードとメ
モリやＩ／Ｏが実装されたシステムボードとを、上記Ｍ
ＰＵボードと上記システムボードが各々備えるインター
フェースにより接続してシステムを構成するボードコン
ピュータシステムのボード接続方法において、 上記システムボードは、 上記ＭＰＵから上記システムボードへアクセスするため
の接続回路構成をＦＰＧＡプログラムデータの設定によ
り変更可能なＦＰＧＡを備え、 上記ＭＰＵボードは、 上記ＭＰＵが実行するプログラムにより設定されこの設
定に基づき処理を行うＤＭＡコントローラを備え、 上記ＭＰＵが実行するプログラムと上記ＦＰＧＡプログ
ラムデータを格納し、 上記ＭＰＵボードと上記システムボードを接続した際
に、 上記ＤＭＡコントローラは、上記格納したＭＰＵが実行
するプログラムにより設定されこの設定に基づき上記格
納した上記ＦＰＧＡプログラムデータを読み出しこのＦ
ＰＧＡプログラムデータを上記ＦＰＧＡへ転送して上記
ＦＰＧＡの設定を行い上記ＭＰＵから上記システムボー
ド上のメモリやＩ／Ｏにアクセス可能とすることを特徴
とするボードコンピュータシステムのボード接続方法。 - 【請求項１１】 ＭＰＵが実装されたＭＰＵボードとメ
モリやＩ／Ｏが実装されたシステムボードとを、上記Ｍ
ＰＵボードと上記システムボードが各々備えるインター
フェースにより接続してシステムを構成するボードコン
ピュータシステムのボード接続方法において、 上記システムボードは、 上記ＭＰＵから上記システムボードへアクセスするため
の接続回路構成を設定するＦＰＧＡプログラムデータを
格納するＦＰＧＡプログラム格納メモリを設け上記ＦＰ
ＧＡプログラムデータに基づき上記接続回路構成を変更
可能なＦＰＧＡを備え、 上記ＭＰＵボードは、 上記ＦＰＧＡにアクセスするためのＦＰＧＡメモリアク
セスコントローラを備え、 上記ＭＰＵが実行するプログラムと上記ＦＰＧＡプログ
ラムデータを格納し、 上記ＭＰＵボードと上記システムボードを接続した際
に、 上記ＭＰＵは、上記格納したＭＰＵが実行するプログラ
ムを実行しこれにより上記格納したＦＰＧＡプログラム
データを読み出しこのＦＰＧＡプログラムデータを上記
ＦＰＧＡメモリアクセスコントローラを介し上記ＦＰＧ
Ａプログラム格納メモリへ書き込み上記ＦＰＧＡの設定
を行い上記ＭＰＵから上記システムボード上のメモリや
Ｉ／Ｏにアクセス可能とすることを特徴とするボードコ
ンピュータシステムのボード接続方法。 - 【請求項１２】 ＭＰＵが実装されたＭＰＵボードとメ
モリやＩ／Ｏが実装されたシステムボードとを、上記Ｍ
ＰＵボードと上記システムボードが各々備えるインター
フェースにより接続してシステムを構成するボードコン
ピュータシステムのボード接続方法において、 上記システムボードは、 上記ＭＰＵから上記システムボードへアクセスするため
の接続回路構成を設定するＦＰＧＡプログラムデータを
格納するＦＰＧＡプログラム格納メモリを設け上記ＦＰ
ＧＡプログラムデータに基づき上記接続回路構成を変更
可能なＦＰＧＡを備え、 上記ＭＰＵボードは、 上記ＭＰＵが実行するプログラムにより設定されこの設
定に基づき処理を行うＤＭＡコントローラを備え、 上記ＭＰＵが実行するプログラムと上記ＦＰＧＡプログ
ラムデータを格納し、 上記ＭＰＵボードと上記システムボードを接続した際
に、 上記ＤＭＡコントローラは、上記格納したＭＰＵが実行
するプログラムにより設定されこの設定に基づき上記格
納したＦＰＧＡプログラムデータを読み出しこのＦＰＧ
Ａプログラムデータを上記ＦＰＧＡプログラム格納メモ
リへ書き込み上記ＦＰＧＡの設定を行い上記ＭＰＵから
上記システムボード上のメモリやＩ／Ｏにアクセス可能
とすることを特徴とするボードコンピュータシステムの
ボード接続方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28205597A JPH11119971A (ja) | 1997-10-15 | 1997-10-15 | ボードコンピュータシステム、及びボードコンピュータシステムのボード接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28205597A JPH11119971A (ja) | 1997-10-15 | 1997-10-15 | ボードコンピュータシステム、及びボードコンピュータシステムのボード接続方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11119971A true JPH11119971A (ja) | 1999-04-30 |
Family
ID=17647579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28205597A Pending JPH11119971A (ja) | 1997-10-15 | 1997-10-15 | ボードコンピュータシステム、及びボードコンピュータシステムのボード接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11119971A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009530882A (ja) * | 2006-03-14 | 2009-08-27 | ウニベルシダ デ サラゴサ | 住宅及び保護−介護環境、事務所等用デジタル通信システム |
| JP2017225004A (ja) * | 2016-06-15 | 2017-12-21 | シャープ株式会社 | デスクランブル情報提供装置、受信機、受信システム、デスクランブル情報提供方法、および、プログラム |
| WO2019235356A1 (ja) * | 2018-06-07 | 2019-12-12 | 日本電信電話株式会社 | 光トランシーバ機能制御システムおよび通信システム制御方法 |
| JP2021149105A (ja) * | 2020-03-16 | 2021-09-27 | ライカ マイクロシステムズ シーエムエス ゲゼルシャフト ミット ベシュレンクテル ハフツングLeica Microsystems CMS GmbH | システムの動作のための制御システムおよび方法 |
-
1997
- 1997-10-15 JP JP28205597A patent/JPH11119971A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009530882A (ja) * | 2006-03-14 | 2009-08-27 | ウニベルシダ デ サラゴサ | 住宅及び保護−介護環境、事務所等用デジタル通信システム |
| JP2017225004A (ja) * | 2016-06-15 | 2017-12-21 | シャープ株式会社 | デスクランブル情報提供装置、受信機、受信システム、デスクランブル情報提供方法、および、プログラム |
| WO2019235356A1 (ja) * | 2018-06-07 | 2019-12-12 | 日本電信電話株式会社 | 光トランシーバ機能制御システムおよび通信システム制御方法 |
| JP2021149105A (ja) * | 2020-03-16 | 2021-09-27 | ライカ マイクロシステムズ シーエムエス ゲゼルシャフト ミット ベシュレンクテル ハフツングLeica Microsystems CMS GmbH | システムの動作のための制御システムおよび方法 |
| US11762361B2 (en) | 2020-03-16 | 2023-09-19 | Leica Microsystems Cms Gmbh | Control system and method for operating a system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6237091B1 (en) | Method of updating firmware without affecting initialization information | |
| US5978862A (en) | PCMCIA card dynamically configured in first mode to program FPGA controlling application specific circuit and in second mode to operate as an I/O device | |
| KR100867900B1 (ko) | 내장 ｎａｎｄ 플래시 컨트롤러를 구비한 ｓｄｒａｍ메모리 디바이스 | |
| US5948076A (en) | Method and system for changing peripheral component interconnect configuration registers | |
| CN107273245B (zh) | 运算装置与运作方法 | |
| CN104932914B (zh) | 多cpu启动电路和多cpu启动方法 | |
| CN106227683A (zh) | 电子设备及信息处理方法 | |
| CN115562738B (zh) | 一种端口配置方法、组件及硬盘扩展装置 | |
| JPH1153295A (ja) | Ｐｃｉブリッジ | |
| JPH11119971A (ja) | ボードコンピュータシステム、及びボードコンピュータシステムのボード接続方法 | |
| JPH07191835A (ja) | コンピュータシステム | |
| JPH09282169A (ja) | 入出力データ管理方式 | |
| JPH1153289A (ja) | 情報処理装置の拡張機能増強方法 | |
| JP3477306B2 (ja) | 拡張入出力インターフェイス | |
| JP2004021867A (ja) | 情報処理システム | |
| JP4791792B2 (ja) | デジタルシグナルプロセッサシステムおよびそのブート方法。 | |
| KR101111466B1 (ko) | 멀티－마스터 공유 리소스 시스템에 이용하기 위한 통신스티어링 | |
| KR20030032177A (ko) | 직렬 이이피롬을 이용하여 인터페이스용 카드를초기화하는 반도체 장치 및 초기화 방법 | |
| US11983138B2 (en) | Self-configuring SSD multi-protocol support in host-less environment | |
| US11144496B2 (en) | Self-configuring SSD multi-protocol support in host-less environment | |
| JP3833897B2 (ja) | 制御装置 | |
| JPS6329864A (ja) | システム構成制御方式 | |
| JP3272918B2 (ja) | 並列処理計算機システムおよび同システム用構成装置並びに並列処理計算機システムにおけるクロック・チューニング方法 | |
| JP3166683B2 (ja) | Ａｔａ仕様ハードディスク装置のフォーマット方法 | |
| US7702859B2 (en) | Detachable direct memory access arrangement |