CN106227683A - 电子设备及信息处理方法 - Google Patents
电子设备及信息处理方法 Download PDFInfo
- Publication number
- CN106227683A CN106227683A CN201610599364.5A CN201610599364A CN106227683A CN 106227683 A CN106227683 A CN 106227683A CN 201610599364 A CN201610599364 A CN 201610599364A CN 106227683 A CN106227683 A CN 106227683A
- Authority
- CN
- China
- Prior art keywords
- memory area
- storage medium
- firmware
- bios
- bmc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1684—Details of memory controller using multiple buses
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
- G06F13/1657—Access to multiple memories
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
Abstract
本发明实施例公开了一种电子设备及信息处理方法，所述电子设备包括一块存储介质、基本输入输出系统BIOS及基板管理控制器BMC；所述存储介质包括第一存储区域和第二存储区域；所述第一存储区域用于存储所述BIOS的第一固件；所述第二存储区域用于存储所述BMC的第二固件；所述BIOS和所述BMC都与所述存储介质相连。
Description
技术领域
本发明涉及电子技术领域，尤其涉及一种电子设备及信息处理方法。
背景技术
电子设备中通常会包括基本输入输出系统(Basic Input/Output System，BIOS)和基板管理控制器(Baseboard Management Controller，BMC)。通常BIOS和BMC都对应有固件，BIOS和BMC在执行某些操作时，需要根据固件中代码或函数来实现。
在现有技术中，BMC和BIOS的固件是分散在两个闪存中，故需要两个单独的flash和两个单独的闪存芯片，这样势必会导致硬件成本高的问题。
发明内容
有鉴于此，本发明实施例期望提供一种电子设备及信息处理方法，至少部分解决硬件成本高的问题。
为达到上述目的，本发明的技术方案是这样实现的：
本发明实施例第一方面提供了一种电子设备，包括一块存储介质、基本输入输出系统BIOS及基板管理控制器BMC；
所述存储介质包括第一存储区域和第二存储区域；
所述第一存储区域用于存储所述BIOS的第一固件；
所述第二存储区域用于存储所述BMC的第二固件；
所述BIOS和所述BMC都与所述存储介质相连。
基于上述方案，所述电子设备还包括控制器；
所述BIOS和所述BMC，分别通过所述控制器与所述存储介质连接；
所述控制器，用于从所述BIOS和所述BMC接收操作指令，访问所述第一存储区域和所述第二存储区域。
基于上述方案，所述第一存储区域对应于第一虚拟存储介质；所述第二存储区域对应于第二虚拟存储介质；
所述控制器，用于从所述BIOS接收的第一操作指令；其中，所述第一操作指令携带有所述第一虚拟存储介质的第一虚拟地址，查询地址映射表获得与所述第一虚拟地址对应的第一实际地址，以所述第一实际地址访问所述第一存储区域；还用于从所述BMC接收第二操作指令，其中，所述第二操作指令携带有所述第二虚拟存储介质的第二虚拟地址，查询地址映射表获得与所述第二虚拟地址对应的第二实际地址，以所述第二实际地址访问所述第二存储区域。
基于上述方案，所述控制器为现场可编程阵列。
基于上述方案，所述存储介质还包括第三存储区域；
所述第三存储区域，用于在所述第一存储区域和/或所述第二存储区域的存储容量不够时，扩充所述第一存储区域和/或所述第二存储区域。
基于上述方案，所述BIOS包括BIOS芯片；
所述BIOS芯片通过第一总线与所述存储介质相连；
所述BMC通过第二总线与所述存储介质相连；
其中，所述第一总线不同于所述第二总线。
基于上述方案，所述存储介质为闪存。
本发明实施例第二方面提供一种信息处理方法，包括：
在一块存储介质上配置第一存储区域和第二存储区域；
将基本输入输出系统BIOS的第一固件，存储在所述第一存储区域；
将基板管理控制器BMC的第二固件，存储在所述第二存储区域。
基于上述方案，所述方法还包括：
从基本输入输出系统BIOS接收第一操作指令；
响应所述第一操作指令，从存储介质的第一存储区域读取所述BIOS的所述第一固件；
从基板管理控制器BMC接收第二操作指令；
响应所述第二操作指令，从所述存储介质的第二存储区域读取所述BMC的所述第二固件。
基于上述方案，所述响应所述第一操作指令，从存储介质的第一存储区域读取所述BIOS的所述第一固件，包括：
根据所述第一操作指令中携带的第一虚拟地址，查询地址映射表获得与所述第一虚拟地址对应的第一实际地址；
以所述第一实际地址访问所述第一存储区域，读取所述第一固件；
所述响应所述第二操作指令，从所述存储介质的第二存储区域读取所述BMC的所述第二固件，包括：
根据所述第二操作指令中携带的第二虚拟地址，查询所述地址映射表获得与所述第二虚拟地址对应的第二实际地址；
以所述第二实际地址访问所述第二存储区域，读取所述第二固件。
基于上述方案，所述方法还包括：
在所述存储介质配置第三存储区域；
当所述第一固件所需存储容量大于所述第一存储区域的存储容量时，将至少部分所述第三存储区域扩充为所述第一存储区域，以使扩充后的所述第一存储区域的存储容量不小于所述第一固件所需的存储容量；和/或，
当所述第二固件所需容量大于所述第二存储区域的存储容量时，将至少部分所述第三存储区域扩充为所述第二存储区域，以使扩充后的所述第二存储区域的存储容量不小于所述第二固件所需的存储容量。
本发明实施例提供的信息处理方法及电子设备，将BIOS和BMC的固件，存储到同一块存储介质中，相对于现有技术中将BIOS和BMC分别存储到不同的各自专用的存储介质中，减少了一块存储介质，简化了电子设备的结构，同时节省了一块单独的存储介质所需的硬件成本。
附图说明
图1为本发明实施例提供的第一种电子设备的结构示意图；
图2为本发明实施例提供的第二种电子设备的结构示意图；
图3为本发明实施例提供的第三种电子设备的结构示意图；
图4为本发明实施例提供的第一种信息处理方法的流程示意图；
图5为本发明实施例提供的第二种信息处理方法的流程示意图；
图6为本发明实施例提供的第三种信息处理方法的流程示意图。
具体实施方式
以下结合说明书附图及具体实施例对本发明的技术方案做进一步的详细阐述。
实施例一：
如图1所示，本实施例提供一种电子设备，包括一块存储介质110、基本输入输出系统BIOS 120及基板管理控制器BMC 130；
所述存储介质110包括第一存储区域111和第二存储区域112；
所述第一存储区域111用于存储所述BIOS 120的第一固件；
所述第二存储区域112用于存储所述BMC 130的第二固件；
所述BIOS 120和所述BMC 130都与所述存储介质110相连。
在本实施例中，所述电子设备可为各种类型的电子设备，例如，笔记本电脑、台式电脑或可穿戴式设备等具有BIOS和BMC的终端设备或服务器设备。
在本实施例中所述电子设备中的BIOS和BMC的固件，分别称为第一固件和第二固件。所述固件可是写入可擦写只读存储器(EROM)或电可擦可编程只读存储器(EEPROM)中的程序。在本实施例中，所述第一固件和所述第二固件，将存储在同一块存储介质中。例如，存储在同一块flash中。这样的话，相对于现有技术中，BMC和BIOS的固件分别存储在不同的flash中，首先节省了一块的flash芯片，从而减少了一块flash芯片，简化了电子设备的结构，减少了一块flash芯片所需的硬件成本。
实施例二：
如图1所示，本实施例提供一种电子设备，包括一块存储介质110、基本输入输出系统BIOS 120及基板管理控制器BMC 130；
所述存储介质110包括第一存储区域111和第二存储区域112；
所述第一存储区域111用于存储所述BIOS 120的第一固件；
所述第二存储区域112用于存储所述BMC 130的第二固件；
所述BIOS 120和所述BMC 130都与所述存储介质110相连。
所述电子设备还包括控制器140。此处的所述控制器140，可对应于各种信息处理中转和处理的处理器、处理芯片或处理电路。例如，微处理器或微处理器芯片、数字信号处理器或数字信号处理芯片等。所述处理电路可包括专用集成处理电路等。
所述BIOS 120和所述BMC 130，分别通过所述控制器140与所述存储介质110连接；
所述控制器140，用于从所述BIOS 120和所述BMC 130接收操作指令，访问所述第一存储区域111和所述第二存储区域112。
在电子设备启动或使用的过程中，所述BIOS 120和BMC 130都会使用到其对应的固件。当所述第一固件和所述第二固件分别存储在不同的flash等存储介质中时，所述BIOS120和BMC 130将分别与第一固件和第二固件所在的存储介质连接，分别从对应的存储介质中读取固件。
在本实施例中所述BIOS 120和BMC 130需要从同一块存储介质读取第一固件和第二固件，在本实施例中为了避免读取的混淆等问题，引入了控制器140，由控制器140根据操作操作指令的来源或操作指令中携带的操作参数等，确定是读取第一固件还是第二固件，这样就所述BIOS 120和BMC 130就可以简便的通过控制器140读取固件。
所述BIOS 120和所述BMC 130可分别通过内部总线接口连接所述控制器140；所述总线接口包括：串行外设总线接口(Serial Peripheral Interface，SPI)。在本实施例中为了节省硬件成本，可以利用电子设备中的现有的现场可编程阵列作为所述控制器140。当然这里的控制器140不局限于现场可编程阵列，还可以是数字信号处理器或处理芯片等其他能够进行信息处理的结构。所述控制器140可通过总线接口与所述BIOS中的处理芯片进行连接，这里的处理芯片可包括蓝桥芯片等。这里的蓝桥芯片可包括(Platform ControllerHub，PCH)芯片。
实施例三：
如图1所示，本实施例提供一种电子设备，包括一块存储介质110、基本输入输出系统BIOS 120及基板管理控制器BMC 130；
所述存储介质110包括第一存储区域111和第二存储区域112；
所述第一存储区域111用于存储所述BIOS 120的第一固件；
所述第二存储区域112用于存储所述BMC 130的第二固件；
所述BIOS 120和所述BMC 130都与所述存储介质110相连。
所述电子设备还包括控制器140。此处的所述控制器140。
所述BIOS 120和所述BMC 130，分别通过所述控制器140与所述存储介质110连接；
所述控制器140，用于从所述BIOS 120和所述BMC 130接收操作指令，访问所述第一存储区域111和所述第二存储区域112。
所述第一存储区域111对应于第一虚拟存储介质；所述第二存储区域112对应于第二虚拟存储介质；
所述控制器140，用于从所述BIOS 120接收的第一操作指令；其中，所述第一操作指令携带有所述第一虚拟存储介质的第一虚拟地址，查询地址映射表获得与所述第一虚拟地址对应的第一实际地址，以所述第一实际地址访问所述第一存储区域111；还用于从所述BMC130接收第二操作指令，其中，所述第二操作指令携带有所述第二虚拟存储介质的第二虚拟地址，查询地址映射表获得与所述第二虚拟地址对应的第二实际地址，以所述第二实际地址访问所述第二存储区域112。
为了与现有技术兼容，在不改变BIOS 120和BMC 130现有的范围固件的情况下，在本实施例中所述将第一存储区域111和第二存储区域112都虚拟成独立的存储介质。故对应有虚拟地址，在BIOS 120和BMC 130中存储的访问对应固件的存储地址都为虚拟地址，分别是第一虚拟地址和第二虚拟地址。在本实施例中所述控制器140分别与BIOS 120和BMC 130连接，利用控制器140，进行虚拟地址到实际地址的转换，再利用转换后的实际地址分别访问第一存储区域111和第二存储区域112，这样与现有技术的兼容性更高。
实施例四：
如图1所示，本实施例提供一种电子设备，包括一块存储介质110、基本输入输出系统BIOS 120及基板管理控制器BMC 130；
所述存储介质110包括第一存储区域111和第二存储区域112；
所述第一存储区域111用于存储所述BIOS 120的第一固件；
所述第二存储区域112用于存储所述BMC 130的第二固件；
所述BIOS 120和所述BMC 130都与所述存储介质110相连。
所述电子设备还包括控制器140。此处的所述控制器140。
如图2所示，所述存储介质110还包括第三存储区域113；
所述第三存储区域113，用于在所述第一存储区域111和/或所述第二存储区域112的存储容量不够时，扩充所述第一存储区域111和/或所述第二存储区域112。
在现有技术中分别存储第一固件和第二固件的存储介质的存储容量是有限的，这样固件的容量会受限于各自存储介质的存储容量，可能会出现固件大小受限的现象。
在本实施例中所述存储介质预留了第三存储区域113，该第三存储区域113为同时给第一存储区域111和第二存储区域112所预留的。若第一存储区域111和第二存储区域112中任意一个不够用了，就可以从第三存储区域113中获得存储区域。在本实施例中若所述第三存储区域113的存储容量不小于单独利用不同的存储介质存储第一固件和第二固件的预留存储容量，则可以避免现有技术中第一固件和第二固件的其中一个扩大导致的存储容量不够的问题。在本实施例中，例如第一固件增大，第二固件不增大，第一固件可以利用所有的第三存储区域113作为所述第一存储区域111进行存储。
在本实施例中为前述任意一个所述基础上的进一步改进。当所述电子设备包括控制器140时，所述控制器140会重新将所述第三存储区域113的存储容量划分到第一存储区域111或第二存储区域112中，同时重新划分第一存储区域111及第三存储区域113和/或第二存储区域112的存储边界。
总之，本实施例中在存储介质110中预留出由第一存储区域111和第二存储区域112共同备用的第三存储区域113，方便第一固件和第二固件的扩大，减少固件所占用存储容量的受限性。
实施例五：
如图1所示，本实施例提供一种电子设备，包括一块存储介质110、基本输入输出系统BIOS 120及基板管理控制器BMC 130；
所述存储介质110包括第一存储区域111和第二存储区域112；
所述第一存储区域111用于存储所述BIOS 120的第一固件；
所述第二存储区域112用于存储所述BMC 130的第二固件；
所述BIOS 120和所述BMC 130都与所述存储介质110相连。
如图3所示，所述电子设备还包括控制器140。此处的所述控制器140。
所述BIOS 120系统包括BIOS芯片；
所述BIOS芯片通过第一总线与所述存储介质110相连；
所述BMC130通过第二总线与所述存储介质110相连；
其中，所述第一总线不同于所述第二总线。
在本实施例中BIOS 120包括BIOS芯片，这里的BIOS芯片可为集成南桥芯片，例如，所述PCH芯片。
在本实施例中所述BIOS 120和BMC 130分别通过不同的总线连接到存储介质110，这里的总线可为串行总线。在本实施例中由于所述BIOS 120和BMC 130都设置在同一块存储介质中，故所述BIOS 120和BMC 130连接到了同一块存储介质上，方便所述BIOS 120和BMC 130读取各自的固件。
值得注意的是，本实施例所述的电子设备可为前述任意实施例的基础上的进一步改进，例如，所述电子设备包括控制器140和/或所述存储介质110包括第三存储区域113等。
实施例六：
如图1所示，本实施例提供一种电子设备，包括一块存储介质110、基本输入输出系统BIOS 120及基板管理控制器BMC 130；
所述存储介质110包括第一存储区域111和第二存储区域112；
所述第一存储区域111用于存储所述BIOS 120的第一固件；
所述第二存储区域112用于存储所述BMC 130的第二固件；
所述BIOS 120和所述BMC 130都与所述存储介质110相连。
所述存储介质110为闪存。
在具体实现过程中，所述存储介质110可为各种类型的存储介质，优选为非瞬间存储介质。这里的非瞬间存储介质又可称为非易失性存储介质，即断电后还可包括数据的存储介质，例如，只读存储介质等各种存储介质。
在本实施例中所述存储介质优选为存储效果好且硬件成本低的闪存。闪存(FlashMemory)是一种长寿命的非易失性(在断电情况下仍能保持所存储的数据信息)的存储器，数据删除不是以单个的字节为单位而是以固定的区块为单位，闪存是一种非易失性存储器，即断电数据也不会丢失。
值得注意的是，本实施例所述的电子设备可为前述任意实施例的基础上的进一步改进，例如，所述电子设备包括控制器140和/或所述存储介质110包括第三存储区域113，且所述BIOS 120和BMC 130通过不同的总线与存储介质110连接等。
实施例七：
如图4所示，本实施例提供一种信息处理方法，包括：
步骤S110：在一块存储介质上配置第一存储区域和第二存储区域；
步骤S120：将基本输入输出系统BIOS的第一固件，存储在所述第一存储区域；
步骤S130：将基板管理控制器BMC的第二固件，存储在所述第二存储区域。
在本实施例中在同一块存储介质上配置出第一存储区域和第二存储区域。例如，将所述存储介质的部分存储区域配置为所述第一存储区域，将所述存储介质的另一部分存储区域配置为第二存储区域，还可包括：根据第一固件的所需存储容量，确定所述第一存储区域的存储容量；根据所述第二固件所需的存储容量，确定所述第二存储区域的存储容量。
所述存储介质可为闪存等各种存储介质，优选为非瞬间存储介质或非易失性存储介质。
在将第一固件存储在第一存储区域，并将第二固件存储第二存储区域，这样显然相对于第一固件和第二固件分别占用不同的专用存储介质，节省了一块存储介质，简化了电子设备的结构。
实施例八：
如图5所示，本实施例提供一种信息处理方法，包括：
步骤S110：在一块存储介质上配置第一存储区域和第二存储区域；
步骤S120：将基本输入输出系统BIOS的第一固件，存储在所述第一存储区域；
步骤S130：将基板管理控制器BMC的第二固件，存储在所述第二存储区域。
如图5所示，所述方法还包括：
步骤S140：从基本输入输出系统BIOS接收第一操作指令；
步骤S141：响应所述第一操作指令，从存储介质的第一存储区域读取所述BIOS的所述第一固件；
步骤S151：从基板管理控制器BMC接收第二操作指令；
步骤S152：响应所述第二操作指令，从所述存储介质的第二存储区域读取所述BMC的所述第二固件。
本实施例提供一种信息处理方法，将分别根据BIOS发送的第一操作指令和BMC发送的第二操作指令，分别从同一块存储介质中的不同存储区域读取对应固件。
总之，在本实施例中存储第一固件的第一存储区域，和存储第二固件的第二存储区域都设置在同一块存储介质上，减少了存储介质的块数且节省了电子设备的硬件成本。
实施例九：
如图4所示，本实施例提供一种信息处理方法，包括：
步骤S110：在一块存储介质上配置第一存储区域和第二存储区域；
步骤S120：将基本输入输出系统BIOS的第一固件，存储在所述第一存储区域；
步骤S130：将基板管理控制器BMC的第二固件，存储在所述第二存储区域。
如图5所示，所述方法还包括：
步骤S140：从基本输入输出系统BIOS接收第一操作指令；
步骤S141：响应所述第一操作指令，从存储介质的第一存储区域读取所述BIOS的所述第一固件；
步骤S151：从基板管理控制器BMC接收第二操作指令；
步骤S152：响应所述第二操作指令，从所述存储介质的第二存储区域读取所述BMC的所述第二固件。
所述步骤S141可包括：
根据所述第一操作指令中携带的第一虚拟地址，查询地址映射表获得与所述第一虚拟地址对应的第一实际地址；
以所述第一实际地址访问所述第一存储区域，读取所述第一固件。
所述步骤S151可包括：
根据所述第二操作指令中携带的第二虚拟地址，查询所述地址映射表获得与所述第二虚拟地址对应的第二实际地址；
以所述第二实际地址访问所述第二存储区域，读取所述第二固件。
在本实施例中为了实现与现有的BIOS和BMC的兼容，会设置虚拟地址；BIOS和BMC在操作第一固件和第二固件时是采用的虚拟地址，而在底层访问存储介质时，需要根据虚拟地址和实际地址的对应关系，获得与虚拟地址对应的实际地址，从而访问对应的存储区域，读取、更新或删除第一固件和/或第二固件。在具体实现过程中，可以由控制器，例如现场可编程阵列FPGA等实现虚拟地址到实际地址的转换。
实施例十：
如图4所示，本实施例提供一种信息处理方法，包括：
步骤S110：在一块存储介质上配置第一存储区域和第二存储区域；
步骤S120：将基本输入输出系统BIOS的第一固件，存储在所述第一存储区域；
步骤S130：将基板管理控制器BMC的第二固件，存储在所述第二存储区域。
如图5所示，所述方法还包括：
步骤S140：从基本输入输出系统BIOS接收第一操作指令；
步骤S141：响应所述第一操作指令，从存储介质的第一存储区域读取所述BIOS的所述第一固件；
步骤S151：从基板管理控制器BMC接收第二操作指令；
步骤S152：响应所述第二操作指令，从所述存储介质的第二存储区域读取所述BMC的所述第二固件。
所述方法还包括：
获取同时包括所述第一压缩文件和第二压缩文件的压缩包；其中，所述第一压缩文件为所述第一固件的压缩文件；所述第二压缩文件为所述第二固件的压缩文件；
根据所述压缩包同时更新所述第一固件和所述第二固件。
当第一固件和第二固件分别存储在不同的存储介质中时，所述第一固件和所述第二固件是不能够同时更新的。在本实施例中由于第一固件和第二固件是存储在同一块存储介质中的，故可以利用一个压缩包来进行更新。在所述压缩包中分别设置有第一固件和第二固件的压缩文件。这些压缩文件解压处理之后，就能够更新对应的固件。
这样的话，可以避免用户手动更新了第一固件或第二固件中的一个，导致的由于第一固件和第二固件的版本不统一导致的兼容性问题。在本实施例中由于第一固件和第二固件位于同一个压缩包内，只需要保证压缩包的正确，就不可能会因为用户的误操作导致的不兼容的问题，从而减少了兼容性故障。
实施例十一：
如图4所示，本实施例提供一种信息处理方法，包括：
步骤S110：在一块存储介质上配置第一存储区域和第二存储区域；
步骤S120：将基本输入输出系统BIOS的第一固件，存储在所述第一存储区域；
步骤S130：将基板管理控制器BMC的第二固件，存储在所述第二存储区域。
所述方法还包括：
在所述存储介质配置第三存储区域；
在所述存储介质配置第三存储区域；
当所述第一固件所需存储容量大于所述第一存储区域的存储容量时，将至少部分所述第三存储区域扩充为所述第一存储区域，以使扩充后的所述第一存储区域的存储容量不小于所述第一固件所需的存储容量；和/或，
当所述第二固件所需容量大于所述第二存储区域的存储容量时，将至少部分所述第三存储区域扩充为所述第二存储区域，以使扩充后的所述第二存储区域的存储容量不小于所述第二固件所需的存储容量。
在本实施例中，所述存储介质上还预留有供所述第一存储区域和所述第二存储区域扩容的第三存储区域，且在本实施例中所述第三存储区域为第一存储区域和第二存储区域的共同备用存储区域。这样的话，可以根据第一固件和第二固件的大小，动态调整第一存储区域和第二存储区域的存储容量，减少因存储区域的存储容量受限，导致的固件的大小的问题。
当然，本实施例提供的信息处理方法，是在前述任意一个信息处理方法上的进一步改进，本实施例所述方法也可以包括如图5所示的步骤，总之，在不冲突的前提下，可以与前述任意实施例结合。
以下结合上述实施例提供一个具体示例：
如图6所示，本示例提供一种电子设备，包括：
中央处理器CPU，所述CPU可以为一个或多个；
南桥芯片PCH，与所述CPU连接，能够进行信息交互；
基板管理控制器BMC；
现场可编程阵列FPGA，设置有第一虚拟闪存Flash和第二虚拟Flash，通过外设串行总线接口SPI与PCH和BMC连接；所述FPGA中还存储地址映射表。该地址映射表存储有第一虚拟Flash和第二虚拟Flash的虚拟地址与实际地址的映射关系。
单块Flash，分别了存储BIOS固件和BMC固件，并与所述FPGA相连。这样的话，PCH和BMC都需要分别通过FPGA，查询地址映射表，将虚拟地址转换成实际地址之后访问BIOS固件和BMC固件。这里的BIOS固件即为前述的第一固件。所述BMC固件即为前述的第二固件。
本示例提供的电子设备可用于执行如下操作：
a.将BIOS和BMC的firmware集中保存在一个flash上的不同区域；区域大小配置。
b.利用服务器上现有的FPGA，在逻辑上虚拟出两个虚拟Flash，分别映射给PCH和BMC。PCH和BMC在逻辑上对FLASH的读写不会受到任何影响，具有减少了一块Flash，故节省成本，可以同时更新BIOS固件和BMC固件，故加速了固件的更新。
在本申请所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过其它的方式实现。以上所描述的设备实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合、或通信连接可以是通过一些接口，设备或单元的间接耦合或通信连接，可以是电性的、机械的或其它形式的。
上述作为分离部件说明的单元可以是、或也可以不是物理上分开的，作为单元显示的部件可以是、或也可以不是物理单元，即可以位于一个地方，也可以分布到多个网络单元上；可以根据实际的需要选择其中的部分或全部单元来实现本实施例方案的目的。
另外，在本发明各实施例中的各功能单元可以全部集成在一个处理模块中，也可以是各单元分别单独作为一个单元，也可以两个或两个以上单元集成在一个单元中；上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：移动存储设备、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (11)
1.一种电子设备，其特征在于，包括一块存储介质、基本输入输出系统BIOS及基板管理控制器BMC；
所述存储介质包括第一存储区域和第二存储区域；
所述第一存储区域用于存储所述BIOS的第一固件；
所述第二存储区域用于存储所述BMC的第二固件；
所述BIOS和所述BMC都与所述存储介质相连。
2.根据权利要求1所述的电子设备，其特征在于，
所述电子设备还包括控制器；
所述BIOS和所述BMC，分别通过所述控制器与所述存储介质连接；
所述控制器，用于从所述BIOS和所述BMC接收操作指令，访问所述第一存储区域和所述第二存储区域。
3.根据权利要求1所述的电子设备，其特征在于，
所述第一存储区域对应于第一虚拟存储介质；所述第二存储区域对应于第二虚拟存储介质；
所述控制器，用于从所述BIOS接收的第一操作指令；其中，所述第一操作指令携带有所述第一虚拟存储介质的第一虚拟地址，查询地址映射表获得与所述第一虚拟地址对应的第一实际地址，以所述第一实际地址访问所述第一存储区域；还用于从所述BMC接收第二操作指令，其中，所述第二操作指令携带有所述第二虚拟存储介质的第二虚拟地址，查询地址映射表获得与所述第二虚拟地址对应的第二实际地址，以所述第二实际地址访问所述第二存储区域。
4.根据权利要求2所述的电子设备，其特征在于，
所述控制器为现场可编程阵列。
5.根据权利要求1至4任一项所述的电子设备，其特征在于，
所述存储介质还包括第三存储区域；
所述第三存储区域，用于在所述第一存储区域和/或所述第二存储区域的存储容量不够时，扩充所述第一存储区域和/或所述第二存储区域。
6.根据权利要求1至4任一项所述的电子设备，其特征在于，
所述BIOS包括BIOS芯片；
所述BIOS芯片通过第一总线与所述存储介质相连；
所述BMC通过第二总线与所述存储介质相连；
其中，所述第一总线不同于所述第二总线。
7.根据权利要求1至4任一项所述的电子设备，其特征在于，
所述存储介质为闪存。
8.一种信息处理方法，其特征在于，包括：
在一块存储介质上配置第一存储区域和第二存储区域；
将基本输入输出系统BIOS的第一固件，存储在所述第一存储区域；
将基板管理控制器BMC的第二固件，存储在所述第二存储区域。
9.根据权利要求8所述的方法，其特征在于，
所述方法还包括：
从基本输入输出系统BIOS接收第一操作指令；
响应所述第一操作指令，从存储介质的第一存储区域读取所述BIOS的所述第一固件；
从基板管理控制器BMC接收第二操作指令；
响应所述第二操作指令，从所述存储介质的第二存储区域读取所述BMC的所述第二固件。
10.根据权利要求9所述的方法，其特征在于，
所述响应所述第一操作指令，从存储介质的第一存储区域读取所述BIOS的所述第一固件，包括：
根据所述第一操作指令中携带的第一虚拟地址，查询地址映射表获得与所述第一虚拟地址对应的第一实际地址；
以所述第一实际地址访问所述第一存储区域，读取所述第一固件；
所述响应所述第二操作指令，从所述存储介质的第二存储区域读取所述BMC的所述第二固件，包括：
根据所述第二操作指令中携带的第二虚拟地址，查询所述地址映射表获得与所述第二虚拟地址对应的第二实际地址；
以所述第二实际地址访问所述第二存储区域，读取所述第二固件。
11.根据权利要求8至10任一项所述的方法，其特征在于，
所述方法还包括：
在所述存储介质配置第三存储区域；
当所述第一固件所需存储容量大于所述第一存储区域的存储容量时，将至少部分所述第三存储区域扩充为所述第一存储区域，以使扩充后的所述第一存储区域的存储容量不小于所述第一固件所需的存储容量；和/或，
当所述第二固件所需容量大于所述第二存储区域的存储容量时，将至少部分所述第三存储区域扩充为所述第二存储区域，以使扩充后的所述第二存储区域的存储容量不小于所述第二固件所需的存储容量。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610599364.5A CN106227683B (zh) | 2016-07-26 | 2016-07-26 | 电子设备及信息处理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610599364.5A CN106227683B (zh) | 2016-07-26 | 2016-07-26 | 电子设备及信息处理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106227683A true CN106227683A (zh) | 2016-12-14 |
| CN106227683B CN106227683B (zh) | 2019-08-27 |
Family
ID=57534287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610599364.5A Active CN106227683B (zh) | 2016-07-26 | 2016-07-26 | 电子设备及信息处理方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106227683B (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107861762A (zh) * | 2017-11-22 | 2018-03-30 | 英业达科技有限公司 | 具有储存装置的服务器及其运作方法 |
| CN109062517A (zh) * | 2018-09-19 | 2018-12-21 | 郑州云海信息技术有限公司 | 一种固件冗余方法、装置、设备及介质 |
| CN109828774A (zh) * | 2018-12-29 | 2019-05-31 | 苏州中晟宏芯信息科技有限公司 | 一种服务器系统及其启动方法 |
| CN109885530A (zh) * | 2019-02-27 | 2019-06-14 | 苏州浪潮智能科技有限公司 | 一种服务器的运算管理架构及服务器 |
| CN111198832A (zh) * | 2020-01-02 | 2020-05-26 | 联想(北京)有限公司 | 一种处理方法和电子设备 |
| CN111666236A (zh) * | 2020-06-13 | 2020-09-15 | 曙光信息产业(北京)有限公司 | 服务器和通信方法 |
| CN113392052A (zh) * | 2021-06-11 | 2021-09-14 | 深圳市同泰怡信息技术有限公司 | 一种基于四路服务器的bios系统、方法及计算机可读存储介质 |
| CN113448401A (zh) * | 2021-05-28 | 2021-09-28 | 山东英信计算机技术有限公司 | 一种主板和服务器 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102375787A (zh) * | 2010-08-12 | 2012-03-14 | 鸿富锦精密工业（深圳）有限公司 | 利用内存窗口实现接口的系统及方法 |
| CN104424122A (zh) * | 2013-09-09 | 2015-03-18 | 联想(北京)有限公司 | 一种电子设备及内存划分方法 |
| CN104572478A (zh) * | 2013-10-14 | 2015-04-29 | 联想(北京)有限公司 | 数据存取方法和数据存取装置 |
| CN104679543A (zh) * | 2013-11-29 | 2015-06-03 | 英业达科技有限公司 | 电子装置及其操作方法 |
| US20160085667A1 (en) * | 2014-09-22 | 2016-03-24 | Hong Fu Jin Precision Industry (Wuhan) Co., Ltd. | Spi rom with built-in mask rom for bios |
| US9367446B2 (en) * | 2012-11-19 | 2016-06-14 | Wistron Corporation | Computer system and data recovery method for a computer system having an embedded controller |
| CN105677257A (zh) * | 2016-02-04 | 2016-06-15 | 联想(北京)有限公司 | 一种数据存储方法及电子设备 |
-
2016
- 2016-07-26 CN CN201610599364.5A patent/CN106227683B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102375787A (zh) * | 2010-08-12 | 2012-03-14 | 鸿富锦精密工业（深圳）有限公司 | 利用内存窗口实现接口的系统及方法 |
| US9367446B2 (en) * | 2012-11-19 | 2016-06-14 | Wistron Corporation | Computer system and data recovery method for a computer system having an embedded controller |
| CN104424122A (zh) * | 2013-09-09 | 2015-03-18 | 联想(北京)有限公司 | 一种电子设备及内存划分方法 |
| CN104572478A (zh) * | 2013-10-14 | 2015-04-29 | 联想(北京)有限公司 | 数据存取方法和数据存取装置 |
| CN104679543A (zh) * | 2013-11-29 | 2015-06-03 | 英业达科技有限公司 | 电子装置及其操作方法 |
| US20160085667A1 (en) * | 2014-09-22 | 2016-03-24 | Hong Fu Jin Precision Industry (Wuhan) Co., Ltd. | Spi rom with built-in mask rom for bios |
| CN105677257A (zh) * | 2016-02-04 | 2016-06-15 | 联想(北京)有限公司 | 一种数据存储方法及电子设备 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107861762A (zh) * | 2017-11-22 | 2018-03-30 | 英业达科技有限公司 | 具有储存装置的服务器及其运作方法 |
| CN109062517A (zh) * | 2018-09-19 | 2018-12-21 | 郑州云海信息技术有限公司 | 一种固件冗余方法、装置、设备及介质 |
| CN109828774A (zh) * | 2018-12-29 | 2019-05-31 | 苏州中晟宏芯信息科技有限公司 | 一种服务器系统及其启动方法 |
| CN109885530A (zh) * | 2019-02-27 | 2019-06-14 | 苏州浪潮智能科技有限公司 | 一种服务器的运算管理架构及服务器 |
| CN111198832A (zh) * | 2020-01-02 | 2020-05-26 | 联想(北京)有限公司 | 一种处理方法和电子设备 |
| CN111666236A (zh) * | 2020-06-13 | 2020-09-15 | 曙光信息产业(北京)有限公司 | 服务器和通信方法 |
| CN111666236B (zh) * | 2020-06-13 | 2022-04-22 | 曙光信息产业(北京)有限公司 | 服务器和通信方法 |
| CN113448401A (zh) * | 2021-05-28 | 2021-09-28 | 山东英信计算机技术有限公司 | 一种主板和服务器 |
| CN113392052A (zh) * | 2021-06-11 | 2021-09-14 | 深圳市同泰怡信息技术有限公司 | 一种基于四路服务器的bios系统、方法及计算机可读存储介质 |
| CN113392052B (zh) * | 2021-06-11 | 2023-07-18 | 深圳市同泰怡信息技术有限公司 | 一种基于四路服务器的bios系统、方法及计算机可读存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106227683B (zh) | 2019-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106227683A (zh) | 电子设备及信息处理方法 | |
| US7890732B2 (en) | Memory card and semiconductor device | |
| US7890690B2 (en) | System and method for dual-ported flash memory | |
| CN110471861B (zh) | 一种闪存设备中的数据存储方法及闪存设备 | |
| US5978862A (en) | PCMCIA card dynamically configured in first mode to program FPGA controlling application specific circuit and in second mode to operate as an I/O device | |
| EP0847001A2 (en) | Method and arrangement for allowing a computer to communicate with a data storage device | |
| US7245539B2 (en) | Memory card, semiconductor device, and method of controlling semiconductor memory | |
| US20060174100A1 (en) | System and method of booting an operating system for a computer | |
| JP2003296188A (ja) | 高容量フラッシュメモリカードシステムにおけるデータ運営方法 | |
| JP2000067574A (ja) | 半導体記憶装置 | |
| US10127063B2 (en) | Devices and systems with virtual devices that may be selectively enabled | |
| CN110765032A (zh) | 基于系统管理总线接口对i2c存储器进行读写的方法 | |
| CN113392052B (zh) | 一种基于四路服务器的bios系统、方法及计算机可读存储介质 | |
| CN101957799B (zh) | 用于闪速存储器的数据写入方法及其控制电路与存储系统 | |
| CN100386748C (zh) | 一种在单板中对外围器件进行片选的方法和系统 | |
| CN101661432B (zh) | 闪存区块管理方法、闪存储存系统及控制器 | |
| JP2013114650A (ja) | アドレス空間変換装置及びそのアドレス空間変換方法、並びにコンピュータ・プログラム | |
| KR20220125836A (ko) | 스토리지 장치, 스토리지 장치의 동작 방법, 그리고 스토리지 장치를 포함하는 전자 장치 | |
| US11372800B2 (en) | System on chip comprising a plurality of central processing units whose mailboxes are set in tightly-coupled memories | |
| CN107229413B (zh) | 存储器管理方法、存储器控制电路单元与存储器储存装置 | |
| US6182213B1 (en) | Method for attachment of a bios device into a computer system using the system memory data bus | |
| CN220829661U (zh) | 一种基板管理控制器 | |
| US20040133755A1 (en) | Minimization of overhead of non-volatile memory operation | |
| US11188265B2 (en) | Method for performing storage space management, associated data storage device, and controller thereof | |
| CN101526910A (zh) | 一种BootRom备份方法及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |