CN113392052A - 一种基于四路服务器的bios系统、方法及计算机可读存储介质 - Google Patents

一种基于四路服务器的bios系统、方法及计算机可读存储介质 Download PDF

Info

Publication number
CN113392052A
CN113392052A CN202110654073.2A CN202110654073A CN113392052A CN 113392052 A CN113392052 A CN 113392052A CN 202110654073 A CN202110654073 A CN 202110654073A CN 113392052 A CN113392052 A CN 113392052A
Authority
CN
China
Prior art keywords
bios
virtual
spi bus
rom
bios rom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110654073.2A
Other languages
English (en)
Other versions
CN113392052B (zh
Inventor
曾庆超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Tong Tai Yi Information Technology Co ltd
Original Assignee
Shenzhen Tong Tai Yi Information Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Tong Tai Yi Information Technology Co ltd filed Critical Shenzhen Tong Tai Yi Information Technology Co ltd
Priority to CN202110654073.2A priority Critical patent/CN113392052B/zh
Publication of CN113392052A publication Critical patent/CN113392052A/zh
Application granted granted Critical
Publication of CN113392052B publication Critical patent/CN113392052B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明申请提供一种基于四路服务器的B I OS系统、方法及计算机可读存储介质，属于通讯技术领域。本申请系统包括：FPGA芯片、BIOS ROM、基板管理控制器BMC，和四个CPU；所述FPGA芯片通过SPI总线分别与所述BIOSROM、基板管理控制器BMC以及所述CPU连接。本申请通过FPGA芯片与CPU连接、以及与FPGA芯片外设接口通过总线连接的BIOS ROM、基板管理控制器BMC控制来实现，硬件结构极大简化，且极大的减少了电子器件的种类和数量，降低了物料成本和备料压力减少硬件结构所占用的物理空间，便于在PCBA上的布局和布线，提高SPI总线信号质量，减少系统电源损耗，有利于散热。

Description

一种基于四路服务器的BIOS系统、方法及计算机可读存储 介质
技术领域
本发明涉及通讯技术领域，尤其涉及一种基于四路服务器的BIOS系统、方法及计算机可读存储介质。
背景技术
ARM处理器因其在能耗、多核和制造工艺优势外，再加上近年中美国际贸易摩擦也推动了ARM国产化发展进程。ARM服务器的生态环境已初步建立，Linux、WindowsServer等大型操作系统，Docker、VMware、KVM、Kubernetes等容器化和虚拟化工具，CUDA、Java等平台都已支持ARM架构。从技术优势、市场应用和生态系统构建等角度看，ARM架构目前最具与x86抗衡的实力。
目前，飞腾系列CPU已经形成完整家族，可满足党政军多个领域的实际需求，最新一代的S2500多路处理器芯片集成64个自主研发的ARMv8指令集兼容处理器内核FTC663，提供业界领先的计算性能、访存带宽和IO扩展能力。在ARMv8指令集兼容的现有产品中，S2500在单核计算能力、单芯片并行性能、单芯片cache一致性规模、访存带宽等指标上都处于国际先进水平。S2500主要应用于高性能、高吞吐率多路服务器领域，如对处理能力和吞吐能力要求很高的行业大型业务主机、高性能服务器系统和大型互联网数据中心等。
然而，现有四路服务器的BIOS系统方案是每个飞腾CPU连接一颗BIOS(BasicInput Output System,基本输入输出系统)ROM，四路服务器共要连接4颗BIOS ROM，然后通过BMC分别连接到四颗BIOS ROM。如图1所示，其为现有四路服务器的BIOS系统结构示意图，CPU1通过SPI总线连接电平转换芯片1，然后通过SPI总线连接电平转换芯片1与BIOS ROM1，CPU2通过SPI总线连接电平转换芯片2，然后通过SPI总线连接电平转换芯片2与BIOS ROM2，CPU3通过SPI总线连接电平转换芯片3，然后通过SPI总线连接电平转换芯片3与BIOS ROM3，CPU4通过SPI总线连接电平转换芯片4，然后通过SPI总线连接电平转换芯片4与BIOS ROM4。
现有这种四路服务器的BIOS系统要使用的电子器件种类和数量繁多，如此会增加物料成本和备料压力；且该四路服务器的BIOS系统电路设计结构较复杂，硬件会占用大量空间，不利于PCBA上的布局和布线。
发明内容
有鉴于此，本发明的目的在于提供一种基于四路服务器的BIOS系统、方法及计算机可读存储介质，旨在能简化结构设计和电子器件的种类和数量，降低物料成本，减少硬件结构占用空间，便于在PCBA上的布局和布线。
本发明解决上述技术问题所采用的技术方案如下：
本发明的第一方面提供一种基于四路服务器的BIOS系统，该系统包括：FPGA芯片、BIOS ROM、基板管理控制器BMC，和四个CPU；所述FPGA芯片通过SPI总线分别与所述BIOSROM、基板管理控制器BMC以及所述CPU连接。
在一些实施例中，所述FPGA芯片包括虚拟BIOS ROM、第一逻辑开关、第二逻辑开关、第三逻辑开关以及连接各个功能模板之间的虚拟SPI总线。
在一些实施例中，所述CPU通过SPI总线、虚拟SPI总线连接到FPGA芯片中的虚拟BIOS ROM，读取BIOS固件镜像文件。
在一些实施例中，所述虚拟BIOS ROM通过虚拟SPI总线13、第一逻辑开关、虚拟SPI总线14、SPI总线6与BIOS ROM连接，读取BIOS ROM的固件文件，生成BIOS固件镜像文件，并保存到虚拟BIOS ROM中。
在一些实施例中，所述基板管理控制器BMC通过SPI总线5、虚拟SPI总线12、第二逻辑开关、虚拟SPI总线15、SPI总线6连接到BIOS ROM，把新的BIOS固件写入BIOS ROM中。
在一些实施例中，所述基板管理控制器BMC通过SPI总线5、虚拟SPI总线10、第三逻辑开关、虚拟SPI总线11连接到FPGA的虚拟BIOS ROM，把新的BIOS固件镜像文件写入虚拟BIOS ROM中。
本发明的第二方面还提供一种基于四路服务器的BIOS方法，所述方法包括如下步骤：
虚拟BIOS ROM读取BIOS ROM中的固件文件，生成BIOS固件镜像文件，并保存到虚拟BIOS ROM中；
CPU连接到FPGA的虚拟BIOS ROM，并读取保存到虚拟BIOS ROM中BIOS固件镜像文件；
基板管理控制器BMC连接到BIOS ROM，控制把新的BIOS固件写入BIOS ROM中。
在一些实施例中，所述方法还包括步骤：BMC连接到FPGA的虚拟BIOS ROM，把新的BIOS固件镜像文件写入虚拟BIOS ROM中进行更新。
在一些实施例中，所述基板管理控制器BMC连接到BIOS ROM，控制把新的BIOS固件写入BIOS ROM中，包括步骤：
基板管理控制器BMC通过SPI总线5、虚拟SPI总线12、第二逻辑开关、虚拟SPI总线15、SPI总线6连接到BIOS ROM，把新的BIOS固件写入BIOS ROM中。
本申请还提供一种计算机可读存储介质，包括处理器、计算机可读存储介质以及在所述计算机可读存储介质上存储的计算机程序，所述计算机程序被处理器执行时实现上述所述方法中的步骤。
本发明实施例提供的所述基于四路服务器的BIOS系统、方法及计算机可读存储介质，通过FPGA芯片与CPU连接、以及与FPGA芯片外设接口通过总线连接的BIOS ROM、基板管理控制器BMC控制来实现，硬件结构极大简化，且极大的减少了电子器件的种类和数量，降低了物料成本和备料压力；且由于整个系统硬件结构的极大简化，减少硬件结构所占用的物理空间，便于在PCBA上的布局和布线。
本申请实施例通过在FPGA芯片内集成设计虚拟BIOS ROM以及虚拟总线，能极大的减少实际总线路，因此能有效缓解SPI总线信号传输的压力，提高SPI总线信号质量，减少系统电源损耗，有利于散热。
附图说明
图1为现有一种基于四路服务器的BIOS系统的结构示意图；
图2为本发明实施例的一种基于四路服务器的BIOS系统的结构示意图；
图3为本发明实施例的一种基于四路服务器的BIOS方法一实施例的流程图；
图4为本发明实施例的一种基于四路服务器的BIOS方法另一实施例的流程图。
具体实施方式
为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚、明白，以下结合附图和实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
针对于现有技术中四路服务器的BIOS系统要使用的电子器件种类和数量繁多，如此会增加物料成本和备料压力；且现有四路服务器的BIOS系统电路设计结构较复杂并需要占用大量的布局空间，不利于PCBA上的布局和布线，而且现有这种较复杂的电路结构还会降低SPI总线信号质量、增加电源功耗，也不利于电路板的散热的问题，本发明提出一种基于四路服务器的BIOS系统、方法及计算机可读存储介质，能简化结构设计和电子器件的种类和数量，降低物料成本，减少硬件结构占用空间，便于在PCBA上的布局和布线，极大提升SPI总线传输的信号质量、降低电源功耗和散热压力。
下面对文中需要出现的一些名词术语及功能进行解释：
CPU(central processing unit)：中央处理器，计算机系统的运算和控制核心，是信息处理、程序运行的最终执行单元；
BIOS(basic Input Output System)ROM：基本输入输出系统只读存储器，其可保持BIOS固件文件，它保存着计算机最重要的基本输入输出的程序、开机后自检程序和系统自启动程序，可从CMOS中读写系统设置的具体信息；
FPGA(Field Programmable Gate Array)：现场可编程门阵列；
BMC(Baseboard Manager Controller)：基板管理控制器，其执行伺服器远端管理控制器，对服务器整机进行控制管理、状态监控、系统固件维护和升级。
下面详细说明本申请实施例一具体技术方案：
实施例一：
本申请发明提供一种基于四路服务器的BIOS系统，请参阅图2，所述基于四路服务器的BIOS系统包括FPGA(Field Programmable Gate Array)芯片10、BIOS(Basic InputOutput System,基本输入输出系统)ROM20、基板管理控制器BMC(Baseboard ManagerController)30，和四个CPU即CPU1、CPU2、CPU3、CUP4。所述FPGA芯片10通过SPI总线分别与所述CPU1、CPU2、CPU3、CUP4、BIOS ROM20以及基板管理控制器BMC30连接。
具体地，所述FPGA芯片10通过SPI总线1与所述CPU1连接、所述FPGA芯片10通过SPI总线2与所述CPU2连接、所述FPGA芯片10通过SPI总线3与所述CPU3连接、所述FPGA芯片10通过SPI总线4与所述CPU4连接、所述FPGA芯片10通过SPI总线5与所述BMC30连接；所述FPGA芯片10通过SPI总线6与所述基板管理控制器BIOS ROM 20连接。
所述FPGA芯片10包括虚拟BIOS ROM 101、第一逻辑开关102、第二逻辑开关103、第三逻辑开关104以及连接各个功能模板之间的虚拟SPI总线。所述虚拟SPI总线具体包括：虚拟SPI总线6、、虚拟SPI总线7、虚拟SPI总线8、虚拟SPI总线9、虚拟SPI总线10、虚拟SPI总线11、虚拟SPI总线12、虚拟SPI总线13、虚拟SPI总线14、虚拟SPI总线15等。各功能模板之间的连接关系以及功能作用如下：
CPU1通过SPI总线1、虚拟SPI总线6连接到FPGA10的虚拟BIOS ROM 101读取BIOS固件镜像文件；
CPU2通过SPI总线2、虚拟SPI总线7连接到FPGA10的虚拟BIOS ROM 101读取BIOS固件镜像文件；
CPU3通过SPI总线3、虚拟SPI总线8连接到FPGA10的虚拟BIOS ROM 101读取BIOS固件镜像文件；
CPU4通过SPI总线4、虚拟SPI总线9连接到FPGA10的虚拟BIOS ROM 101读取BIOS固件镜像文件；
所述BIOS(basic Input Output System)ROM 20为基本输入输出系统只读存储器，可保持BIOS固件文件，它保存着计算机最重要的基本输入输出的程序、开机后自检程序和系统自启动程序，可从CMOS中读写系统设置的具体信息。
虚拟BIOS ROM 101通过虚拟SPI总线13、第一逻辑开关102、虚拟SPI总线14、SPI总线6与BIOS ROM 20连接，读取BIOS ROM 20的固件文件，生成BIOS固件镜像文件，并保存到虚拟BIOS ROM101中；
BMC 30往BIOS ROM 20中写入BIOS固件文件(BMC、SPI总线5、虚拟SPI总线12、第二逻辑开关103、虚拟SPI总线15、FPGA、SPI总线6、BIOS ROM依次连接)；具体地，BMC通过SPI总线5、虚拟SPI总线12、逻辑开关2、虚拟SPI总线15、SPI总线6连接到BIOS ROM20，把新的BIOS固件写入BIOS ROM20中；
BMC30通过SPI总线5、虚拟SPI总线10、第三逻辑开关104、虚拟SPI总线11连接到FPGA10的虚拟BIOS ROM 101，把新的BIOS固件镜像文件写入虚拟BIOS ROM 101中；
进一步地，所述第一逻辑开关102、第二逻辑开关103以及第三逻辑开关104，主要功能是连接或断开两个虚拟SPI总线的数据传输；
所述SPI(Serial Peripheral Interface)总线为串行外设接口总线，主要功能是实现FPGA芯片10与所述BIOS ROM 20、BMC 30、CPU1、CPU2、CPU3、CPU4之间的连接。
本申请实施例所述基于四路服务器的BIOS系统结构通过FPGA芯片10与CPU连接、以及与FPGA芯片10外设接口通过总线连接的BIOS ROM 20、基板管理控制器BMC 30控制来实现，硬件结构极大简化，且极大的减少了电子器件的种类和数量，降低了物料成本和备料压力；且由于整个系统硬件结构的极大简化，减少硬件结构所占用的物理空间，便于在PCBA上的布局和布线。
本申请实施例通过在FPGA芯片10内集成设计虚拟BIOS ROM 20以及虚拟总线，能极大的减少实际总线路，因此能有效缓解SPI总线信号传输的压力，提高SPI总线信号质量，减少系统电源损耗，有利于散热。
实施例二：
本申请发明还提供的一种四路服务器的BIOS方法，请参阅图3，具体包括以下步骤：
S1、虚拟BIOS ROM101读取BIOS ROM 20中的固件文件，生成BIOS固件镜像文件，并保存到虚拟BIOS ROM101中；
具体地，虚拟BIOS ROM 101通过虚拟SPI总线13、第一逻辑开关102、虚拟SPI总线14、SPI总线6与BIOS ROM 20连接，读取BIOS ROM 20的固件文件，生成BIOS固件镜像文件，并保存到虚拟BIOS ROM101中。
S2、CPU连接到FPGA10的虚拟BIOS ROM 101，并读取保存到虚拟BIOS ROM101中BIOS固件镜像文件；
具体地，FPGA芯片10通过SPI总线与所述CPU连接，CPU通过SPI总线、虚拟SPI总线连接到FPGA的虚拟BIOS ROM读取BIOS固件镜像文件；具体包括：
CPU1通过SPI总线1、虚拟SPI总线6连接到FPGA的虚拟BIOS ROM读取BIOS固件镜像文件；
CPU2通过SPI总线2、虚拟SPI总线7连接到FPGA的虚拟BIOS ROM读取BIOS固件镜像文件；
CPU3通过SPI总线3、虚拟SPI总线8连接到FPGA的虚拟BIOS ROM读取BIOS固件镜像文件；
CPU4通过SPI总线4、虚拟SPI总线9连接到FPGA的虚拟BIOS ROM读取BIOS固件镜像文件。
S3、基板管理控制器BMC 30连接到BIOS ROM20，控制把新的BIOS固件写入BIOSROM20中；
具体地，基板管理控制器BMC通过SPI总线5、虚拟SPI总线12、第二逻辑开关103、虚拟SPI总线15、SPI总线6连接到BIOS ROM20，把新的BIOS固件写入BIOS ROM 20中。
请参阅图4，在一实施例中，还包括步骤：
S4、基板管理控制器BMC30连接到FPGA的虚拟BIOS ROM 101，把新的BIOS固件镜像文件写入虚拟BIOS ROM 101中进行更新；
具体地，BMC30通过SPI总线5、虚拟SPI总线10、第三逻辑开关104、虚拟SPI总线11连接到FPGA的虚拟BIOS ROM 101，把新的BIOS固件镜像文件写入虚拟BIOS ROM 101中。
依次循环步骤S1-S4。
本申请实施例所述四路服务器的BIOS方法通过虚拟BIOS ROM101读取BIOS ROM20中的固件文件，生成BIOS固件镜像文件，并保存到虚拟BIOS ROM 101中，CPU连接到FPGA的虚拟BIOS ROM 101，并读取保存到虚拟BIOS ROM101中BIOS固件镜像文件；基板管理控制器BMC 30连接到BIOS ROM 20，控制把新的BIOS固件写入BIOS ROM 20中；BMC30连接到FPGA的虚拟BIOS ROM 101，把新的BIOS固件镜像文件写入虚拟BIOS ROM 101中进行更新；如此整个系统硬件结构的极大简化，减少硬件结构所占用的物理空间，便于在PCBA上的布局和布线。
本申请实施例所述四路服务器的BIOS方法能极大的减少实际总线路信号的运行，能有效缓解SPI总线信号传输的压力，提高SPI总线信号质量，减少系统电源损耗，有利于散热。
实施例三：
根据本发明的一个实施例提供的一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述基于四路服务器的BIOS方法中的步骤，具体步骤如实施例一中描述所述，在此不再赘述。
本实施例中的存储器可用于存储软件程序以及各种数据。存储器可主要包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需的应用程序等；存储数据区可存储根据手机的使用所创建的数据等。此外，存储器可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他易失性固态存储器件。
根据本实施例的一个示例，上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关的硬件来完成，所述程序可存储于一计算机可读取存储介质中，如本发明实施例中，该程序可存储于计算机系统的存储介质中，并被该计算机系统中的至少一个处理器执行，以实现包括如上述各方法的实施例的流程。该存储介质包括但不限于磁碟、优盘、光盘、只读存储记忆体(Read-Only Memory，ROM)等。
以上参照附图说明了本发明的优选实施例，并非因此局限本发明的权利范围。本领域技术人员不脱离本发明的范围和实质，可以有多种变型方案实现本发明，比如作为一个实施例的特征可用于另一实施例而得到又一实施例。凡在运用本发明的技术构思之内所作的任何修改、等同替换和改进，均应在本发明的权利范围之内。

Claims (10)

1.一种基于四路服务器的BIOS系统，其特征在于，包括FPGA芯片、BIOS ROM、基板管理控制器BMC，和四个CPU；所述FPGA芯片通过SPI总线分别与所述BIOS ROM、基板管理控制器BMC以及所述CPU连接。
2.根据权利要求1所述的基于四路服务器的BIOS系统，其特征在于，所述FPGA芯片包括虚拟BIOS ROM、第一逻辑开关、第二逻辑开关、第三逻辑开关以及连接各个功能模板之间的虚拟SPI总线。
3.根据权利要求2所述的基于四路服务器的BIOS系统，其特征在于，所述CPU通过SPI总线、虚拟SPI总线连接到FPGA芯片中的虚拟BIOS ROM，读取BIOS固件镜像文件。
4.根据权利要求3所述的基于四路服务器的BIOS系统，其特征在于，所述虚拟BIOS ROM通过虚拟SPI总线13、第一逻辑开关、虚拟SPI总线14、SPI总线6与BIOS ROM连接，读取BIOSROM的固件文件，生成BIOS固件镜像文件，并保存到虚拟BIOS ROM中。
5.根据权利要求4所述的基于四路服务器的BIOS系统，其特征在于，所述基板管理控制器BMC通过SPI总线5、虚拟SPI总线12、第二逻辑开关、虚拟SPI总线15、SPI总线6连接到BIOSROM，把新的BIOS固件写入BIOS ROM中。
6.根据权利要求4或5所述的基于四路服务器的BIOS系统，其特征在于，所述基板管理控制器BMC通过SPI总线5、虚拟SPI总线10、第三逻辑开关、虚拟SPI总线11连接到FPGA的虚拟BIOS ROM，把新的BIOS固件镜像文件写入虚拟BIOS ROM中。
7.一种基于四路服务器的BIOS方法，其特征在于，所述方法包括步骤：
虚拟BIOS ROM读取BIOS ROM中的固件文件，生成BIOS固件镜像文件，并保存到虚拟BIOS ROM中；
CPU连接到FPGA的虚拟BIOS ROM，并读取保存到虚拟BIOS ROM中BIOS固件镜像文件；
基板管理控制器BMC连接到BIOS ROM，控制把新的BIOS固件写入BIOS ROM中。
8.根据权利要求7所述的基于四路服务器的BIOS方法，其特征在于，所述方法还包括步骤：BMC连接到FPGA的虚拟BIOS ROM，把新的BIOS固件镜像文件写入虚拟BIOS ROM中进行更新。
9.根据权利要求7所述的基于四路服务器的BIOS方法，其特征在于，所述基板管理控制器BMC连接到BIOS ROM，控制把新的BIOS固件写入BIOS ROM中，包括步骤：
基板管理控制器BMC通过SPI总线5、虚拟SPI总线12、第二逻辑开关、虚拟SPI总线15、SPI总线6连接到BIOS ROM，把新的BIOS固件写入BIOS ROM中。
10.一种计算机可读存储介质，其特征在于，包括处理器、计算机可读存储介质以及在所述计算机可读存储介质上存储的计算机程序，所述计算机程序被处理器执行时实现如权利要求7至9任一项所述方法中的步骤。
CN202110654073.2A 2021-06-11 2021-06-11 一种基于四路服务器的bios系统、方法及计算机可读存储介质 Active CN113392052B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110654073.2A CN113392052B (zh) 2021-06-11 2021-06-11 一种基于四路服务器的bios系统、方法及计算机可读存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110654073.2A CN113392052B (zh) 2021-06-11 2021-06-11 一种基于四路服务器的bios系统、方法及计算机可读存储介质

Publications (2)

Publication Number Publication Date
CN113392052A true CN113392052A (zh) 2021-09-14
CN113392052B CN113392052B (zh) 2023-07-18

Family

ID=77620620

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110654073.2A Active CN113392052B (zh) 2021-06-11 2021-06-11 一种基于四路服务器的bios系统、方法及计算机可读存储介质

Country Status (1)

Country Link
CN (1) CN113392052B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024087932A1 (zh) * 2022-10-28 2024-05-02 超聚变数字技术有限公司 控制方法、设备及计算设备

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060288202A1 (en) * 2005-06-17 2006-12-21 Mark Doran Method for network restart
JP2011253408A (ja) * 2010-06-03 2011-12-15 Nec Corp サーバシステム及びそのｂｉｏｓ復旧方法
US20140047224A1 (en) * 2012-08-07 2014-02-13 American Megatrends, Inc. Method of flashing bios using service processor and computer system using the same
CN104885057A (zh) * 2012-09-21 2015-09-02 英特尔公司 虚拟化计算系统中隔离的客创建
CN105009086A (zh) * 2014-03-10 2015-10-28 华为技术有限公司 一种实现处理器切换的方法、计算机和切换装置
CN205427580U (zh) * 2016-03-16 2016-08-03 合肥合断电气科技有限公司 一种电力通信管理机
CN106227683A (zh) * 2016-07-26 2016-12-14 联想(北京)有限公司 电子设备及信息处理方法
CN107273770A (zh) * 2016-10-31 2017-10-20 威盛电子股份有限公司 基本输入输出系统的保护设备与方法
CN110109715A (zh) * 2019-05-08 2019-08-09 苏州浪潮智能科技有限公司 一种服务器安全启动的系统和方法
CN110119330A (zh) * 2019-04-03 2019-08-13 华东计算技术研究所（中国电子科技集团公司第三十二研究所） 云备份bios文件自动还原服务器biosrom方法
US20200050510A1 (en) * 2018-08-13 2020-02-13 Quanta Computer Inc. Server hardware fault analysis and recovery

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060288202A1 (en) * 2005-06-17 2006-12-21 Mark Doran Method for network restart
JP2011253408A (ja) * 2010-06-03 2011-12-15 Nec Corp サーバシステム及びそのｂｉｏｓ復旧方法
US20140047224A1 (en) * 2012-08-07 2014-02-13 American Megatrends, Inc. Method of flashing bios using service processor and computer system using the same
CN104885057A (zh) * 2012-09-21 2015-09-02 英特尔公司 虚拟化计算系统中隔离的客创建
CN105009086A (zh) * 2014-03-10 2015-10-28 华为技术有限公司 一种实现处理器切换的方法、计算机和切换装置
CN205427580U (zh) * 2016-03-16 2016-08-03 合肥合断电气科技有限公司 一种电力通信管理机
CN106227683A (zh) * 2016-07-26 2016-12-14 联想(北京)有限公司 电子设备及信息处理方法
CN107273770A (zh) * 2016-10-31 2017-10-20 威盛电子股份有限公司 基本输入输出系统的保护设备与方法
US20200050510A1 (en) * 2018-08-13 2020-02-13 Quanta Computer Inc. Server hardware fault analysis and recovery
CN110119330A (zh) * 2019-04-03 2019-08-13 华东计算技术研究所（中国电子科技集团公司第三十二研究所） 云备份bios文件自动还原服务器biosrom方法
CN110109715A (zh) * 2019-05-08 2019-08-09 苏州浪潮智能科技有限公司 一种服务器安全启动的系统和方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
RONGQIANG ZHANG: ""Bringing the OpenBMC for Platform Manage- ment System in Telco Cloud"", 《METROPOLIA》, pages 1 - 72 *
孙波: ""基于Intel Romley EN平台的双路服务器设计"", 《中国优秀硕士学位论文全文数据库 信息科技辑》, pages 137 - 77 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024087932A1 (zh) * 2022-10-28 2024-05-02 超聚变数字技术有限公司 控制方法、设备及计算设备

Also Published As

Publication number Publication date
CN113392052B (zh) 2023-07-18

Similar Documents

Publication Publication Date Title
US9798682B2 (en) Completion notification for a storage device
KR101517258B1 (ko) 크로스-시스템의 프록시-기반 태스크 오프로딩을 위한 장치, 시스템 및 방법
US8874681B2 (en) Remote direct memory access (‘RDMA’) in a parallel computer
US7814295B2 (en) Moving processing operations from one MIMD booted SIMD partition to another to enlarge a SIMD partition
US11775464B2 (en) Computer system and a computer device
JP3628595B2 (ja) 少なくとも１つのｎｕｍａ（ｎｏｎ−ｕｎｉｆｏｒｍｍｅｍｏｒｙａｃｃｅｓｓ）データ処理システムとして構成可能な相互接続された処理ノード
US9612750B2 (en) Autonomous memory subsystem architecture
CN110809760A (zh) 资源池的管理方法、装置、资源池控制单元和通信设备
US20180020054A1 (en) Caching Network Fabric for High Performance Computing
US20090024830A1 (en) Executing Multiple Instructions Multiple Data ('MIMD') Programs on a Single Instruction Multiple Data ('SIMD') Machine
CN113392052A (zh) 一种基于四路服务器的bios系统、方法及计算机可读存储介质
CN216352292U (zh) 服务器主板及服务器
CN114546654A (zh) 一种不同架构之间cpu调用的方法、装置及互联设备
CN114428757B (zh) 一种架构可重构的计算装置及其重构方法
CN113391831A (zh) 一种基于四路服务器的bios固件更新方法、系统及计算机可读存储介质
US20220137998A1 (en) Storage virtualization device supporting virtual machine, operation method thereof, and operation method of system having the same
CN113986457A (zh) 一种远程输入输出设备中断映射装置与方法
CN100504832C (zh) 数据处理系统
CN115981730A (zh) 用于通过互连访问设备操作系统的系统、方法和设备
WO2009113571A1 (ja) 複数の基盤ソフトウェアを動作可能な情報処理装置および方法
JPH06259385A (ja) マルチプロセッサシステム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant